KR0165207B1 - 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 - Google Patents
마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 Download PDFInfo
- Publication number
- KR0165207B1 KR0165207B1 KR1019950015578A KR19950015578A KR0165207B1 KR 0165207 B1 KR0165207 B1 KR 0165207B1 KR 1019950015578 A KR1019950015578 A KR 1019950015578A KR 19950015578 A KR19950015578 A KR 19950015578A KR 0165207 B1 KR0165207 B1 KR 0165207B1
- Authority
- KR
- South Korea
- Prior art keywords
- module
- data
- sleep mode
- mode control
- microcontroller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야:마이크로 콘트롤러내의 각 모듈의 전력소비를 감소시키는 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:마이크로 콘트롤러내의 각 모듈의 전력소비를 감소시키는 모듈별 슬립모드 제어회로를 제공한다.
3. 발명의 해결방법의 요지:개시된 제어회로는, 인가되는 메인 클럭에 응답하여 데이타버스를 통해 인가되는 데이타를 대응되는 모듈에 제공하며, 상기 모듈로부터 출력되는 데이타를 모듈 데이타를 상기 데이타 버스상에 인가하며, 상기 데이타 버스를 통해 인가되는 콘트롤 데이타에 따라 대응되는 모듈의 동작을 동작모드나 슬립모드로 진입시키는 모드 제어신호를 발생하는 콘트롤 레지스터부와; 상기 모드 제어신호가 상기 슬립모드로서 출력될 시, 상기 메인클럭이 상기 모듈에 제공되는 것을 차단하는 차단신호를 생성하는 디코딩부를 가진다.
4. 발명의 중요한 용도:마이크로 콘트롤러내의 각 모듈의 전력소비를 감소시키는 분야에 유효 적합하게 사용된다.
Description
제1도는 종래의 일반적인 마이크로 콘트롤러내의 콘트롤 레지스터와 기능수행 모듈의 연결구성을 보여주는 블럭회로도.
제2도는 본 발명에 따르는 모듈별 슬립모드 제어회로도, 및
제3도는 제2도중 디코딩부의 구체회로도이다.
본 발명은 마이크로 콘트롤러의 소비전력을 감소시키기 위한 분야에 관한 것으로, 특히 마이크로 콘트롤러내의 각 모듈의 전력소비를 감소시키는 모듈별 슬립모드 제어회로에 관한 것이다.
일반적으로, 마이크로 콘트롤러는 중앙처리부외에 메모리등의 각 모듈로 구성되어 있다. 이러한 마이크로 콘트롤러의 전력소비를 감소시키는 것은 전체 시스템의 전력의 소비를 줄일 수 있는 요인이 된다.
전형적으로, 디지탈 회로에서의 전력소모에 대한 주된 요인은 주파수로서 널리 알려져 있다. 따라서, 미 동작중인 모듈에 인가되는 클럭의 주파수를 없애서 모듈을 디스에이블 상태(또는 슬립모드)로 하면 전력의 소비는 억제될 것이다.
종래에는 제1도와 같이, 모듈 10의 동작유무에 상관없이 중앙처리부에서 제공되는 클럭신호가, 인버터 체인 3,5 및 인버터 체인 2,4를 통해, 각기의 모듈 10 및 상기 모듈 10에 콘트롤 버스 CB를 통해 연결되며 데이타버스에도 연결된 각각의 콘트롤 레지스터 6에 인가되는 방식이었다. 이 경우에 동작하지 않는 모듈 10에도 상기 클럭신호가 인가되므로, 불필요한 전력이 소비되는 문제점이 있다. 또한, 미 동작중인 모듈에 불필요하게 인가된 클럭은 노이즈를 종종 발생하여 오동작을 초래하는 단점이 있었다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 모듈별 슬립모드 제어회로를 제공함에 있다.
본 발명의 다른 목적은 간단한 구성으로서도 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로를 제공함에 있다.
본 발명의 또 다른 목적도 마이크로 콘트롤러의 내부 모듈의 오동작을 사전에 방지할 수 있는 슬립모드 제어회로를 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명의 제어회로는, 인가되는 메인 클럭에 응답하여 데이타버스를 통해 인가되는 데이타를 대응되는 모듈에 제공하며, 상기 모듈로부터 출력되는 데이타를 모듈 데이타를 상기 데이타 버스상에 인가하며, 상기 데이타를 통해 인가되는 콘트롤 데이타에 따라 대응되는 모듈의 동작을 동작모드나 슬립모드로 진입시키는 모드 제어신호를 발생하는 콘트롤 레지스터부와, 상기 모드 제어신호가 상기 슬립모드로서 출력될 시, 상기 메인클럭이 상기 모듈에 제공되는 것을 차단케 하는 차단신호를 생성하는 디코딩부를 가짐을 특징으로 한다. 여기서, 상기 디코딩부는 낸드 게이트 또는 노아게이트로 구성되며, 이는 2쌍의 씨모오스 트랜지스터로 이루어지게 하여 메인 클럭으로 인하여 발생되는 보조 클럭이 위상차를 가지지 않게끔 하는 것이 바람직하다.
상기한 본 발명의 회로구성에 따르면, 메인 클럭이 미 동작인 모듈에 인가되지 않으므로, 주파수 요인에 의한 잔력의 소비를 줄이는 것이 가능하게 된다.
이하에서는 본 발명의 바람직한 모듈별 슬립모드 제어회로가 첨부된 도면과 함께 설명될 것이다. 첨부된 도면의 참조부호들 중 동일한 참조부호는 가능한한 동일 구성 및 기능을 가지는 것을 가르킨다. 그러므로, 종래의 도면에서 표기된 부호가 본 발명의 도면에 나타나 있다면 균등물 또는 대응되는 등가소자로서 이해되어야 할 것이다. 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 기본적 소자의 특징 및 구성들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.
먼저, 제2도를 참조하면, 본 발명에 따른 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로가 도시되어 있다. 제2도에서, 콘트롤 레지스터부 6는 데이타 버스에 연결된 버퍼 6-1를 포함하며, 인가되는 메인 클럭 CLK에 응답하여 데이타버스를 통해 인가되는 데이타를 대응되는 모듈 10에 제공하며, 상기 모듈 10로부터 출력되는 데이타를 모듈 데이타를 상기 데이타 버스상에 인가하며, 상기 데이타 버스를 통해 인가되는 콘트롤 데이타에 따라 대응되는 모듈의 동작을 동작모드나 슬립모드로 진입시키는 모드 제어신호 ME를 라인 L1을 통해 발생한다. 실시예에서는 낸드 게이트로 구성된 디코딩 부 20는 상기 모드제어신호 ME가 상기 슬립모드로서 출력될 시, 상기 메인클럭 CLK이 상기 모듈 10에 제공되는 것을 차단하는 차단신호 SCLK를 생성한다. 여기서, 상기 게이트 20는 제3도에 도시된 바와 같이 2쌍의 씨모오스 트랜지스터 21,22,23,24로 이루어지게 하여 메인 클럭 CLK으로 인하여 발생되는 보조 클럭 SCLK이 위상차를 가지지 않게하는 것이 중요하다. 즉, 입력 낸드 게이트에서 입력단의 입력 응답이 각기 다르므로, 빠른 입력 단자에 메인 클럭을 인가되게 하고 나머지 입력단자에 상기 모드 제어신호가 인가되게 한다.
따라서, 상기 모듈 10의 동작시에는 상기 콘트롤 레지스터 6가 콘트롤 버스를 통해 데이타를 출력하며, 상기 모드 제어신호 ME를 로직레벨 하이상태로 하여 라인 L1을 통해 출력한다. 이에 따라, 상기 모듈 10은 동작된다. 한편, 전원의 소비를 줄이기 위하여, 상기 모듈 10이 미 동작을 행할 경우에는 상기 모드제어신호 ME가 로직레벨 로우상태로 되어 라인 L1을 통해 출력된다. 그러므로, 상기 메인 클럭 CLK은 상기 모듈 10에 제공되는 것이 차단된다.
상술한 바와 같은 본 발명에 따르면, 간단한 구성을 가지면서도 마이크로 콘트롤러내의 각 모듈의 전력소비를 감소시킬 수 있는 효과가 있다.
Claims (4)
- 마이크로 콘트롤러의 전력소비를 감소시키기 위한 모듈별 슬립모드 제어회로에 있어서:인가되는 메인 클럭에 응답하여 데이타버스를 통해 인가되는 데이타를 대응되는 모듈에 제공하며, 상기 모듈로부터 출력되는 데이타를 모듈 데이타를 상기 데이타 버스상에 인가하며, 상기 데이타를 통해 인가되는 콘트롤 데이타에 따라 대응되는 모듈의 동작을 동작모드나 슬립모드로 진입시키는 모드 제어신호를 발생하는 콘트롤 레지스터부와; 상기 모드 제어신호가 상기 슬립모드로서 출력될 시, 상기 메인클럭이 상기 모듈에 제공되는 것을 차단되게 하는 차단신호를 생성하는 디코딩부를 가짐을 특징으로 하는 회로.
- 제1항에 있어서, 상기 디코딩부는 낸드 게이트 또는 노아게이트로 구성됨을 특징으로 하는 회로.
- 제2항에 있어서, 상기 낸드 게이트는 한쌍 또는 2쌍의 씨모오스 트랜지스터로 이루어짐을 특징으로 하는 회로.
- 마이크로 콘트롤러의 전력소비를 감소시키는 각 모듈별 슬립모드 제어방법에 있어서; 인가되는 메인 클럭에 응답하며, 데이타 버스를 통해 인가되는 콘트롤 데이타에 따라 대응되는 모듈의 동작을 동작모드나 슬립모드로 진입시키는 모드제어신호를 발생시키는 단계와; 상기 모드 제어신호가 상기 슬립모드로서 출력될때, 상기 메인클럭이 상기 모듈에 제공되는 것을 차단케 하는 차단신호를 생성시키는 단계로 이루어짐을 특징으로 하는 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015578A KR0165207B1 (ko) | 1995-06-13 | 1995-06-13 | 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015578A KR0165207B1 (ko) | 1995-06-13 | 1995-06-13 | 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970002549A KR970002549A (ko) | 1997-01-28 |
KR0165207B1 true KR0165207B1 (ko) | 1999-01-15 |
Family
ID=19417003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950015578A KR0165207B1 (ko) | 1995-06-13 | 1995-06-13 | 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0165207B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7669069B2 (en) * | 2006-06-28 | 2010-02-23 | Intel Corporation | Control of link supply power based on link port mode |
KR100863749B1 (ko) * | 2006-12-04 | 2008-10-16 | 한국전자통신연구원 | 디지털신호처리프로세서의 소비전력 관리 제어장치 및 그를이용한 소비전력 관리 시스템과 그 방법 |
US8010814B2 (en) | 2006-12-04 | 2011-08-30 | Electronics And Telecommunications Research Institute | Apparatus for controlling power management of digital signal processor and power management system and method using the same |
-
1995
- 1995-06-13 KR KR1019950015578A patent/KR0165207B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970002549A (ko) | 1997-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100231605B1 (ko) | 반도체 메모리 소자의 전력소모 방지 장치 | |
US20070146033A1 (en) | Circuit arrangement and method for operating a circuit arrangement | |
KR850008017A (ko) | Cmos 입출력회로 | |
KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
JP2743878B2 (ja) | 入力バッファ回路 | |
US4980851A (en) | Reduced power pipelined static data transfer apparatus | |
US7436220B2 (en) | Partially gated mux-latch keeper | |
KR0165207B1 (ko) | 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 | |
US4736119A (en) | Dynamic CMOS current surge control | |
US6392474B1 (en) | Circuit for filtering single event effect (see) induced glitches | |
JPH1185304A (ja) | クロック入力制御回路 | |
JP3615189B2 (ja) | 入出力バッファ回路 | |
EP0766392B1 (en) | Edge detection circuit with improved detection reliability | |
KR0163889B1 (ko) | 슬립모드 제어회로 | |
JPH05335926A (ja) | 短絡保護付き出力回路 | |
JP2644111B2 (ja) | 入出力回路 | |
JPH05242025A (ja) | バスラッチ回路 | |
KR100710643B1 (ko) | 반도체 메모리의 전류 감소 회로 | |
KR100266627B1 (ko) | 파워다운회로 | |
KR0117109Y1 (ko) | 글리치 제거회로 | |
KR19990009452A (ko) | 소비전력 감소기능을 갖는 양방향 버퍼 | |
JPH07177017A (ja) | 半導体集積回路 | |
WO1999031803A1 (en) | Clocking in electronic circuits | |
JPS60167521A (ja) | 集積回路 | |
JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |