KR0164126B1 - 단위 스위치를 이용한 티유12 공간 스위치 - Google Patents

단위 스위치를 이용한 티유12 공간 스위치 Download PDF

Info

Publication number
KR0164126B1
KR0164126B1 KR1019950055875A KR19950055875A KR0164126B1 KR 0164126 B1 KR0164126 B1 KR 0164126B1 KR 1019950055875 A KR1019950055875 A KR 1019950055875A KR 19950055875 A KR19950055875 A KR 19950055875A KR 0164126 B1 KR0164126 B1 KR 0164126B1
Authority
KR
South Korea
Prior art keywords
block
lbuss
switch
lbus
space
Prior art date
Application number
KR1019950055875A
Other languages
English (en)
Other versions
KR970056283A (ko
Inventor
엄두섭
최성혁
진성언
고제수
이종현
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950055875A priority Critical patent/KR0164126B1/ko
Publication of KR970056283A publication Critical patent/KR970056283A/ko
Application granted granted Critical
Publication of KR0164126B1 publication Critical patent/KR0164126B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/113—Arrangements for redundant switching, e.g. using parallel planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/111—Switch interfaces, e.g. port details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/112—Switch control, e.g. arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 SDH(Synchronous Digital Hierachy)의 망노드간 접속신호로 사용되는 STM-N(Synchronous Transfer Module-N) 신호내에 포함된 종속신호 TU-12(Tributary Unit-12) 신호의 교차연결(Cross-Connection)을 위한 T(Time)-S(Space)-T(Time)3단으로 구성된 스위치 네트웍중 S(Space)단에 해당하는 TU-12 신호용 공간 스위치에 관한 것으로서, 전단 T(Time) 스위치에서 LBUS 형태로 총 44개의 LBUS를 입력하는 수신 수단(40), 상기 수신 수단(40)으로 부터 22개의 LBUS를 입력하여 이들간에 22 x 22 공간 스위칭을 구성하는 다수개의 스위칭 수단(10), 상기 다수개의 스위칭 수단(10, 11)에 연결되어 LBUS 형태로 총 44개의 LBUS를 출력하는 드라이버 수단(50), CPU와 접속하여 상기 다수개의 스위칭 수단(10, 11)을 제어하기 위해 필요한 신호를 생성해주는 CPU 인터페이스 수단(20), 외부에서 클럭을 입력받아 상기 다수개의 스위칭 수단(10, 11)에 필요한 클럭을 공급하는 클럭 분배 수단(30)을 구비하여 SDH에 적용이 가능한 논블로킹 22 x 22 공간 스위치 구성이 가능하며, 스위치의 입출력 신호로 정의한 새로이 만든 신호 프레임(LBUS)에 임의 패턴의 삽입/검출을 위한 ID바이트 및 BIP 바이트를 할당하여 시스템을 구성하는 보드간 장애감시 및 시스템의 시험시에 매우 유용하게 사용할 수 있는 효과가 있다.

Description

단위 스위치를 이용한 티유12(TU-12) 공간 스위치
제1도는 본 발명의 전체구성도.
제2도는 스위치블럭 내부구성도.
제3도는 CPU 인터페이스블럭 내부구성도.
제4도는 클럭 분배기불럭 내부구성도.
제5도는 LBUS 프레임의 구조도.
* 도면의 주요부분에 대한 부호의 설명
10, 11 : 스위치 20 : CPU 인터페이스
30 : 클럭 분배기 40 : 수신기
50 : 드라이어
본 발명은 SDH(Synchronous Digital Hierachy)의 망노드간 접속신호로 사용되는 STM-N(Synchronous Transfer Module-N) 신호내에 포함된 종속신호 TU-12(Tributary Unit-12) 신호의 교차연결(Cross-Connection)을 위한 T(Time)-S(Space)-T(Time)3단으로 구성된 스위치 네트웍중 S(Space)단에 해당하는 TU-12 신호용 공간 스위치에 관한 것이다.
본 발명은 12 x 12 TU 12 공간 스위치를 단위 스위치로 하여 이들을 2단으로 연결하는 방식으로 최대 24 x 24로 용량이 확장된 공간 스위치를 제공하는데 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위해 T(Time)-S(Space)-T(Time)3단으로 구성된 스위치 네트웍중 S(Space)단에 해당하는 공간 스위치를 구현하기 위한 회로에 있어서, 전단 T(Time) 스위치에서 LBUS 형태로 총 44개의 LBUS를 입력하는 수신 수단, 상기 수신 수단(40)으로 부터 22개의 LBUS를 입력하여 이들간에 22 x 22 공간 스위칭을 구성하는 다수개의 스위칭 수단, 상기 다수개의 스위칭 수단에 연결되어 LBUS 형태로 총 44개의 LBUS를 출력하는 드라이버 수단, CPU와 접속하여 상기 다수개의 스위칭 수단을 제어하기 위해 필요한 신호를 생성해주는 CPU 인터페이스 수단, 외부에서 클럭을 입력받아 상기 다수개의 스위칭 수단에 필요한 클럭을 공급하는 클럭 분배 수단을 구비한 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본발명의 일실시예를 설명한다.
제1도에 본 발명의 전체구성도를 나타내었다.
전단 T(Time) 스위치에서 LBUS 형태(제5도에 도시)로 총 44개의 LBUS를 수신기(40)를 통하여 입력하여 그 중에서 22개의 LBUS(LBIA1 ~ LBIA22)는 스위치 블럭(10) 으로 나머지 22개의 LBUS(LBIB1 ~ LBIB22)는 스위치 블럭(11) 으로입력되어 LBUS간에 공간스위칭이 된 후에 드라이버(50)을 통해 LBUS(LBOA1 ~ LBOA22, LBOBB1 ~ LBOB22)형태로 출력된다. CPU 인터페이스블럭(20) 은 CPU와 접속하여 스위치블럭(10, 11)을 제어하기 위해 필요한 신호를 생성해주는 역활을 담당한다. 클럭 분배기 블럭(30)은 외부에서 클럭을 입력받아 스위치 블럭(10, 11)에 필요한 클럭을 공급한다.
제2도는 제1도의 스위치 블럭(10, 11)의 내부구성을 나타낸다. 스위치블럭은 LBUS 12개를 입력받아 이들간에 공간스위칭을 한후 츨력하는 12 x 12 공간스위치 8개로 구성되어 있다. 공간스위치(Space 스위치) 101 ~ 104는 12 x 12 스위치 기능을 수행하고 공간스위치 105 ~ 108은 2대 1 멀티플렉서로서 동작한다. LBIA1 ~ LBIA11은 공간스위치 101과 103에 공통으로 연결되어 있다. LBIA1에서 LBIA11까지의 임의의 LBUS를 LBOA1에서 LBOA11까지의 임의의 출력포트로 출력하고자 할때는 공간스위치 101의 스위칭 기능을 이용하여 공간스위치 105나 106에 연결시킴으로써 출력이 가능해진다. 마찬가지로 LBIA1에서 LBIA11까지의 임의의 LBUS를 LBOA12에서 LBOA22임의의 출력포트로 출력하고자 할때도 공간스위치 103의 스위칭 기능을 이용하여 공간스위치 107이나 108에 연결시킴으로써 출력이 가능해진다. 따라서, LBIA1에서 LBIA11까지의 임의의 LBUS를 LBOA1에서 LBOA22 까지의 임의의 포토로 스위칭하는 것이 가능하다. LBIA12에서 LBIA22까지의 입력에 대해서도 LBIA1에서 LBIA11까지의 입력의 경우와 동일한 방식을 사용하면 LBOA1에서 LBOA22 까지의 임의의 포트로 스위칭하는 것이 가능하다. 상기와 같은 방식을 사용하면 12 x 12 스위치 8 개를 사용하여 최대 24 x 24 논블로킹(Nonblocking) 스위치를 만드는 것이 가능하다. 본 발명에서는 22 x 22 논블로킹 스위치로 구성되어 사용된다. 제2도의 스위치 블럭 내부구성도에는 CPU 인터페이스 블럭과 연결되는 신호와 클럭 분배기 블럭과 연결되는 신호에 대해서는 편의상 생략하였다. CPU 인터페이스 블럭에서 오는 신호들은 101에서 108까지의 공간 스위치 블럭 각각에 동일한 형태로 연결된다. 데이타 버스 어드레스 버스 및 읽기/쓰기 (RWB)신호는 101에서 108까지의 8 개의 공간 스위치 블럭 모두에게 공통으로 연결되고, 칩 선택(CS) 신호는 공간 스위치 블럭에 하나씩 연결된다. 인터럽트 요청 (IRQ) 신호는 다른 신호와는 반대로 스위치 블럭에서 CPU 인터페이스 블럭으로 출력된다. 공간스위치 블럭에서 하나씩 출력된다.
쿨럭 분배기 불럭으로부터 입력되는 38.88MHz(38M)및 2KHz(2K)클럭은 공간 스위치 블럭 각각에 하나씩 공급된다.
제3도는 제1도의 CPU 인터페이스블럭의 내부구성을 나타낸다.
CPU 인터페이스 신호에는 데이타버스, 어드레스 버스, CS(Chip Select), RWB(Read/Write)및 IRQ(Interrupt Request)등이 있다. CS 신호는 CPU 에서 본 발명 전체로 하나만 할당하기때문에 CPU 인터페이스 블럭에서는 CPU에서 입력되는 CS 신호와 어드레스 신호를 디코딩하여 공간 스위치 블럭마다 CS 신호를 하나씩 할당한다. 이 역활을 수행하는 것이 어드레스 디코더 블럭이다.
IRQ 신호 역시 본 발명 전체로 하나만 CPU와 연결되는 때문에 IRQ 제어블럭에서 스위치 블럭안에 있는 공간 스위치 블럭들에서 발생하는 IRQ 신호들을 AND 게이팅하여 출력해야 한다. 데이타버스 방향 제어블럭은 데이타버스의 방향을 제어한다.
제4도는 제1도의 클럭 분배기블럭의 내부구성을 나타낸다. 라인 수신기블럭(37)을 통하여 77.76MHz의 주파수를 갖는 S77MW와 S77MP 클럭및 2KHz의 주파수를 갖는 S2KW와 S2KP 클럭을 수신하여 2:1 MUX 블럭(35, 36)들로 출력한다. 2:1 MUX 블럭(35)에서는 라인 수신기블럭(37)로부터 입력되는 S77MW와 S77MP 클럭중 어느 하나를 클럭 선택신호(CKSEL) 사용하여 선택하여 2분주 카운터 블럭(33)으로 출력한다. 2:1 MUX 블럭(36)에서도 라인 수신기블럭(37)로부터 입력되는 S2KW와 S2KP 클럭중 어느 하나를 클럭 선택신호(CKSEL)사용하여 선택한후 카운터 로드 신호 발생기 블럭(34)로 출력한다. 2분주 카운터 블럭(33)은 2:1 MUX 블럭(35)에서 선택된 77.76MHz과 카운터 로드 신호 발생기 블럭(34)에서 카운터 로드 신호를 입력하여 38.88MHZ 클럭(38M)을 생성한후 클럭 드라이버 블럭(31)을 통하여 스위치 블럭(10, 11)으로 출력한다. 카운터 로드 신호 발생기 블럭(34)은 2:1 MUX 블럭(36)에서 선택된 2KHz 클럭을 입력하여 77.76MHz 클럭 1 주기에서만 0이 되는 2KHz의 카운터 로드 신호를 2분주 카운터 블럭(33)과 클럭 드라이버 블럭(32)로 출력한다.
제5도는 본 발명의 입출력 데이타 포맷인 LBUS의 프레임포맷을 나타낸다. LBUS는 12개의 테스트 액세스용 TU-12 채널을 포함한 총 264개의 TU-12 신호, 임의 패턴의 삽입/검출을 위한 ID 바이트및 LBUS 상에 발생하는 에러를 감시하기 위하여 할당된 짝수 패리티를 사용하는 BIP-8 코드로 구성되며 38.88Mb/s의 속도를 갖는다.
LBUS의 첫번째 바이트에는 임의 패턴의 삽입/검출을 위한 ID 바이트를 할당한다. LBUS를 출력하는 쪽에서는 CPU에서 입력된 임의의 값을 LBUS 프레임 상에 삽입하고 LBUS를 입력하는 쪽에서는 이를 프레임에서 추출하여 삽입된 값과 비교하여 LBUS의 이상유무를 알 수 있다. 또한, 하드웨어 구현시 오실로스코프를 통하여 이값을 감시함으로써 LBUS 접속시험을 용이하게 할 수있다. 두번째 바이트에는 LBUS 상에 발생하는 에러를 감시하기 위하여 짝수 패리티를 사용하는 BIP-8 코드를 할당하였다. VC3 프레임의 POH에 있는 B3 바이트와 동일한 방식을 사용하여 계산하며 단지 BIP-8 코드를 계산하는 부분만이 다르다. 즉, 고정 스터프(FIXED STUFF)자리를 제외한 데이타 부분에 대해서만 BIP-8 값을 계산한다. LBUS를 출력하는 쪽에서 BIP-8 값을 계산하여 보내면 LBUS를 수신하는 쪽에서는 입력되는 LBUS 프레임에서 추출된 BIP-8값과 입력되는 LBUS 프레임에 대하여 재계산된 값을 비교하여 입력 LBUS 프레임의 이상 유무를 알 수 있다. 에러가 없는 정상적인 경우에는 이들 두값은 동일하다. 입력되는 LBUS 상에 있는 ID 바이트 및 BIP 바이트에 이상이 있을 경우 이를 인터럽트를 통하여 CPU에 알린다. LBUS의 종단과 생성은 스위치 블럭(10, 11)안에 있는 공간 스위치 블럭에서 담당한다.
본 발명으로 얻어지는 효과를 보면 첫째, 본 발명을 사용하면 동일한 12 x 12 공간 스위치 8 개를 사용하여 SDH에 적용이 가능한 논블로킹 22 x 22 공간 스위치 구성이 가능하며 둘째, 스위치의 입출력 신호로 정의한 새로이 만든 신호 프레임(LBUS)에 임의 패턴의 삽입/검출을 위한 ID바이트 및 BIP 바이트를 할당하여 시스템을 구성하는 보드간 장애감시 및 시스템의 시험시에 매우 유용하게 사용할 수 있다는 점을 들 수 있다.

Claims (4)

  1. T(Time)-S(Space)-T(Time) 3단으로 구성된 스위치 네트웍중 S(Space)단에 해당하는 공간 스위치를 구현하기 위한 회로에 있어서, 전단 T(Time) 스위치에서 LBUS 형태로 총 44개의 LBUS를 입력하는 수신 수단(40), 상기 수신 수단(40)으로 부터 22개의 LBUS를 입력하여 이들간에 22 x 22 공간 스위칭을 구성하는 다수개의 스위칭 수단(10), 상기 다수개의 스위칭 수단(10, 11)에 연결되어 LBUS 형태로 총 44개의 LBUS를 출력하는 드라이버 수단(50), CPU와 접속하여 상기 다수개의 스위칭 수단(10, 11)을 제어하기 위해 필요한 신호를 생성해주는 CPU 인터페이스 수단(20), 외부에서 클럭을 입력받아 상기 다수개의 스위칭 수단(10, 11)에 필요한 클럭을 공급하는 클럭 분배 수단(30)을 구비한 것을 특징으로 하는 TU-12 공간 스위치.
  2. 제1항에 있어서, 상기 T-S-T 스위치 구성은 SDH(Synchronous Digital Hierachy)의 망노드간 접속신호로 사용되는 STM-N(Synchronous Transfer Module-N) 신호내에 포함된 종속신호 TU-12(Tributary Unit-12) 신호의 교차연결을 위한 것임을 특징으로 하는 TU-12 공간 스위치.
  3. 제2항에 있어서, 상기 스위치 블럭(10, 11)은 LBIA1에서 LBIA11까지의 11개의 LBUS를 입력하여 공간 스위치블럭(105)로 6개의 LBUS(INA1~INA6), 공간스위치 블럭(106)으로 5개의 LBUS(INA7~INA11)을 출력하는 공간스위치 블럭(101), LBIA12에서 LBIA22까지의 11개의 LBUS를 입력하여 상기 공간 스위치 블럭(105)로 6개의 LBUS(INA~INA17), 상기 공간스위치 블럭(106)으로 5개의 LBUS(INA18~INA22)를 출력하는 공간 스위치 블럭(102), LBIA1에서 LBIA11까지의 11개의 LBUS를 입력하여 공간 스위치 블럭(107)로 6개의 LBUS(INA1~INA6
    ), 공간 스위치 블럭(108)로 5개의 LBUS(INA7~INA11)을 출력하는 공간 스위치 블럭(103), LBIA12에서 LBIA22까지의 11개의 LBUS를 입력하여 상기 공간 스위치 블럭(107)로 6개의 LBUS(INA12~INA17), 상기 공간 스위치 블럭(108)으로 5개의 LBUS(INA18~INA22)를 출력하는 공간 스위치 블럭(104), 상기 공간 스위치 블럭(101)에서 6개의 LBUS(INA1~INA6)과 상기 공간 스위치 블럭(102)에서 6개의 LBUS(INA12~INA17)를 입력하여 6개의 LBUS(LBOA1~LBOA6)를 출력하는 공간 스위치 블럭(105), 상기 공간 스위치 블럭(101)에서 5개의 LBUS(INA7~INA11)과 상기 공간 스위치 블럭(102)에서 5개의 LBUS(INA18~INA22)를 입력하여 5개의 LBUS(LBOA7~LBOA11)를 출력하는 공간 스위치 블럭(106), 상기 공간 스위치블럭(103)에서 6 개의 LBUS(INA1~INA6)과 상기 공간 스위치블럭(104)에서 6 개의 LBUS(INA12~INA17)를 입력하여 6 개의 LBUS(LBOA12~LBOA17)을 출력하는 공간 스위치블럭(107), 상기 공간 스위치블럭(103)에서 5 개의 LBUS(INA7~INA1
    1)과 상기 공간 스위치블럭(104)에서 5 개의 LBUS(INA18~INA22)를 입력하여 5 개의 LBUS(LBOA18~LBOA22)를 출력하는 공간 스위치블럭(108)로 구성되는 것을 특징으로 하는 TU-12 공간 스위치.
  4. 제2항에 있어서, 클럭 분배기블럭(30)은 77.76MHz의 주파수를 갖는 S77MW와 S77MP 클럭및 2KHz의 주파수를 갖는 S2KW와 S2KP 클럭을 수신하여 2:1 MUX 블럭(35, 36)들로 출력하는 라인 수신기블럭(37), 상기 라인 수신기블럭(37)로부터 입력되는 S77MW와 S77MP 클럭중 어느 하나를 클럭 선택신호(CKSEL) 사용하여 선택하여 2분주 카운터 블럭(33)으로 출력하는 상기 2:1 MUX 블럭(35), 상기 라인 수신기블럭(37)로부터 입력되는 S2KW와 S2KP 클럭중 어느 하나를 클럭 선택신호(CKSEL)사용하여 선택한후 카운터 로드 신호 발생기 블럭(34)로 출력하는 상기 2:1 MUX 블럭(36), 상기 2:1 MUX 블럭(35)에서 선택된 77.76MHz과 카운터 로드 신호 발생기 블럭(34)에서 카운터 로드 신호를 입력하여 38.88MHZ 클럭(38M)을 생성한후 클럭 드라이버 블럭(31)을 통하여 스위치 블럭(10, 11)으로 출력하는 2분주 카운터 블럭(33), 상기 2:1 MUX 블럭(36)에서 선택된 2KHz 클럭을 입력하여 77.76MHz 클럭 1 주기에서만 0이 되는 2KHz의 카운터 로드 신호를 상기 2분주 카운터 블럭(33)과 클럭 드라이버 블럭(32)로 출력하는 상기 카운터 로드 신호 발생기 블럭(34), 상기 2분주 카운터 블럭(33)에서 38M 신호를 입력받아 복수의 동일한 38M 신호로 분배하는 클럭 드라이버 블럭(31), 상기 카운터 로드 신호 발생기 블럭(34)에서 2K 신호를 입력받아 복수의 동일한 2K 신호로 분배하는 상기 클럭 드라이버 블럭(32)로 구성되는 것을 특징으로 하는 TU-12 공간 스위치.
KR1019950055875A 1995-12-23 1995-12-23 단위 스위치를 이용한 티유12 공간 스위치 KR0164126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055875A KR0164126B1 (ko) 1995-12-23 1995-12-23 단위 스위치를 이용한 티유12 공간 스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055875A KR0164126B1 (ko) 1995-12-23 1995-12-23 단위 스위치를 이용한 티유12 공간 스위치

Publications (2)

Publication Number Publication Date
KR970056283A KR970056283A (ko) 1997-07-31
KR0164126B1 true KR0164126B1 (ko) 1998-12-01

Family

ID=19444040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055875A KR0164126B1 (ko) 1995-12-23 1995-12-23 단위 스위치를 이용한 티유12 공간 스위치

Country Status (1)

Country Link
KR (1) KR0164126B1 (ko)

Also Published As

Publication number Publication date
KR970056283A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5805571A (en) Dynamic communication line analyzer apparatus and method
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
KR0161759B1 (ko) 종속 유니트(tu) 신호의 교차연결장치
JP3543318B2 (ja) Ａｔｍセル転送装置
US5477549A (en) Cell switch and cell switch network using dummy cells for simplified cell switch test in communication network
KR0164126B1 (ko) 단위 스위치를 이용한 티유12 공간 스위치
FI95981B (fi) SDH-signaalien synkronointi
US6208648B1 (en) Network element and input/output device for a synchronous transmission system
EP0461309B1 (en) Data transfer apparatus comprising a primary device connected to a plurality of secondary devices
EP0416235B1 (en) Data-communication method for loop-type network having portable slave stations connectable to addressable junction boxes permanently connected in the network
KR100228378B1 (ko) 티유12 및 티유11이 혼재된 종속신호를 스위칭하는 전/후단 겸용 시간 스위칭 장치
KR19990024017A (ko) 포트 회로에 대해 다중 타이밍 경로를 제공하는 스위칭 네트워크
KR100216516B1 (ko) Tu11/12 신호 교차연결을 위한 장치
JP3412922B2 (ja) 同期ディジタルハイアラーキに基づくオーバヘッド終端及びポインタ処理装置
JPH0759135A (ja) 構内交換機及び該交換機に使用するラインカード
KR940011648B1 (ko) 동기식 다중장치의 비트 감시회로
JPH0347023B2 (ko)
EP0638223A1 (en) A method and a cross-connection architecture for error-free change-over of a cross-connection matrix
KR100197421B1 (ko) 전전자 교환기의 데이터 링크 처리기를 위한 클럭 선택기
US6763038B1 (en) Light transmission equipment
JP3507552B2 (ja) 構内交換機の網同期クロック選択回路
KR100421954B1 (ko) 동기식 디지털 계위 신호의 타입 변환장치 및 그 방법
JP2002368710A (ja) 多重化伝送装置
EP0660556A2 (en) Method for checking data integrity and correctness of interconnections in a cross-connector of an SDH network
KR950009242B1 (ko) 고안정도의 광 씨.에이.티.브이(catv)의 분배센터용 종속클럭 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090907

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee