KR0156404B1 - 국부중앙처리장치 보드와 외부 병렬 입출력장치 접속시 핸드쉐이킹 신호감시회로 - Google Patents

Abstract

본 발명은 국부중앙처리장치와 케이블이나 백플레인의 외부버스를 통한 병렬 입/출력을 접속시 핸드쉐이킹 신호의 상태 감시회로에 관한 것으로, 상기 중앙처리장치와 외부 병렬 입/출력 사이의 데이타의 유효성을 보장해 주기 위한 것이다. 특히 핸드쉐이킹신호가 존재하였는지와 연속적으로 assert 상태 혹은 assert되지 않는 상태에 대해 감지할 수 있고 이전 사이클에서 핸드쉐이킹 신호가 있었는지를 판단하여 데이타의 유효성을 유지할 수 있도록 한 것이다.

이와같은 본 발명의 목적은 입력된 DATCKCHK의 클록수를 계수하는 계수기와, 상기 계수기의 로우 액티브 출력과 병렬 입/출력 DATCK 펄스를 부논리곱하는 낸드게이트와, 상기 낸드게이트의 출력을 버퍼링하는 3상버퍼와, 상기 계수기의 클리어 단자에 RESET과 병렬 입/출력 DATCK을 논리곱한 출력을 인가하는 앤드게이트로 구성하므로서 달성될 수 있다.

Description

국부중앙처리장치 보드와 외부 병렬 입출력장치 접속시 핸드쉐이킹 신호감시 회로

제1도는 종래 접속장치의 핸드쉐이킹 신호감시회로도.

제2도는 본 발명 핸드쉐이킹 신호감시회로도.

제3도는 제2도를 설명하기 위한 국부 중앙처리장치 모드와 외부병렬 입출력 장치의 접속도.

* 도면의 주요부분에 대한 부호의 설명

10 : DTACK신호감시부 11 : 계수기

12 : 낸드게이트 13 : 버퍼

14 : 엔드게이트 100 : 중앙처리장치 모드

200 : 외부 병렬 입/출력부 300 : 외부버스

본 발명은 국부중앙처리장치와 케이블이나 백플레인의 외부버스를 통한 병렬 입/출력을 접속시 핸드쉐이킹 신호의 상태 감시회로에 관한 것으로, 상기 중앙처리장치와 외부 병렬 입/출력 사이의 데이타의 유효성을 보장해 주기 위한 것이다. 특히 핸드쉐이킹신호가 존재하였는지와 연속적으로 어서트(assert) 상태 혹은 어서트되지 않는 상태에 대하여 감지할 수 있고, 이전 사이클에서 핸드쉐이킹 신호가 있었는지를 판단하여 데이타의 유효성을 유지할 수 있도록 한 것이다.

첨부한 도면 제1도는 종래 국부 중앙처리 장치 보드와 외부 병렬 입출력장치 접속시 핸드쉐이킹 신호감시회로의 구성도로서, 2.5MHz의 기본 클럭을 중앙처리장치의 데이타 스트로브(Data Strobe : DS)나 어드레스 스트로브(Address Strobe : AS)로 동기를 맞추어 클리어 시켜서 상기 클럭의 수를 계수하는 제 1 계수(1)와, 상기 제 1 계수기의 출력을 받아서 중앙처리장치의 상기 DS와 AS 펄스로 동기를 맞추어 입력된 상기 제 1 계수기의 클럭수를 계수하는 제 2 계수기(2)로 구성되고, 상기 제 2 계수기의 출력은 버스 에러(Bus Error : BERR) 논리부로 입력된다.

상기에서 버스에러(BEER)는 데이타인식신호(이하 'DTACK라 칭함)가 없어서 중앙처리장치가 그 버스 사이클을 계속 수행할 때 이러한 사이클을 종료시키는 신호이다.

이와 같이 구성된 종래 국부중앙처리장치와 외부 병렬 입출력장치 접속시 핸드쉐이킹 신호감시회로의 동작을 제1도를 참조하여 설명하면 다음과 같다.

종래 기술장치에서 핸드쉐이킹 신호인 DTACK 신호가 오지 않으면, 데이타 스트로브(Data Strobe : DS)나 어드레스 스트로브(Address Strobe : AS)가 일정 시간 이상 로우(Low) 상태로 유지되어 2.5MHz 클럭에 의해 계수기의 카운트가 증가된다. 상기 계수기의 카운트가 증가하면 버스에러논리부로 신호를 발생시켜 버스에러를 발생시키고 상기 버스에러를 소프트웨어적으로 처리하든지 자동 DTACK을 발생하여 왔다.

상기 자동 DTACK은 일정시간 이상 DTACK이 없을 때, 그 사이클을 종료시켜 주기 위하여 발생시켜 주는 신호이다.

상기 회로에서 중앙처리장치가 정상동작, 즉, 병렬 입/출력부로부터 DTACK 신호가 주어진 사이클에서 일정시간 이내에 어서트되면 어드레스 스트로브(AS)나 데이타 스트로브(DS)가 하이(high) 상태가 되어 증가하던 계수기의 카운트를 클리어시킨다.

그러나 이와 같은 종래의 핸드쉐이킹 신호 감시회로는 DTACK 신호가 로우 상태로 고정되어 잇으면, 즉, 계속 어서트 상태일 때, 데이타 전송으로 카운트가 증가하여 버스에러논리부로 신호를 보내는 동작수행을 하지 못하므로 인하여 중앙처리장치는 데이타 전송이 정상적으로 수행되었다고 판단하지만 실제로는 데이타의 오류가 발생할 수 있는 문제점이 있었다.

따라서 본 발명의 목적은 상기의 문제점을 해결하기 위한 국부 중앙처리장치보드와 외부 병렬 입/출력회로 접속시 핸드쉐이킹 신호감지회로를 제공하기 위한 것이다.

이와같은 본 발명의 목적은 데이타인식체크신호(이하 DTACKCHK라 칭함)의 클럭수를 계수하는 계수기와, 상기 계수기의 로우 액티브 출력과 병렬 입/출력 DTACK 펄수를 부논리곱하는 낸드게이트와, 상기 낸드게이트의 출력을 DTACKCHK 신호에 따라 버퍼링하는 3상버퍼와, 상기 계수기의 클리어 단자에 리세트신호(RESET)와 병렬 입/출력 DTACK을 논리곱한 출력을 인가하는 앤드게이트로 구성하므로써 달성될 수 있다.

첨부한 도면 제2도는 본 발명 핸드쉐이킹 신호감시회로도로서, 입력된 DTACKCHK의 클럭수를 계수하는 계수기(11)와, 상기 계수기의 로우 액티브 출력과 병렬 입/출력 DTACK 펼스를 부논리곱하는 낸드게이트(12)와, 상기 낸드게이트의 출력을 DTACHCHK 신호에 따라 버퍼링하는 3상버퍼(13)와, 상기 계수기(110의 클리어 단자에 리세트신호 (RESET)와 병렬 입/출력 DTACK을 논리곱한 출력을 인가하는 앤드게이트(14)로 구성하고, 상기 계수기(11)에 공급되는 전원은 5V로 구성한다.

상기에서 계수기(11)에 입력되는 DTACKCHK 신호는 중앙처리장치 디코더 출력의 선택신호로서 DTACKCHK 포트 접근신호이고, 병렬 입출력 DTACK 신호는 외부 병렬 입출력부로부터 전송되어 오는 핸드쉐이킹 신호이며, 낸드 게이트(12)의 출력신호는 중앙처리장치의 리세트단자(RESET)나 병렬 입/출력 장치로부터 오는 핸드쉐이킹 신호가 존재할 때, 계수기(11) 클리어 신호다.

또한 3상 버퍼(13)의 출력은 상기 핸드쉐이킹 신호의 에러 유무를 중앙처리장치가 감지하기 위한 신호이다.

이와같이 구성한 본 발명은 제3도에 도시한 것과 같이, 국부 중앙처리장치 보드(100)와 외부 버스(300)를 통하여 외부 병렬 입/출력장치(200)를 접속시 병렬 버스의 핸드쉐이킹 신호를 감지하여 에러의 유무를 판단하여 데이타 타당성을 유지하게 된다.

이와같은 동작을 제2도를 참조하여 살펴보면 다음과 같다.

중앙처리장치 파원 온 리세트(RESET)나 수동 리세트(RESET) 신호에 의하여 계수기의 출력을 항로 만들고, 병렬 입/출력 DTACK 신호가 정상일 때, 하이상태를 유지하면 낸드게이트(12)의 출력은 로우가 된다.

이때 중앙처리장치가 DTACHCHK 포트에 접근하면, 신호가 로우로 어스트되고 병렬 입/출력 DTACK 신호가 생성되어 상기 중앙처리장치는 상기 DTACHCHK 포트상태를 로우로 인식한다. 그리고 해당사이클에서 DTACHCHK 신호가 하이로 천이하는 순간 계수기의 출력신호가 로우상태가 되고 병렬 입/출력 DTACK 신호가 로우상태가 되어 상기 병렬 입/출력 DTACK 신호가 로우로 생성될 때까지 로우상태를 유지하게 된다.

만약 중앙처리장치 파워 온 리세트 이후, 상기 병렬 입/출력 DTACK 신호가 비정상상태인 로우로 고정되어 있다면, 제일 먼저, DTACHCHK 포트를 접근하여 상기 중앙처리장치가 읽는 값이 1이 되어 핸드쉐이크 신호가 비정상상태임을 알 수 있다.

상기 DTACH 신호가 정상상태임을 확인 후, 외부 병렬 입/출력부(200)가 접근하개ㅔ 되면 병렬 입/출력 DTACK 신호가 정상적으로 어서트되고, 계수기(11)의 출력은 하이가 되며 외부 병렬 입/출력부 접근후 DTACHCHK 포트에 접근해 읽는 값은 로우인 정상상태를 검색하게 되며, 데이타의 천이가 이루어졌음을 알 수 있게 된다.

그런데 만약 병렬 입/출력 DTACK 신호가 정상적으로 롱로 어서트 되지 않고 즉, DTACH이 없거나 하이로 고정되어 있을 때, 상기 계수기(11) 출력신호는 계속 로우 상태이고, 따라서 DTACHCHK 포트나 접근값은 1이 되어 핸드쉐이크 신호의 에러임을 알 수 있다.

중앙처리장치의 병렬 입/출력 포트 접근과 DTACHCHK 포트 접근과정을 첨부한 도면 제4도를 참조하여 설명하면 다음과 같다.

먼저, 계수기의 카운트를 초기화하여 신호가 DTACHCHK가 1인지를 판단하여 1이면, 접속회로에 에러가 발생하였으므로 신호를 점검해야 하고, 1이 아니면, 병렬 입/출력부의 DTACHCHK 포트로 접근하여 DTACHCHK가 1인지를 판단한다. 상기 DTACHCHK가 1이면 데이타를 취소하거나 재전송하고, 1이 아니면 데이타를 처리하여 상기 병렬 입/출력부에 접근하는 과정으로 되돌아간다.

위와 같은 순서로 정상동작 중에도 DTACH 신호가 로우로 고정되는 경우 DTACHCHK 포트값이 1로 읽혀져서 핸드쉐이크 신호인 DTACH 신호가 에러상태임을 감지할 수 있게 된다.

이상에서 설명한 바와 같이 본 발명은 외부 접속부인 케이블이나 백플레인을 통해 국부중앙처리장치와 외부 병렬 입력/출력 포트를 접속시 핸드쉐이크 신호가 생성되지 않은 경우나 신호가 계속 로우로 어스트 되어 있을 때 혹은 하이로 고정될 때, 신호의 에러 상태를 중앙처리장치가 알고 데이타의 유효성을 판단할 수 있게 된다.

Claims (1)

1. 입력된 DTACHCHK의 클럭수를 계수하는 계수기와, 상기 계수기의 로우 액티브 출력과 병렬 입/출력 DTACH 펄스를 부논리곱하는 낸드게이트와, 상기 낸드게이트의 출력을 DTACHCHK신호에 따라 버퍼링하는 3상버퍼와, 상기 계수기의 클리어 단자에 RESET과 병렬 입/출력 DTACH을 논리곱한 출력을 인가하는 앤드게이트로 구성함을 특징으로 하는 로컬 씨피유 보드와 외부 병렬 입출력장치 접속시 핸드쉐이크 신호감시회로.