KR0152908B1 - 반도체 패키지 및 그 제조방법 - Google Patents
반도체 패키지 및 그 제조방법Info
- Publication number
- KR0152908B1 KR0152908B1 KR1019940028631A KR19940028631A KR0152908B1 KR 0152908 B1 KR0152908 B1 KR 0152908B1 KR 1019940028631 A KR1019940028631 A KR 1019940028631A KR 19940028631 A KR19940028631 A KR 19940028631A KR 0152908 B1 KR0152908 B1 KR 0152908B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- lead
- space
- wire
- plastic resin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
본 발명은 반도체 패키지 및 그 제종방법에 관한 것으로, 칩과 리드를 포함하는 소정 부위를 몰딩하는 몰딩 공정에서 에어 유입구를 통하여 외부에서 일정한 힘을 유지하면서 내부로 에어를 유입시키는 에어 유입 단계와, 에어의 유입과 동시에 액체 플라스틱 레진을 투입하여 1차 성형을 실시하여 적어도 상기 칩과 리드를 연결하는 와이어가 수용하는 공간부를 형성하는 공간부 성형 단계와, 상기 에어 유입구 부분을 용융시켜 그 에어 유입구를 폐쇄시키는 에어 유입구 봉합 단계를 포함하고 제조되어 플라스틱 레진 몰드의 내부에 적어도 상기 칩과 리드를 연결하는 와이어가 수용되는 공간부를 형성하여 플라스틱 레진에 의한 와이어의 휨 및 끊어짐을 방지함과 아울러 전기적 특성을 향상시키도록 한 것이다.
Description
제1도는 일반적인 반도체 패키지의 구조도를 보인 단면도.
제2도의 (a) 및 (b)는 본 발명에 의한 반도체 패키지의 제조를 위한 최종 단계를 보인 것으로,
(a)는 1차 성형 후의 단면도.
(b)는 마무리 고정 후의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 패들 12 : 칩
13 : 리드 14 : 와이어
15 : 플라스틱 레진 몰드 16 : 공간부
21 : 에어 유입구
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 패키지 제조 공정에서의 와이어 스위핑(wire sweeping) 불량을 방지하고, 전기적 특성을 양호하게 한 반도체 패키지 및 그 제조방법에 관한 것이다.
통상적으로 반도체 패키지를 제조함에 있어서는 리드 프레임의 패들(paddle) 위에 에폭시(epoxy)를 도포한 후, 웨이퍼(wafer)로부터 절단(sawing)된 칩(chip)을 부착하는 다이 본딩(die bonding)을 수행하고, 다이 본딩된 칩의 패드와 리드 프레임의 인너 리드(inner lead)를 와이어(wire)로 전기적 접속을 가능하게 하는 와이어 본딩 공정을 수행하며, 칩이 얹혀지는 패들 부위와 인너 리드를 포함하는 일정 면적을 플라스틱 레진 몰드(plastic resin mold)로 몰딩(molding)한 다음, 리드 프레임과 패들을 연결하는 서포트 바(support bar)와 각 리드를 연결하는 댐 바(dam bar)와 섹션 바(section bar)를 절단하는 트림(trim) 공정을 실시하여 독립된 패키지를 제작한 후, 마지막으로 패키지의 각 아웃 리드(out lead)를 소정의 형태로 절곡하는 포밍(forming) 공정을 수행함으로써 반도체 패키지를 제조하게 된다.
제1도는 상기한 바와 같은 제조 공정에 의하여 제조된 반도체 패키지의 전형적인 일예를 보인 것으로, 도면중 1은 패들, 2는 칩, 3은 리드, 4는 와이어, 5는 플라스틱 레진 몰도를 보인 것이다.
그러나 상기한 바와 같은 일반적은 반도체 패키지에 있어서는 플라스틱 레진 몰드(5)의 유입 과정에서 와이어(4)의 휨 및 끊어짐 등의 불량이 불생되는 단점이 있었으며, 또한 플라스틱 레진 몰드(5)에 의하여 전기적 특성이 저하되는 등의 문제점이 있었다.
본 발명의 주목적은 몰딩 공정에서 와이어의 휨 및 끊어짐 등의 불량을 방지할 수 있도록 한 반도체 패키지 및 그 제조방법을 제공하려는 것이다.
본 발명의 다른 목적은 플라스틱 레진 몰드에 의하여 전기적 특성이 저하되는 현상을 방지할 수 있도록 한 반도체 패키지 및 그 제조방법을 제공하려는 것이다.
상기한 본 발명의 목적을 달성하기 위하여 리드 프레임의 패들 상면에 칩이 부착 고정되고, 상기 칩과 상기 리드 프레임의 리드가 와이어로 연결되며, 칩과 리드를 포함하는 소정 부위가 플라스틱 레진 몰드로 몰딩되는 반도체 패키지에 있어서, 상기 플라스틱 레진 몰드의 내부에 적어도 상기 칩과 리드를 연결하는 와이어가 수용되는 공간부를 형성하여 플라스틱 레진에 의한 와이어의 휨 및 끊어짐을 방지함과 아울러 전기적 특성을 향상시키도록 구성한 것을 특징으로 하는 반도체 패키지가 제공된다.
상기 공간부는 칩의 패드와 리드 프레임의 리드를 와이어로 전기적 접속을 가능하게 하는 와아이 본드 부위를 포함하고 있다.
또한 상기한 본 발명의 목적을 달성하기 위하여 칩과 리드를 포함하는 소정 부위를 몰딩하는 몰딩 공정에서 에어 유입구를 통하여 외부에서 일정한 힘을 유지하면서 내부로 에어를 유입시키는 에어 유입 단계와, 에어의 유입과 동시에 액체 플라스틱 레진을 투입하여 1차 성형을 실시하여 적어도 상기 칩과 리드를 연결하는 와이어가 수용하는 공간부를 형성하는 공간부 성형 단계와, 상기 에어 유입구 부분을 용융시켜 그 에어 유입구를 폐쇄시키는 에어 유입구 봉합 단계를 포함한 것을 특징으로 하는 반도체 패키지의 제조방법이 제공된다.
상기 공간부의 내부에 산화 방지를 위한 N2가스를 충전시키거나 공간부의 내부를 진공 상태로 유지한다.
이하, 본 발명에 의한 반도체 패키지 및 그 제조방법을 첨부 도면에 도시한 실시예에 따라서 상세히 설명하면 다음과 같다.
제2도의 (a) 및 (b)는 본 발명에 의한 반도체 패키지의 제조를 위한 최종 단계를 보인 단면도로서, 이에 도시한 바와 같이, 본 발명에 의한 반도체 패키지는 패들(11)의 상면에 칩(12)이 부착 고정되고, 상기 칩(12)과 리드(13)가 와이어(14)로 연결되며, 칩(12)과 리드(123)를 포함하는 소정 부위가 플라스틱 레진 몰드(15)로 몰딩되는 것으로, 상기 플라스틱 레진 몰드(15)의 내부에 공간부(16)를 형성한다.
상기 공간부(16)는 칩(12)의 패드와 리드 프레임의 리드(13)를 와이어(14)로 전기적 접속을 가능하게 하는 와이어 본드 부위를 포함한다.
한편, 본 발명에 의한 반도체 패키지를 제조함에 있어서는 기존의 몰딩 공정에서 에어(air) 유입구(21)를 통하여 외부에서 일정한 힘을 유지하면서 내부로 에어를 유입시키는 에어 유입 단계와, 에어 유입과 동시에 액체 플라스틱 레진을 투입하여 제2도의 (a)에 도시한 바와 같이 1차 성형을 실시하여 공간부(16)를 형성하는 공간부 성형 단계오, 제2도의 (b)에 도시한 바와 같이 에어 유입구(21)의 부분을 용융시켜 그 에어 유입구(21)를 폐쇄시키는 에어 유입구 봉합된계를 포함한다.
상기 공간부(16)의 내부에는 산화 방지를 위하여 N2가스를 충전하거나 또는 진공(vaccum) 상태를 유지하는 것이 바람직하다.
이와 같은 본 발명에 의한 반도체 패키지는 리드 프레임의 패들 위에 에폭시를 도포한 후 웨이퍼로부터 절단된 칩을 부착하는 다이 본딩을 수행하고, 다이 본딩된 칩의 패드와 리드 프레임의 인너 리드를 와이어로 전기적 접속을 가능하게 하는 와이어 본딩 공정을 수행한 다음, 본 발명의 특징인 몰딩 공정을 수행한 후 포밍 공정을 수행함으로써 제조가 완료되는 바, 이하 몰딩 공정을 상세히 설명한다.
먼저, 와이어 본딩 공정이 완료되고 몰드 성형 과정 중 에어 유입구(21)를 통하여 외부에서 일정한 힘을 유지하면서 에어를 유입하는 동시에 액체 플라스틱 레진을 투입하여 제2도의 (a)에 도시한 바와 같이 1차 성형을 실시하므로써 플라스틱 레진 몰드(15)의 내부 소정 부위, 즉 칩(12)의 패드와 리드 프레임의 리드(13)를 와이어(14)로 전기적 접속을 가능하게 하는 와이어 본드 부위에 공간부를(16)를 형성한다.
이후, 에어 유입구(21)의 봉합을 위하여 플라스틱 레진을 용융시킴으로써 제2도의 (b)에 도시한 바와같이 본 발명에 의한 반도체 패키지를 제조하게 되는 것이다.
이때, 상기 공간부916)의 내부에 N2가스를 충전함으로써 산화 방지를 하거나 또는 공간부(16)의 내부를 진공 상태로 유지한 상태에서 봉합하여도 무방하다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 패키지 및 그 제조방법은 플라스틱 레진 몰드의 내부에, 즉 칩의 패드와 리드 프레임의 리드를 와이어로 전기적 접속을 가능하게 하는 와이어 본드 부위에 공간부를 형성함으로써 몰딩 공정에서 와이어의 휨 및 끊어짐 등의 불량을 방지하며, 플라스틱 레진 몰드에 의하여 전기적 특성이 저하 되는 현상을 방지하여 반도체 패키지의 성능을 향상시키는 등의 효과가 있다.
Claims (5)
- 리드 프레임의 패들 상면에 칩이 부착 고정되고, 상기 칩과 상기 리드 프레임의 리드가 와이어로 연결되며, 칩과 리드를 포함하는 소정 부위가 플라스틱 레진 몰드로 몰딩되는 반도체 패키지에 있어서, 상기 플라스틱 레진 몰드의 내부에 적어도 상기 칩과 리드를 연결하는 와이어가 수용되는 공간부를 형성하여 플라스틱 레진에 의한 와이어의 휨 및 끊어짐을 방지함과 아울러 전기적 특성을 향상시키도록 구성한 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 공간부는 칩의 패드와 리드 프레임의 리드를 와이어로 전기적 접속을 가능하게 하는 와이어 본드 부위를 포함한 것을 특징으로 하는 반도체 패키지.
- 칩과 리드를 포함하는 소정 부위를 몰딩하는 몰딩 공정에서 에어 유입구를 통하여 외부에서 일정한 힘을 유지하면서 내부로 에어를 유입시키는 에어 유입 단계와, 에어의 유입과 동시에 액체 플라스틱 레진을 투입하여 1차 성형을 실시하여 적어도 상기 칩과 리드를 연결하는 와이어가 수용하는 공간부를 형성하는 공간부 성형 단계와, 상기 에어 유입구 부분을 용융시켜 그 에어 유입구를 폐쇄시키는 에어 유입구 봉합 단계를 포함한 것을 특징으로 하는 반도체 패키지의 제조방법.
- 제3항에 있어서, 상기 공간부의 내부에 산화 방지를 위한 N2가스를 충전시킴을 특징으로 하는 반도체 패키지의 제조방법.
- 제3항에 있어서, 상기 공간부의 내부를 진공 상태로 유지함을 특징으로 하는 반도체 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028631A KR0152908B1 (ko) | 1994-11-02 | 1994-11-02 | 반도체 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028631A KR0152908B1 (ko) | 1994-11-02 | 1994-11-02 | 반도체 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019673A KR960019673A (ko) | 1996-06-17 |
| KR0152908B1 true KR0152908B1 (ko) | 1998-10-01 |
Family
ID=19396902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940028631A KR0152908B1 (ko) | 1994-11-02 | 1994-11-02 | 반도체 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0152908B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451382B1 (ko) * | 1997-05-13 | 2004-12-14 | 삼성전자주식회사 | 플라스틱패키지의성형방법및그를성형하기위한반도체성형금형 |
-
1994
- 1994-11-02 KR KR1019940028631A patent/KR0152908B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451382B1 (ko) * | 1997-05-13 | 2004-12-14 | 삼성전자주식회사 | 플라스틱패키지의성형방법및그를성형하기위한반도체성형금형 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960019673A (ko) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644169A (en) | Mold and method for manufacturing a package for a semiconductor chip and the package manufactured thereby | |
| US5926380A (en) | Lead frame lattice and integrated package fabrication method applied thereto | |
| KR0152908B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3456983B2 (ja) | リードフレームおよび樹脂封止型半導体装置の製造方法 | |
| US5853771A (en) | Molding die set and mold package | |
| WO1986002200A1 (en) | Lead frame having improved arrangement of supporting leads and semiconductor device employing the same | |
| US6885088B2 (en) | Flat leadframe for a semiconductor package | |
| JPH0629338A (ja) | 半導体装置製造用樹脂封止金型及びそれを用いた製造方法 | |
| JPH10209192A (ja) | 中空型半導体パッケージ成形方法 | |
| JPH0669366A (ja) | 半導体装置実装体及び実装方法 | |
| JPS60111432A (ja) | 半導体装置用樹脂封止金型 | |
| KR100253267B1 (ko) | 리드 온 칩(loc)패키지 제조방법 | |
| KR200177346Y1 (ko) | 반도체 패키지(semiconductor package) | |
| KR940005711B1 (ko) | 이중몰딩 패키지 및 몰드 금형 | |
| JP2696619B2 (ja) | リードフレーム、およびこれを用いた電子装置の製造方法、ならびにこの製造方法により製造された電子装置 | |
| KR100214882B1 (ko) | 글래스 리드 탑재형 플라스틱 팩키지 및 그 제조방법 | |
| KR0127237B1 (ko) | 플라스틱 반도체 패키지 및 그 제조 방법 | |
| KR100373699B1 (ko) | 반도체 소자 패키지 및 그 제조방법 | |
| JPS60217650A (ja) | レジンモ−ルド半導体の製造方法 | |
| JPS62183533A (ja) | 半導体装置の樹脂封止方法 | |
| KR0122888Y1 (ko) | 반도체 팩키지 성형용 몰드 | |
| JPS62120053A (ja) | 樹脂封止半導体装置の製造方法 | |
| KR200289924Y1 (ko) | 리드프레임 | |
| JPH06244352A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPS60211948A (ja) | 絶縁型樹脂封止半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |