KR0150762B1 - 발진 검출기 - Google Patents
발진 검출기 Download PDFInfo
- Publication number
- KR0150762B1 KR0150762B1 KR1019950019162A KR19950019162A KR0150762B1 KR 0150762 B1 KR0150762 B1 KR 0150762B1 KR 1019950019162 A KR1019950019162 A KR 1019950019162A KR 19950019162 A KR19950019162 A KR 19950019162A KR 0150762 B1 KR0150762 B1 KR 0150762B1
- Authority
- KR
- South Korea
- Prior art keywords
- oscillation
- signal
- output
- analog
- amplifying
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
- G01R31/2824—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits testing of oscillators or resonators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 아날로그 전압기준기의 이득을 감소시킨 발진 검출기에 관한 것으로, 아날로그 전압 기준기 이득을 감소시킨 발진 검출회로를 이용한 시그마-델타 모듈레이터를 아날로그-디지탈 변환기 및 통신용 코덱등에 적용할 경우 전압 비교기의 이득이 감소되고 결과적으로 이득에 따른 칩의 면적이 감소되며, 또한 이득이 감소됨에 따라 소비 전력 또한 감속되는 등의 효과가 있다.
Description
제1도는 종래 기술에 따른 발진 검출기 회로의 구성도.
제2도는 본 발명에 따른 발진 검출기 회로의 일실시 구성도.
제3도는 본 발명에 따른 발진 검출기 회로의 또다른 일실시 구성도.
제4도는 본 발명에 따른 상기 제2도 및 상기 제3도로 입력되는 아날로그 신호의 상태도.
제5도는 본 발명에 따른 아날로그 신호의 입력 상태도.
제6도는 본 발명에 따른 연산 증폭기의 일실시 내부 구성도.
제7도는 본 발명에 따른 발진 검출기 회로의 또다른 일실시 구성도.
* 도면의 주요부분에 대한 부호의 설명
21 : 아날로그 출력신호 입력부 22 : 정발진 포화점 전압기준부
23 : 부발진 포화점 전압기준부 24, 25 : 아날로그 전압비교부
26 : 정발진측 증폭부 27 : 부발진측 반전 및 증폭부
28, 38 및 48 : 발진 신호 출력단
본 발명은 아날로그 전압기준기의 이득을 감소시킨 발진 검출기에 관한 것이다.
제1도는 종래 기술에 따른 발진 검출기 회로를 도시한 도면으로, 종래의 발진 검출기의 양의 단자로 아날로그 신호를 입력받고, 음의 단자로 정발진 포화점 전압 및 부발진 포화점 전압을 각각 입력받는 두 개의 아날로그 전압 비교기(10, 12), 아날로그 전압 비교기(10, 12)로부터의 각 출력 신호를 양측 입력으로 하여 논리합하는 논리합 게이트(14) 및 샘플링 클럭(fs)에 응답하여 논리합 게이트(14)로부터 출력되는 신호를 카운팅하여 발진 검출 신호를 최종 출력하는 5비트 카운터(16)로 이루어진다.
아날로그 신호가 정발진 포화점 전압보다 크거나 부발진 포화점 전압보다 작을 때 아날로그 전압 비교기(10, 12)의 출력 신호는 논리 '하이(high)'가 되고, 아날로그 신호가 정발진 포화점 전압보다 작거나 부발진 포화점 전압보다 큰 경우(즉 아날로그 신호가 정상상태인 경우) 아날로그 전압 비교기(10. 12)는 논리 '로우(low)'를 출력한다. 그리고, 논리합 게이트(14)를 거쳐 아날로그 신호가 발진 상태일 때 논리 '하이'의 신호를 출력하며, 다음으로 5비트 카운터(16)에서 클럭(fs)에 동기하여 논리합 게이트(14)의 출력 신호를 카운팅한 후 발진 검출 신호를 출력한다.
이러한 종래 기술의 발진 검출기에서는 이미 논리합 게이트(14)를 통해 출력된 신호가 아날로그 신호의 발진 여부를 검출한 신호이므로, 논리합 게이트(14)의 출력 신호를 다시 카운팅하는 5비트 카운터(16)가 실제적으로 필요하지 않다. 뿐만 아니라, 아날로그 전압 비교기(10. 12)의 출력 신호가 아날로그 전압 비교기(10. 12)의 뒷단에 연결되는 논리합 게이트(14)로 입력되어 확실히 '하이' 및 '로우'로 인식되기 위해 아날로그 전압 비교기(10. 12)의 개루프 이득(open loop gain)이 커야 한다. 따라서, 정확한 발진 신호의 검출을 위해 큰 아날로그 전압 비교기가 필요하게 되며, 그에 따라 전체 발진 검출기의 면적이 증대되고, 소모 전력도 커지는 등의 문제점이 발생한다.
상기 종래 기술에 대한 문제점을 해결하기 위하여 안출된 본 발명은, 이득이 작은 전압 비교기를 사용함으로써 구현 면적 및 소비 전력을 줄인 발진 검출기를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 외부로부터 아날로그 신호 및 정발진 포화점 전압 신호를 입력받아 상기 아날로그 신호 및 상기 정발진 포화점 전압 신호를 서로 비교하는 제1 비교수단 ; 상기 아날로그 신호 및 부발진 포화점 전압 신호를 입력받아 상기 아날로그 신호 및 상기 부발진 포화점 전압 신호를 서로 비교하는 제2 비교수단 ; 상기 제1 비교수단으로부터의 출력신호를 증폭하는 제1 증폭수단 ; 상기 제2 비교수단으로부터의 출력신호를 증폭하는 제2 증폭수단 ; 및 상기 제1 및 제2 증폭수단으로부터의 출력 신호에 응답하여 상기 아날로그 신호의 발진여부를 나타내는 발진 신호를 출력하는 출력 수단을 포함하여 이루어진다.
이하, 첨부된 도면 제2도 내지 제7도를 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제2도 및 제3도는 각각 본 발명에 따른 검출기 회로의 일실시 구성도로서, 제2도는 부정논리곱게이트를 이용한 발진 검출기 회로이고, 제3도는 논리합 게이트를 이용한 발진 검출기 회로이다.
본 발명의 발진 검출기는 아날로그 출력신호 입력부(21)로부터의 아날로그 신호를 양(+)의 단자로 입력받고, 정발진 포화점 전압기준부(22)에서 생성된 정발진 포화점 전압을 음(-)의 단자로 입력받는 아날로그 전압 비교기(24), 부발진 포화점 전압기준부(23)에서 생성된 부발진 포화점 전압을 양(+)의 단자로 입력받고, 아날로그 신호를 음(-)의 단자로 입력받는 아날로그 전압 비교기(25), 아날로그 전압 비교기(24)로부터 출력되는 정발진 포화점 전압과의 비교 신호를 증폭하는 정발진측 증폭부(26), 아날로그 전압 비교기(25)로부터 출력되는 부발진 포화점 전압과의 비교 신호를 증폭하는 부발진측 증폭부(27), 및 정발진측 증폭부(26)로부터 출력되는 신호와 부발진측 증폭부(27)로부터 출력되는 신호를 입력받아 최종 발진 신호를 출력하는 발진 신호 출력단(28)으로 이루어진다. 정발진측 증폭부(26) 및 부발진측 증폭부(27)는 각기 다수개의 반전수단을 포함하고, 발진 신호 출력단(28)은 여러 가지 방법으로 구성이 가능하며, 본 발명이 일실시예인 제2도에서는 부정논리곱게이트와 다수개의 반전수단을 포함하고, 본 발명의 또다른 일실시예인 제3도에서는 논리합게이트와 다수개의 반전수단을 포함하여 이루어진다.
다음으로, 전체적인 회로의 설명은 다음과 같다.
제4도는 아날로그 출력신호 입력부(21)로부터 입력되는 아날로그 신호의 상태도를 도시한 것으로서, 발진 검출기는 정상 상태의 아날로그 신호 범위를 벗어나 아날로그 신호, 즉 정발진 포화점 전압 기준치 이상, 부발진 포화점 전압 기준치 이하의 아날로그 신호에 대하여 논리 '하이' 또는 논리 '로우'의 발진 신호를 출력한다. 아래에 도시된 표 [1]을 참조하여 제2도 및 제3도의 발진 검출 신호 생성 과정을 살펴본다.
먼저, 정발진 포화점 전압 기준치 이상의 아날로그 신호가 입력되면, 정발진측 증폭부(26)는 제2도의 경우 반전되어 '로우' 신호를 출력하고, 제3도의 경우 '하이' 신호를 출력한다. 이때, 부발진측 증폭부(27)는 제2도의 경우 '하이' 신호를 출력하고, 제3도의 경우 '로우' 신호를 출력한다. 다음으로, 정상 범위의 아날로그 신호가 입력되면, 제2도의 경우 정발진측 증폭부(26) 및 부발진측 증폭부(27) 모두 '하이' 신호를 출력하고, 제3도의 경우 정발진측 증폭부(26) 및 부발진측 증폭부(27) 모두 '로우' 신호를 출력한다. 한편, 부발진 포화점 전압 기준치 미만의 아날로그 신호가 입력되며, 정발진측 증폭부(26)는 제2도의 경우 '하이' 신호를, 제3도의 경우 '로우' 신호를 각각 출력하고, 부발진측 증폭부(27)는 제2도의 경우 '로우' 신호를, 제3도의 경우 '하이' 신호를 각각 출력한다. 따라서 제2도 또는 제3도에서는 정발진측 증폭부(26) 및 부발진측 증폭부(27)의 두 출력신호를 입력받아 부정논리곱 동작 또는 논리합 동작을 수행함으로써, 정상상태가 아닌 아날로그 신호에 대해서는 논리 '하이'인 발진 검출신호를 출력하며, 필요시 논리 '로우'인 발진 검출 신호를 얻기 위해 반전기를 사용하여 논리 '로우'인 발진 검출 신호를 얻을 수 있다.
이때 정발진 포화점 전압 기준치보다 0.1mV만큼 큰 아날로그 신호 또는 부발진 포화점 전압 기준치보다 0.1mV만큼 작은 신호가 입력되었을 때 제1도에 도시된 종래의 회로에서는 논리합 게이트(14)의 논리 '하이' 및 논리 '로우'인 신호로 인식되기 위한 문턱전압값(Threshold Voltage)이 0.7V인 경우 아날로그 전압 비교기의 개루프 이득은 77dB(0.7V/0.1mV = 7000)이 필요하다. 따라서 정밀한 발진 검출신호를 얻기 위해서 제1도의 아날로그 전압 비교기의 내부 회로가 복잡해 진다.
제2도 및 제3도에 도시된 바와 같이 정발진측 아날로그 전압 비교기(24)의 (+)단자로 아날로그 신호를 입력받고, (-)단자로 정발진 포화점 기준 전압을 받아 두 입력간의 전압을 비교하며, 부발진측 아날로그 전압 비교부(25)의 (+)단자로 부발진 포화점 기준전압을 받고, (-)단자로 아날로그 신호를 입력받아 두 입력간의 전압을 비교한 후 각각 출력되는 전압은 전압 비교부(24, 25)의 개루프 이득에 의존하는 데, 이때 전압 비교부(24, 25)의 출력전압은 제5도에 도시된 바와 같이 , ⓐ 또는 ⓒ인 점이 된다. ⓐ와 ⓒ인 점은 전압 비교부(24, 25)의 출력단에 연결된 정발진측 증폭부(26)와 부발진측 증폭부(27)에 의해 ⓐ에서 ⓑ점으로, 또는 ⓐ에서 ⓓ점으로 증폭한다. 따라서 전압 비교기의 이득이 감소될 수 있으므로 제6도와 같이 간단하게 구성한 연산증폭기를 전압비교기로 사용할 수 있다. 상기와 같이 회로를 구성할 때 정발진측 증폭부(26)와 부발진측 증폭부(27)의 반전수단을 캐스캐이드(cascade) 연결하면 전압 비교의 이득은 더욱 감소될 수 있다.
이때 정발진 포화점 전압 기준치보다 아날로그 신호가 클 경우, 정상 범위의 아날로그 신호인 경우, 부발진 포화점 전압 기준치보다 아날로그 신호가 작을 경우 각각에 대해 제2도의 정발진측 증폭부(26)의 출력은 각각 '0' '1' '1', 부발진측 증폭부(27)의 출력은 각각 '1' '1' '0'이 되며, 제3도의 정발진측 증폭부(26)의 출력은 각각 '1' '0' '0', 부발진측 증폭부(27)의 출력은 각각 '0' '0' '1'이 된다.
따라서, 정발진측 증폭부(26)와 부발진측 증폭부(27)에서 출력되는 신호를 입력으로 하는 제2도의 발진 신호 출력단(28)을 통해 아날로그 신호가 정상상태가 아닐 때 '1'인 발진 신호를 발생한다. (정발진측 증폭부(26)와 부발진측 증폭부(27)에서 출력되는 신호를 입력으로 하는 제3도의 발진 신호 출력단(38)을 통해 아날로그 신호가 정상 상태가 아닐 때 '1'인 발진신호를 발생한다).
한편, 발진신호를 '0'으로 발생시키기 위해서 발진 신호 출력단(28) 내 부정논리곱게이트 및 발진 신호 출력단(38) 내 논리합 게이트 각각의 출력단에 반전수단을 다수개 연결하면 된다.
제7도는 본 발명에 따른 발진 검출 회로의 또다른 일실시예를 도시한 도면으로, 전술한 본 발명의 발진 검출 회로와 동일한 구성 및 동작을 가지며, 특히 정발진 측 증폭부(26) 및 부발진측 증폭부(27) 내부를 짝수개 혹은 홀수개의 반전수단으로 구성하며, 정발진측 증폭부(26) 및 부발진측 증폭부(27)로부터의 각 출력을 입력받는 발진 신호 출력단(48) 내 배타적 부정 논리합게이트를 포함한다. 제7도에 따른 발진 검출 회로의 각 출력 신호는 아래 표2에 도시된 바와 같다.
따라서, 상기와 같은 본 발명은 아날로그 전압 비교기 이득을 감소시킨 발진 검출 회로를 이용한 시그마-델타 모듈레이터를 아날로그-디지탈 변환기 및 통신용 코덱 등에 적용할 경우 전압 비교기의 이득이 감소되고 결과적으로 이득에 따른 칩의 면적이 감소되며, 또한 이득이 감소됨에 따른 소비 전력 또한 감속되는 등의 효과가 있다.
또한, 본 발명은 종래 발진 검출 회로의 비트 카운터 대신 다수개의 논리 게이트를 사용함으로써 칩면적을 획기적으로 줄일 수 있다. 여기서, 클럭 신호를 입력으로 받는 다수개의 플립플롭으로 구성되는 비트 카운터 중의 하나의 플립플롭을 합성툴(synthesis)인 시높시스(synopsys)툴로 시뮬레이션했을 때의 게이트 카운트수가 일반 논리게이트인 부정논리곱게이트의 게이트 카운트수를 1로 했을 때 5에서 6정도이다. 즉, 하나의 플립플롭을 구현하는 면적이 일반 논리게이트의 구현 면적보다 5 내지 6배 정도 더 크다는 것으로, 이를 통해 본 발명의 칩 면적 감소 및 칩 면적 감소로 인한 소비전력 감소 효과는 탁월하다는 것을 알 수 있다.
Claims (6)
- 외부로부터 아날로그 신호 및 정발진 포화점 전압 신호를 입력받아 상기 아날로그 신호 및 상기 정발진 포화점 전압 신호를 서로 비교하는 제1 비교수단 ; 상기 아날로그 신호 및 부발진 포화점 전압 신호를 입력받아 상기 아날로그 신호 및 상기 부발진 포화점 전압 신호를 서로 비교하는 제2 비교수단 ; 상기 제1 비교수단으로부터의 출력신호를 증폭하는 제1 증폭수단 ; 상기 제2 비교수단으로부터의 출력신호를 증폭하는 제2 증폭수단 ; 및 상기 제1 및 제2 증폭수단으로부터의 출력 신호에 응답하여 상기 아날로그 신호의 발진 여부를 나타내는 발진 신호를 출력하는 출력 수단을 포함하는 발진 검출기.
- 제1항에 있어서, 상기 제1 및 제2 비교수단은, 제1 및 제2 연산증폭기를 포함하는 것을 특징으로 하는 발진 검출기.
- 제1항에 있어서, 상기 제1 및 제2 증폭수단은 각각, 다수개의 반전 수단을 포함하는 것을 특징으로 하는 발진 검출기.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 출력 수단은 상기 제1 및 제2 증폭수단으로부터 출력되는 신호를 입력받아 부정논리곱하는 부정논리곱수단 ; 및 상기 부정논리곱수단의 출력단에 캐스캐이드 연결되는 다수개의 반전 수단을 포함하는 발진 검출기
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 출력 수단은 상기 제1 및 제2 증폭수단으로부터 출력되는 신호를 입력받아 논리합하는 논리합수단 ; 및 상기 논리합수단의 출력단에 캐스캐이드 연결되는 다수개의 반전 수단을 포함하는 발진 검출기.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 출력 수단은 상기 제1 및 제2 증폭수단으로부터 출력되는 신호를 입력받아 배타적 부정논리합하는 배타적 부정논리합수단 ; 및 상기 배타적 부정논리합수단의 출력단에 캐스캐이드 연결되는 다수개의 반전 수단을 포함하는 발진 검출기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019162A KR0150762B1 (ko) | 1995-06-30 | 1995-06-30 | 발진 검출기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019162A KR0150762B1 (ko) | 1995-06-30 | 1995-06-30 | 발진 검출기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970004280A KR970004280A (ko) | 1997-01-29 |
| KR0150762B1 true KR0150762B1 (ko) | 1998-12-15 |
Family
ID=19419509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019162A KR0150762B1 (ko) | 1995-06-30 | 1995-06-30 | 발진 검출기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0150762B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011101697A1 (en) * | 2010-02-16 | 2011-08-25 | Freescale Semiconductor, Inc. | Detector and method for detecting an oscillatory signal among noise |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3106708A1 (fr) * | 2020-01-24 | 2021-07-30 | Stmicroelectronics (Rousset) Sas | Circuit intégré de conditionnement |
-
1995
- 1995-06-30 KR KR1019950019162A patent/KR0150762B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011101697A1 (en) * | 2010-02-16 | 2011-08-25 | Freescale Semiconductor, Inc. | Detector and method for detecting an oscillatory signal among noise |
| US9094084B2 (en) | 2010-02-16 | 2015-07-28 | Freescale Semiconductor, Inc. | Detector and method for detecting an oscillatory signal among noise |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970004280A (ko) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5961577A (en) | Random binary number generator | |
| US4691189A (en) | Comparator with cascaded latches | |
| US11502657B2 (en) | Clock drive circuit | |
| US11056169B2 (en) | Current comparator for submicron processes | |
| US6144231A (en) | High speed dynamic latch comparator | |
| US6060912A (en) | High speed strobed comparator circuit having a latch circuit | |
| JPH04371025A (ja) | Ａ／ｄ変換回路 | |
| US20040169551A1 (en) | Active filter circuit with dynamically modifiable gain | |
| JP2000174626A (ja) | フラッシュアナログ・デジタル変換器 | |
| KR0150762B1 (ko) | 발진 검출기 | |
| CN113949368A (zh) | 电压比较器电路 | |
| CN111313871B (zh) | 动态预放大电路和动态比较器 | |
| JPS626520A (ja) | 平衡したエンハンスメント／デプレシヨンモ−ドガリウムひそバツフア／比較回路 | |
| CN209134390U (zh) | 一种动态比较器电路 | |
| Mandal et al. | Modified cmos peak detector and sample hold circuit for biomedical applications | |
| ES8605926A1 (es) | Montaje amplificador diferencial de corriente continua | |
| US6346836B1 (en) | Synchronizing stage | |
| KR100193513B1 (ko) | 발진 검출회로 | |
| KR100452643B1 (ko) | 저전원에서 안정적으로 동작하는 비교 장치 | |
| CN115276619B (zh) | 一种动态比较器、模数转换器和电子设备 | |
| CN113472327B (zh) | 一种高速低功耗的双尾电流动态比较器电路 | |
| EP0145100A2 (en) | Offset reduction for fast comparators employing series-connected, single-ended gain stages | |
| Park et al. | Reduced power consumption current-mode ADC using SAR logic for AI application | |
| Kandilakis et al. | A 10-hit, 771 nW Time-Mode ADC with a 2-Step TDC for Bio-Signal Acquisition | |
| KR0146068B1 (ko) | 논리 문턱전압을 이용한 아날로그/디지탈 변환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |