KR0149344B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법Info
- Publication number
- KR0149344B1 KR0149344B1 KR1019940032621A KR19940032621A KR0149344B1 KR 0149344 B1 KR0149344 B1 KR 0149344B1 KR 1019940032621 A KR1019940032621 A KR 1019940032621A KR 19940032621 A KR19940032621 A KR 19940032621A KR 0149344 B1 KR0149344 B1 KR 0149344B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- region
- metal
- forming
- protective film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 51
- 230000001681 protective effect Effects 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 27
- 238000002844 melting Methods 0.000 claims abstract description 26
- 230000008018 melting Effects 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims 1
- 239000006227 byproduct Substances 0.000 abstract description 14
- 125000006850 spacer group Chemical group 0.000 abstract description 7
- 239000000523 sample Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000010309 melting process Methods 0.000 abstract description 3
- 239000000155 melt Substances 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 반도체장치의 제조공정을 완료후, 정전압이 요구되는 회로에서 원하는 정전압을 얻기 위하여 보호막 상에 금속을 용융시킬때 유발되는 용융불량을 방지할 수 있는 반도체장치에 관한 것으로, P형 실리콘기판에 고농도의 N형 매몰층과 저농도의 N형 에피층이 적층되어 구성된 반도체기판과, 소자분리영역, 콜렉터 직렬저항을 줄이기 위하여 상기 매몰층에 맞닿은 고농도의 P형 불순물영역, 에피층에 형성된 N형의 베이스영역, 및 상기 베이스영역에 형성된 P형의 에미터영역을 상기 반도체기판에 각각 구비하고, 상기 활성영역들을 형성하기 위해 적층된 다층의 산화막과 상기 다층의 산화막 위에 위치한 질화막으로 구성된 층간절연막과, 상기 층간절연막을 관통한 콘택홀을 통해 활성영역과 접속되는 배선전극과, 상기 배선 전극 상부의 와이어본딩 영역과 상기 질화막 상부의 금속용융영역이 제거된 보호막을 포함하여 이루어진 것을 특징으로 하며, 본 발명에 따르면, 용융금속의 하부막을 질화막이 되게 하므로써 금속용융시 발생하는 보호막의 부산물 양을 줄일수 있으며, 아울러 금속용융 공정과정에서 금속의 측벽에 유발되는 스페이서의 형성을 방지함으로써, 종래 용융금속의 측벽스페이서 때문에 특정방향으로만 보호막의 부산물이 흩어짐으로 인해 프로브팁에 특정방향으로 부산물이 모이던 문제점을 해소하여 금속의 용융불량을 방지할 수 있는 효과가 있다.
Description
제1도는 종래 정전압이 요구되는 회로에서 금속용융방법으로 원하는 정전압을 얻기 위하여 반도체 장치의 보호막 위에 금속을 용융시킨 상태를 개략적으로 나타낸 단면구조.
제2도는 본 발명에 따른 반도체 장치의 보호막(질화막) 위에 원하는 정전압을 얻기를 위한 금속이 용융된 상태의 개략적인 단면구조.
제3도 내지 제7도는 본 발명에 따른 반도체 장치의 제조공정 순서 단면도를 도시하고 있다.
본 발명은 반도체장치에 관한 것으로, 특히 정전압이 요구되는 회로에서 금속용융방법으로 원하는 정전압을 얻기 위하여 보호막 상에 금속을 용융시킬때 유발되는 용융불량을 방지할 수 있는 반도체장치 및 그 제조방법에 관한 것이다.
종래, 반도체장치의 보호막으로서 통상 화학기상증착(CVD) 방식으로 형성된 언도프드 산화막이 이용되고 있으며, 정전압이 요구되는 회로에서 금속용융방법으로 원하는 정전압을 얻기 위하여 상기 보호산화막 상에 금속을 용융하는 공정과정을 수행하게 된다. 이때, 첨부도면 제 1 도에서 보인 바와 같이, 금속(13)을 용융하는 하부막으로서 상기한 보호산화막(12)을 사용하는 경우에는 금속(13)의 용융과정에서 보호산화막(12)이 어택(attack)을 받아 일부 파손이 되면서 부산물이 발생하게 되며, 금속의 측벽주변에 발생되는 보호산화막의 부산물로 인한 스페이서(14)에 의하여 금속을 용융하는 프로브팁(probe tip)에 보호산화막의 부산물이 특정방향으로 누적되어 금속패드(metal pad)와 프로브팁 간이 상호 절연됨으로써 연속적인 금속용융작업의 수행을 어렵게 만드는 요인이 되고 있다.
본 발명의 목적은 상기한 종래의 금속용융작업에 따른 문제점을 감안하여 이루어진 것으로, 금속용융시 발생되는 부산물을 감소시킬 수 있는 반도체장치의 보호막 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 일실시예의 반도체 장치의 특징은, P형 실리콘기판에 고농도의 N형 매몰층과 저농도의 N형 에피층이 적층되어 구성된 반도체기판과, 소자분리영역, 콜랙터 직렬저항을 줄이기 위하여 상기 매몰층에 맞닿은 고농도의 P형 불순물영역, 에피층에 형성된 N형의 베이스영역, 및 상기 베이스영역에 형성된 P형의 에미터영역을 상기 반도체기판에 각각 구비하고, 상기 활성영역들을 형성하기 위해 적층된 다층의 산화막과 상기 다층의 산화막 위에 위치한 질화막으로 구성된 층간절연막과, 상기 층간절연막을 관통한 콘택홀을 통해 활성영역과 접속되는 배선전극과, 상기 배선전극 상부의 와이어본딩 영역과 금속용융영역이 제거되어 한 보호막을 포함하여 금속용융영역에 상기 질화막을 노출시킨 점에 있다.
또, 상기 다른 목적을 달성하기 위한 본 발명의 반도체장치 제조방법의 특징은, P형 실리콘기판에 고농도의 N형 매몰층과 저농도의 N형 에피층이 적층되어 이루어진 반도체기판을 형성하는 단계: 상기 반도체기판의 소정영역에 고농도의 P형 불순물이 도입된 소자분리영역을 형성하는 단계; 콜랙터 직렬저항을 줄이기 위하여 콜랙터영역에 고농도의 불순물을 상기 N형 에피층에 도입시키는 단계; 상기 N형 에피층에 베이스영역을 형성하는 단계: 상기 베이스영역에 고농도의 에미터영역을 형성하는 단계: 상기 콜랙터, 베이스, 및 에미터영역의 형성을 위하여 다수의 산화막이 적층된 층간절연막 상에 소정 두께의 질화막을 형성하는 단계: 소자간의 전기적인 접속을 위하여 상기 질화막과 층간절연막을 관통하여 콘택홀을 형성하는 단계: 배선전극을 형성하는 단계: 상기 결과물 상에 보호막을 형성하는 단계: 및 와이어 본딩영역과 금속용융영역의 상기 보호막을 제거하는 단계로 이루어진 점에 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
본 발명에서는 금속용융시 발생하는 보호막의 부산물 양을 줄일수 있도록 하기 위하여 금속 하부 막질의 개선을 검토하였으며, 또한 금속용융시 발생하는 절연보호막의 흩어지는 방향을 특정방향이 아닌 전방향으로 이루어지게 하는 방법으로서, 제 2 도에서 나타낸 바와 같이, 용융금속(24) 하부의 보호막질을 종래의 화학기상증착방식에 의한 언도프드 산화막에 대신하여 재질이 보다 견고한 질화막(23)을 이용하여 침적함으로써, 금속용융으로 인하여 하부의 보호막이 파손되는 것을 방지하여 부산물의 발생량을 감소시키고 있으며, 또, 금속용융 공정과정에서 금속의 측벽에 부산물로 인한 스페이서의 형성을 방지함으로써, 금속용융시 금속측벽 스페이서로 인해 특정방향으로만 보호막이 흩어지는 것을 방지할 수 있으므로, 보호막의 부산물이 특정방향으로 프로브팁에 모이게 되는 것을 방지할 수 있다.
상기 제 2 도의 미 설명부호 21은 실리콘기판, 22는 층간절연막이다.
상기와 같은 방법을 보호막의 제조방법에 적용하는 경우, 정전압이 요구되는 회로에서 금속용융방법으로 원하는 정전압을 얻는 경우에 금속용융에 따른 불량이 종래의 방법에 의한 보호막에 비해서 3배 이상 현저하게 개선시킬 수 있다.
제 3 도 내지 제 7 도는 본 발명의 방법에 따른 반도체장치의 제조 공정 순서단면도를 나타내고 있다.
먼저, 제 3 도를 참조하면, 100 또는 111방향을 갖는 실리콘기판(31)을 이용한 바이폴라 트랜지스터의 제조공정에 있어서, 상기 실리콘기판(31) 상에 7500Å 정도 두께의 제 1 산화막(도시되지 않음)을 형성하고, 고농도의 N형 매몰층을 형성하기 위하여 상기 제 1 산화막 상에 감광막을 도포한 다음, 통상의 사진식각방법을 이용하여 N형 매몰층(32) 영역의 상기 제 1 산화막을 패터닝한다. 이어서, 상기한 결과물 전면에 N형 불순물을 이온주입한 후, 1200℃ 정도의 고온에서 열처리한 다음, 상기 제 1 산화막을 전면 예치하여 제거시킨 다음, 5㎛ ∼ 10㎛ 정도의 두께와 0.5 Ω·㎝ ∼5 Ω·㎝ 정도의 비저항을 갖는 N형 불순물이 도프된 에피층(33)을 성장시킨다.
그 다음, 제 4 도를 보면, 상기 결과물 위에 제 2 산화막(34)을 5500Å 정도의 두께로 형성시킨 다음, 상기 제 2 산화막(34) 위에 감광막을 도포하여 통상의 사진식각방법을 이용하여 소자간의 전기적인 분리를 위한 소자분리영역의 제 2 산화막을 패터닝한다. 이어서, 소자분리를 위한 고농도의 불순물을 상기 결과물 전면에 이온주입하거나, 또는 BBr3를 침적한 후, 열처리과정을 통하여 상기 에피층(33)에 소정의 불순물 확산영역(35)을 형성시킨 다음, 상기 패턴형성된 제 2 산화막(34)을 전면 예치하여 제거시킨다.
이어서, 제 5 도를 보면, 제 3 산화막(36)을 4000Å 정도의 두께로 형성한 후, 콜랙터 직렬저항을 줄이기 위하여 상기 제 3 산화막(36) 상에 감광막을 도포하고 통상의 사진식각방법을 이용하여 콜랙터영역의 제 3 산화막을 패터닝한 후, 상기 감광막을 제거한 후 고농도의 N형 불순물을 상기 결과물 전면에 이온주입하거나, 또는 포클(POCl3)을 침적하고, 열처리과정을 통하면 하부의 매몰층(32)과 맞닿는 고농도의 콜랙터 불순물영역(37)이 형성된다. 이때, 소자분리를 위한 상기의 불순물영역(35)도 함께 드라이브-인(drive-in)되어 소자분리영역(35')이 형성된다. 이어서, 상기 결과물 상에 감광막(도시되지 않음)을 재차 도포한 다음, NPN 트랜지스터의 베이스영역을 형성시키기 위하여 통상의 사진식각방법을 이용하여 베이스영역의 상기 제 3 산화막(36)을 패터닝하고, 감광막을 제거한 후, 상기 결과물 위에 800Å 정도 두께의 제 4산화막(38)을 형성하고, P형 불순물(39)을 이온주입시킨다.
계속해서, 제 6 도를 보면, 상기 제 4 산화막(38)을 습식식각방법으로 제거한 후, 제 5 산화막(40)을 열성장시키거나, 또는 화학기상증착 방식으로 형성시킨 다음, 상기 결과물 전면에 감광막(도시되지 않음)을 도포하고 에미터영역(42)을 형성시킬 목적으로 통상의 사진식각방법을 이용하여 에미터영역(42) 상부의 상기 제 5 산화막(40)을 패터닝한다. 이어서, 상기 결과물 전면에 에미터용 N형 불순물을 이온주입한 다음, CVD산화막(41)을 증착형성한 다음, N형 에미터불순물을 열처리하여 에미터영역(42)을 형성시킨다.
이어서, 제 7 도를 보면, 상기 결과물 전면에 질화 막(43)을 500Å∼2000Å 정도의 두께로 침적형성한 후, 소자간의 전기적인 접속을 위한 콘택홀을 형성시키기 위하여 상기 결과물 전면에 감광막을 도포하고 통상의 사진식각방법을 이용하여 콘택홀영역의 상기 질화막(43)과 산화막(36, 40, 41)을 이방성식각한 다음, 상기 결과물 전면에 금속을 증착하여 배선전극(44)을 패턴형성하고, 400℃∼500℃ 정도의 온도분위기에서 상기 배선금속을 어닐(anneal)한다. 이어서, 보호막용 언도프드 산화막(45)을 상기 결과물 전면에 형성시킨 다음, 통상의 사진공정과 습식식각 또는 건식식각방법을 이용하여 와이어 본딩영역과 금속용융영역의 상기 언도프드 산화막(45)을 제거하여 본 발명의 제조공정이 완성된다. 한편, 상기 보호막으로 상기 언도프드 산화막(45)과 보호막용 질화막을 복합하여 형성시킬 수도 있으며, 상기 보호막용 질화막은 건식방식으로 식각하여 제거시킨다.
이와 같이 형성된 본 발명의 반도체장치를 이용하여 상기 금속용융영역의 상기 질화막(43) 위에 원하는 정전압을 얻기 위한 용융금속(46)을 용이하게 형성시킬 수가 있다.
따라서, 상술한 본 발명에 의하면, 용융금속의 하부막을 질화막이 되게 하므로써 금속용융시 발생하는 보호막의 부산물 양을 줄일수 있으며, 아울러 금속용융 공정과정에서 금속의 측벽에 유발되는 스페이서의 형성을 방지함으로써, 종래 용융금속의 측벽스페이서 때문에 특정방향으로만 보호막의 부산물이 흩어짐으로 인해 프로브팁에 특정방향으로 부산물이 모이던 문제점을 해소하여 금속의 용융불량을 방지할 수 있는 효과가 있다.
Claims (6)
- P형 실리콘 기판에 고농도의 N형 매몰층과 저농도의 N형 에피층을 형성하는 단계, 상기 기판에 고농도의 P형 불순물로 소자 분리 영역을 형성하는 단계, 콜렉터 직렬 저항을 줄이기 위하여 고농도의 불순물을 상기 에피층에 도입시키는 단계, 상기 에피층에 베이스 영역을 형성하는 단계, 상기 베이스 영역에 고농도의 에미터 영역을 형성하는 단계, 다수의 산화막이 적층된 절연막 상에 질화막을 형성하는 단계, 소자간의 전기적인 접속을 위하여 상기 질화막과 층간 절연막을 관통하는 콘택홀을 형성하는 단계, 배선 전극을 형성하는 단계, 상기 결과물 전면에 걸쳐 보호막을 형성하는 단계, 및 와이어 본딩 영역과 금속 용융 영역의 상기 보호막을 제거하는 단계, 상기 보호막이 제거된 부분에 정전압을 얻기 위한 용융 금속을 금속 용융 방법으로 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제1항에서, 상기 질화막은 500Å-2,000Å의 두께로 형성하는 반도체 장치의 제조 방법.
- 제1항에서, 상기 보호막은 언도프드 산화막으로 이루어진 반도체 장치의 제조 방법.
- 제3항에서, 상기 보호막의 와이어 본딩 영역과 금속 용융 영역은 습식 식각 방법과 건식 식각 방법 중의 어느 하나를 선택적으로 이용하여 제거하는 반도체 장치의 제조 방법.
- 제1항에서, 상기 보호막은 언도프드 산화막과 질화막으로 이루어진 반도체 장치의 제조방법.
- 제5항에서, 상기 질화막은 건식 식각으로 제거하고, 언도프드 산화막은 습식 식각 방법으로 제거하는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032621A KR0149344B1 (ko) | 1994-12-02 | 1994-12-02 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032621A KR0149344B1 (ko) | 1994-12-02 | 1994-12-02 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026725A KR960026725A (ko) | 1996-07-22 |
| KR0149344B1 true KR0149344B1 (ko) | 1998-10-01 |
Family
ID=19400189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940032621A KR0149344B1 (ko) | 1994-12-02 | 1994-12-02 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0149344B1 (ko) |
-
1994
- 1994-12-02 KR KR1019940032621A patent/KR0149344B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026725A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100592401B1 (ko) | 실리콘 카바이드내의 자기 정렬된 전력 전계 효과트랜지스터 | |
| US4795718A (en) | Self-aligned contact for MOS processing | |
| US7615469B2 (en) | Edge seal for a semiconductor device and method therefor | |
| JPS6336566A (ja) | 半導体装置の製造方法 | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| US5073813A (en) | Semiconductor device having buried element isolation region | |
| KR0149344B1 (ko) | 반도체장치의 제조방법 | |
| JP2850527B2 (ja) | 半導体装置およびその製造方法 | |
| KR100265196B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2840488B2 (ja) | 半導体集積回路とその製造方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| US5843828A (en) | Method for fabricating a semiconductor device with bipolar transistor | |
| KR100360184B1 (ko) | 반도체집적회로장치의제조방법 | |
| US5869372A (en) | Method of manufacturing a power semiconductor device | |
| JPH03263330A (ja) | 半導体装置 | |
| JPH0656840B2 (ja) | 半導体装置における電極の引出し方法 | |
| JPH0817180B2 (ja) | 半導体装置の製造方法 | |
| JPH0669166A (ja) | コンタクトホールの形成方法 | |
| JP2614519B2 (ja) | Ｍｉｓ容量素子を組込んだ半導体集積回路の製造方法 | |
| JPH11220127A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| EP0389964B1 (en) | Manufacturing process for a bridged-emitter doped-silicide transistor | |
| JPH0812866B2 (ja) | バイポーラ型半導体装置 | |
| KR0151198B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR970006268B1 (ko) | 반도체 모스펫(mosfet) 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120525 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |