KR0144341B1 - 반도체 소자의 세척방법 - Google Patents
반도체 소자의 세척방법Info
- Publication number
- KR0144341B1 KR0144341B1 KR1019900004329A KR900004329A KR0144341B1 KR 0144341 B1 KR0144341 B1 KR 0144341B1 KR 1019900004329 A KR1019900004329 A KR 1019900004329A KR 900004329 A KR900004329 A KR 900004329A KR 0144341 B1 KR0144341 B1 KR 0144341B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- metal silicide
- semiconductor device
- cleaning method
- vapor deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000004140 cleaning Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용없음
Description
본발명은 반도체 소자의 세척방법에 관한 것으로 특히 금속 실리사이드를 다결정 실리콘 위에 증착시킬 때 두 박막 사이의 접착력을 개선시킬 수 있도록 한 것이다.
종래에는 텅스텐 실리사이드(WSi2)나 탄탈륨 실리사이드(TaSi2)등의 금속 실리사이드를 다결정 실리콘위에 증착시키기 전에 불산을 사용하여 이 다결정 실리콘의 표면을 세척한 후 화학기상 증착법(CVD)또는 물리적 기상 증착법(PVD)에 의해 금속 실리사이드를 증착시켰다.
즉, 상기의 과정에 있어서는 다결정 실리콘을 탈 이온수로 희석된 불산에서 10초내지 100초동안 처리한 후 탈이온수로 세척하고 회전 건조기에 넣어 건조시킨 상태에서 1시간 이내로 금속 실리사이드 증착공정을 실시하였다.
그러나 상기와 같이 세척을 실시하여도 금속 실리사이드를 증착시킨 후 열처리를 거치는 동안 다결정 실리콘의 표면에 존재하는 결정 입계등에 개재되어지는 가스에 의해 금속 실리사이드층이 다결정 실리콘으로부터 들떠 일어나는 들뜸(Blistering)현상이 발생하기 쉬웠고 종래에는 이를 방지하기 위한 수단으로 금속 실리사이드 위에 보호산화막을 덮어 주었으나 이와같은 보호산화막을 형성하는 공정이 복잡한 문제점이 있었다.
따라서, 본발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 안출한 것으로 보호산하막을 형성하지 않고도 금속 실리사이드가 들뜨는 현상을 방지할 수 있도록 다결정 실리콘의 표면을 세척하는 방법을 제공하고자 하는데 그 목적이 있다.
이와같은 목적을 달성하기 위하여 본 발명은 금속 실리사이드를 증착시키기전에 다결정 실리콘을 황산(H2So4)과 과산화수소(H2O2)의 혼합용액에 넣고 80℃∼160℃의 온도에서 300∼1000초동안 처리한 후 탈이온수에서 세척을 실시하고 회전건조기에서 건조시킨다.
이와같은 세척공정을 거치면 다결정 실리콘의 표면에 있는 결정입계와 같은 결합이 스트린되어 이 다결정 실리콘의 표면에 금속 실리사이드를 증착시켜도 금속 실리사이드가 들뜨지 않게 되므로 별도의 보호산화막을 사용할 필요가 없게되고, 이에따라 원가를 절감할 수 있음은 물론 반도체 소자에 대한 신뢰성을 향상시킬 수 있는 장점을 가진다.
Claims (1)
- 금속 실리사이드를 다결정 실리콘위에 화학 기상 증착법이나 물리 기상 증착법으로 증착시키기 전에 다결정 실리콘의 표면을 세척하는 방법에 있어서, 다결정 실리콘을 황산과 과산화수소의 혼합용액에 넣고 80℃∼160℃의 온도에서 300∼1000초동안 처리한 후 탈이온수에서 세척함을 특징으로하는 반도체 소자의 세척방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900004329A KR0144341B1 (ko) | 1990-03-30 | 1990-03-30 | 반도체 소자의 세척방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900004329A KR0144341B1 (ko) | 1990-03-30 | 1990-03-30 | 반도체 소자의 세척방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910017559A KR910017559A (ko) | 1991-11-05 |
| KR0144341B1 true KR0144341B1 (ko) | 1998-08-17 |
Family
ID=19297515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900004329A KR0144341B1 (ko) | 1990-03-30 | 1990-03-30 | 반도체 소자의 세척방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144341B1 (ko) |
-
1990
- 1990-03-30 KR KR1019900004329A patent/KR0144341B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910017559A (ko) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239608B1 (ko) | 반도체 웨이퍼상에 규화 티타늄을 형성시키는 단일 어닐링 방법 | |
| US4552783A (en) | Enhancing the selectivity of tungsten deposition on conductor and semiconductor surfaces | |
| KR100511897B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH05183106A (ja) | 半導体装置及びその製造方法 | |
| US4650696A (en) | Process using tungsten for multilevel metallization | |
| JPH024971A (ja) | 半導体装置の製造方法 | |
| JPH05347271A (ja) | 酸化物によりキャップされたケイ化チタン形成方法 | |
| KR100238564B1 (ko) | 반도체 소자 제조 방법 | |
| KR0144341B1 (ko) | 반도체 소자의 세척방법 | |
| US3547717A (en) | Radiation resistant semiconductive device | |
| TW428237B (en) | Self-aligned silicide process by using chemical mechanical polishing to prevent bridge connection between gate and source/drain | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JPH06350078A (ja) | 半導体装置とその製造方法 | |
| KR0124489B1 (ko) | 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법 | |
| JPH04120728A (ja) | エッチング装置 | |
| KR950006345B1 (ko) | 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법 | |
| JPS63197377A (ja) | 非晶質シリコン薄膜トランジスタの製造方法 | |
| JPS62188222A (ja) | 半導体化合物の製造方法 | |
| KR950001904A (ko) | 게이트전극 형성방법 | |
| EP0600505B1 (en) | Method of manufacturing a semiconductor device comprising a titanium silicide layer | |
| JP3686163B2 (ja) | 半導体集積回路装置の製造方法およびその製造装置 | |
| EP0225224A3 (en) | After oxide metal alloy process | |
| KR960026205A (ko) | 금속 배선 콘택 제조방법 | |
| Kaplan et al. | Implementation of a TiN cap layer into conventional self-aligned RTP titanium disilicide MOS process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |