KR0143679B1 - 영상 모드 판별장치 - Google Patents

영상 모드 판별장치

Info

Publication number
KR0143679B1
KR0143679B1 KR1019950017935A KR19950017935A KR0143679B1 KR 0143679 B1 KR0143679 B1 KR 0143679B1 KR 1019950017935 A KR1019950017935 A KR 1019950017935A KR 19950017935 A KR19950017935 A KR 19950017935A KR 0143679 B1 KR0143679 B1 KR 0143679B1
Authority
KR
South Korea
Prior art keywords
binary
output
mode
signal
counter
Prior art date
Application number
KR1019950017935A
Other languages
English (en)
Other versions
KR970004748A (ko
Inventor
박수원
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950017935A priority Critical patent/KR0143679B1/ko
Publication of KR970004748A publication Critical patent/KR970004748A/ko
Application granted granted Critical
Publication of KR0143679B1 publication Critical patent/KR0143679B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/142—Edging; Contouring

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)
  • Facsimiles In General (AREA)

Abstract

본 발명은 영상 모드 판별장치에 관한 것으로, 외부로부터 입력된 수평동기신호를 카운팅하여 1필드상 수평동기신호의 수를 2진 바이너리값으로 출력하는 카운터(10) 및, 상기 카운터(10)에서 출력된 2진 바이너리값에 따라 영상 모드를 판별하여 모드 판별신호를 출력하는 모드판단부(20)를 포함하여 구성되어, 수평동기신호의 수를 카운팅하고 카운팅된 값에 따라 영상 모드를 판별하여 유사한 영상 모드를 정확하게 구분할 수 있을 뿐만 아니라 오류가 적게 발생하는 것이다.

Description

영상 모드 판별장치(An apparatus for distinguishing video mode)
제 1 도는 종래의 영상 모드 판별장치의 회로도,
제 2 도는 본 발명에 따른 영상 모드 판별장치의 개략적인 구성도,
제 3 도는 본 발명에 따른 영상 모드 판별장치의 1실시예의 회로도,
제 4 도는 525모드에서 본 발명에 따른 영상 모드 판별장치의 1실시예의 타이밍도,
제 5 도는 625 모드에서 본 발명에 따른 판별장치의 1실시예의 타이밍도,
제 6 도는 1050모드에서 본 발명에 따른 영상 모드 판별장치의 1실시예의 타이밍도,
제 7 도는 1125모드에서 본 발명에 따른 판별장치의 1실시예의 타이밍도,
제 8 도는 1250 모드에서 본 발명에 따른 영상 모드 판별장치의 1실시예의 타이밍도이다.
*도면의 주요부분에 대한 부호의 설명
10:카운터 20:모드판단부
22:선택부 24:클리어신호발생부
26:인에이블신호발생부 28:에지트리거부
29:래치부
본 발명은 영상 모드를 판별하는 장치에 관한 것으로, 특히 디스플레이 기기로 입력되는 영상신호의 모드(해상도)를 판별하고, 판별된 영상신호의 각 모드에 따라 판별신호를 발생하여 디스플레이 기기에서 영상신호를 처리할 때 각종 제어신호로 사용할 수 있도록 한 영상 모드 판별장치에 관한 것이다.
일반적으로, 화상을 송신측의 주사 타이밍에 맞게 수신측의 주사 타이밍을 맞추기 위해 텔레비젼의 영상신호에 삽입하는 신호로 수평동기신호와 수직동기신호가 있으며, 수신측에서는 상기 수평동기신호 및 수직동기신호에 의해 편향에 사용하는 톱니파의 주파수와 위상이 제어되고 있다.
또한, 상기 수평동기신호를 적분한 후 기준전압과 비교하여 영상신호의 모드(해상도)를 판별하고, 판별된 영상신호의 각 모드에 따라 판별신호를 발생하여 디스플레이 기기에서 영상신호를 처리할 때 각종 제어신호로 사용한다.
상기와 같이 영상 모드를 판별하는 종래의 영상 모드 판별장치는 제 1 도에 도시된 바와 같이, 영상신호의 수평동기신호(Hsync)를 적분하여 비교전압(VA)으로 출력하는 비교전압발생부(2) 및, 상기 비교전압(VA)을 각 영상 모드별 기준전압(V1∼VN)과 비교하여 판별신호(D1∼DN)를 출력하는 다수개의 비교기(4-1∼4-N)를 포함하여 구성된다.
상기 비교전압발생부(2)는 수평동기신호(Hsync)를 입력받는 적분하여 출력하는 저항(RA)과 캐패시터(CA)로 구성되어 있고, 상기 비교기(4-1∼4-N)의 비반전단자(+)는 상기 저항(RA)의 출력단에 연결되고, 반전단자(-)는 각 기준전압(V1∼VN)에 연결되는 한편, 상기 각 비교기(4-1∼4-N)의 출력단에는 전원(Vcc)이 저항(R1∼RN)을 통해 연결되어 있다.
상기와 같이 구성된 종래의 영상 모드 판별장치는, 수평동기신호(Hsync)가 저항(RA)과 캐패시터(CA)로 구성된 비교전압발생부(2)를 통해 적분되어 비교전압(VA)으로 출력되고, 상기 비교전압발생부(2)에서 출력된 비교전압(VA)은 각 비교기(4-1∼4-N)의 비반전단자(+)로 입력되어, 반전단자(-)로 공급되는 각 기준전압(V1∼VN)과 비교 출력되는 것이다.
예를들어, 기준전압(V2)이 주사선수 625에 해당하는 기준전압값을 가질 때 영상신호의 수평주사선수가 525라면 비교전압발생부(2)에서 출력된 비교전압(VA)은 기준전압(V2)보다 작게되어 비교기(4-2)의 출력은 '0'가 되고, 영상신호의 수평주사선수가 1050이라면 비교전압발생부(2)에서 출력된 비교전압(VA)은 기준전압(V2)보다 크게되어 비교기(4-2)의 출력은 '1'가 되는 것이다.
따라서, 상기와 같은 방법으로 영상 모드를 판별하고, 판별된 모드에 따라 편향회로를 제어하여 편향 모드를 임의로 선택하거나 변경을 할 수 있는 것이다.
그러나, 상기와 같은 종래의 영상 모드 판별장는, 입력된 영상신호의 수평동기신호(Hsync)에 노이즈가 포함되어 있거나, 수평동기신호(Hsync)의 파형이 일그러져 있을 경우 비교전압발생부(2)에서 상기 수평동기신호(Hsync)가 적분되어 출력되는 비교전압(VA)이 부정확하게 되어 영상모드를 정확히 판별하지 못할 뿐만 아니라, 온도등의 주위 환경에 의해 적분회로의 정수가 변경되어 1050라인과 1125라인, 1125라인과 1250라인등과 같은 인접 영상 모드를 구별하기 어려운 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래를 문제점을 해소하기 위한 것으로, 수평동기신호의 수를 카운팅하고 카운팅된 값에 따라 영상 모드를 판별하여 유사한 영상 모드를 정확하게 구분할 수 있을 뿐만 아니라 오류발생이 적은 영상 모드 판별장치를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 영상 모드 판별장치는, 외부로부터 입력된 수평동기신호를 카운팅하여 1필드당 수평동기신호의 수를 2진 바이너리값으로 출력하는 카운터 및,
상기 카운터에서 출력된 2진 바이너리값에 따라 영상 모드를 판별하여 모드 판별신호를 출력하는 모드판단부로 이루어짐에 따라, 카운팅된 1필드당 수평동기신호의 수를 사용하여 영상 모드를 정확하게 판별할 수 있는 것이다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제 2 도는 본 발명에 따른 영상 모드 판별장치의 개략적인 구성도로서, 외부로부터 입력된 수평동기신호를 카운팅하여 1필드당 수평동기신호의 수를 2진 바이너리값으로 출력하는 카운터(10) 및, 상기 카운터(10)에서 출력된 2진 바이너리값에 따라 영상 모드를 판별하여 모드 판별신호를 출력하는 모드판단부(20)로 이루어진다.
상기 카운터(10)는 외부로부터 입력된 수평동기신호를 카운팅하여 수평동기신호의 수를 2진 바이너리값으로 출력함과 더불어 수직동기신호에 의해 리셋된다.
그리고, 상기 모드판단부(20)는, 상기 카운터(10)에서 카운팅되어 출력된 2진 바이너리값을 조합하여 유사한 모드들을 구별하기 위한 다수개의 모드신호를 출력하는 선택부(22)와; 수직동기신호의 하강에지에서 클리어신호를 출력하는 클리어신호발생부(24); 상기 수직동기신호의 상승에지에서 인에블신호를 출력하는 인에이블신호발생부(26); 상기 선택부(22)에서 출력된 각 모드신호를 라이징에지 트리거시켜 출력하는 한편 상기 클리어신호에 의해 리셋되는 에지트리거부(28) 및; 상기 에지트리거부(28)에서 출력된 신호를 상기 인에이블신호에 따라 래치시켜 출력하는 래치부(29)를 포함하여 구성된다.
한편, 제 3도는 본 발명에 따른 영상 모드 판별장치의 1실시예의 회로도로서, 상기 선택부(22)는, 상기 카운터(10)에서 카운팅되어 출력된 2진 바이너리값 중 6번째 출력단에서 출력된 2진 바이너리 값(64H)과 9번째 출력단에서 출력된 2진 바이너리 값(512H)을 낸드(NAND)하여 상기 각 출력단에서 출력된 값이 모두 '하이'일 경우에 '로우'신호를 출력하는 낸드게이트(U1)와; 상기 카운터(22)에서 카운팅되어 출력된 2진 바이너리값 중 7번째 출력단에서 출력된 2진 바이너리값(124H)과 10번째 출력단에서 출력된 2진 바이너리 값(1024H)을 낸드(NAND)하여 상기 각 출력단에서 출력된 값이 모두 '하이'일 경우에 '로우'신호를 출력하는 낸드게이트(U2) 및; 상기 카운터(10)에서 카운팅 되어 출력된 2진 바이너리 값 중 6번째 출력단에서 출력된 2진 바이너리 값(64H)과 10번째 출력단에서 출력된 2진 바이너리 값(1024H)을 낸드(NAND)하여 상기 상기 각 출력단에서 출력된 값이 모두 '하이'일 경우에 '로우'신호를 출력하는 낸드게이트(U3)를 포함하여 구성된다.
그리고, 상기 클리어신호발생부(24)는, 상기 수직동기신호(Vsync)를 반전시키는 인버터(U5)와, 반전된 수직동기신호를 미분하는 저항(R1)과 캐패시터(C1), 미분된 신호의 음(-)의 성분을 제거하는 디이오드(D1) 및, 상기 다이오드(D1)를 통해 출력된 신호를 다시 반전시켜 출력하는 인버터(U6)로 이루어진다.
또한, 상기 인에이블신호발생부(26)는, 상기 수직동기신호(Vsync)를 미분하는 저항(R2) 및 캐패시터(C2)와, 미분된 신호의 음(-)의 성분을 제거하는 디이오드(D2) 및, 상기 다이오드(D1)를 통해 출력된 신호를 다시 반전시켜 출력하는 인버터(U7), 상기 인버터(U7)에서 출력된 신호를 다시 반전시켜 출력하는 인버터(U8)로 이루어진다.
그리고, 에지트리거부(28)는, 상기 3개의 낸드게이트(U1, U2, U3)에서 출력된 각 모드신호 및, 상기 카운터(10)의 10번째 출력단에서 출력된 신호를 클럭단자로 입력받아 라이징에지트리거시켜 출력하는 한편, 데이터단자는 전원(Vcc)에 연결되어 있고, 상기 클리어신호발생부(24)의 인버터(U6)에서 출력된 클리어신호를 입력받아 리셋되는 4개의 D-플립플롭(F1, F2, F3, F4)으로 이루어진다.
상기와 같이 구성된 본 발명에 따른 영상 모드 판별 장치의 작용 및 효과를 영상신호가 2:1 비월주사 방식인 경우를 예로들어 상세히 설명하면 다음과 같다.
선택부(22)의 낸드게이트(U1)로 입력되는 두 입력은 카운터(10)의 6번째 출력단(64H)와 9번째 출력단(512H)이며, 따라서 6번째 출력단과 9번째 출력단이 동시에 '1'이 되는 시간은 576H의 1/2 주기인 288H가 되고, 576H는 525라인 모드와 625라인 모드의 중간값으로서 두 모드를 구별하는 기준이 된다.
즉, 525라인 모드시에는 D-플립플롭(F1)의 클럭단(CLK)에 입력이 없으므로 래치(U1)의 출력단(Q1)을 통해 출력되는 값(리셋 상태'0')은 변함이 없고, 625 라인 모드시에는 낸드게이트(U1)의 두 입력이 288H에서 모두 '1'이 되고 낸드게이트(U1)의 출력은 '0'이 되며, 수직동기신호(Vsync)가 '1'이 될 때 2진 카운터(CT1, CT2, CT3)가 모두 리셋됨에 따라 낸드게이트(U1)의 출력은 다시 '1'이 되고, 상기 낸드게이트(U1)의 출력을 클럭단(CLK)으로 입력받는 D-플립플롭(F1)의 출력은 '1'이 되며, 이 순간이 수직동기신호(Vsync)의 상승에지이고, 따라서 인에이블발생부(26)에서 출력된 인에이블신호가 래치(U9)의 인에이블단자(E)로 입력되어 래치(U9)가 상기 D-플립플롭(F1)에서 출력된 '1'을 래치시켜 출력단(Q1)를 통해 출력한다.
이때, 래치(U9)의 출력(Q2, Q3, Q4)는 리셋상태가 그대로 유지된다. 즉, D-플립플롭(F2, F3, F4)의 클럭단(CLK)에 라이징 에지가 입력되지 않는 것이다.
그리고, 클리어신호발생부(24)는 수직동기신호(Vsync)의 하강에지에서 클리어신호를 출력하여 상기 D-플립플롭(F1)를 리셋시켜 D-플립플롭(F1)이 '0'을 출력함에 따라 다른 모드 입력에 대비하게 되는 것이다.
이때, D-플립플롭(F1)이 리셋되어도 래치(U9)의 출력단(Q1)을 통해 출력되는 값은 다른 모드의 첫 번째 필드가 끝날때까지 변하지 않게 되는 것이다.
상기와 마찬가지로, D-플립플롭(F2)의 클럭단(CLK)으로 입력되는 신호는 카운터(10)의 10번째 출력단의 출력을 사용하므로, 1024H의 반주기인 512H에서 '1'이 되어, D-플립플롭(F2)의 출력은 1050라인 모드에서 '1'이 되는 것이다.
그리고, 카운터(10)의 6번째 출력단과 10번째 출력단이 1088H의 반주기인 544H에서 동시에 '1'되어 낸드게이트(U2)의 '0'을 출력하고, 상기 낸드게이트(U2)의 출력은 D-플립플롭(F3)의 클럭단(CLK)에 입력되므로, 1050라인 모드시에는 D-플립플롭(F3)의 클럭단(CLK) 입력이 없고(즉, 래치(U9)의 출력단 (Q3)의 출력이 '0'이 되고), 1125 라인 모드시에는 D-플립플롭(F3)의 클럭이 입력되어 래치(U9)의 출력단(Q3)이 '1'로 래치되어 1050라인 모드와 1125 라인 모드를 구별할 수 있는 것이다.
또한, 카운터(10)의 7번째 출력단과 10번째 출력단이 576H(512H + 64H)에서 동시에 '1'이 되어 낸드게이트(U3)는 '0'을 출력하고, 상기 낸드게이트(U3)의 출력이 D-플립플롭(F4)의 클럭단(CLK)에 입력되므로 1125 라인 모드시에는 D-플립플롭(F4)의 클럭단(CLK)을 통해 입력되는 값이 없어 래치(U9)의 출력단(Q4)의 출력이 '0'이고(변하지 않고), 1250 라인 모드시에는 D-플립플롭(F4)의 클럭단(CLK)에 입력이 존재하여 래치(U9)의 출력단(Q4)이 '1'로 래치되게 되므로 1125 라인 모드와 1250 라인 모드를 구별할 수 있는 것이다.
한편, 제 4도는 525모드에서 본 발명에 따른 영상 모드 판별장치의 1실시예의 타이밍도이고, 제 5도는 625모드에서 본 발명에 따른 영상 모드 판별장치의 1실시예의 타이밍도이며, 제6도는 1050모드에서 본 발명에 따른 영상 모드 판별장치의 1실시예의 타이밍도이고, 제 7도는 1125모드에서 본 발명에 따른 영상 모드 판별장치의 1실시예의 타이밍도이며, 제 8도는 1250모드에서 본 발명에 따른 영상 모드 판별장치의 1실시예의 타이밍도로서, 상기와 같은 타이밍도를 참조하여 각 모드에서 본 발명에 따른 영상 모드판별장치의 1실시예의 작용 및 효과를 순서대로 살펴보면 다음과 같다.
525모드에서 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 0000이되고, 625모드에서 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 1000이되며, 1050모드에서 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 1100이되고, 1125모드에서 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 1110이되며, 1250모드에서 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 1111이 되는 것이다.
즉, 525 모드의 영상신호가 입력되면, 카운터(10)의 9번째 출력단은 '1'이 출력되나 6번째 출력단은 '0'이 되고, 10번째 출력단 이상은 모두 '0'이 되므로, 낸드게이트(U1, U2, U3)의 출력이 모두 '1'이 되고, D-플립플롭(F1, F2, F3, F4)의 출력신호가 모두 '0'이 되어 최종적으로 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 0000가 되는 것이다.
또한, 625 모드의 영상신호가 입력되면, 카운터(10)의 6번째 출력단과 9번째 출력단은 동시에 '1'이 출력되나 10번째 출력단 이상은 모두 '0'이 되므로, 낸드게이트(U1)의 출력은 '0'가 되고, 낸드게이트(U2, U3)의 출력은 '1'이되어, D-플립플롭(F1)의 출력신호는 '1'이되고, 나머지 D-플립플롭(F2, F3, F4)의 출력신호는 모두 '0'이 되어 최종적으로 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 1000가 되는 것이다.
또한, 1050 모드의 영상신호가 입력되면, 카운터(10)의 10번째 출력단이 '1'이 되므로, D-플립플롭(F1, F2)의 출력신호는 '1'이 되어 최종적으로 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 1100가 되는 것이다.
그리고, 1125 모드의 영상신호가 입력되면, 카운터(10)의 6번째 출력단과 10번째 출력단이 동시에 '1'이 출력되므로, D-플립플롭(F1, F2, F3)의 출력신호는 '1'이 되어 최종적으로 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 1110가 되는 것이다.
아울러, 1250 모드의 영상신호가 입력되면 카운터(10)의 7번째 출력단과 10번째 출력단이 동시에 '1'이 출력되므로, D-플립플롭(F1, F2, F3, F4)의 출력신호는 '1'이 되어 최종적으로 래치(U9)의 출력단(Q1∼Q4)에서 출력되는 모드판별신호는 1111가 되는 것이다.
이상에서 살펴본 바와 같이 본 발명에 따르면, 수평동기신호의 수를 카운팅하고 카운팅된 값에 따라 영상 모드를 판별하여 유사한 영상 모드를 정확하게 구분할 수 있을 뿐만 아니라 오류가 적게 발생하는 것이다.

Claims (4)

  1. 외부로부터 입력된 수평동기신호를 카운팅하여 1필드당 수평동기신호의 수를 2진 바이너리값으로 출력하는 카운터(10) 및, 상기 카운터(10)에서 출력된 2진 바이너리값에 따라 영상 모드를 판별하여 모든 판별신호를 출력하는 모드판단부(20)를 포함하여 구성된 것을 특징으로 하는 영상 모드 판별장치.
  2. 제 1항에 있어서, 상기 카운터(10)는, 외부로부터 입력된 수평동기신호를 카운팅하여 수평동기신호의 수를 2진 바이너리값으로 출력함과 더불어 수직동기신호에 의해 리셋되는 것을 특징으로 하는 영상 모드 판별장치.
  3. 제 1항에 있어서, 상기 모드판단부(20)는, 상기 카운터(10)에서 카운팅되어 출력된 2진 바이너리값을 조합하여 유사한 모드들의 구별하기 위한 다수개의 모드신호를 출력하는 선택부(22)와; 수직동기신호의 하강에지에서 클리어신호를 출력하는 클리어신호발생부(24); 상기 수직동기신호의 상승에지에서 인에이블신호를 출력하는 인에블신호발생부(26); 상기 선택부(22)에서 출력된 각 모드신호를 라이징에지트리거시켜 출력하는 한편 상기 클리어신호에 의해 리셋되는 에지트리거부(28) 및; 상기 에지트리거부(28)에서 출력된 신호를 상기 인에이블신호에 따라 래치시켜 출력하는 래치부(29)를 포함하여 구성된 것을 특징으로 하는 영상 모드 판별장치.
  4. 제 3항에 있어서, 상기 선택부(22)는, 상기 카운터(10)에서 카운팅되어 출력된 2진 바이너리값 중 6번째 출력단에서 출력된 2진 바이너리 값*64H)과 9번째 출력단에서 출력된 2진 바이너리 값(512H)을 낸드(NAND)하여 출력하는 낸드게이트(U1)와; 상기 카운터(22)에서 카운팅되어 출력된 2진 바이너리값 중 7번째 출력단에서 출력된 2진 바이너리 값(124H)과 10번째 출력단에서 출력된 2진 바이너리 값(1024)을 낸드(NAND) 하여 낸드게이트(U2) 및; 상기 카운터(10)에서 카운팅되어 출력된 2진 바이너리값 중 6번째 출력단에서 출력된 2진 바이너리 값(64H)과 10번째 출력단에서 출력된 2진 바이너리 값(1024)을 낸드(NAND)하여 출력하는 낸드게이트(U3)을 포함하여 구성된 것을 특징으로 하는 영상 모드 판별장치.
KR1019950017935A 1995-06-28 1995-06-28 영상 모드 판별장치 KR0143679B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017935A KR0143679B1 (ko) 1995-06-28 1995-06-28 영상 모드 판별장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017935A KR0143679B1 (ko) 1995-06-28 1995-06-28 영상 모드 판별장치

Publications (2)

Publication Number Publication Date
KR970004748A KR970004748A (ko) 1997-01-29
KR0143679B1 true KR0143679B1 (ko) 1998-07-15

Family

ID=19418607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017935A KR0143679B1 (ko) 1995-06-28 1995-06-28 영상 모드 판별장치

Country Status (1)

Country Link
KR (1) KR0143679B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050121550A (ko) * 2004-06-22 2005-12-27 삼성전자주식회사 디스플레이장치 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050121550A (ko) * 2004-06-22 2005-12-27 삼성전자주식회사 디스플레이장치 및 그 제어방법

Also Published As

Publication number Publication date
KR970004748A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
CN1040604C (zh) 视频信号的奇数/偶数场检测器
KR950005054B1 (ko) 기수/우수의 필드 검출장치
KR100217182B1 (ko) 데이타 슬라이스 회로
KR0143679B1 (ko) 영상 모드 판별장치
US4876598A (en) Apparatus for digitizing a composite video signal
US6172538B1 (en) Universal pulse synchronizer
KR940008492B1 (ko) 문자발생회로의 오동작 방지회로
US4441193A (en) Frequency-encoding circuit for reducing distortion
KR910001516B1 (ko) Pip 텔레비젼의 수직어드레스 발생회로
KR100333717B1 (ko) 입력신호의에지검출을이용한클럭발생장치
KR870000665Y1 (ko) 디지털 텔레비젼의 필드 검출 회로
KR960004129B1 (ko) 프로그램 가능한 수직동기신호 추출회로
KR930000978B1 (ko) 필드 검출회로
JPH01243783A (ja) 入力データ同期を備えたデジタルチップ
KR950003225Y1 (ko) 동기신호 판별 회로
JPH11184422A (ja) 同期信号処理回路および方法、表示装置、記憶媒体
KR920006948B1 (ko) 복합 동기 발생회로
JPH0738013B2 (ja) スキュー検出装置
KR890004851B1 (ko) 더블스켄 텔레비죤의 문자발생 제어회로
KR970024896A (ko) 비디오 신호의 수직동기신호 생성장치
JP3247561B2 (ja) 垂直ブランキングパルス発生装置
KR0163537B1 (ko) 정극성 동기 검출기
JPS594333Y2 (ja) ライトペンの視野位置検出装置
KR920008227B1 (ko) 데이타 추출회로
KR20000041730A (ko) 필드신호발생장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010328

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee