KR0142873B1 - 브이아이에이 접촉시 에스오지 노출 방지 방법 - Google Patents
브이아이에이 접촉시 에스오지 노출 방지 방법Info
- Publication number
- KR0142873B1 KR0142873B1 KR1019890018837A KR890018837A KR0142873B1 KR 0142873 B1 KR0142873 B1 KR 0142873B1 KR 1019890018837 A KR1019890018837 A KR 1019890018837A KR 890018837 A KR890018837 A KR 890018837A KR 0142873 B1 KR0142873 B1 KR 0142873B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- sog
- contact hole
- oxide film
- sog film
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 10
- 239000002184 metal Substances 0.000 claims description 23
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000992 sputter etching Methods 0.000 claims description 3
- 235000014653 Carica parviflora Nutrition 0.000 claims 1
- 241000243321 Cnidaria Species 0.000 claims 1
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 4
- 229910016006 MoSi Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음
Description
제1도는 종래 멀티층 금속화 공정순서도.
제2도는 종래 SOG 노출 방지 방법의 공정순서도.
제3도는 본 발명의 SOG 노출 방지 방법의 공정순서도.
*도면의 주요부분에 대한 부호의 설명
1,6:금속 2,4:CVD 산화막
3:SOG 5:폴리머
본 발명은 VIA 접촉시 SOG(Spin On Glass) 노출 방지 방법에 관한 것으로 특히 멀티층 금속화(Multi Layer Metallization) 공정에서 평탄화 목적으로 사용된 SOG가 VIA 접촉(Contact)시 노출되어 금속을 부식시키거나 증착을 방해하는 것을 방지할 수 있도록 한 것이다.
종래에는 제1도의 (a)에 도시된 바와 같이 금속(1) 위에 PECVD 산화막(2)을 디포지션한 후 다시 SOG(3)를 도포하였으며 이 SOG(3) 위에는 다시 PECVD 산화막(4)을 포지션하였다.
다음에는 (b)와 같이 접촉에 그레이드(Grade)을 주기 위한 습식식각(Wet etch) 후 건식식각(Dry etch)을 행하여 트랜치를 금속(1) 윗면까지 실시하므로 VIA 접촉부분을 한정(Define)하였다.
이후 (c)와 같이 RF 스퍼터(Sputter)식각후 A1이나 Si 또는 Cu 등의 금속(6)을 디포지션하였다.
이와 같은 상기의 공정에서는 H2O 가스분출(Outgasing)이나 SOG(3)내의 P2O5가 수분을 흡수하여 H3PO4가 형성되므로 금속(6)을 오픈(Open)시키거나 부식(Corrosion)이 발생하게 되었다.
상기와 같은 결점을 해결하기 위하여 안출된 것이 제2도와 같은 방법으로 이 경우에는 (a)(b)와 같은 통상의 방법에 의해 습식 및 건식식각하여 트렌치를 형성한 상태에서 (c)와 같이 MoSi2등의 금속(7)을 150Å 두께로 디포지션한 후 (d)와 같이 금속(6)을 디포지션하므로 이러한 MoSi2등의 금속 (7)에 의해 금속 금속(6)과 SOG(3)가 직접 접촉하는 것을 방지해주고 전기적 물질이동(Electromigration)도 증가시키도록 하였으나 이와 같은 방법에 있어서는 장벽(Barrier)으로 금속재의 MoSi2를 사용하여 공정이 복잡하고 어려움은 물론 이러한 금속(7)을 식각하기가 어려운 결점이 있었다.
본 발명은 상기와 같은 종래의 제반결점을 감안하여 안출한 것으로 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
본 발명은 (a)와 같이 통상적으로 금속(1) 위에 PECVD 산화막(2)과 SOG(3) 및 PECVD 산화막(4)이 디포지션된 상태에서 (b)와 같이 PECVD 산화막(4)을 습식식각하고 (c)와 같이 금속(1)층 위에까지 건식시각으로 트렌치를 형성시 트렌치내에 폴리머(Polymer)(5)를 디포지션시켜 SOG(3)가 트렌치내부로 노출되지 못하게한 후 (d)와 같이 RF 스퍼터 식각으로 금속(1) 위의 폴리머(5)를 제거하고 금속(6)을 디포지션한다.
따라서, 이와 같은 본 발명에 따르면 금속(6)디포지션전에 트렌치내에 폴리머(5)가 도포된 상태에서 금속(6)이 디포지션되므로 SOG(3)가 이러한 폴리머(5)에 의해 노출되지 않게되고, 이에 따라 금속(6)이 SOG(3)에 의해 부식되거나 증착되지 않는 현상을 방지할 수 있는 효과를 갖는다.
Claims (1)
- 금속(1) 위에 PECVD 산화막(2)과 SOG(3) 및 PECVD 산호막(4)이 차례로 적층된 것에 있어서, PECVD 산화막(4)을 습식식각 후 건식식각으로 트렌치 형성시 폴리머(5)를 디포지션하고 RF 스퍼터 식각으로 금속(1) 위에 폴리머(5)를 제거한 후 금속(6)을 디포지션하므로 SOG(3)가 금속(6)을 부식시키지 않게함을 특징으로 하는 VIA 접촉시 SOG 노출 방지 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890018837A KR0142873B1 (ko) | 1989-12-18 | 1989-12-18 | 브이아이에이 접촉시 에스오지 노출 방지 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890018837A KR0142873B1 (ko) | 1989-12-18 | 1989-12-18 | 브이아이에이 접촉시 에스오지 노출 방지 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013485A KR910013485A (ko) | 1991-08-08 |
| KR0142873B1 true KR0142873B1 (ko) | 1998-08-17 |
Family
ID=19293109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890018837A KR0142873B1 (ko) | 1989-12-18 | 1989-12-18 | 브이아이에이 접촉시 에스오지 노출 방지 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0142873B1 (ko) |
-
1989
- 1989-12-18 KR KR1019890018837A patent/KR0142873B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910013485A (ko) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670421A (en) | Process for forming multilayer wiring | |
| US5231053A (en) | Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device | |
| US5281850A (en) | Semiconductor device multilayer metal layer structure including conductive migration resistant layers | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| US4640738A (en) | Semiconductor contact protection | |
| JPH04505831A (ja) | 改良されたゲート構造およびゲート誘電体によるゲート被覆を持つ薄膜トランジスタ | |
| US5783482A (en) | Method to prevent oxide peeling induced by sog etchback on the wafer edge | |
| US4600624A (en) | Composite insulator structure | |
| KR0142873B1 (ko) | 브이아이에이 접촉시 에스오지 노출 방지 방법 | |
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| KR0137579B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| US4601939A (en) | Composite insulator structure | |
| US5804498A (en) | Method of making an underlayer to reduce pattern sensitivity of ozone-TEOS | |
| KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
| KR930010080B1 (ko) | 반도체 장치의 금속배선 방법 | |
| KR0172506B1 (ko) | 비아 홀 형성 방법 | |
| KR0185983B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100400768B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100284139B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| KR100215909B1 (ko) | 반도체소자의 보호막 형성방법 | |
| KR0153980B1 (ko) | 평탄화방법 | |
| JPH01102938A (ja) | 半導体集積回論の製造方法 | |
| KR0137980B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR0144140B1 (ko) | 금속배선방법 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080317 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |