JPH04505831A - 改良されたゲート構造およびゲート誘電体によるゲート被覆を持つ薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 改良されたゲート構造およびゲート誘電体によるゲート被覆を持つ薄膜トランジ スタ 関連出願 この出願はＲ，Ｆ、Ｋｗａｎｓｎｉｃｋらによる米国特許出願第　（出願人控え 番号ＲＤ−１９，５１１）「改良されたソース／ドレイン接点を持つ薄膜トラン ジスタ構造Ｊ　、Ｃ，ｙ、　Ｗ　ｅ　ｉらによる米国特許出願第（出願人控え番 号ＲＤ−１９，５８４）ｒ基準構造の地形の伝搬地形による装置の自己アライメ ント」、Ｃ，Ｙ、　Ｗｅ　ｉらによる米国特許出願第　（出願人控え番号ＲＤ− １９，５９７）ｒ’）ツブハツト形電極形式によるセルファラインＴＰＴにおけ るソース／ドレイン−ゲートの重なりの確実な制御Ｊ、Ｇ、Ｅ、ＰＯ３５ｉｎに よる米国特許出願第　（出願人控え番号ＲＤ−１９，８９２）ｒセルファライン ＴＰＴ製造用の４マスク方法Ｊ、Ｇ、Ｅ、Ｐｏ５ｓ　ｉｎらによる米国特許出願 第０７１５１０．７６７　（出願日１９９０年４月１７日）「裏側露光および非 鏡面反射層を用いてセルファライン・マスクをフォトリソグラフィによって形成 する方法」、Ｇ。

Ｅ、Ｐｏ５ｓｉｎらによる米国特許出願第０７／４９９゜７３３（出願日１９９ ０年３月２１日）「平坦化および裏側フォトレジスト露光を利用したセルファラ イン薄膜トランジスタの製法」に関連しており、これらの出願それぞれをこの明 細書に援用する。

発明の背景 発明の分野 この発明は、薄膜トランジスタの分野に関し、特に薄膜トランジスタの金属化の 分野に関する。

従来技術 アモルファスけい素（ａ−３ｉ）薄膜トランジスタ（Ｔ　Ｐ　Ｔ）は表示装置（ ディスプレイ）や作像装置（イメージヤ）用途に汎用されており、このような用 途では、薄膜トランジスタを大面積の非結晶質基板の上に製造する技術を利用し て、小さな表示素子の配列（アレイ）または小さなセンサ素子の配列を高密度に 実装する。逆薄膜トランジスタは、ゲート金属化層を基板の上に設け、ゲート誘 電体をゲート金属化層および基板の隣接部分の上に設け、アモルファス半導体材 料をゲート誘電体の上に設け、そしてソース／ドレイン金属化層をアモルファス 半導体材料の上に設けた薄膜トランジスタである。この構造が逆と称されるのは 、それが、単結晶半導体材料の本体に製造した通常の電界効果トランジスタ（Ｆ ＥＴ）の構造−一初期の薄膜トランジスタに採用されていた構造でもあるｍ−に 対して上下さかさまになっているからである。

従来の薄膜トランジスタでは２つの異なるゲート金属化層が好適である。好適な 金属化層は、チタンのみおよびチタンの第１層の上にモリブデンの第２層を設け たものである。２層Ｍｏ／Ｔｉ電極構造は、チタン単独による導電率より高い導 電率が必要とされる用途に用いられる。

ゲート誘電材料としてチタンを用いる一つの理由は、チタンがほとんどの基板材 料に対してよく接着するからである。具体的には、代表的な基板はガラスである か、二酸化けい素で被覆する。チタンはこれらの材料いずれにも優れた接着性を 示す。代表的な従来の薄膜トランジスタの製造では、ゲート電極のチタンを基板 の上にスパッタリングまたは他の適当な方法で堆積する。その後、ゲート電極に モリブデンを併用する場合には、好ましくは堆積装置の真空を途絶えさせずに、 モリブデンをチタンの上に堆積する。

つぎに、フォトレジスト層をゲート金属化層の上に形成し、フォトレジストをパ ターン化し、ゲート金属化層を下方に基板までエツチングする。ウェットエッチ 液またはドライエッチ材いずれを用いてもよい。

しかし、本発明者は、反応性イオンエツチングのようなドライエツチングを用い た場合、ドライエツチング過程で除去されなかった残留チタンから、過剰なゲー ト−ゲート漏洩が生じることを見出した。ゲートパターンのドライエツチングの 完了後に希ＨＦで短時間のウェットエツチングを行えば、この残留チタンを基板 表面から除去できる。

ドライエツチング工程が基板の二酸化けい素またはガラスまでエツチングが進む オーバーエツチングを含んでいる場合でも、このウェットエツチングは必要であ る。これは明らかに、酸化チタンがくっついて離れない性質をもつため、ドライ エツチング過程でチタンをすべて除去することが不可能だからである。ゲート金 属化層の側壁に傾斜を与えるドライエツチング方法を使用する場合、この後続の ウェットエツチング工程は、ゲート金属化層の比較的なめらかに傾斜した側壁を 、チタンの厚さ程度の、つまり５００−４０００人の範囲の凹凸度をもつぎざぎ ざの側壁に変える。

この凹凸度の結果として、その後に堆積する誘電体層の一体性が低減するか損な われる。側壁の凹凸の結果として、その上に誘電体層が不均一に堆積され、さら にはその後で堆積される層にボイドやピンホールやギャップが生じるからである 。もう一つの問題は、ゲート金属化層をパターン化する際の基板のエツチングの 防止である。基板エツチングには、ゲート地形（トポグラフィ）の高さが増加す るという不利がともなうとともに、下側の二酸化けい素を除去するという不利も ある。基板自体がガラスでない場合、この下側の二酸化けい素を意図的に構造体 内に含ませて、基板の他の部分と薄膜トランジスタとの間にバリヤーを形成する のが代表的である。ゲート金属化層の地形を増加すると（すなわち、ゲート金属 化層の頂部のレベルとそのゲート金属化層を設層する表面のレベルとの差が大き いと）、後で堆積するゲート誘電体による適切な段被覆を得る困難さが増加する 。さらに悪いことに、下側の二酸化けい素を過剰に除去すると、後で堆積するゲ ート誘電体が適切にかぶさることがより一層困難な、リエントリー側壁構造とな る恐れがある。したがって、二酸化けい素の除去はいちしるしく不利である。

ゲート金属化層になめらかに傾斜した側壁を与え、下側の基板のエツチングをな くすかいちじるしく軽減する、優れたゲート電極構造および製造方法が必要とさ れている。

発明の目的 したがうて、この発明の第一の目的は、ゲート金属化層がなめらかに傾斜した側 壁を有し、高度の一体性のゲート誘電体不活性化層による適切な段被覆を達成す る、改良した薄膜トランジスタ構造を提供することにある。

この発明の別の目的は、なめらかに傾斜した側壁を有するゲート金属化層を与え 、基板エツチングを実質的になくし、ゲート金属に対する次に堆積する層による 優れた段被覆、特にアレイ配置においてゲート金属上に交差するソース／ドレイ ン金属化層による優れた段被覆を可能にする、逆薄膜トランジスタのゲート金属 化層の製造およびパターン化の改良方法を提供することにある。

発明の要約 上記および他の目的は図面を含めた明細書全体から明らかになるであろうが、こ れらの目的を達成するため、この発明によれば、２導体ゲート金属化層を使用す る。第１導体の最初の薄い層を設け、第２導体の後続のいちじるしく厚い層を第 １導体の上に堆積する。第２導体は、第２導体が実質的に不感受性であるエッチ 材でエツチングできるものである。第２導体を傾斜した側壁をもつようエツチン グし、ゲート金属化層および基板の露出部分の上に高度の一体性の誘電体層を堆 積するのを容易にするのが好ましい。

第１の比較的薄いゲート導体をクロムとし、第２の比較的厚いゲート導体をモリ ブデンとするのが好ましい。

このような薄膜トランジスタを製造する一つの方法によれば、基板を用意し、基 板の上に、好ましくはスパッタリングにより第１の薄い導体層を堆積し、第１導 体層の上に、好ましくはスパッタリングにより策２の比較的厚い導体層を堆積し 、第２導体の上にフォトレジスト層を堆積し、フォトレジスト層を所望のゲート 導体パターンにしたがってパターン化する。つぎに、第２導体を第１導体よりい ちじるしく速い速度でエツチングするソースガス（Ｍｏ／Ｃｒ金属化層の場合Ｓ Ｆ　Ｃ１および０２の組み合わせ）６　ゝ　２ を用いる反応性イオンエツチングにより、第２導体をドライエツチングするのが 好ましい。このようなエツチング技術を用いれば、第２導体をオーバーエツチン グして、確実にフォトレジスト層の開口内のその第２導体を第１導体の表面から 完全に除去することができる。エツチング媒体中で第２導体より第１導体のエツ チング速度がはるかに遅いことが、最終装置に悪影響を及ぼすことなく、このオ ーバーエツチングを行うことを可能にする。このオーバーエツチングの間第１導 体が実質的にエツチングされないからである。つぎに、好ましくはドライエツチ ング装置の真空を遮断することなく、ソースガスを第１導体を有用な速度でエツ チングするガス（Ｃｒ金属化層の場合ＣＩ　２および０２の組み合わせ）に変え る。これらのソースガスは、基板を有意にエツチングしないガスとするのが好ま しい。しかし、第１導体層が極端に薄いため、第１導体のエツチングには、第１ 導体材料のエツチングが完了したら、直ちにそのエツチングを停止する限り、実 質的に悪影響を及ぼすことなく、事実上基板もエツチングするエッチ材を用いる ことができる。

図面の簡単な説明 発明とみなされる要旨は、この明細書の末尾に特別に指摘され、他と区別できる ように請求されている。しかし、この発明は、その構成および実施方法両方につ いて、また他の目的や効果ともども、添付の図面と関連した以下の説明を参照す ることで、よく理解できるであろう。

第１−９図は、この発明にしたがって薄膜トランジスタを製造する順次の段階を 具体的に示す。

具体的な構成 第１図に、その上に薄膜トランジスタの配列を作製する予定の基板１２の一部を 断面にて示す。この発明にしたがって薄膜トランジスタを製造する方法は、まず 、第１導体材料（クロム）の比較的薄い第１層１４を基板１２の上に堆積するこ とから始まる。これに続いて、第２導体材料（モリブデン）の比較的厚い第２層 １６を第１導体層１４の上に堆積する。層１４および１６は一緒にゲート金属化 層１８を構成する（第２図）。この後、フォトレジストの層２０を第２導体層１ ６の上に堆積する（第３図）。このフォトレジスト層を写真平版法（フォトリソ グラフィ）によりパターン化して、フォトレジスト層２０の残存部分を囲む開口 ２２を設ける（第４図）。フォトレジスト層２０の残存部分は、側壁が約４５° の傾斜で、製造中の構造体におけるゲート金属化層として望ましい形状を有する 。第２導体１６の上面が開口２２に露出される。

つぎに、この構造体を、好ましくは反応性イオンエツチングを用いて、ドライエ ツチングし、導体上層１６を残存フォトレジストパターンにしたがってパターン 化する。

これを行うには、ウェーハを反応性イオンエツチング装置に装着してから、通常 の反応性イオンエツチング法にしたがって装置をパージし、排気する。好ましく は３７．５３ＣＣＭ（標準Ｃｍ３／分）の六ぶつ化硫黄（ＳＦ６）　、６゜５Ｓ ＣＣＭのＣＩ　および１６３ＣＣＭの０２からなるソ−スガス流を調製し、エツ チング室に６５ｍＴｏｒｒの圧力にて導入し、反応性イオンエツチング電位を印 加して開口領域２２内のモリブデンをエッチする。このモリブデンエツチング工 程を電力２００Ｗで行うのが好ましい。このエツチングは、開口２２の中心です べてのモリブデンを除去するまで行うのが好ましく、さらにエッチ時間の約１０ ％余分に進行させて、確実に最初に画定された開口２２内からモリブデンを完全 に除去する。

このエツチング工程後の構造は第５図に示す通りの外観となる。ここで、第２導 体（モリブデン）は、フォトレジスト２０の残存部分で最初に保護されていた領 域の外側のどこでも、構造体から除去されていることがわかる。残存フォトレジ ストの当初の端縁を破線２２゛　で示すが、モリブデンのエツチングが進むにつ れて、フォトレジストが当初の端縁からバックエツチングされている。この結果 、第５図に示すように、モリブデンの側壁は約４５°の傾斜となる。

つぎに、好ましくはエツチングガスを７ＱＳＣＣＭのＣ１２および３ＱＳＣＣＭ の０２に変え、圧力を１００ｍＴｏｒｒとして、露出したクロムを除去する。こ のエツチング工程を電力３００Ｗで行うのが好ましい。このエツチングは露出し たクロムすべてが除去されたと見えるまで継続するのが好ましく、その後さらに 追加の６０秒間継続して、露出したクロムの完全な除去を保証する。ここでとる べきオーバーエツチング度は、基板の組成および使用したエツチング組成におけ る第１導体１４および基板の相対エッチ速度に依存する。この工程の後、構造体 は第６図に示すような外観となる。

つぎに、残っているフォトレジストを除去し、第７ｒｇ：ｉに示す構造体を残す 。

つぎに、好ましくは、化学蒸着（ＣＶＤ）または高度の一体性の誘電体を生成す ることの知られた他の方法により、構造体全体にゲート誘電体層２８を堆積する 。本方法のこの段階の構造体を第８図に示す。このゲート誘電体を窒化けい素と するのが好ましいが、二酸化けい素または他の誘電体としてもよい。クロム層１ ４は十分に薄＜（１０−１０００人）、そしてモリブデン層１６の側壁は十分に 傾斜しているので、高度の一体性の同形の誘電体層が得られる。この段階まで達 したら、薄膜トランジスタの製造は当業界でよく知られた態様で進めればよく、 誘電体の堆積後堆積装置の真空を途絶えさせることなく、真性アモルファスけい 素３０を堆積し、続いてｎ　アモルファスけい素３２を堆積する。けい素の上に 約５００人のモリブデンキャップを設けて、後続のけい素のエツチング中にけい 素の品質を保護するのが好ましい。このキャップはその後除去できる。

つぎに、アモルファスけい素をパターン化して、けい素層を薄膜トランジスタに 望ましい区域に限定する。これに続いて、ソース／ドレイン金属化層３８を堆積 し、ソース／ドレイン金属化層をパターン化し、バックチャンネル不活性化層４ ８を堆積する。関連する米国特許出願第号（出願人控え番号ＲＤ−１９，５１１ ）にしたがって、このソース／ドレイン金属化層３８をクロムの比較的薄い第１ 層３４とモリブデンの比較的厚い第２層３６とからなる二層金属化層とするのが 好ましく、これについてはその関連出願に詳しく説明されている。本方法の最後 に、トランジスタ１０は第９図に示す通りの外観となる。

クロムにモリブデンの層を重ねたゲート金属化層の組み合わせが好ましいが、第 １導体が第２導体のエツチングの際のエッチストッパとして満足に作用し、第１ 導体を下側の基板材料に関して、悪影響が生じないよう十分に選択的にエツチン グできさえすれば、他の導体組み合わせ対を使用してもよい。

この発明を逆薄膜トランジスタに関して図解し、説明したが、この技術の使用は 逆薄膜トランジスタに限定されず、逆でない薄膜トランジスタにも適用できるこ とを理解すべきである。

代表的には、図示した薄膜トランジスタは、同じ基板上に同時に製造する多数の 同様の薄膜トランジスタのうちの一つにすぎない。

アモルファスけい素は現在薄膜トランジスタ用に使用されている代表的な材料で あるので、上述した実施例では半導体材料としてアモルファスけい素を使用した が、この発明の方法は他の半導体材料または他の形態のけい素の使用にも等しく 適用できることを理解すべきである。現在アモルファス状態で使用されている他 の半導体材料はゲルマニウムとセレン化カドミウムである。この発明の方法はこ れらのアモルファスけい素早導体材料およびあらゆる他の材料に適用できるとと もに、多結晶あるいはさらには単結晶半導体材料にも適用できる。ただし、下側 の支持構造がこのような半導体層の形成を支持するならばである。さらに、ゲー ト誘電体層を窒化けい素であると説明したが、ゲート誘電体層を２層以上から構 成することができ、そのような種々の構成層が異なる組成のものでもよく、また 単層の誘電体をＳｉＯ２または他の誘電材料としてもよいことが理解できるであ ろう。

以上この発明をそのいくつかの好適な実施例について詳しく説明したが、当業者 であればこれに種々の変更や改変を加えることができる。したがって、以下の特 許請求の範囲はこのような変更例や改変例のすべてを、発明の要旨内に入るもの として包含する。

特表千４−５０５８３１　（６） 要　約　書 薄膜トランジスタに、第１導体の比較的薄い第１層と第２導体の比較的厚い第２ 層とからなる二層ゲート金属化層を設ける。第２導体は第１導体層を実質的にエ ツチングしないエッチ材でエツチングできる。装置の製造中、厚いゲート金属化 層（第２導体）を、その材料のすべてをマスクの開口内で除去するまで、選択的 にエツチングする。つぎに基板のエツチングを最小限に抑えて薄い下層（第１導 体）をエツチングする。ゲート金属化層の側壁が傾斜しているので、またゲート 金属化層パターン化中の基板のエツチングを抑制したためゲート金属化層の地形 が浅いので、このゲート金属化層の上に堆積したゲート誘電体および後続層は高 度の一体性と信頼性の高い連続性を有する。

手続補正書 平成４年６月１日 ＰＣＴ／ＵＳ９１１０７３４０ つ薄膜トランジスタ 明細書 １導」と訂ｉＥ、　− 国際調査報告　。ｌ’Ｔ／１１（。＋／ｎ？ｔＡ１１ｐ「τ／ＬＩＳ　９１１０ ７３４０

Claims (22)

【特許請求の範囲】
1. １．基板と、 上記基板の上に設層されたゲート金属化層であって、上記ゲート金属化層は第１ 導体の比較的薄い第１層および第２導体の比較的厚い第２層を含み、上記第２導 体をエッチングできるエッチ材に対して上記第１導体が実質的に不感受性である ゲート金属化層と、 上記ゲート金属化層の上に設層されたゲート誘電体と、上記ゲート誘電体の上に 設層された半導体材料と、上記半導体材料の上に設層されたソースおよびドレイ ン金属化層と を備える薄膜トランジスタ。
2. ２．上記第２導体が傾斜した側壁を有する請求項１に記載の薄膜トランジスタ。
3. ３．上記第１導体が傾斜した側壁を有する請求項２に記載の薄膜トランジスタ。
4. ４．上記第１導体がクロムである請求項２に記載の薄膜トランジスタ。
5. ５．上記第２導体がモリブデンである請求項４に記載の薄膜トランジスタ。
6. ６．上記半導体材料がけい素である請求項５に記載の薄膜トランジスタ。
7. ７．上記半導体材料がアモルファスけい素である請求項５に記載の薄膜トランジ スタ。
8. ８．上記半導体材料がけい素である請求項１に記載の薄膜トランジスタ。
9. ９．上記半導体材料がアモルファスけい素である請求項８に記載の薄膜トランジ スタ。
10. １０．さらに、上記ソースおよびドレイン金属化層の上に設層された誘電体材料 の層を備える請求項１に記載の薄膜トランジスタ。
11. １１．その上に薄膜トランジスタを製造する予定の基板を用意し、 この基板の上に第１導体の比較的薄い第１層を堆積し、上記第１導体の上に第２ 導体の比較的厚い第２層を堆積し、 上記第２導体を薄膜トランジスタのゲート金属化層の所望のパターンにマスクし 、 上記第２導体を上記第１導体が実質的に不感受性のエッチ材でエッチングし、 上記第１導体を上記基板が最大でも僅かしかエッチされない条件でその範囲でエ ッチングし、薄膜トランジスタの製造を完了する 工程を含む薄膜トランジスタの製造方法。
12. １２．第２導体をエッチングする工程を、第１導体が最初に露出された後もオー バーエッチング期間継続する請求項１１に記載の方法。
13. １３．第１導体をエッチングする工程を、その下側の材料が最大でも僅かしかエ ッチされない条件でその範囲で行う請求項１１に記載の方法。
14. １４．上記第１導体がクロムである請求項１１に記載の方法。
15. １５．上記第２導体がモリブデンである請求項１４に記載の方法。
16. １６．マスキング工程がフォトレジストマスクを形成することを含み、 上記第２導体をオーバーエッチングする工程の間、上記フォトレジストが上記第 ２導体と実質的に同じ速度でエッチングされ、これにより上記第２導体を傾斜し た側壁をもつようにパターン化する 請求項１１に記載の方法。
17. １７．上記基板の表面が二酸化けい素からなる請求項１１に記載の方法。
18. １８．上記第２導体用のエッチ材が上記第２導体をエッチングする速度が、同エ ッチ材の第１導体をエッチングする速度より１０倍以上速い請求項１１に記載の 方法。
19. １９．薄膜トランジスタを製造するにあたり、その上に薄膜トランジスタを製造 する予定の基板を用意し、 上記基板の上に第１導体の比較的薄い第１層を堆積し、この第１導体の上に第２ 導体の比較的厚い第２層を堆積することにより、上記基板の上にゲート金層化層 を形成し、上記第２導体を薄膜トランジスタのゲート金属化層の所望のパターン にマスクし、上記第２導体を上記第１導体が実質的に不感受性のエッチ材でエッ チングし、上記第１導体をエッチングすることにより、上記ゲート金属化層をパ ターン化し、 薄膜トランジスタの製造を完了する 工程を含む薄膜トランジスタの製造方法。
20. ２０．第２導体をエッチングする工程を、第１導体が最初に露出された後もオー バーエッチング期間継続する請求項１９に記載の方法。
21. ２１．第１導体をエッチングする工程を、上記基板が最大でも僅かしかエッチさ れない条件でその範囲で行う請求項１９に記載の方法。
22. ２２．製造を完了する工程が、パターン化ゲート金属化層の上にゲート誘電体の 層を堆積することを含む請求項１９に記載の方法。