JPS62213278A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62213278A JPS62213278A JP5503786A JP5503786A JPS62213278A JP S62213278 A JPS62213278 A JP S62213278A JP 5503786 A JP5503786 A JP 5503786A JP 5503786 A JP5503786 A JP 5503786A JP S62213278 A JPS62213278 A JP S62213278A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ohmic
- etching stopper
- active layer
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 238000001020 plasma etching Methods 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 2
- 230000008034 disappearance Effects 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 10
- 239000011651 chromium Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000011195 cermet Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、オーミック層に残渣が生じたり、活性層が
消滅することがないようにした薄膜トランジスタ（以下
ＴＰＴ）の製造方法に関するものである。
消滅することがないようにした薄膜トランジスタ（以下
ＴＰＴ）の製造方法に関するものである。
（従来の技術）
第２図は従来技術を用いて作成されたＴＰＴの部分的断
面図である。この第２図を参照し、その製造方法につき
簡単に説明する。
面図である。この第２図を参照し、その製造方法につき
簡単に説明する。
この製造方法としては、第２図に示すごとく、ガラス基
板または石英基板などの絶縁基板１上にニクロム（Ｎｉ
Ｃｒ） 、タングステン（Ｗ）などの高融点金属材料を
真空蒸着法またはスパッタ法により２００〜１０００人
の厚みで被着形成した後加工してゲート電極２を形成す
る。
板または石英基板などの絶縁基板１上にニクロム（Ｎｉ
Ｃｒ） 、タングステン（Ｗ）などの高融点金属材料を
真空蒸着法またはスパッタ法により２００〜１０００人
の厚みで被着形成した後加工してゲート電極２を形成す
る。
このゲート電極ｚ上にゲート絶１ｔＦＪ３となる酸化珪
素膜（ＳｉＯｘ）または窒化珪素膜（ＳｉＮｘ）をそれ
ぞれＮ２０とＳｉＨ，、ＮＨ，とＳ ｉ Ｈ，を主成分
ガスとしてグロー放電法により１０００人〜４０００人
の厚みで堆積させる。
素膜（ＳｉＯｘ）または窒化珪素膜（ＳｉＮｘ）をそれ
ぞれＮ２０とＳｉＨ，、ＮＨ，とＳ ｉ Ｈ，を主成分
ガスとしてグロー放電法により１０００人〜４０００人
の厚みで堆積させる。
次に、活性層４となるａ −Ｓ ｉ膜をＳｉＨ４ガスの
グロー放電法により３００λ〜２０００ Ａ堆積させろ
。
グロー放電法により３００λ〜２０００ Ａ堆積させろ
。
さらに、オーミック層５となるＮ”−ａ−３ｉ膜を、Ｓ
ｉＨ４ガスを主成分として、ＰＨ３を不純物ガス（ＰＨ
，／５ｉＨ４＝１０００〜１００００ ＰＰｍ）とした
グロー放電法により、２００〜５００人堆積させる。そ
して、ＴＰＴとなる部分以外は加工し、除去して島状に
パターニングし、ゲート絶縁層３．活性層４、オーミッ
ク層５を形成する。
ｉＨ４ガスを主成分として、ＰＨ３を不純物ガス（ＰＨ
，／５ｉＨ４＝１０００〜１００００ ＰＰｍ）とした
グロー放電法により、２００〜５００人堆積させる。そ
して、ＴＰＴとなる部分以外は加工し、除去して島状に
パターニングし、ゲート絶縁層３．活性層４、オーミッ
ク層５を形成する。
次に、アルミニウム（Ａ１１層を真空蒸着法により５０
００〜１５０００人の厚みで形成し、さらに加工し、ソ
ース電極６およびドレイン電極７を形成する。
００〜１５０００人の厚みで形成し、さらに加工し、ソ
ース電極６およびドレイン電極７を形成する。
その後、不要のオーミック層（ソース電極６とドレイン
電極７どの間隔の部分）をＣＦ、＋０２（２〜１５％）
ガスを用いたプラズマエツチングにより除去する。
電極７どの間隔の部分）をＣＦ、＋０２（２〜１５％）
ガスを用いたプラズマエツチングにより除去する。
さらに、酸化珪素［（ＳｉＯｘ）をＮ２０とＳｉＨ４を
主成分ガスとしてグロー放電法によりＴＰＴを覆うよう
に選択的に１００００人〜１５０００人の厚みで堆積し
、保ＨＭ （図示せず）を形成することで、ＴＦＴが完
成する。
主成分ガスとしてグロー放電法によりＴＰＴを覆うよう
に選択的に１００００人〜１５０００人の厚みで堆積し
、保ＨＭ （図示せず）を形成することで、ＴＦＴが完
成する。
（発明が解決しようとする問題点）
しかしながら、上記の製造方法では、活性層４であるａ
−８ｉ膜、オーミック層５であろＮ”−ａ−３ｉｌ［Ｑ
のプラズマエツチングのエツチングレートにバッジ内、
バッジ間でバラツキがあるため、低抵抗であるオーミッ
ク層５が完全に除去されずに残るか、あるいは活性＃４
まで完全にエツチングしてしまうなどの加工上の問題点
があり、ＴＦＴの特性としては満足のいく特性が再現性
よく得られないという欠点があった。
−８ｉ膜、オーミック層５であろＮ”−ａ−３ｉｌ［Ｑ
のプラズマエツチングのエツチングレートにバッジ内、
バッジ間でバラツキがあるため、低抵抗であるオーミッ
ク層５が完全に除去されずに残るか、あるいは活性＃４
まで完全にエツチングしてしまうなどの加工上の問題点
があり、ＴＦＴの特性としては満足のいく特性が再現性
よく得られないという欠点があった。
この発明は、前記従来技術がもっている問題点のうち、
以上述べたプラズマエツチング時のオーミック層に生じ
る残渣、あるいは活性層の消滅の問題点について解決し
た薄膜トランジスタの製造方法を提供するものである。
以上述べたプラズマエツチング時のオーミック層に生じ
る残渣、あるいは活性層の消滅の問題点について解決し
た薄膜トランジスタの製造方法を提供するものである。
（問題点を解決するための手段）
この発明は、４膜トランジスタの製造方法において、活
性層とオーミック層の間に活性層のエツチングストッパ
層を介在させる工程を導入したものである。
性層とオーミック層の間に活性層のエツチングストッパ
層を介在させる工程を導入したものである。
（作 用）
この発明によれば、薄膜トランジスタの製造方法に以上
のような工程を導入したので、エツチングストッパ層の
介在により不要のオーミック層を除去した後このエツチ
ングストッパ層を除去して熱処理により、エツチングス
トッパ層と活性層とオーミック層が相互に拡散され、エ
ツチングストッパ層が消滅する。
のような工程を導入したので、エツチングストッパ層の
介在により不要のオーミック層を除去した後このエツチ
ングストッパ層を除去して熱処理により、エツチングス
トッパ層と活性層とオーミック層が相互に拡散され、エ
ツチングストッパ層が消滅する。
（実 施 例）
以下、この発明の＃膜トランジスタの製造方法の実施例
について図面に基づき説明する。第１図（ａｌないし第
１図Ｔｄｌはその一実施例の工程説明図である。この第
１図（ａｌ〜＠１図（ｄｉにおいて、第２図と同一部分
には同一符号を付して述へろ。
について図面に基づき説明する。第１図（ａｌないし第
１図Ｔｄｌはその一実施例の工程説明図である。この第
１図（ａｌ〜＠１図（ｄｉにおいて、第２図と同一部分
には同一符号を付して述へろ。
まず、第１図（ｆｉ）に示す工程において、絶縁基板１
上（ζゲート電極２を形成し、その上にゲート絶縁層３
を形成し、さらにその上に活性層４を形成するまでの工
程は従来と同様である。
上（ζゲート電極２を形成し、その上にゲート絶縁層３
を形成し、さらにその上に活性層４を形成するまでの工
程は従来と同様である。
次に、この活性層４を形成後、プラズマエツチングのエ
ツチングストッパ層１１となるアルミニウム（Ａ Ｉ
）層、またはクロム（Ｃｒ）層よりなる金属層を真空蒸
着法により５０人〜２００人の厚みで形成する。
ツチングストッパ層１１となるアルミニウム（Ａ Ｉ
）層、またはクロム（Ｃｒ）層よりなる金属層を真空蒸
着法により５０人〜２００人の厚みで形成する。
このときの基板温度は１５０℃以下とする。これ以上で
あると、金属層と下地ａ −Ｓ ｉ層（活性層）とが相
互拡散して反応し合い、この後行う不要の金属層除去が
行えない。
あると、金属層と下地ａ −Ｓ ｉ層（活性層）とが相
互拡散して反応し合い、この後行う不要の金属層除去が
行えない。
次に、オーミック層１２となるＮ”−ａ−３ｉ膜がＳｉ
Ｈ４ガスを主成分として、ＰＨ３を不純物ガス（ＰＨ／
５ｉＨ４＝１０００〜１００００ ＰＰｍ）としたグロ
ー放電法により２００〜５００人の厚みで堆積される。
Ｈ４ガスを主成分として、ＰＨ３を不純物ガス（ＰＨ／
５ｉＨ４＝１０００〜１００００ ＰＰｍ）としたグロ
ー放電法により２００〜５００人の厚みで堆積される。
そして、ＴＰＴとなる部分以外は加工し、除去して島状
にバターニングし、ゲート絶縁ＩＪ３゜活性ｊｌ ４
、エツチングストツノマフ１１１．オーミック層１２を
形成する。
にバターニングし、ゲート絶縁ＩＪ３゜活性ｊｌ ４
、エツチングストツノマフ１１１．オーミック層１２を
形成する。
次に、第１図（ｂ）に示すように、アルミニウム（１）
層を真空ｇ着法により５０００〜１００００人の厚みで
形成し、さらに加工しソース電極１３．ドレイン電極１
４を形成する。
層を真空ｇ着法により５０００〜１００００人の厚みで
形成し、さらに加工しソース電極１３．ドレイン電極１
４を形成する。
その後、不要のオーミック層１２ （ソース電極とドレ
イン電極間隔の部分）をＣＦ、＋０２（２〜１５％）ガ
スを用いたプラズマエツチングにより除去する。
イン電極間隔の部分）をＣＦ、＋０２（２〜１５％）ガ
スを用いたプラズマエツチングにより除去する。
さらに、第１図ｔｅｌに示すように、エツチングストッ
パＲ１１であった不要の超薄膜の金属層を除去する。
パＲ１１であった不要の超薄膜の金属層を除去する。
次に、真空中または、Ｎ２またはＮ２ガス雰囲気中で１
５０℃〜３００℃、１５分間〜２時間熱処理し、超：ｉ
ｉ４膜の金属層１１と活性層４．オーミック層１２を相
互拡散させることで、第１図（ｄ）に示すごとく、オー
ミック層１２と活性層４間の超薄膜金属層、すなわちエ
ツチングストッパ層１１を消滅させる。
５０℃〜３００℃、１５分間〜２時間熱処理し、超：ｉ
ｉ４膜の金属層１１と活性層４．オーミック層１２を相
互拡散させることで、第１図（ｄ）に示すごとく、オー
ミック層１２と活性層４間の超薄膜金属層、すなわちエ
ツチングストッパ層１１を消滅させる。
最後に、酸化珪素膜（ＳｉＯｘ）を従来と同様にして堆
積することで保護膜（図示せず）を形成し、ＴＰＴが完
成する。
積することで保護膜（図示せず）を形成し、ＴＰＴが完
成する。
なお、上記第１の実施例では、エツチングストッパ層１
１として、ＡＪまたはＣｒよりなる金ａ層を用いたが、
これをＡｊ −３ｉ、 Ｃｒ−３ｉなどのサーメット（
Ｃｅｒｍｅｔｓ）を用いても同様のことが行える。
１として、ＡＪまたはＣｒよりなる金ａ層を用いたが、
これをＡｊ −３ｉ、 Ｃｒ−３ｉなどのサーメット（
Ｃｅｒｍｅｔｓ）を用いても同様のことが行える。
（発明の効果）
以上、詳細に説明したように、この発明によれば、活性
層のエツチングストッパ層として超ＲＷＩの金属層また
はサーメットを用いて不要のオーミック層を除去した後
、不要のエツチングストッパ層をエツチングにより除去
して、活性層、オーミックストッパ層、オーミック層を
相互拡散させるようにしたので、低抵抗であるオーミッ
ク層の残渣を除去でき、かつ活性層が消滅するという問
題点を解決できる。
層のエツチングストッパ層として超ＲＷＩの金属層また
はサーメットを用いて不要のオーミック層を除去した後
、不要のエツチングストッパ層をエツチングにより除去
して、活性層、オーミックストッパ層、オーミック層を
相互拡散させるようにしたので、低抵抗であるオーミッ
ク層の残渣を除去でき、かつ活性層が消滅するという問
題点を解決できる。
また、熱処理により残りのエツチングストッパ層を消滅
できたので、ＴＦＴのオーミック特性になんら、影響を
及ぼさない。したがって、オーミック層のプラズマエツ
チングに、エツチングレートのバラツキがバッジ間、バ
ッジ内であったとしても、活性層をエツチングすること
なく完全にオーミック層を除去でき、良好な特性を保有
するＴＰＴを再現性よく作成できる。
できたので、ＴＦＴのオーミック特性になんら、影響を
及ぼさない。したがって、オーミック層のプラズマエツ
チングに、エツチングレートのバラツキがバッジ間、バ
ッジ内であったとしても、活性層をエツチングすること
なく完全にオーミック層を除去でき、良好な特性を保有
するＴＰＴを再現性よく作成できる。
第１図ｆａｌないし第１図（ｄｌはこの発明のｒ４膜ト
ランジスタの製造方法の一実施例の工程説明図、第２図
は従来の薄膜トランジスタの部分断面図である。 ｌ・・・絶縁基板、２・・ゲート１漸、３・・ゲート絶
縁層、４・・活性層、１１・・・エツチングストッパ層
、１２・・・オーミック層、１３・・ソース電極、１４
・・ドレイン電極。 葉 １ 凶
ランジスタの製造方法の一実施例の工程説明図、第２図
は従来の薄膜トランジスタの部分断面図である。 ｌ・・・絶縁基板、２・・ゲート１漸、３・・ゲート絶
縁層、４・・活性層、１１・・・エツチングストッパ層
、１２・・・オーミック層、１３・・ソース電極、１４
・・ドレイン電極。 葉 １ 凶
Claims (1)
- 【特許請求の範囲】 （ａ）絶縁基板上に高融点金属材料を被着してゲート電
極を形成しかつその上に絶縁層および活性層を順次堆積
させる工程と、 （ｂ）上記活性層上にエッチングストッパ層およびオー
ミック層を順次形成した後このオーミック層上にソース
電極およびドレイン電極を形成する工程と、 （ｃ）上記オーミックス層とエッチングストッパ層の不
要部分を除去した後熱処理を行って上記活性層、残存し
ているエッチングストッパ層およびオーミック層を相互
拡散させてエッチングストッパ層を消滅させる工程と、 よりなる薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5503786A JPS62213278A (ja) | 1986-03-14 | 1986-03-14 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5503786A JPS62213278A (ja) | 1986-03-14 | 1986-03-14 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62213278A true JPS62213278A (ja) | 1987-09-19 |
| JPH0528901B2 JPH0528901B2 (ja) | 1993-04-27 |
Family
ID=12987459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5503786A Granted JPS62213278A (ja) | 1986-03-14 | 1986-03-14 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62213278A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992006504A1 (en) * | 1990-10-05 | 1992-04-16 | General Electric Company | Thin film transistor having an improved gate structure and gate coverage by the gate dielectric |
| EP0542279A1 (en) * | 1991-11-15 | 1993-05-19 | Casio Computer Company Limited | Thin-film transistor with a protective layer and method of manufacturing the same |
| US5362660A (en) * | 1990-10-05 | 1994-11-08 | General Electric Company | Method of making a thin film transistor structure with improved source/drain contacts |
-
1986
- 1986-03-14 JP JP5503786A patent/JPS62213278A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992006504A1 (en) * | 1990-10-05 | 1992-04-16 | General Electric Company | Thin film transistor having an improved gate structure and gate coverage by the gate dielectric |
| US5362660A (en) * | 1990-10-05 | 1994-11-08 | General Electric Company | Method of making a thin film transistor structure with improved source/drain contacts |
| EP0542279A1 (en) * | 1991-11-15 | 1993-05-19 | Casio Computer Company Limited | Thin-film transistor with a protective layer and method of manufacturing the same |
| US5427962A (en) * | 1991-11-15 | 1995-06-27 | Casio Computer Co., Ltd. | Method of making a thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528901B2 (ja) | 1993-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007839B1 (ko) | 반도체장치 제조방법 | |
| JPS6151878A (ja) | 表示用パネルの製造方法 | |
| US5500380A (en) | Method for fabricating thin film transistor | |
| TWI242289B (en) | Fabrication method of thin film transistor | |
| JPS62131578A (ja) | 薄膜トランジスタの製造方法 | |
| US6639279B1 (en) | Semiconductor transistor having interface layer between semiconductor and insulating layers | |
| JPH06196702A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62213278A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JPS6014474A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07120806B2 (ja) | 薄膜電界効果トランジスターの製造方法 | |
| JPS5863165A (ja) | 多層電極構造を有した半導体装置 | |
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| JP2739582B2 (ja) | 電気光学装置の製造方法 | |
| JPS63272037A (ja) | 半導体基板の処理方法 | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JPH04120721A (ja) | 半導体装置およびその製造方法 | |
| JP2002324904A (ja) | 薄膜トランジスタ及びその形成方法 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JPS62299084A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260649A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0488643A (ja) | 多結晶シリコン半導体装置の製造方法 | |
| JPH05326557A (ja) | 薄膜の堆積方法及び薄膜トランジスタの製造方法 | |
| JPH04206837A (ja) | 半導体装置の製造方法 |