KR0141959B1 - 1/2 Vcc 전압 발생 회로 - Google Patents

1/2 Vcc 전압 발생 회로

Info

Publication number
KR0141959B1
KR0141959B1 KR1019890019059A KR890019059A KR0141959B1 KR 0141959 B1 KR0141959 B1 KR 0141959B1 KR 1019890019059 A KR1019890019059 A KR 1019890019059A KR 890019059 A KR890019059 A KR 890019059A KR 0141959 B1 KR0141959 B1 KR 0141959B1
Authority
KR
South Korea
Prior art keywords
pmos transistor
source
gate
transistor
vcc
Prior art date
Application number
KR1019890019059A
Other languages
English (en)
Other versions
KR910013660A (ko
Inventor
안승한
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019890019059A priority Critical patent/KR0141959B1/ko
Publication of KR910013660A publication Critical patent/KR910013660A/ko
Application granted granted Critical
Publication of KR0141959B1 publication Critical patent/KR0141959B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

내용없음

Description

1/2 Vcc 전압 발생 회로
제1도는 종래의 1/2 Vcc 전압 발생 회로도
제2도와 제3도는 본 발명에 따른 1/2 Vcc 전압 발생 회로도
제4도는 본 발명에 따른 각 부위 전압 상태도.
*도면의 주요부분에 대한 부호의 설명
M1-M5:모오스 트랜지스터
본 발명은 1/2 Vcc 전압 발생 회로에 관한 것으로, 특히 공정요소나 전기적 특성 변화에 관계없이 항상 일정한 1/2 Vcc 전압을 발생하도록 한 1/2 Vcc 전압 발생 회로에 관한 것이다.
종래의 1/2 Vcc 전압 발생 회로는 제1도에 도시된 바와같이, 3개의 피모오스 트랜지스터(M2,M3,M6)와 3개의 엔모오스 트랜지스터(M1,M5,M6)로 구성되고, 피모오스 트랜지스터(M2,M3,M6)의 게이트에는 0전위를, 엔모오스 트랜지스터(M1,M5)의 게이트에는 전원전압 Vcc=5V를 인가하여 모든 트랜지스터(M1-M6)가 항상 동작시킨 상태에서 1/2 Vcc 전압값을 갖는다.
이를 좀더 상세히 설명하면, 전원 (Vcc)이 엔모오스 트랜지스터(M1)의 게이트 및 드레인에 인가됨과 아울러 게이트가 접지된 피모오스 트랜지스터((M2)의 소오스에 인가되고, 그 엔모오스 트랜지스터(M1)의 소오스 및 피모오스 트랜지스터(M2)의 드레인은 엔모오스 트랜지스터(M4)의 게이트와 연결되고, 상기 전원(Vcc)이 게이트가 접지된 피모오스 트랜지스터(M3) 및 상기 엔모오스 트랜지스터(M4)를 통한후 게이트에 상기 전원(Vcc)을 인가받는 엔모오스 트랜지스터(M5)를 다시통해 게이트 및 드레인이 접지된 피모오스 트랜지스터(M6)의 소오스에 연결되며, 상기 엔모오스 트랜지스터(M4,M5)의 접속점(A)은 출력단과 연결되어 구성된다.
상기 구성에서 사용되는 트랜지스터의 전기적 특성을 고려하여 각각 사용되는 트랜지스터 크기(넓이 및 길이)를 조절하여 원하는 값을 갖도록 설계되었다.
여기서 직렬로 연결된 모오스 트랜지스터(M3-M6)를 통하여 흐르는 전류는 동일하다. 이때 각각의 트랜지스터를 통하여 전류가 흐를 때 전기적 특성 및 크기에 따라 전압이 강하한다.
피모오스 트랜지스터(M3)와 엔모오스 트랜지스터(M4)에 의한 전압 강하는 1/2 Vcc만큼 된다.
그런데, 상기와 같은 종래 회로는 공정변수 또는 트랜지스터의 전기적 특성 변동에 따라서 출력전압이 변화하므로 원하는 전압상태를 정확히 매번 다른 소자에서 얻기가 힘들게 되는 단점이 있었다.
본 발명은 이러한 종래의 단점을 해결하기 위하여, 공정에 의한 요소가 변화하더라도 항상 일정한 전압 1/2 Vcc을 발생할 수 있게 창안한 것으로, 이를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 따른 1/2 Vcc 전압 발생 회로도로서, 이에 도시한 바와같이 전원(Vcc)은 피모오스 트랜지스터(M3,M1)의 소오스에 인가되고, 그 피모오스 트랜지스터(M3)의 게이트는 자신의 드레인과 접속점(A)되어, 피모오스 트랜지스터(M1)의 게이트와 연결되는 동시에 소오스와 벌크가 접속된 피모오스 트랜지스터(M4)를 거쳐 피모오스 트랜지스터(M5)의 소오스와 벌크의 접속점과 피모오스 트랜지스터(M2)의 게이트에 동시 연결되고(B점), 상기 피모오스 트랜지스터(M1)의 드레인은 상기 피모오스 트랜지스터(M4)의 게이트와 접속되어 출력단(C점)이 되는 동시에 소오스와 벌크가 접속된 상기 피모오스 트랜지스터(M2)를 통해 접지되고, 피모오스 트랜지스터(M5)의 게이트와 소오스는 접지되어 구성된다.
여기서, 피모오스 트랜지스터(M3,M1)는 커런트 미러(Current Mirror)이고, 피모오스 트랜지스터(M1)와 피모오스 트랜지스터(M2), 피모오스 트랜지스터(M3)와 피모오스 트랜지스터(M5)는 동일한 크기의 소자로 구성되며, 또 사용한 트랜지스터의 문턱전압을 같게하기 위하여 소오스와 벌크(Source Bulk)를 접속하여 동일 전압을 만들어 백바이어스 효과를 없앤다.
즉, 피모오스 트랜지스터(M1)와 피모오스 트랜지스터(M2), 피모오스 트랜지스터(M3)와 피모오스 트랜지스터(M5)의 크기를 각각 같게하고, 피모오스 트랜지스터(M1,M2), 피모오스 트랜지스터(M3,M5)의 문턱전압이 같도록 배선한다.
피모오스 트랜지스터(M3)와 피모오스 트랜지스터(M5)의 크기와 문턱전압이 동일하므로 이 두 트랜지스터(M3)(M5)에 의한 전압강하가 같다.
그리고, 피모오스 트랜지스터(M1)와 피모오스 트랜지스터(M2)를 통하여 흐르는 전류의 양은 같고 또 사용되는 트랜지스터의 크기와 문턱전압이 같으므로 회로의 출력단자 C점의 전압은 1/2 Vcc(Vcc:공급전원)가 된다. 이때 각부의 신호는 제4도와 같다.
그리고 커런트 미러인 피모오스 트랜지스터(M1)와 피모오스 트랜지스터(M3)의 크기 배율에 따라서 전류량을 조절할 수 있다.
피모오스 트랜지스터(M1)를 크게하여 출력 구동력을 향상시킬 수 있고, 피모오스 트랜지스터(M4)를 작게하여 피모오스 트랜지스터(M3-M5)를 통하여 흐르는 전류량을 줄일 수 있다.
제3도는 본 발명의 또 다른 실시예로서 제2도의 피모오스 트랜지스터 대신 5개의 엔모오스 트랜지스터(M1-M5)를 사용하고 엔모오스 트랜지스터(M1-M5)는 모두 소오스와 벌크가 접속된 상태이다.
따라서 본 발명은 공정에 의한 요소가 변환하더라고 항상 일정한 전압 1/2Vcc를 얻을 수 있는 효과가 있다.

Claims (2)

  1. 전원(Vcc)이 피모스 트랜지스터(M1,M3)의 소오스에 인가되게 접속되어, 그 피모오스 트랜지스터(M3)의 게이트 및 드레인과 피모오스 트랜지스터(M1)의 게이트가 공통 접속되고, 상기 공통 접속점이 소오스와 벌크가 접속된 피모오스 트랜지스터(M4) 및 소오스와 벌크가 접속되고 게이트가 접지된 피모오스 트랜지스터(M5)를 통해 접지에 접속되며, 상기 피모스 트랜지스터(M1)의 드레인이 상기 피모오스 트랜지스터(M5)의 게이트에 접속됨과 아울러 소오스 및 벌크가 접속되고 게이트가 상기 피모오스 트랜지스터(M1)의 드레인측 접속점에 접속된 피모오스 트랜지스터(M2)를 통해 접지에 접속되어, 상기 피모오스 트랜지스터(M5)의 드레인측 접속점에서 1/2 Vcc 전압이 출력되게 구성된 것을 특징으로 하는 1/2 Vcc 전압 발생 회로.
  2. 전원(Vcc)이 소오스와 벌크가 접속된 엔모오스 트랜지스터(M3)의 드레인 및 게이트에 인가됨과 아울러 소오스와 벌크가 접속된 엔모오스 트랜지스터(M1)의 드레인에 인가되게 접속되고, 상기 엔모오스 트랜지스터(M3)의 소오스가 상기 엔모오스 트랜지스터(M3)의 게이트에 접속됨과 아울러 소오스와 벌크가 접속된 엔모오스 트랜지스터(M4)를 통한후 소오스와 벌크가 접지에 접속된 엔모스 트랜지스터(M5)의 드레인 및 게이트에 접속되고, 상기 엔모오스 트랜지스터(M1)의 소오스가 상기 엔모오스 트랜지스터(M4)의 게이트에 접속됨과 아울러 소오스 및 벌크가 접지에 접속되고 게이트가 상기 엔모오스 트랜지스터(M4)의 소오스측 접속점에 접속된 엔모오스 트랜지스터(M2)의 드레인에 접속되어, 그 접속점에서 1/2 Vcc 전압이 출력되게 구성된 것을 특징으로 하는 1/2 Vcc 전압 발생회로.
KR1019890019059A 1989-12-20 1989-12-20 1/2 Vcc 전압 발생 회로 KR0141959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019059A KR0141959B1 (ko) 1989-12-20 1989-12-20 1/2 Vcc 전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019059A KR0141959B1 (ko) 1989-12-20 1989-12-20 1/2 Vcc 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR910013660A KR910013660A (ko) 1991-08-08
KR0141959B1 true KR0141959B1 (ko) 1998-07-15

Family

ID=19293252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019059A KR0141959B1 (ko) 1989-12-20 1989-12-20 1/2 Vcc 전압 발생 회로

Country Status (1)

Country Link
KR (1) KR0141959B1 (ko)

Also Published As

Publication number Publication date
KR910013660A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
KR100232321B1 (ko) 기준 발생 회로 및 기준 전압 발생 회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
US6377113B1 (en) Reference current generating circuit
KR880001108A (ko) Cmos 입력회로
KR920000177A (ko) 반도체 집적회로장치
US5661428A (en) Frequency adjustable, zero temperature coefficient referencing ring oscillator circuit
WO1983000785A1 (en) A high speed cmos comparator circuit
KR930015369A (ko) 디지탈/아나로그 변환기용 전류 소자
KR950010335A (ko) 저동작전압에서 작동이 가능하고, 고출력 임피던스를 갖는 케스코드 회로
KR970008894A (ko) 입력버퍼회로
KR960039569A (ko) 승압 회로
KR940012851A (ko) 차동 전류원 회로
KR940005510B1 (ko) 기준전류 발생회로
KR0141959B1 (ko) 1/2 Vcc 전압 발생 회로
KR960009155A (ko) 반도체 소자의 전압 조정 회로
KR930020658A (ko) 기준전압 발생회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
US4404477A (en) Detection circuit and structure therefor
US6859092B2 (en) Method and low voltage CMOS circuit for generating voltage and current references
KR100462371B1 (ko) 밴드갭기준전압발생장치
KR900007190A (ko) Cmos 호환성 밴드갭 기준전압 제공회로 및 그 방법
KR970055396A (ko) 지연회로
KR970029748A (ko) 반도체 장치의 기준전압 발생회로
KR970012732A (ko) 반도체 소자의 지연회로
KR100283411B1 (ko) 음전압리셋회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee