KR0138998B1 - 직류 재생 회로 - Google Patents
직류 재생 회로Info
- Publication number
- KR0138998B1 KR0138998B1 KR1019890016789A KR890016789A KR0138998B1 KR 0138998 B1 KR0138998 B1 KR 0138998B1 KR 1019890016789 A KR1019890016789 A KR 1019890016789A KR 890016789 A KR890016789 A KR 890016789A KR 0138998 B1 KR0138998 B1 KR 0138998B1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- transistor
- video signal
- input video
- reference signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Dc Digital Transmission (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
내용 없음
Description
제1도 내지 제5도는 본 발명의 직류 재생 회로의 실시예를 도시한 도면인데,
제1도는 제1 실시예의 결선도.
제2도는 제2 실시예의 결선도.
제3a도 및 제3b도는 제2도의 동작을 설명하기 위한 파형도.
제4도는 제3 실시예의 결선도.
제5a도 내지 제5c도는 제4도의 동작을 설명하기 위한 파형도.
제6도는 종래 직류 재생 회로의 결선도.
제7도 및 제8도는 각각 영상 신호의 파형도.
* 도면의 주요부분에 대한 부호의 설명 *
A : 레벨 쉬프트 회로B1, B2, B3 : 제어회로
I : 입력단자29, 94 : 정전류원
65 : 발생기
본 발명은 영상 신호의 직류 재생 회로에 관한 것이다.
종래에, 텔레비전 수상기등에서는, 예를 들면 일본국 특허공개(소) 53-126817호 공보 (H04N 5/4)에 기재되어 있는 바와 같이, 제6도에 도시된 구조인 직류 재생 회로에 의해 텔레비젼 신호 및 3원색 신호등의 영상 신호의 직류 레벨을 쉬프트시켜 페데스탈(pedestal) 레벨을 일정하게 제어한다.
즉, 제7도에 도시된 입력 단자(1)의 영상 신호가 트랜지스터(2), 및 저항(3)을 통해 비교기(4)의 트랜지스터(5)의 베이스에 입력되고, 트랜지스터(5)와 함께 차동쌍을 구성하는 트랜지스터(6)의 베이스에 저항(7)에 설정된 전압의 페데스탈 레벨 설정용 기준 신호가 입력된다.
그리고, 트랜지스터(5, 6)의 공통 에미터로의 정전류원(8)이 비디오 신호의 클램프 펄스에 기초를 두고 페데스탈 기간마다 온(on)상태가 되고, 비교기(4)에 의해 영상 신호의 페데스탈 레벨과 기준 신호의 레벨이 비교되며, 양쪽 신호의 레벨 차에 따라서 트랜지스터(9)가 온 상태로 되고, 콘덴서(10)이 상기 양쪽 신호의 레벨차에 대응하는 전압이 충전된다.
그리고 콘덴서(10)의 충전 전압에 대응하여 트랜지스터(11)이 온 상태로 되어, 트랜지스터(11)의 콜렉터와 에미터 사이의 저항값에 따라 영상 신호의 직류 레벨이 쉬프트되어, 출력 단자(12)로 페데스탈 레벨을 일정하게 클램프하는 영상 신호가 출력된다.
그리고, 제6도의 참조번호(13)은 전원 단자이고, 참조 번호(14)는 바이어스용 저항이다.
그런데, 액정 표시를 행하는 액정 텔레비전 수상기의 경우, 액정 패널이 교류 구동되므로, 직류 재생 회로에 입력되는 영상 신호가 라인 마다, 또는 필드마다 반전한다.
이 때문에, 액정 텔레비전 수상기 등의 액정 패널의 구동 회로에 설치된 직류 재생 회로에서는, 예를 들면 제8도에 도시된 바와 같이 극성 반전하는 영상 신호에 기초를 두고 그 극성 반전에 동기하여 상기 기준 신호의 레벨을 전환시킬 필요가 있다.
제6도의 종래 직류 재생 회로의 경우, 페데스탈 레벨의 설정 변경, 영상 신호의 극성 전환 등에 기초를 두고 기준 신호의 레벨이 변하더라도, 트랜지스터(9)의 제어 기간이 페데스탈 기간에 제한되고, 콘덴서(10)의 충전 전압이 서서히 변하므로, 직류 레벨의 쉬프트양의 변화가 기준 신호의 레벨 변화에 신속히 추종하지 않고, 출력 단자(12) 영상 신호의 페데스탈 레벨의 인입이 지연되어 직류 재생을 안정하게 행할 수 없다는 문제점이 있다.
그리고, 영상 신호의 극성이 반전하는 경우, 극성 반전이 라인마다 또는 필드마다 짧은 주기로 발생하고, 더욱이, 극성 반전에 의해 기준 신호의 레벨이 비교적 크게 변하므로, 페데스탈 레벨의 안정된 조정을 행할 수 없게 되어, 액정 패널의 표시 구동 특성등이 열화된다.
본 발명의 목적은 기준 신호의 레벨 변화에 신속히 추종하여 입력 신호의 페데스탈 레벨을 기준 신호의 레벨로 인입하고, 안정된 직류 재생을 행하는 직류 재생 회로를 제공하기 위한 것이다.
본 발명의 목적을 달성하기 위해, 본 발명의 직류 재생 회로는 입력 영상 신호와 페데스탈 레벨 실정용 기준 신호를 페데스탈 기간마다 비교하고, 상기 입력 영상 신호의 페데스탈 레벨과 상기 기준 신호의 레벨의 차에 대응하여 상기 입력 영상 신호의 직류 레벨을 쉬프트시키는 직류 재생 회로에 있어서,
상기 기준 신호의 레벨 변화에 대응하는 직류를 상기 입력 영상 신호에 중첩시키고, 상기 입력 영상 신호의 직류 레벨을 상기 기준 신호의 레벨 변화에 추종하여 보정하는 직류 중첩 수단을 포함한다.
상술한 바와 같이 구성된 본 발명의 직류 재생 회로에서는 기준 신호의 레벨 변화가 발생하면, 변화량에 대응하는 직류가 입력 영상 신호에 중첩되므로, 기준 신호의 레벨 변화가 입력 영상 신호와 기준 신호의 페데스탈 기간마다의 레벨 비교에 기초를 두고 직류 레벨의 쉬프트량에 영향을 받지 않고, 기준 신호의 레벨 변화에 신속히 추종하여 입력 영상 신호의 페데스탈 레벨이 기준 신호의 레벨로 인입된다.
이하, 제1도 내지 제5도를 참조하여 본 발명의 실시예에 대하여 상세하게 설명하겠다.
(실시예 1)
제1 실시예에 대해서 제1도를 참조하여 설명한다.
제1도는 입력 비디오 신호에 극성 반전이 발생하지 않는 경우의 구성이 도시되어 있고, 예를 들면, 제7도의 입력 영상 신호가 입력 단자(15)를 통해서 레벨 쉬프트 회로(A)의 트랜지스터(16)의 베이스에 입력되면, 트랜지스터 (17, 18) 및 저항 (19, 20)의 커런트 미터회로, 버퍼 증폭기를 형성하는 트랜지스터(21)을 통해 입력 영상 신호가 비교기(22)의 한쪽 트랜지스터(23)에 입력된다.
한편, 저항(24)에서 설정된 기준 신호, 즉 페데스탈 레벨 설정용 기준 신호가 버퍼 증폭기를 형성하는 트랜지스터(25), 저항(26) 및 버퍼 증폭기를 형성하는 트랜지스터(27)을 통해 비교기(22)의 다른쪽 트랜지스터(28)의 베이스에 입력된다.
그리고, 양 트랜지스터(23과 28)의 공통 에미터 회로의 정전류원(29)가 입력 영상 신호의 클램프 펄스에 따라서 온 상태가 되고, 비교기(22)가 입력 영상 신호 페데스탈 기간마다 동작한다.
이때, 트랜지스터(23)의 베이스의 입력 영상 신호의 레벨이 트랜지스터(28)의 베이스의 기준 신호의 레벨보다 저하되면, 양쪽 신호의 레벨차에 대응하여 트랜지스터(30)의 베이스 전압이 저하되어 트랜지스터(31)의 베이스 전압이 상승한다.
또한, 트랜지스터(30)의 베이스 전압의 저하에 다라서 콘덴서(32)의 충전 전압이 상승하고, 트랜지스터(33)의 베이스 전압이 상승하여 상기 커런트 미러 회로의 전류가 감소하며, 트랜지스터(21)의 베이스 회로의 저항(34)의 전압 강하가 감소하고, 트랜지스터(21)의 에미터 전압이 상승하며, 출력 단자(35)로 출력되는 영상 신호의 직류 레벨이 상승한다.
한편, 트랜지스터(23)의 베이스의 입력 영상 신호의 레벨이 트랜지스터(28)의 베이스 기준 신호의 레벨보다 상승하면, 양쪽 신호의 차에 따라서 트랜지스터(30)의 베이스 전압이 상승하고, 트랜지스터(31)의 베이스 전압이 저하한다.
또한, 트랜지스터(31)의 베이스 전압의 저하에 따라서 트랜지스터(36, 37), 저항(38, 39)의 커런트 미러 회로의 전류가 감소하고, 저항(34)의 전압 강하가 커지며, 트랜지스터(21)의 에미터 전압이 저하되고, 출력단자(35)에 출력되는 영상 신호의 직류 레벨이 하강한다.
그리고, 페데스탈 기간마다의 비교기(22)의 동작에 따라서 트랜지스터(21)의 에미터 전압의 변화에 의해, 출력 단자(35)의 영상 신호는 입력 영상 신호의 페데스탈 레벨을 설정 기준 신호의 레벨로 쉬프트된 신호로 인입된다.
그리고, 기준 신호의 레벨 변화에 따라서 직류를 입력 영상 신호에 중첩시키므로, 트랜지스터(27)의 베이스가 직류 중첩 수단을 형성하는 제어회로(B1)의 트랜지스터 (40)의 콜렉터에 접속되고, 트랜지스터(16)의 콜렉터가 제어회로(B1)의 트랜지스터(41)의 콜렉터에 접속된다.
그리고, 저항(42)을 조정하여 기준 신호의 레벨을 저항(24)에서 설정된 레벨로부터 가변하면, 저항(42)를 조정함으로써 정전류원용 트랜지스터(43)으로 흐르는 전류가 변화한다.
또한 트랜지스터(43)의 전류 변화에 비례하여 커런트 미러 회로를 형성하는 트랜지스터(41, 44, 45)의 전류가 변한다.
또한, 트랜지스터(44)의 전류가 트랜지스터(46)으로 흐르고, 이 때, 트랜지스터(46)과 트랜지스터(40)의 커런트 미러 회로에 의해 트랜지스터(40)으로 흐르는 전류, 즉 트랜지스터(27)의 베이스로부터 인입되는 전류가 트랜지스터(43)의 전류 변화에 비례하여 변한다.
그리고, 트랜지스터(40)으로 흐르는 전류가 증가되면, 저항(26)의 전압 강하가 커져서 트랜지스터(27)의 베이스 전압이 낮아지고, 트랜지스터(28)의 베이스 기준 신호 레벨이 낮아진다.
한편, 트랜지스터(41)을 흐르는 전류가 트랜지스터 (17, 18)의 커런트 미러 회로를 통해 입력 영상 신호에 중첩된다.
그리고, 트랜지스터(40)을 흐르는 전류가 증가했을 때는, 트랜지스터(41)을 흐르는 전류도 증가하고, 이 때, 트랜지스터(41)에서 중첩되는 직류가 증가함에 따라서 저항(34)의 전압 강하가 커지며, 트랜지스터(21)의 베이스 전압이 내려가고, 트랜지스터(2)의 베이스의 입력 영상 신호 레벨이 저하된다.
또한, 저항(26, 34)의 저항값 또는 트랜지스터(41, 44)의 에미터의 저항(47, 48)의 저항값의 조정에 기초를 두고 저항(42)의 가변에 의한 저항(26, 34)의 전압 강하가 같아지도록 설정되어 있으므로, 기준 신호의 레벨과 입력 영상 신호의 직류 레벨이 동일한 양만큼 연동하여 변한다.
그리고, 제어 회로(B1)의 제어가 연속적으로 행해지므로, 기준 신호의 레벨 변화에 추종하여 입력 영상 신호의 직류 레벨이 변하고, 그 결과, 레벨 쉬프트 회로(A)의 페데스탈 기간마다의 레벨 쉬프트량은 기준 신호의 레벨 변화의 영향을 받지 않는다.
따라서, 출력 단자(35)의 영상 신호는 직류 레벨이 기준 신호의 레벨 변화에 신속히 추종하여 변할 뿐만 아니라, 비교기(22)의 페데스탈 기간마다의 비교에 기초를 두고, 페데스탈 레벨이 안정하게 기준 신호의 레벨로 인입된다.
그리고, 제1도의 참조 번호(49)는 전원 단자를 나타내고, 참조번호(50, 51)은 정전류원을 나타내며, 참조번호(52, ....., 61)은 바이어스용 저항을 나타낸다.
(실시예 2)
제2 실시예는 제2도 및 제3도를 참조하여 설명한다.
제2도는 입력 영상 신호의 극성이 반전할 때의 제1 구성이 도시되어 있고, 입력 단자(15)와 트랜지스터(16)의 베이스 사이에 입력 영상 신호의 극성을 라인마다 전환하는 극성 반전 회로(62)가 설치되어 있고, 반전 회로(62)의 스위치(63)이 전환됨에 따라, 트랜지스터(16)의 베이스의 입력 신호가 입력 단자(15)의 영상 신호와 인버터(64)의 극성 반전된 영상 신호로 교대로 전환되며, 트랜지스터(16)의 베이스 입력 영상 신호가, 예를 들면 제8도의 영상 신호와 같이 라인마다 극성 반전을 한다.
한편, 제1도의 제어 회로(B1) 대신에 설치된 제어 회로(B2)에서 펄스 발생기(65)에 의해 차동쌍 구성의 트랜지스터(66, 67)이 스위치(63)의 전환에 동기하여 교대로 온 상태가 된다.
또한, 트랜지스터(66, 67)의 공통 에미터로는 정전류원용인 트랜지스터(68)이 설치되어 있고, 저항(69)에 의해 트랜지스터(68), 및 저항(70)을 흐르는 전류량이 설정된다.
그리고, 트랜지스터(66)이 온 상태가 되면, 제1도의 트랜지스터(41, 44, 45)에 상당하는 트랜지스터(71, 72, 73)의 커런트 미러 회로의 전류가 증가하고, 이 때, 트랜지스터(71)의 전류에 기초를 두고 직류의 중첩에 의해 트랜지스터(21)의 에미터 전압이 저하되고, 입력 영상 신호의 직류 레벨이 저하된다.
또, 트랜지스터(72)를 흐르는 전류 증가에 의해, 제1도의 트랜지스터(40, 46)에 상당하는 트랜지스터(74, 75)의 커런트 미러 회로의 전류가 증가하고, 트랜지스터(27)의 베이스 전압이 저하하여 기준 신호의 레벨이 저하한다.
한편, 트랜지스터(67)이 온 상태가 되면, 트랜지스터(76, 77, 78)의 커런트 미러 회로의 전류가 증가하고, 이때 트랜지스터(78)을 흐르는 전류의 증가에 따라서 트랜지스터(79, 80)의 커런트 미러 회로의 전류가 증가하며, 트랜지스터(17, 18)의 커런트 미러 회로에서 트랜지스터(80)으로 전류가 인입되고, 트랜지스터(21)의 에미터 전압이 상승하여 입력 영상 신호의 직류 레벨이 상승한다.
또한, 트랜지스터(77)을 흐르는 전류의 증가에 따라서, 트랜지스터(27)의 베이스 전압이 상승하고, 트랜지스터(27) 의 에미터 전압이 상승하여 기준 신호의 레벨이 상승한다.
그리고, 제어 회로(B2)가 없을 때 트랜지스터(28)의 베이스 전압을 제3a도는 Vref라 하고, 트랜지스터(68)을 흐르는 전류, 및 저항(70)의 저항값을 Io, R이라 한다면 트랜지스터(66, 67)의 스위칭에 기초해서, 트랜지스터(28)의 베이스 전압이 제3a도에 도시된 바와 같이 입력 영상 신호의 극성에 동기하여 변한다.
또한, 기준 신호의 레벨 변화에 따라서 입력 영상 신호에 중첩되는 직류가 변화하고, 입력 영상 신호의 정·부의 페데스탈 레벨이 기준 신호의 레벨 변화량만큼 보정되므로, 트랜지스터(23)의 베이스 전압이, 예를 들면 제3b도에 도시된 바와 같이 변화한다.
그리고, 기준 신호의 레벨 변화에 기초를 두고, 입력 영상 신호의 페데스탈 레벨이 기준 신호의 레벨 변화에 상당하는 양만큼 직류의 중첩으로 보정되므로 제1도의 경우와 같이, 렙레 쉬프트 회로(A)의 레벨 쉬프트량은 설정 기준 신호의 레벨 변화에 영향을 받지 않는다.
따라서, 예를 들면, 라인마다 입력 영상 신호의 극성이 변하더라도, 출력 단자(35)의 영상 신호는 직류 레벨이 기준 신호의 레벨 변화에 신속히 추종하여 변하고, 페데스탈 레벨이 신속히 기준 신호의 레벨로 인입된다.
그리고, 저항(69)를 조정함으로써, 출력 단자(35)의 영상 신호의 페데스탈 레벨이 가변 조정되고, 이른바 브라이트 조정을 할 수 있게 된다.
또한, 제2도의 참조 번호(81 ....., 90)은 바이어스용 저항을 나타낸다.
(실시예 3)
제3 실시예는 제4도 및 제5도를 참조하여 설명한다.
제4도는 입력 영상 신호의 극성이 반전할 때의 제2구성 상태가 도시되어 있고, 제2도와 상이한 점은, 제어 회로(B2)대신에 설치된 제어 회로(B3)에 트랜지스터(66-68)과 동일하게 구성된 트랜지스터(91, 92, 93) 및 트랜지스터(68, 93)의 공통 에미터로의 정전류원(94), 트랜지스터(68, 93)의 베이스의 바이어스 전원(95), 트랜지스터(93)의 베이스 바이어스의 가변용 저항(96)이 설치되어 있고, 예를 들면, 전극 전압의 인가할때 광(光)이 투과하는 노멀리(normally) 블랙형, 전극 전압을 인가하지 않을 때에 광이 투과하는 노멀리 화이트형의 어느 액정 패널의 구동 회로에도 간단한 조정으로 전환하여 사용할 수 있도록 한 점이다.
그리고, 발생기(65)에 의해 트랜지스터(66, 67)과 트랜지스터(91, 92)가 입력 영상 신호의 극성 반전에 동기하여 연동 동작하고, 이 때, 정전류원(94)의 전류가 Io'로 설정될 뿐만 아니라, 트랜지스터(68, 93)의 베이스 전압이 같다고 한다면, 트랜지스터(66, 67) 및 트랜지스터(91, 92)의 스위칭에 관계없이 트랜지스터(68, 93)에는 각각의 전류가 흐른다.
또한, 트랜지스터(66, 92)가 온·오프 상태가 되면, 트랜지스터(67, 91)이 오프·온 상태가 되므로, 트랜지스터(68, 93)의 전류가 모두 Io'/2 이면 트랜지스터 (66, 67) 및 트랜지스터(91, 92)의 스위칭에 의하지 않고도, 트랜지스터(71-73)의 커런트 미러회로 및 트랜지스터 (76-78)의 커런트 미러 회로의 전류도가 된다.
이때, 제어 회로(B3)에 의한 기준 신호의 레벨 변화 및 입력 영상 신호의 직류 레벨의 변화는 발생하지 않는다.
다음에, 저항(96)을 설정함으로써, 트랜지스터(93)의 베이스 전압이 트랜지스터(68)의 베이스 전압보다 높게 설정되고, 예를 들면, 트랜지스터(68)에의 전류가 흐르고, 트랜지스터(93)에의 전류가 흐른다고 하면, 트랜지스터(66, 92)가 온 상태가 될 때에는 트랜지스터(71-73)의 커런트 미러 회로의 전류가로 되며, 트랜지스터(76-78)의 커런트 미러 회로의 전류가가 된다.
이 때문에, 트랜지스터(71)의의 전류가 트랜지스터(17, 18)의 커런트 미러 회로에 주입되고, 트랜지스터(27)의 베이스 전류가만큼 트랜지스터(75)에 인입되어, 이 때, 저항(26, 34)의 저항 값을 R'라고 하면, 기준 신호, 입력 영상 신호의 레벨도 더불어만큼 저하한다.
한편, 저항(96)을 설정함으로써, 트랜지스터(93)의 베이스 전압이 트랜지스터(68)의 베이스 전압보다 낮게 설정되면, 트랜지스터(66-92)가 온 상태가 될 때에, 입력 영상 신호, 기준 신호 레벨도 상승하고, 트랜지스터(67, 93)이 온 상태가 될 때에 기준 신호, 입력 영상 신호의 레벨도 저하된다. 즉, 저항(96)을 가변 설정함으로써, 트랜지스터(68, 93)의 베이스 전압의 대소 관계를 변화시킴 으로써, 입력 영상 신호의 극성에 대한 기준 신호, 입력 영상 신호의 레벨 변화의 방향을 간단하게 바꿀 수 있다.
그리고, 출력 단자(35)의 영상 신호의 전압을 액정 패널의 전극 전압으로 하는 경우, 노멀리 화이트형일 때는 입력 영상 신호의 파형이 제5a도에 도시된 바와 같이 되고, 노멀리 블랙형일 때는 입력 영상 신호의 파형이 제5b도에 도시된 바와 같이 되며, 액정 패널의 종류(형)에 대응하여 입력 영상 신호의 극성 반전이 반대로 된다.
그래서, 액정 패널의 종류에 따라 저항(96)을 조정하고, 노 멀리 화이트형일 때는 트랜지스터(93)의 베이스 전압을 트랜지스터(68)의 베이스 전압보다 높이고, 노멀리 블랙형일 때는 트랜지스터(93)의 베이스 전압을 트랜지스터(68)의 베이스 전압보다 높인다.
이때, 트랜지스터(21)의 에미터 전압, 즉 제1도의 트랜지스터(23)의 베이스의 입력 영상 신호의 파형이 제5a도 및 제5b도에 각각 도시된 바와 같이, 액정 패널의 종류에 따라서 적절한 직류를 중첩한 파형이 된다.
그리고, 트랜지스터(68, 93)의 베이스 전압을 동등하게 했을 때의 트랜지스터(23)의 베이스의 입력 영상 신호의 파형은, 예를 들면 제5c도에 도시된 바와 같이 된다.
또한, 제4도에서, 참조번호(97, 98)은 트랜지스터(68, 93)의 베이스 입력의 저항을 나타낸다.
그리고, 제4도의 경우도, 기준 신호의 레벨 변화에 따라, 입력 영상 신호의 페데스탈 레벨이 기준 신호의 레벨 변화에 상당하는 양만큼 직류의 중첩으로 보정되므로, 제2도의 경우와 동일한 효과를 얻을 수 있고, 더욱이 저항(96)을 조정함에 따라, 예를 들면, 액정 패널의 종류에 대응하여 기준 신호, 입력 영상 신호의 변화 특성을 전환할 수 있고, 노멀리 화이트형, 노멀리 블랙형의 어느 액정 패널의 구동 회로에도 사용할 수 있다.
또한, 트랜지스터(68, 93)의 베이스 전압의 관계가 변하지 않는 범위에서 저항(96)을 조정함으로써, 브라이트 레벨을 조정할 수도 있다.
상술한 바와 같이 구성되어 있는 본 발명의 효과에 대하여 상세하게 후술하겠다.
기준 신호의 레벨 번호에 대응하여 직류를 입력 영상 신호에 중첩시키고, 입력 영상 신호의 직류 레벨을 기준 신호의 레벨 변화에 추종하여 보정함으로써, 페데스탈 기간마다의 입력 영상 신호와 기준 신호 비교에 따른 입력 영상 신호의 직류 레벨의 쉬프트량이 기준 신호의 레벨 변화에 의해서는 변하지 않고, 기준 신호의 레벨 변화에 신속히 추종하여 입력 영상 신호의 페데스탈 레벨을 기준 신호의 레벨로 인입시킬 수 있으며, 예를 들면, 입력 영상 신호의 극성이 주기적으로 변하는 액정 텔레비전 수상기등의 액정 패널의 구동회로에 적용함으로써, 안정된 직류를 재생 할 수 있다.
Claims (1)
- 입력 영상 신호와 페데스탈 레벨 설정용 기준 신호를 페데스탈 기간마다 비교하고, 상기 입력 영상 신호의 페데스탈 레벨과 상기 기준 신호의 레벨의 차에 대응하여 상기 입력 영상 신호의 직류 레벨을 쉬프트시키는 직류 재생 회로에 있어서,상기 기준 신호의 레벨 변화에 대응하는 직류를 상기 입력 영상 신호에 중첩시키고, 상기 입력 영상 신호의 직류 레벨을 상기 기준 신호의 레벨 변화에 추종하여 보정하는 직류 중첩 수단을 포함하는 것을 특징으로 하는 직류 재생 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP88-293120 | 1988-11-19 | ||
JP63293120A JP2532932B2 (ja) | 1988-11-19 | 1988-11-19 | 直流再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900008840A KR900008840A (ko) | 1990-06-04 |
KR0138998B1 true KR0138998B1 (ko) | 1998-05-15 |
Family
ID=17790689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890016789A KR0138998B1 (ko) | 1988-11-19 | 1989-11-18 | 직류 재생 회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4998170A (ko) |
EP (1) | EP0370406B1 (ko) |
JP (1) | JP2532932B2 (ko) |
KR (1) | KR0138998B1 (ko) |
CA (1) | CA2003291C (ko) |
DE (1) | DE68921427T2 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3278855B2 (ja) * | 1991-02-14 | 2002-04-30 | ソニー株式会社 | ビデオ信号処理回路 |
US5426389A (en) * | 1993-01-21 | 1995-06-20 | Gennum Corporation | System for DC restoration of serially transmitted binary signals |
DE4426233A1 (de) * | 1994-07-23 | 1996-01-25 | Braun Ag | Getränkekanne mit Haltering |
GB9417418D0 (en) * | 1994-08-30 | 1994-10-19 | Plessey Semiconductors Ltd | Semiconductor circuit arrangement |
US7329181B2 (en) * | 2002-11-20 | 2008-02-12 | Aruze Corporation | Gaming machine with multilayered liquid crystal display for displaying images based on a priority order |
US7456885B2 (en) * | 2003-08-22 | 2008-11-25 | Micron Technology, Inc. | Per column one-bit ADC for image sensors |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53126817A (en) * | 1977-04-12 | 1978-11-06 | Mitsubishi Electric Corp | Level controller of video signal |
JPS5533365A (en) * | 1978-08-30 | 1980-03-08 | Sony Corp | Direct current regeneration circuit |
US4257065A (en) * | 1979-12-17 | 1981-03-17 | Pay Television Corporation | Video clamp and inverter circuit |
US4293874A (en) * | 1980-02-04 | 1981-10-06 | Zenith Radio Corporation | DC Restoration circuit for television receiver |
JPS59149467A (ja) * | 1983-02-16 | 1984-08-27 | Sony Corp | 映像信号の白黒レベルの反転回路 |
JPS6043972A (ja) * | 1983-08-22 | 1985-03-08 | Sony Corp | 映像の黒レベル再生回路 |
US4549214A (en) * | 1983-11-07 | 1985-10-22 | Rca Corporation | Video signal DC restoration circuit |
JPS60124184A (ja) * | 1983-12-09 | 1985-07-03 | Hitachi Ltd | 表示駆動回路 |
-
1988
- 1988-11-19 JP JP63293120A patent/JP2532932B2/ja not_active Expired - Fee Related
-
1989
- 1989-11-15 US US07/436,590 patent/US4998170A/en not_active Expired - Lifetime
- 1989-11-17 DE DE68921427T patent/DE68921427T2/de not_active Expired - Fee Related
- 1989-11-17 CA CA002003291A patent/CA2003291C/en not_active Expired - Lifetime
- 1989-11-17 EP EP89121314A patent/EP0370406B1/en not_active Expired - Lifetime
- 1989-11-18 KR KR1019890016789A patent/KR0138998B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0370406A3 (en) | 1991-07-17 |
EP0370406B1 (en) | 1995-03-01 |
JP2532932B2 (ja) | 1996-09-11 |
EP0370406A2 (en) | 1990-05-30 |
CA2003291C (en) | 1993-07-20 |
CA2003291A1 (en) | 1990-05-19 |
US4998170A (en) | 1991-03-05 |
JPH02140061A (ja) | 1990-05-29 |
DE68921427T2 (de) | 1995-11-09 |
DE68921427D1 (de) | 1995-04-06 |
KR900008840A (ko) | 1990-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4734692A (en) | Driver circuit for liquid crystal display | |
EP0470579B1 (en) | Video signal process circuit | |
KR0138998B1 (ko) | 직류 재생 회로 | |
JP3203012B2 (ja) | 映像信号処理回路 | |
EP0074081B1 (en) | Signal processing unit | |
US5140421A (en) | Video signal processing pulse producing circuit | |
JP3118243B2 (ja) | Lcd駆動回路 | |
JP2930799B2 (ja) | 映像出力回路 | |
JP3179978B2 (ja) | 出力信号電圧制御回路 | |
CA1283478C (en) | Vertical deflection current generator | |
JPS5834492A (ja) | 液晶表示素子の駆動回路 | |
JP3342159B2 (ja) | 映像信号処理装置及び表示装置 | |
JP3338292B2 (ja) | 電位クランプ回路 | |
JP2581137B2 (ja) | カラー液晶テレビジョン駆動回路 | |
JPH0452683A (ja) | 液晶表示パネルの駆動装置 | |
KR100357212B1 (ko) | 액정표시 소자의 게이트 구동제어회로 | |
JPH0120836B2 (ko) | ||
KR870003025Y1 (ko) | 칼라영상 제어회로 | |
JPH1138942A (ja) | 液晶駆動回路 | |
JP2540849B2 (ja) | 映像信号処理回路 | |
JP2000029435A (ja) | 表示装置の駆動回路 | |
JP2516105B2 (ja) | 黒レベル補正回路 | |
JPH0561430A (ja) | 液晶駆動回路 | |
JPS62196920A (ja) | 同期分離回路 | |
JPH05165007A (ja) | 投写型カラー液晶ディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060210 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |