KR0134814B1 - 위상 보상 방법 및 장치 - Google Patents

위상 보상 방법 및 장치

Info

Publication number
KR0134814B1
KR0134814B1 KR1019930703500A KR930703500A KR0134814B1 KR 0134814 B1 KR0134814 B1 KR 0134814B1 KR 1019930703500 A KR1019930703500 A KR 1019930703500A KR 930703500 A KR930703500 A KR 930703500A KR 0134814 B1 KR0134814 B1 KR 0134814B1
Authority
KR
South Korea
Prior art keywords
value
signal
phase
positive
negative
Prior art date
Application number
KR1019930703500A
Other languages
English (en)
Inventor
피. 라로사 크리스토퍼
제이. 카니 마이클
Original Assignee
안토니 제이. 살리 2세
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안토니 제이. 살리 2세, 모토로라 인코포레이티드 filed Critical 안토니 제이. 살리 2세
Application granted granted Critical
Publication of KR0134814B1 publication Critical patent/KR0134814B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/02—Details
    • H03D1/04—Modifications of demodulators to reduce interference by undesired signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Amplifiers (AREA)

Abstract

내용없음

Description

위상 보상 방법 및 장치
제1도는 본 발명에 따른 무선 전화 시스템의 블록도.
제2도는 본 발명에 따른 위상 복조기의 블록도.
제3도는 본 발명에 따른 위상 보상회로의 블록도.
제4도는 본 발명에 따른 위상 보상회로의 다른 실시예를 나타낸 도면.
제5도는 본 발명을 채택한 시스템의 성능을 도시한 그래프도.
제6도는 비-이상적인 전압 리미터의 수신된 신호와 출력의 그래프도.
발명의 분야
본 발명은 일반적으로 무선 수신기에 관한 것으로 더욱 상세하게는 비-이상적 전압 리미터(non-ideal voltage limiter)를 사용한 복조기에서의 위상 보상에 관한 것이다.
발명의 배경
디지털 또는 아날로그 위상 변조 방식을 이용한 종래 무선 시스템에서, 수신된 신호 위상은 부호 변환점(zero-crossing) 정보를 사용하여 추출될 수 있다. 구체적으로 살펴보면, 중간 주파수(IF)로 수신된 신호는 전압 리미터에 입력으로 인가된다. 다음에, 시스템은 전압 리미터의 출력을 디지털로 인코드된 위상 정보로 변환된다. 제한된 수신 신호를 계수화하는 한가지 방법은 부호 변환점 레벨에서 신호를 샘플링하는 것이다.
통상적으로, 시스템 양(positive) 또는 음(negative)의 부호 변환점 레벨에서 전압 제한된 수신 신호를 샘플링한다. 제6도는 수신된 신호(701)와 전압 제한된 신호(705)를 도시한다. 전압 리미터는 내부 전압 임계치 Vt(703)를 갖는다. 전압 리미터의 출력신호는 다음 입-출력 특성으로 명시된다.
Vin＞Vt이면 Vout＝VhVin＜Vt이면 Vout＝VL으로 여기서 Vh와 VL은 각각 고 및 저논리 레벨이다.
이상적인 리미터는 Vt가 영과 같다. 그러나, 이상적인 전압 리미터는 오차와 온도 변화의 어려움으로 인하여 큰 볼륨으로 제작하기가 어렵다. 전압 임계치(Vt)가 0과 같지 않을 때, 양 및 음의 부호 변환점이 정확히 위상밖의 180°가 되지 않으므로 리미터 출력 신호는 비대칭이 된다. 비대칭은 음의 부호 변환점에서의 위상과 비교하여 양의 부호 변환점에서의 위상의 모순을 유발한다. 제6도에 도시된 바와 같이, 시간 T1(707)은 시간 T2(709)보다 적다. 수신된 신호의 위상을 샘플링하기 위해 양 및 음의 부호 변환점을 사용하는 시스템에 있어서, 시간 차는 왜곡된 위상 정보가 된다. 대부분의 종래 시스템은 전압 제한된 신호의 양의 부호 변환점에서만 오직 샘플링 하므로써 이러한 문제를 해결한다. 그러나, 양 및 음 양쪽 모두의 부호 변환점에서 샘플링할 수 있는 것이 위상 복조 시스템에서의 바람직한 특징이 되며, 이를 통하여, 시스템의 위상 양자화 부분은 위상 정보를 추출하는데 통상적으로 필요한 주파수의 1/2에서 동작할 수 있게 된다.
양 및 음의 부호 변환점에서 위상의 불일치(discrepancy)의 양을 측정하기 위해, 수신된 중간 주파수 신호는 다음으로 나타낼 수 있다.
S(t)＝A(t) sin[2πfi t＋θ(t)],
여기서, θ(t)는 복원될 위상 변조이다. IF 부호 변환점에서 S(t)는 0이 되며, 위상 신호 θ(t)는 다음과 같이 나타낼 수 있다.
양의 부호 변환점에서, θ＋(t)＝[－2πfi tk＋a sin(Vt/A(t))] mod 2π
음의 부호 변환점에서, θ－(t)＝[－2πfi tk＋π－a sin(Vt/A(t))] mod 2π
위상 변조가 일정할 때, θ＋(t)와 θ－(t)는 정확히 π라디안 만큼 달라야 한다. 그러나, 영이 아닌 리미터 임계치(Vt)는 다음과 같은 평균 위상에러 값이 야기된다.
ε＝E{θ＋(t)－θ－(t)＋π}＝2a sin[Vt/A(t)]
비대칭 제한의 단점을 보상하기 위해, 이러한 위상 에러값은 제거되어야 한다.
양 및 음 양쪽 모두의 부호 변환점에서 샘플링하는 위상 복조기 시스템의 실현은 중간 및 기준 발진기 주파수가 1/2 만큼 감소되도록 한다. 이러한 것은 전류 소모의 감소 결과가 되며, 결국 휴대용 기기에서의 배터리 수명을 연장시키게 된다. 따라서, 전압 리미터 비대칭을 디지털적으로 보상하는 방법을 개발하는 것은 큰 이점이 된다.
발명의 요약
본 발명은 수신된 신호의 위상 왜곡을 보상하는 방법을 포함하며, 양 및 음 양쪽 모두의 부호 변환점에서 위상 샘플링이 되도록 한다. 왜곡은 전압 리미터의 비대칭 특성으로 인하여 발생한다. 첫째로, 수신된 신호의 위상은 양 및 음의 부호 변환점에서 샘플링되어, 수신된 신호에 대해 해당하는 양의 변환점 및 음의 변환점 위상 값을 형성한다. 둘째로, 음의 변환점과 양의 변환점 위상 값이 결합하여 제1의 차이 신호를 형성한다. 셋째로, 추정된 에러 신호는 제1의 차이 신호를 사용하여 형성된다. 넷째로, 추정된 에러 신호는 양 또는 음의 부호 변환점 위상신호와 결합하여 실제로 비대칭 왜곡(asymmetrical distortion)을 제거한다.
발명의 상세한 설명
본 적절한 실시예는 비-이상적 전압 리미터(non-ideal voltage limiter)에 의해 야기된 비대칭을 정정하는 위상 보상회로(phase compensation circuit)를 포함한다. 이러한 위상 보상회로는 위상 복조 시스템이 수신된 데이터 신호의 양과 음 양쪽 모두의 부호 변환점에서 위상을 샘플링하도록 하여 2의 계수만큼 기준 발진기의 요구 주파수를 감소시킨다. 그 결과는 무선 수신기의 전력 소비를 상당히 감소시키게 된다.
제1도는 본 발명이 적용된 무선전화 시스템의 블록도이다. 무선전화 시스템에서, 고정측 송수신기(103)는 그에 의해 커버(cover)되는 고정된 지리적 영역내에 포함된 이동 및 휴대용 무선전화기로 그리고 무선전화기로부터 무선 주파수(RF) 신호를 송수신 한다. 무선전화기(101)는 고정측 송수신기(103)에 의해 커버되는 그러한 하나의 무선전화기이다.
고정측 송수신기(103)로부터 신호를 수신하는 동안에, 무선전화기(101)는 안테나(105)를 사용하여 RF 신호를 결합하고 그 RF 신호를 전기적 RF 신호로 변환한다. 무선 수신기(111)는 무선전화기(101)에서의 사용을 위해 전기적 RF 신호를 수신한다. 수신기(111)는 중간 주파수(IF) 신호(115)를 발생한다. 이러한 신호는 위상 복조기(119)에 입력된다. 위상 복조기(119)는 프로세서(121)에 의해 사용되도록 심볼 신호(123)를 출력한다. 프로세서(121)는 심볼 신호(123)를 유저 인터페이스(125)용 음성 또는 데이터로 포맷한다. 유저 인터페이스(125)는 마이크로폰, 스피커 및 키패드를 포함한다.
휴대용 무선전화기(101)로부터 고정측 송수신기(103)까지 RF 신호의 송신시에, 프로세서(121)는 유저 인터페이스로부터 음성 및/또는 데이터 신호를 포맷한다. 포맷된 신호는 송신기(109)로 입력된다. 송신기(109)는 데이터를 전기적 RF 신호로 변환한다. 안테나(105)는 전기적 RF 신호를 수신하여 이러한 신호를 RF 신호로 출력한다. 고정측 송수신기(103)는 RF 신호를 수신한다.
제2도는 제1도에 도시된 위상 복조기(119)의 블록도이다. 위상 복조기/*(119)는 리미터(301), 직접 위상디지타이저(303), 위상 보상회로(304), 위상 처리회로(305) 및 심볼 슬라이서(symbol slicer, 319)를 포함한다. 리미터(301)는 IF 신호(115)를 수신하여 IF 신호(115)의 전압을 논리 레벨 0 및 논리 레벨 1에 해당하는 두 개의 전압 레벨로 제한한다. 리미터(301)는 제한된 수신 신호(309)를 출력한다. 직접 위상 디지타이저(303)는 수신된 파형의 위상을 N-비트 디지털화된 위상신호 307(θ(t)＋φ)로 양자화하도록 제한된 수신 신호(309)의 음 및 양 양쪽 모두의 부호 변환점을 사용한다. 디지털화된 위상 신호(307)는 위상 보상회로(304)에 입력으로서 인가된다. 위상 보상회로(304)는 보상된 위상신호[θc(t)＋φc](311)를 발생하기 위해 리미터(301)에 의해 야기된 비대칭을 디지털적으로 보상한다. 위상 처리 유닛(305)은 보상된 위상신호(311)를 수신한다. 위상 처리 유닛(305)은 일정한 위상 오프셋(φc)을 제거한다. 위상 처리 유닛(305)은 응집서의 위상 프로세서(coherent phase processor) 또는 차동적인 응집성의 위상 프로세서를 포함한다. 본 적절한 실시예는 일정한 위상 오프셋(φc)을 제거하기 위해 차동적인 응집성의 위상 프로세서를 채용한다. 그 결과적인 디지털 위상 신호(θ'(t))(313)는 심볼 슬라이서(319)로 입력된다. 심볼 슬라이서(319)는 검출된 위상신호(313)에 해당하는 심볼 결정(123)을 출력한다.
제3도는 제2도에 도시된 위상 보상회로(304)의 상세한 블록도이다. 상기 위상보상 회로는 위상 에러 ε(t)를 추정하여 이 값을 음의 부호 변환점 위상값에 가산한다. 추정된 에러를 양의 부호 변환점 위상값에 가산하는 동일하게 충족되는 시스템이 그 실행에 영향을 주지 않고서 실현될 수도 있다. 이러한 대안적인 실시예는 공개된 발명의 범주내에 포함되게 된다.
직접 위상 디지타이저(303)의 출력은 두 개의 N-비트 신호를 포함한다. 제1출력 신호(θ＋(t))(401)는 수신된 신호의 양의 부호 변환점에서 샘플된 위상 값을 포함한다. 제2출력신호(θ－(t))(407)는 수신된 신호의 음의 부호 변환점으로부터 해당하는 위상 값을 포함한다. 먼저, 결합기(421)는 π 라디안 만큼 θ－(t)(407)를 시프트하여 위상-시프트된 신호(θ－(t)＋π)(403)를 발생한다. 양과 음의 부호 변환점 정보가 180도 만큼 위상이 다르기 때문에 요구되는 이러한 위상 시프팅은 (θ＋(t))(401)와 동일한 사분원으로 θ－(t)(407)를 가져온다. 다음에, 결합기(436)는 θ＋(t)로부터 위상 시프트된 신호(θ－(t)＋π)(403)를 감산하여 위상차 신호(409)를 형성한다. 부호 추출유닛(425)은 차이 신호(409)의 부호를 결정한다. 부호 신호(411)는 업/다운 카운터(427)로 입력된다. 바람직한 실시예에서 초기에 업/다운 카운터(427)는 영의 값으로 사전 설정된다. 만약 위상신호 θ＋(t)(401)가 위상 시프트된 신호(θ－(t)＋π)(403)보다 더 크다면, 부호 신호(411)는 카운터(427)를 증가하도록 한다. 반면에, 위상 신호θ＋(t)(401)가 위상 시프트된 신호(θ－(t)＋π)(403) 보다 작다면, 부호 신호(411)는 카운터(427)를 감소하도록 한다.
업/다운 카운터(427)의 출력신호(413)는 카운터(427)의 현재값과 같다. 비교기(429)는 업/다운 카운터 출력신호(413)를 양의 임계치(434) 및 음의 임계치(433)와 비교한다. 비교기(427)의 임계치 조정은 보상회로의 효과적인 대역폭을 변경시킨다. 임계치(433, 434)의 크기 증가는 보상회로의 대역폭을 감소시킨다. 그 결과, 회로는 순간적인 위상 에러에 대해 더욱 느리게 응답하게 된다. 반대로, 보다 작은 임계치는 보상회로 대역폭의 증가에 해당된다.
만약 카운터 출력신호(413)의 값이 양의 임계치(434) 보다 더 크다면, 비교기 출력 신호(415)는 N-비트 업/다운 카운터(431)를 증가하도록 한다. 반면에, 카운터 출력 신호(413)의 값이 음의 임계치(433) 보다 작다면, 비교기 출력 신호(415)는 N-비트 업/다운 카운터(431)를 감소하도록 한다. 바람직한 실시예에서, 업/다운 카운터(431)의 초기값은 영이다. N-비트 업/다운 카운터 출력신호(417)는 업/다운 카운터(431)의 현재값과 동일한 추정된 에러 신호가 된다. 추정된 에러신호(417)는 θ－(t)(417)와 결합하여 정정된 위상값 신호(405)가 된다. 정정된 위상 시프트된 신호(403)와 θ＋(t)(401)는 2 대 1 멀티플렉서(423)에서 결합된다. 직접 위상 디지타이저(303)로부터의 양의 부호 변환점 지시기(435)는 위상 신호 θ＋(t)(401)를 선택하는데 이용되며, 음의 부호 변환점 지시기는 정정된 위상 시프트된 신호(403)를 선택하는데 이용된다. 이러한 것은 디지털적으로 보상된 위상신호(311)가 된다. 이와 같이, 상기 처리회로(304)는 전압 리미터(301)의 비대칭 특성에 의해 야기된 위상 에러 ε(t)를 제거한다.
제4도는 위상 보상회로(304)의 다른 실시예이다. 이러한 기술은 에러 신호 ε(t)를 삭제시키며, 제3도에 도시된 방법보다 그 실현에 있어서 더욱 간단하다. 이러한 회로는 리미터의 비대칭 특성을 보상하기 위해 두개 신호(502, 503)의 모듈로－2π 평균(module－2π average)을 발생한다. 먼저, 결합기(504)는 θ－(t)(501)를 π 라디안 만큼 시프트하여 위상 시프트된 (θ－(t)＋π)(502)를 발생한다. 양과 음의 부호 변환점 위상값이 180도 만큼 다르기 때문에 상기의 위상-시프트된 동작이 요구된다. 위상 보상회로(304)는 결합기(505)에서 θ＋(t)(503)으로부터 신호(502)를 감산한다. 다음에, 그 결과적 신호(507)가 분할기(509)에서 2로 나누어진다. 마지막, 신호(502)가 그 결과적 신호(511)에 가산되어 디지털적으로 보상된 위상 신호(311)를 발생한다.
비트 에러율(BER) 시뮬레이션은 제3도와 제4도에 도시되고 여기 논의된 두 개의 제안된 리미터 보상 기술의 성능을 평가하도록 하였다. 시스템은 480khz의 중간 주파수에서 384kbps π/4 QPSK 변조를 이용한다. 제5도에 나타난 결과는 4개의 다른 검출기 구조용의 리미터 대칭의 함수로서 1% BER에서 요구된 Eb/No를 구성한다. 먼저, 커브(601)는 오직 양의 부호 변환점을 사용하는 검출기에 해당한다. 제2커브(603)는 여기서 논의된 리미터 보상없이 양쪽 모두의 부호 변환점을 사용하는 검출기에 해당한다. 제3커브(602)는 제3도에 도시된 적응 리미터 보상 루프를 갖는 양쪽 모두의 부호 변환점을 사용하는 검출기에 해당한다. 제4커브(605)는 제4도에 도시된 위상 평균 회로로 양쪽 모두의 부호 변환점을 사용한 검출기에 해당한다. 제5도의 결과에 대해, 리미터 출력 듀티 계수는 리미터 비대칭을 규정한다. 50% 듀티 계수는 이상적인 전압 리미터에 해당한다.
시뮬레이션 결과가 보여주듯이, 50% 듀티 계수를 갖는 검출기는 양쪽 모두의 부호 변환점이 사용될 때 개선된 시간 해상력(time resolution)을 제공한다. 양쪽 모두의 부호 변환점을 사용한 검출기는 단일의 부호 변환점 검출기보다 1.25dB의 BER 향상을 나타내었다. 그러나, 보상을 하지 않고서, 양쪽 모두의 부호 변환점을 사용하는 검출기의 실행은 리미터 비대칭의 증가로 아주 빨리 저하된다. 리미터 보상 기술은 이러한 문제를 해결하는데 아주 효과적이다. 제5도는 1% BER에서의 위상 평균회로보다 약 0.25dB 낮게 실행하는 적응 리미터 보상 루프를 도시한다. 그러나, 위상 평균화 방법의 실행에 대한 개선은 평균화 회로의 정밀도를 증가시키므로써 실현된다.
이와 같이 개선된 정밀도로, 위상 평균화 방법의 성능은 제5도의 커브(602)로 도시된 적응 루프의 것과 거의 일치한다.

Claims (10)

  1. 양 및 음의 부호 변환점(positive and negative zero-crossing)과 위상을 가지는 수신된 신호의 위상보상(phase compensation) 방법으로서, 전압 리미터에 입력된 상기 수신신호가 수신된 신호의 양 및 음의 부호 변환점의 비대칭 왜곡을 일으키게 되는, 상기 수신된 신호의 위상 보상 방법에 있어서 : 양 및 음의 부호 변환점에서 수신된 신호의 위상을 샘플링하여, 해당하는 양의 변환점과 음의 변환점 위상값을 형성하는 단계; 상기 음의 변환점 위상값과 상기 양의 변환점 위상값을 결합하여, 양의 부호와 음의 부호로 이루어지는 그룹으로부터 선택된 크기 및 부호를 갖는 제1의 차이 신호(a first difference signal)를 형성하는 단계; 상기 제1의 차이 신호의부호에 응답하여 추정된 에러 신호를 형성하는 단계; 및 상기 음의 부호 변환점과 상기 양의 부호 변환점으로 이루어진 그룹으로부터 선택된 상기 샘플된 위상을 상기 추정된 에러 신호와 결합하여, 상기 비대칭 왜곡을 실질적으로 제거하는 단계를 구비하는 수신된 신호의 위상 보상 방법.
  2. 제1항에 있어서, 추정된 에러 신호를 형성하는 상기 단계는 : 상기 제1의 차이 신호의 양(positive)의 부호에 응답하여 제1카운터의 제1값을 증가시키는 단계; 상기 제1값을 제1의 양의 임계값에 비교하는 단계; 및 상기 비교 단계에 응답하여, 추정된 에러 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 위상 보상 방법.
  3. 제1항에 있어서, 추정된 에러 신호를 형성하는 상기 단계는 : 제1의 차이 신호의 음(negative)의 부호에 응답하여, 제1카운터의 제1값을 감소시키는 단계; 상기 제1값을 제1의 음의 임계값에 비교하는 단계; 및 상기 비교 단계에 응답하여, 추정된 에러신호를 발생하는 단계를 구비하는 것을 특징으로 하는 위상 보상 방법.
  4. 제2항에 있어서, 추정된 에러 신호를 발생하는 상기 단계는 상기 제1의 양의 임계값을 초과하는 상기 제1값에 응답하여 제2카운터의 제2값을 증가시키는 단계를 구비하여, 상기 제2카운터의 출력신호는 상기 추정된 에러 신호가 되는 것을 특징으로 하는 위상 보상 방법.
  5. 제3항에 있어서, 추정된 에러 신호를 발생하는 상기 단계는 상기 제1의 음의 임계값을 초과하는 상기 제1값에 응답하여 제2카운터의 제2값을 감소시키는 단계를 구비하며, 상기 제2카운터의 출력신호는 상기 추정된 에러 신호가 되는 것을 특징으로 하는 위상 보상 방법.
  6. 제1항에 있어서, 추정된 에러 신호를 형성하는 상기 단계는 : 상기 제1차이 신호의 양의 부호에 응답하여 제1카운터의 제1값을 증가시키는 단계; 상기 제1차이 신호의 음의 부호에 응답하여 상기 제1카운터의 상기 제1값을 감소시키는 단계; 상기 제1값을 제1의 양의 임계값 및 제1의 음의 임계값에 비교하는 단계; 및 상기 비교 단계에 응답하여 추정된 에러 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 위상 보상 방법.
  7. 제6항에 있어서, 추정된 에러 신호를 발생하는 상기 단계는 : 상기 비교 단계에 응답하여 상기 제1값이 상기 제1의 음의 임계값을 초과할 때 제2카운터의 제2값을 감소시키는 단계; 상기 비교 단계에 응답하여 상기 제1값이 상기 제1의 양의 임계값을 초과할 때 상기 제2카운터의 상기 제2값을 증가시키는 단계; 및 상기 제2카운터의 상기 제2값과 동일한 값을 갖는 상기 추정된 에러 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 위상 보상 방법.
  8. 제7항에 있어서, 추정된 에러신호를 발생하는 상기 단계는, 상기 제1의 양의 임계값 및 상기 제1의 음의 임계값으로 이루어지는 그룹으로부터 선택된 값을 초과하는 상기 제1값에 응답하여 상기 제1카운터를 소정의 값으로 설정하는 단계를 더 구비하는 것을 특징으로 하는 위상 보상 방법.
  9. 양 및 음의 부호 변환점(positive and negative zero-crossing)과 위상을 가지는 수신된 신호의 위상 보상(phase compensation) 방법으로서, 전압 리미터에 입력된 상기 수신신호가 수신된 신호의 양 및 음의 부호 변환점의 비대칭 왜곡을 일으키게 되는, 상기 수신된 신호의 위상 보상 방법에 있어서 : 양 및 음의 부호 변환점에서 수신된 신호의 위상을 샘플링하여, 해당하는 양의 변환점과 음의 변환점 위상값을 형성하는 단계; 상기 음의 변환점 위상값과 상기 양의 변환점 위상값을 결합하여, 양의 부호와 음의 부호로 이루어지는 그룹으로부터 선택된 크기 및 부호를 갖는 제1의 차이 신호(a first difference signal)를 형성하는 단계; 상기 제1의 차이 신호의 부호에 응답하여 추정된 에러 신호를 형성하는 단계로서, 상기 제1의 차이 신호의 양의 부호에 응답하여 제1카운터의 제1값을 증가시키는 단계와, 상기 제1값을 제1의 양의 임계값에 비교하는 단계와, 상기 비교 단계에 응답하여 추정된 에러 신호를 발생하는 단계를 구비하는, 상기 추정된 에러 신호 형성 단계; 및 상기 음의 부호 변환점과 상기 양의 부호 변환점으로 이루어진 그룹으로부터 선택된 상기 샘플된 위상을 상기 추정된 에러 신호와 결합하여, 상기 비대칭 왜곡을 실질적으로 제거하는 단계를 구비하는 수신된 신호의 위상 보상 방법.
  10. 제9항에 있어서, 추정된 에러 신호를 발생하는 상기 단계는 상기 제1의 양의 임계값을 초과하는 상기 제1값에 응답하여 제2카운터의 제2값을 증가시키는 단계를 더 구비하며, 상기 제2카운터의 출력 신호는 상기 추정된 에러 신호가 되는 것을 특징으로 하는 위상 보상 방법.
KR1019930703500A 1992-03-26 1993-01-21 위상 보상 방법 및 장치 KR0134814B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US858,245 1992-03-26
US07/858,245 US5299232A (en) 1992-03-26 1992-03-26 Phase compensation method and apparatus
PCT/US1993/000412 WO1993019518A1 (en) 1992-03-26 1993-01-21 Phase compensation method and apparatus

Publications (1)

Publication Number Publication Date
KR0134814B1 true KR0134814B1 (ko) 1998-04-30

Family

ID=25327849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930703500A KR0134814B1 (ko) 1992-03-26 1993-01-21 위상 보상 방법 및 장치

Country Status (9)

Country Link
US (1) US5299232A (ko)
JP (1) JP2926988B2 (ko)
KR (1) KR0134814B1 (ko)
CA (1) CA2102108C (ko)
FI (1) FI112738B (ko)
GB (1) GB2273227B (ko)
SE (1) SE517138C2 (ko)
SG (1) SG46288A1 (ko)
WO (1) WO1993019518A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461643A (en) * 1993-04-08 1995-10-24 Motorola Direct phase digitizing apparatus and method
US5436589A (en) * 1994-01-31 1995-07-25 Motorola, Inc. Demodulator for frequency shift keyed signals
US5751242A (en) * 1995-09-30 1998-05-12 Northrop Grumman Corporation Transmit-receive fiber-optic manifold for phase array antennas
US5903825A (en) * 1996-06-27 1999-05-11 Motorola, Inc. Digital FM receiver back end
US5661433A (en) * 1996-06-27 1997-08-26 Motorola, Inc. Digital FM demodulator
KR0183914B1 (ko) * 1996-08-19 1999-04-15 김광호 3상 교류의 위상각 검출회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196921A (ja) * 1986-02-25 1987-08-31 Nec Corp 位相検出回路
JPS62298255A (ja) * 1986-06-18 1987-12-25 Fujitsu Ltd 識別装置
US4797730A (en) * 1987-04-10 1989-01-10 Ampex Corporation Method and apparatus for controlling the sampling phase of an analog color television signal
JP2658221B2 (ja) * 1988-07-27 1997-09-30 日本電気株式会社 位相制御方式

Also Published As

Publication number Publication date
SG46288A1 (en) 1998-02-20
WO1993019518A1 (en) 1993-09-30
CA2102108A1 (en) 1993-09-27
SE9303908L (sv) 1994-01-21
CA2102108C (en) 1999-08-10
GB2273227B (en) 1996-07-24
US5299232A (en) 1994-03-29
FI935261A0 (fi) 1993-11-26
GB2273227A (en) 1994-06-08
SE9303908D0 (sv) 1993-11-25
JP2926988B2 (ja) 1999-07-28
JPH06508495A (ja) 1994-09-22
FI112738B (fi) 2003-12-31
FI935261A (fi) 1993-11-26
GB9322407D0 (en) 1994-01-26
SE517138C2 (sv) 2002-04-23

Similar Documents

Publication Publication Date Title
KR101464901B1 (ko) 범용 텔레비전 수신기
US5710799A (en) Cross polarization interference canceler and cross polarization interference eliminating apparatus using the same
US5740205A (en) Apparatus and method for maximizing frequency offset tracking performance in a digital receiver
US5461643A (en) Direct phase digitizing apparatus and method
GB2314713A (en) Digital FM demodulator
WO2011048713A1 (ja) 受信機及び送受信システム
CA2150631A1 (en) Frequency-shift-keying detector using digital circuits
US5812615A (en) Apparatus and method for maximizing frequency offset tracking performance in a digital receiver
KR960014411B1 (ko) 직접 위상 계수화 장치 및 방법
KR0134814B1 (ko) 위상 보상 방법 및 장치
US7110477B2 (en) Gaussian frequency shift keying digital demodulator
US7400690B2 (en) Adaptive phase controller, method of controlling a phase and transmitter employing the same
US6411658B1 (en) Demodulation device
KR20190073238A (ko) 위상 동기화 장치
EP1143611B1 (en) Digital automatic gain control
JP4933624B2 (ja) 無線受信機
JP3819469B2 (ja) 周波数補償機能を備えた無線通信装置
US11569854B1 (en) RF receiver and method for simultaneously compensating carrier frequency offset and optimizing bandwidth by using preamble of a received RF signal
JP3088359B2 (ja) π／４シフトＤＱＰＳＫデジタル復調器
KR100327413B1 (ko) 디지털 수신기에서 심벌 동기 회로의 락 검출방법
JP3419658B2 (ja) ディジタル無線通信用復調装置
JP3987268B2 (ja) 受信装置とその直交振幅復調回路
Obote et al. A digital signal processing type frequency locked loop for frequency shift keying demodulation
JPH02206263A (ja) 遅延検波回路
JPH057227A (ja) Ｍｓｋ受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031230

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee