FI112738B - Vaiheenkompensointimenetelmä ja -laite - Google Patents
Vaiheenkompensointimenetelmä ja -laite Download PDFInfo
- Publication number
- FI112738B FI112738B FI935261A FI935261A FI112738B FI 112738 B FI112738 B FI 112738B FI 935261 A FI935261 A FI 935261A FI 935261 A FI935261 A FI 935261A FI 112738 B FI112738 B FI 112738B
- Authority
- FI
- Finland
- Prior art keywords
- value
- phase
- positive
- signal
- negative
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/02—Details
- H03D1/04—Modifications of demodulators to reduce interference by undesired signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Amplifiers (AREA)
Description
112738
Vaiheenkompensointimenetelmä ja -laite Keksinnön ala 5 Tämä keksintö liittyy yleisesti radiovastaanottimien ja erityisesti vaiheenkompensointiin ei-ideaalista jännit-teenrajoitinta käyttävässä demodulaattorissa.
Keksinnön tausta 10
Tavallisessa radiojärjestelmässä, joka käyttää digitaalista tai analogista vaihemodulointimenetelmää, vastaanotetun signaalin vaihe voidaan määrittää nollanylitysinformaa-tiota käyttäen. Tarkemmin sanoen vastaanotettu signaali 15 syötetään välitaajuudella (VT) sisäänmenona jännitteenra-joittimeen. Seuraavaksi järjestelmä muuntaa jännitteenra-joittimen ulostulon digitaalisesti koodatuksi vaiheinfor-maatioksi. Eräs tapa digitoida rajoitettu vastaanotettu signaali on näytteittää signaali nollanylitystasojen koh-20 dalla. Järjestelmä tyypillisesti näytteittää jännitera-joitetun vastaanotetun signaalin joko positiivisten tai negatiivisten nollanylitystasojen kohdalla. Kuvio 6 esittää vastaanotettua signaalia 701 ja jänniterajoitettua signaalia 705. Jännitteenrajoittimellä on sisäinen jänni-25 tekynnys 703. Jännitteenrajoittimen lähtösignaali määritellään seuraavalla sisäänmeno-ulostulo-ominaiskäyrällä:
Vh jos V.n > Vt
Vout - 30 VT jos V. < V.
L J m t missä ja VL ovat vastaavasti ylhäällä ja alhaalla olevat logiikkatasot. Ideaalisella rajoittimella on nolla. Ideaalisia jännitteenrajoittimia on kuitenkin vaikea val-35 mistaa suurina määrinä johtuen valmistustoleranssieroista 112738 2 sekä osan vaihteluista lämpötilan mukaan. Kun jännitekyn-nys V ei ole nolla, niin positiivisilla ja negatiivisilla nollanylityksillä ei ole tarkasti 180 asteen vaihe-ero, ja rajoittimen ulostulo tulee epäsymmetriseksi. Tämä epäsym-5 metrisyys aiheuttaa positiivisten nollaylityskohtien vaiheen siirtymisen suhteessa negatiivisten nollanylityskoh-tien vaiheeseen. Kuten kuviossa 6 on esitetty, aika Tl 707 on pienempi kuin aika T2 709. Järjestelmässä, joka käyttää positiivisia ja negatiivisia nollanylityksiä vastaanotetun 10 signaalin vaiheen näytteittämiseksi, tämä aikaero tuottaa tulokseksi vääristyneen vaiheinformaation. Useimmat tavalliset järjestelmät ratkaisevat tämän ongelman näytteittä-mällä ainoastaan jänniterajoitetun signaalin positiivisten nollanylitysten kohdalla. Vaihedemodulointijärjestelmän 15 toivottava piirre on kuitenkin, että se pystyy näytteittä-mään sekä positiivisten että negatiivisten nollanylitysten kohdalla. Näin tehtäessä järjestelmän vaiheenkvantisoin-tiosa voi toimia puolella siitä taajuudesta, joka tyypillisesti tarvitaan vaiheinformaation erottamiseksi.
20
Vaiheen poikkeamien määrittämiseksi positiivisten ja negatiivisten nollaylitysten kohdalla vastaanotettu välitaa-juussignaali voidaan esittää seuraavasti 25 s(t) = A(t) sin [2ixfit + 0(t)] jossa 0(t) on palautettava vaihemodulaatio. VT:n nollanylitysten kohdalla s(t) on nolla, ja vaihesignaali 0(t) voidaan esittää seuraavasti 30 0+(t) = [-2ufitk + asin( Vt/A( t) )]mod 2jx positiivisten nollanylitysten kohdalla 0_(t) = [-2nfitk + rx - asin( V^/A( t)) ]mod 2n negatiivisten nollanylitysten kohdalla.
35 112738 3
Kun vaihemodulaatio on vakio, 0+(t):n ja 0_(t):n pitäisi erota toisistaan tarkasti π radiaanin verran; nollasta eriävä rajoittimen kynnys tuottaa kuitenkin tulokseksi keskimääräisen vaihevirhetermin, joka on 5 ε = E (0+(t) - 0 (t) + ix} = 2 asin [Vt/A(t)]
Epäsymmetrisen rajoituksen haitallisten vaikutusten kompensoimiseksi tämä vaihevirhetermi täytyy poistaa.
10 Sellaisten vaihedemodulaattorijärjestelmien toteuttaminen, jotka näytteittävät sekä positiivisten että negatiivisten nollanylitysten kohdalla, sallii välitaajuuden ja vertai-luoskillaattorin taajuuden pienentämisen puolella. Tuloksena on virrankulutuksen pieneneminen, mikä taas muuntuu 15 kannettavan laitteen pariston iän pitenemiseksi. Siksi olisi edullista kehittää menetelmä ja laite jännitteenra-joittimen epäsymmetrioiden kompensoimiseksi digitaalisesti .
20 Keksinnön yhteenveto • « · , Esillä oleva keksintö käsittää menetelmän vastaanotetun signaalin vaihevääristymän kompensoimiseksi, joka menetel-mä sallii vaiheen näytteittämisen sekä positiivisten että • : : 25 negatiivisten nollanylitysten kohdalla. Vääristymä aiheu- • ’,· tuu jännitteenrajoittimen epäsymmetriaominaisuuksista.
• > · Ensin näytteitetään vastaanotetun signaalin vaihe positii visten ja negatiivisten nollanylitysten kohdalla, jolloin muodostuu vastaanotetun signaalin vastaava positiivisen .30 ylityksen ja negatiivisen ylityksen vaihearvo. Toiseksi ( negatiivisen ylityksen ja positiivisen ylityksen vaihear- vot yhdistetään, jolloin muodostuu ensimmäinen erosignaa- li. Kolmanneksi muodostetaan estimoitu virhesignaali en-. simmäistä erosignaalia käyttäen. Neljänneksi estimoitu , , ; 35 virhesignaali yhdistetään positiivisen tai negatiivisen 112738 4 nollanylityksen vaihesignaalin kanssa, mikä olennaisesti eliminoi epäsymmetrisen vääristymän.
Lyhyt piirustusten kuvaus 5
Kuvio 1 on esillä olevan keksinnön mukaisen radiopuhelin-järjestelmän lohkokaavio.
Kuvio 2 on esillä olevan keksinnön mukaisen vaihedemodu-10 laattorin lohkokaavio.
Kuvio 3 on esillä olevan keksinnön mukaisen vaiheenkompen-sointipiirin lohkokaavio.
15 Kuvio 4 on esillä olevan keksinnön mukaisen vaiheenkompen-sointipiirin vaihtoehtoinen suoritusmuoto.
Kuvio 5 on graafinen esitys, joka kuvaa esillä olevaa keksintöä käyttävän järjestelmän suorituskykyä.
20
Kuvio 6 on vastaanotetun signaalin ja ei-ideaalisen jän-nitteenrajoittimen ulostulon graafinen esitys.
'! Parhaana pidetyn suoritusmuodon selitys 25 • 't· Parhaana pidetty suoritusmuoto käsittää vaiheenkompensoin- : tipiirin, joka korjaa ei-ideaalisen jännitteenrajoittimen aiheuttaman epäsymmetrian. Tämä vaiheenkompensointipiiri sallii vaihedemodulointijärjestelmän näytteittää vaiheen . 30 vastaanotetun signaalin sekä positiivisissa että negatii visissa nollanylityskohdissa, mikä pienentää tarvittavan · vertailuoskillaattorin taajuutta puolella. Tuloksena on • : radiovastaanottimen tehonkulutuksen merkittävä pienenemi nen .
. 35 112738 5
Kuvio 1 on sellaisen radiopuhelinjärjestelmän lohkokaavio, joka voi käyttää esillä olevaa keksintöä. Tässä radiopuhelin järjestelmässä paikallaan pysyvä lähetin-vastaanotin 103 lähettää radiotaajuisia (RF) signaaleja tämän paikal-5 laan pysyvän lähetin-vastaanottimen 103 palvelemalla tietyllä alueella sijaitseville matkaviestimille ja käsipuhelimille ja vastaanottaa näiltä radiotaajuisia signaaleja. Radiopuhelin 101 on yksi tällainen paikallaan pysyvän lähetin-vastaanottimen 103 palvelema radiopuhelin.
10
Vastaanottaessaan signaaleja paikallaan pysyvältä lähetin-vastaanottimelta 103 radiopuhelin 101 käyttää antennia 105 RF-signaalin kytkemiseksi ja RF-signaalin muuntamiseksi sähköiseksi RF-signaaliksi. Radiovastaanotin 111 vastaan-15 ottaa tämän sähköisen RF-signaalin radiopuhelimessa 101 käytettäväksi. Vastaanotin 111 kehittää välitaajuussignaa-lin (VT) 115. Tämä signaali syötetään vaihedemodulaatto-riin 119. Vaihedemodulaattori 119 antaa symbolisignaalin 123 suorittimen 121 käytettäväksi. Suoritin 121 muokkaa 20 symbolisignaalin 123 puheeksi tai dataksi käyttöliityntää 125 varten. Käyttöliityntä 125 käsittää mikrofonin, kaiut-timen ja näppäimistön.
Lähetettäessä RF-signaaleja käsipuhelimesta 101 paikallaan * * · 25 pysyvälle lähetin-vastaanottimelle 103 suoritin 121 muok-; * : kaa käyttöliitynnästä tulevat puhe- ja/tai datasignaalit.
;T: Muokatut signaalit syötetään lähettimeen 109. Lähetin 109 muuntaa datan sähköisiksi RF-signaaleiksi. Antenni 105 : vastaanottaa nämä sähköiset RF-signaalit ja lähettää nämä , 30 signaalit RF-signaaleina. Paikallaan pysyvä lähetin-vas taanotin 103 vastaanottaa nämä RF-signaalit.
’ · Kuvio 2 on kuviossa 1 esitetyn vaihedemodulaattorin 119 , lohkokaavio. Vaihedemodulaattori 119 käsittää rajoittimen ; 35 301, suoran vaiheendigitoijan 303, vaiheenkompensointipii- 112738 6 rin 304, vaiheenkäsittelypiirin 305 ja symbolinleikkaimen 319. Rajoitin 301 vastaanottaa VT-signaalin 115 ja rajoittaa VT-signaalin 115 jännitteen kahdelle jännitetasolle, jotka vastaavat loogista tasoa 0 ja loogista tasoa 1.
5 Rajoitin 301 antaa rajoitetun vastaanotetun signaalin 309. Suora vaiheendigitoija 303 käyttää rajoitetun vastaanotetun signaalin 309 sekä positiivisia että negatiivisia nollanylityksiä vastaanotetun aaltomuodon vaiheen kvan-tisoimiseksi N-bittiseksi digitoiduksi vaihesignaaliksi 10 307 ( Θ(t) + Φα)- Digitoitu vaihesignaali 307 syötetään sisäänmenona vaiheenkompensointipiiriin 304. Vaiheenkom-pensointipiiri 304 kompensoi digitaalisesti rajoittimen 301 aiheuttamat epäsymmetrisyydet ja tuottaa kompensoidun vaihesignaalin (Θ (t) + φ ) 311. Vaiheenkäsittelypiiri 305 c c 15 vastaanottaa kompensoidun vaihesignaalin 311. Vaiheenkäsittelypiiri 305 poistaa vakion vaihesiirron (φ ). Vai-heenkäsittelypiiri 305 voi sisältää joko koherentin vai-hesuorittimen tai differentiaalisesti koherentin vai-hesuorittimen. Parhaana pidetty suoritusmuoto käyttää 20 differentiaalisesti koherenttia vaihesuoritinta vakion vaihesiirron (Φα) poistamiseksi. Tulokseksi saatava vaihesignaali (6'(t)) 313 syötetään symbolinleikkaimeen 319. Symbolinleikkain 319 antaa ilmaistua vaihesignaalia 313 vastaavat symbolipäätökset 123.
: 25 • V Kuvio 3 on kuviossa 2 esitetyn vaiheenkompensointipiirin : 304 yksityiskohtainen lohkokaavio. Tämä vaiheenkompensoin- tipiiri estimoi vaihevirheen e(t) ja lisää sitten tämän r.'; termin negatiivisen nollanylityksen vaihearvoihin. Voidaan , 30 kehittää yhtä tyydyttävä järjestelmä, joka lisäisi esti- • moidun virheen positiivisten nollaylitysten vaihearvoihin ‘ ‘ vaikuttamatta suorituskykyyn. Tämä vaihtoehtoinen suori- · tusmuoto pysyy paljastetun keksinnön piirissä.
112738 7
Suoran vaiheendigitoijan 303 ulostulo käsittää kaksi N-bittistä signaalia. Ensimmäinen lähtösignaali ( Θ (t)) 401 sisältää vastaanotetun signaalin positiivisten nollayli-tysten kohdalla näytteitetyt vaihearvot. Toinen lähtösig-5 naali (0_(t)) 407 sisältää vastaavat vaihearvot vastaanotetun signaalin negatiivisten nollaylitysten kohdalta. Ensin yhdistin 421 siirtää 0_(t):tä 407 π radiaania tuottaen vaihesiirretyn signaalin (0_(t) + Tt) 403. Tämä vaiheen siirto, joka tarvitaan koska positiivisten ja negatiivis-10 ten nollanylitysten informaatio eroaa vaiheeltaan 180 astetta, saattaa 0_(t):n 407 samaan kvadranttiin, jossa 0+(t) 401 on. Seuraavaksi yhdistin 436 vähentää vaihesiirretyn signaalin (0_(t)+it) 403 0+(t):stä muodostaen vaihe-erosignaalin 409. Etumerkin määritysyksikkö 425 määrittää 15 erosignaalin 409 etumerkin. Etumerkkisignaali 411 syötetään ylös/alaslaskuriin 427. Parhaana pidetyssä suoritusmuodossa käynnistyksen yhteydessä ylös/alaslaskuri esiase-tetaan arvoon nolla. Jos vaihesignaali 0+(t) 401 on suurempi kuin vaihesiirretty signaali (0_(t)+Tt) 403, niin 20 etumerkkisignaali 411 aiheuttaa laskurin 427 inkrementoin-nin. Jos toisaalta vaihesignaali 0+(t) 401 on pienempi , kuin vaihesiirretty signaali (0_(t)+n) 403, niin etumerk- kisignaali 411 aiheuttaa laskurin 427 dekrementoinnin.
:·.· · 25 Ylös/alaslaskurin 427 lähtösignaali 413 on yhtä suuri kuin ; ,· laskurin 427 kulloinenkin lukema. Vertailuelin 429 vertaa ·' ylös/alaslaskurin lähtösignaalia 413 positiiviseen kynnyk seen 434 ja myös negatiiviseen kynnykseen 433. Vertailu-elimen 429 kynnysten asettelu muuttaa kompensointipiirin . r. 30 tehollista kaistanleveyttä. Kynnysarvojen 433 ja 434 it- • t seisarvojen suurentaminen pienentää kompensointipiirin kaistanleveyttä. Tuloksena tästä on, että piiri reagoi hitaammin hetkellisiin vaihevirheisiin. Käänteisessä ta-pauksessa pienemmät kynnysarvot vastaavat kompensointipii-. : 35 rin suurempaa kaistanleveyttä.
112738 8
Jos laskurin lähtösignaalin 413 arvo on suurempi kuin positiivinen kynnys 434, niin vertailuelimen lähtösignaali 415 aiheuttaa N-bittisen ylös/alaslaskurin 431 inkremen-toinnin. Toisaalta jos laskurin lähtösignaalin 413 arvo on 5 pienempi kuin negatiivinen kynnys 433, niin vertailuelimen lähtösignaali 415 aiheuttaa N-bittisen ylös/alaslaskurin 431 dekrementoinnin. Parhaana pidetyssä suoritusmuodossa ylös/alaslaskurin 431 alkuarvo on nolla. Tämän N-bittisen ylös/alaslaskurin lähtösignaali 417 on estimoitu virhesig-10 naali, joka on yhtä suuri kuin ylös/alaslaskurin 431 kulloinenkin lukema. Estimoitu virhesignaali 417 yhdistetään 0_(t):n 407 kanssa, jolloin tulokseksi saadaan korjattu vaihearvosignaali 405. Korjattu vaihesiirretty signaali 403 ja 0+(t) 401 yhdistetään 2-asentoisessa valitsimessa 15 423. Positiivisen nollanylityksen ilmoitinta 435, joka saadaan suorasta vaiheendigitoijasta 303, käytetään vai-hesignaalin 0+(t) 401 valitsemiseksi; negatiivisen nol lanylityksen ilmoitinta käytetään korjatun vaihesiirretyn signaalin 403 valitsemiseksi. Tästä saadaan tulokseksi 20 digitaalisesti kompensoitu vaihesignaali 311. Tämä käsit-telypiiri 304 poistaa siis tehokkaasti jännitteenrajoitti-men 301 epäsymmetristen ominaisuuksien aiheuttaman vaihe-' virheen e(t).
: 25 Kuvio 4 on vaiheenkompensointipiirin 304 vaihtoehtoinen • V suoritusmuoto. Tämä tekniikka kumoaa virhesignaalin ε(ΐ) : ; : ja on hieman yksinkertaisempi toteuttaa kuin kuviossa 3 esitetty menetelmä. Tämä piiri tuottaa kahden signaalin 502, 503 modulo 2π -keskiarvon rajoittimen epäsymmetristen 30 ominaisuuksien kompensoimiseksi. Ensin yhdistin 504 siir-• tää 0_(t):tä 501 n radiaania tuottaen vaihesiirretyn sig naalin (0_(t)+ix) 502. Tämä vaiheensiirto-operaatio tarvi-' ’ taan, koska positiivisten ja negatiivisten nollanylitysten ... vaihearvot eroavat toisistaan 180 astetta. Sen jälkeen : 35 tämä vaiheenkompensointipiiri 304 vähentää yhdistimessä 112738 9 505 signaalin 502 0+(t):stä 503. Tulokseksi saatava signaali 507 jaetaan seuraavaksi 2:11a jakajassa 509. Lopuksi signaali 502 summataan tulokseksi saatavaan signaaliin 511 digitaalisesti kompensoidun vaihesignaalin 311 muodostami-5 seksi.
Tässä tarkasteltujen ja kuvioissa 3 ja 4 esitettyjen kahden ehdotetun rajoittimen kompensointitekniikan suorituskyvyn evaluoimiseksi on suoritettu bittivirhesuhteen (BER, 10 bit error rate) simulointeja. Järjestelmä käyttää 384 kbit/s n/4 QPSK -modulointia 480 kHz välitaajuudella. Tulokset, jotka on esitetty kuviossa 5, esittävät 1 %:n BER:llä vaadittavan Eb/No:n rajoittimen symmetrian funktiona neljällä eri ilmaisinrakenteella. Ensimmäinen käyrä 15 601 vastaa ainoastaan positiivisia nollanylityksiä käyttä vää ilmaisinta. Toinen käyrä 603 vastaa kumpaakin nollan-ylitystä käyttävää ilmaisinta, jossa ei ole tässä paljastettua rajoittimen kompensointia. Kolmas käyrä 605 vastaa kumpaakin nollanylitystä käyttävää ilmaisinta, jossa on 20 kuviossa 3 esitetty adaptiivinen rajoittimen kompensointi.
Neljäs käyrä 605 vastaa kumpaakin nollanylitystä käyttävää ilmaisinta, jossa on kuviossa 4 esitetty vaiheen keskiar-:*· voittava piiri. Kuvion 5 graafisessa esityksessä rajoitti- '! men ulostulon toimintakerroin määrittelee rajoittimen epä- ! 25 symmetrian. 50 %:n toimintakerroin vastaa ideaalista jän- J ' : nitteenrajoitinta.
* · ·
Kuten simulointitulokset osoittavat, rajoittimella varus-tettu ilmaisin, jolla on 50 %:n toimintakerroin, antaa pa-·, 30 rantuneen aikaresoluution kumpaakin nollanylitystä käytettäessä. Ilmaisin, jossa käytettiin kumpaakin nollanyli-: · tystä, osoitti BER:n 1,25 dB:n suuruista parannusta ver- rattuna yhtä nollanylitystä käyttävään ilmaisimeen. Ilman . kompensointia kumpaakin nollanylitystä käyttävän ilmaisi- : 35 men suorituskyky kuitenkin huononee varsin nopeasti ra- 112738 10 joittimen epäsymmetrian lisääntyessä. Kummatkin rajoitti-men kompensointitekniikat ovat erittäin tehokkaita tästä ongelmasta suoriutumiseksi. Kuvio 5 esittää adaptiivista rajoittimen kompensointisilmukkaa, joka suoriutuu noin 5 0,25 dB:ä paremmin kuin vaiheen keskiarvoittava piiri 1 %:n BERrllä. Vaiheen keskiarvoittamismenetelmän suorituskyvyn parannuksia saadaan kuitenkin toteutetuksi suurentamalla keskiarvoittavan piirin tarkkuutta. Tällä parannetulla tarkkuudella vaiheen keskiarvoittamismenetelmän 10 suorituskyky on lähes sama kuin kuvion 5 käyrän 602 esittämän adaptiivisen silmukan suorituskyky.
» · · i >
Claims (10)
1. Menetelmä vastaanotetun signaalin vaiheen kompensoimiseksi, jolla vastaanotetulla signaalilla on positiivisia 5 ja negatiivisia nollanylityksiä ja vaihe, missä jännit-teenrajoittimeen syötetty vastaanotettu signaali aiheuttaa vastaanotetun signaalin positiivisten ja negatiivisten nollanylitysten epäsymmetrisen vääristymän, tunnet-t u siitä, että menetelmä käsittää seuraavat vaiheet: 10 näytteitetään vastaanotetun signaalin vaihe positiivisten ja negatiivisten nollanylitysten kohdalla, jolloin muodostuu vastaava positiivisen ylityksen ja negatiivisen ylityksen vaihearvo; 15 yhdistetään sanottu negatiivisen ylityksen vaihearvo ja sanottu positiivisen ylityksen vaihearvo, jolloin muodostuu ensimmäinen erosignaali, jolla on itseisarvo ja etumerkki, joka on valittu positiivisen etumerkin ja negatii-20 visen etumerkin käsittävästä ryhmästä; muodostetaan estimoitu virhesignaali sanotun ensimmäisen erosignaalin etumerkistä riippuvasti; ja 25 yhdistetään sanottu estimoitu virhesignaali sanotun näyt-teitetyn vaiheen kanssa, joka on valittu sanotut negatiiviset nollanylitykset ja sanotut positiiviset nollanyli-tykset käsittävästä ryhmästä, jolloin olennaisesti eliminoidaan sanottu epäsymmetrinen vääristymä. 30
2. Patenttivaatimuksen 1 mukainen vaiheenkompensointi- ’·*; menetelmä, tunnettu siitä, että sanottu vaihe, *·, jossa muodostetaan estimoitu virhesignaali, käsittää seu- ; raavat vaiheet: » 35 t » * 1 12 1 12738 inkrementoidaan sanotun ensimmäisen erosignaalin etumerkin ollessa positiivinen ensimmäisen laskurin ensimmäistä arvoa; 5 verrataan sanottua ensimmäistä arvoa ensimmäiseen positiiviseen kynnysarvoon; ja kehitetään sanotun vertailuvaiheen tuloksesta riippuvasti estimoitu virhesignaali. 10
3. Patenttivaatimuksen 1 mukainen vaiheenkompensointi-menetelmä, tunnettu siitä, että sanottu vaihe, jossa muodostetaan estimoitu virhesignaali, käsittää seu-raavat vaiheet: 15 dekrementoidaan sanotun ensimmäisen erosignaalin etumerkin ollessa negatiivinen ensimmäisen laskurin ensimmäistä arvoa; 20 verrataan sanottua ensimmäistä arvoa ensimmäiseen negatiiviseen kynnysarvoon; ja kehitetään sanotun vertailuvaiheen tuloksesta riippuvasti estimoitu virhesignaali. 25 i".
4. Patenttivaatimuksen 2 mukainen vaiheenkompensointi- menetelmä, tunnettu siitä, että sanottu vaihe, ; ’ · jossa kehitetään estimoitu virhesignaali, käsittää vai- ·' heen, jossa sanotun ensimmäisen arvon ylittäessä sanotun '.· · 30 ensimmäisen positiivisen kynnysarvon inkrementoidaan toi sen laskurin toista arvoa, jolloin sanotun toisen laskurin : lähtösignaali on sanottu estimoitu virhesignaali. 112738 13
5. Patenttivaatimuksen 3 mukainen vaiheenkompensointi- menetelmä, tunnettu siitä, että sanottu vaihe, jossa kehitetään estimoitu virhesignaali, käsittää vaiheen, jossa sanotun ensimmäisen arvon ylittäessä sanotun 5 ensimmäisen negatiivisen kynnysarvon dekrementoidaan toisen laskurin toista arvoa, jolloin sanotun toisen laskurin lähtösignaali on sanottu estimoitu virhesignaali.
6. Patenttivaatimuksen 1 mukainen vaiheenkompensointi- 10 menetelmä, tunnettu siitä, että sanottu vaihe, jossa muodostetaan estimoitu virhesignaali, käsittää seu-raavat vaiheet: inkrementoidaan sanotun ensimmäisen erosignaalin etumerkin 15 ollessa positiivinen ensimmäisen laskurin ensimmäistä arvoa; dekrementoidaan sanotun ensimmäisen erosignaalin etumerkin ollessa negatiivinen ensimmäisen laskurin ensimmäistä ar-2 0 voa; verrataan sanottua ensimmäistä arvoa ensimmäiseen positii viseen kynnysarvoon ja ensimmäiseen negatiiviseen kyn-nysarvoon; ja . .·. 25 kehitetään sanotun vertailuvaiheen tuloksesta riippuvasti estimoitu virhesignaali.
: 7. Patenttivaatimuksen 6 mukainen vaiheenkompensointi- * 30 menetelmä, tunnettu siitä, että sanottu vaihe, jossa kehitetään estimoitu virhesignaali, käsittää seuraa-vat vaiheet: dekrementoidaan sanotun vertailuvaiheen ilmaistua, että *..* 35 sanottu ensimmäinen arvo ylittää sanotun ensimmäisen nega- 14 Λ ' r 7 7 O 1 I r. / <j o tiivisen kynnysarvon, toisen laskurin toista arvoa; inkrementoidaan sanotun vertailuvaiheen ilmaistua, että sanottu ensimmäinen arvo ylittää sanotun ensimmäisen posi-5 tiivisen kynnysarvon, toisen laskurin toista arvoa; ja kehitetään sanottu estimoitu virhesignaali, jonka arvo on yhtä suuri kuin sanotun toisen laskurin sanottu toinen arvo. 10
8. Patenttivaatimuksen 7 mukainen vaiheenkompensointimene-telmä, tunnettu siitä, että sanottu vaihe, jossa kehitetään estimoitu virhesignaali, käsittää lisäksi vaiheen, jossa sanotun ensimmäisen arvon ylittäessä arvon, 15 joka on valittu sanotun ensimmäisen positiivisen kynnysarvon ja sanotun ensimmäisen negatiivisen kynnysarvon käsittävästä ryhmästä, sanottu ensimmäinen laskuri asetetaan ennalta määrättyyn arvoon.
9. Menetelmä vastaanotetun signaalin vaiheen kompensoimi seksi, jolla vastaanotetulla signaalilla on positiivisia ja negatiivisia nollanylityksiä ja vaihe, missä jännit-teenrajoittimeen syötetty vastaanotettu signaali aiheuttaa vastaanotetun signaalin positiivisten ja negatiivisten , 25 nollanylitysten epäsymmetrisen vääristymän, tunnet - \ t u siitä, että menetelmä käsittää seuraavat vaiheet: _·’ näytteitetään vastaanotetun signaalin vaihe positiivisten ; ·' ja negatiivisten nollanylitysten kohdalla ja muodostetaan ·* ‘ 30 vastaava positiivisen ylityksen ja negatiivisen ylityksen vaihearvo; ja ·" : yhdistetään sanottu negatiivisen ylityksen vaihearvo ja sanottu positiivisen ylityksen vaihearvo, jolloin muodos-35 tuu ensimmäinen erosignaali, jolla on itseisarvo ja etu- 112738 15 merkki, joka on valittu positiivisen etumerkin ja negatiivisen etumerkin käsittävästä ryhmästä; muodostetaan estimoitu virhesignaali sanotun ensimmäisen 5 erosignaalin etumerkistä riippuvasti suorittaen seuraavat vaiheet: inkrementoidaan sanotun ensimmäisen erosignaalin etumerkin ollessa positiivinen ensimmäisen laskurin ensim-10 mäistä arvoa; verrataan sanottua ensimmäistä arvoa ensimmäiseen positiiviseen kynnysarvoon; ja 15 kehitetään sanotun vertailuvaiheen tuloksesta riippuvasti estimoitu virhesignaali; sekä yhdistetään sanottu estimoitu virhesignaali sanotun näyt-teitetyn vaiheen kanssa, joka on valittu sanotut negatii-20 viset nollanylitykset ja sanotut positiiviset nollanyli- tykset käsittävästä ryhmästä, jolloin olennaisesti eliminoidaan sanottu epäsymmetrinen vääristymä.
10. Patenttivaatimuksen 9 mukainen vaiheenkompensointi-. 25 menetelmä, tunnettu siitä, että sanottu vaihe, ; jossa kehitetään estimoitu virhesignaali, käsittää vai heen, jossa sanotun ensimmäisen arvon ylittäessä sanotun ensimmäisen positiivisen kynnysarvon inkrementoidaan toi-sen laskurin toista arvoa, jolloin sanotun toisen laskurin 30 lähtösignaali on sanottu estimoitu virhesignaali. 112738 16
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/858,245 US5299232A (en) | 1992-03-26 | 1992-03-26 | Phase compensation method and apparatus |
US85824592 | 1992-03-26 | ||
US9300412 | 1993-01-21 | ||
PCT/US1993/000412 WO1993019518A1 (en) | 1992-03-26 | 1993-01-21 | Phase compensation method and apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
FI935261A FI935261A (fi) | 1993-11-26 |
FI935261A0 FI935261A0 (fi) | 1993-11-26 |
FI112738B true FI112738B (fi) | 2003-12-31 |
Family
ID=25327849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI935261A FI112738B (fi) | 1992-03-26 | 1993-11-26 | Vaiheenkompensointimenetelmä ja -laite |
Country Status (9)
Country | Link |
---|---|
US (1) | US5299232A (fi) |
JP (1) | JP2926988B2 (fi) |
KR (1) | KR0134814B1 (fi) |
CA (1) | CA2102108C (fi) |
FI (1) | FI112738B (fi) |
GB (1) | GB2273227B (fi) |
SE (1) | SE517138C2 (fi) |
SG (1) | SG46288A1 (fi) |
WO (1) | WO1993019518A1 (fi) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461643A (en) * | 1993-04-08 | 1995-10-24 | Motorola | Direct phase digitizing apparatus and method |
US5436589A (en) * | 1994-01-31 | 1995-07-25 | Motorola, Inc. | Demodulator for frequency shift keyed signals |
US5751242A (en) * | 1995-09-30 | 1998-05-12 | Northrop Grumman Corporation | Transmit-receive fiber-optic manifold for phase array antennas |
US5903825A (en) * | 1996-06-27 | 1999-05-11 | Motorola, Inc. | Digital FM receiver back end |
US5661433A (en) * | 1996-06-27 | 1997-08-26 | Motorola, Inc. | Digital FM demodulator |
KR0183914B1 (ko) * | 1996-08-19 | 1999-04-15 | 김광호 | 3상 교류의 위상각 검출회로 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62196921A (ja) * | 1986-02-25 | 1987-08-31 | Nec Corp | 位相検出回路 |
JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
US4797730A (en) * | 1987-04-10 | 1989-01-10 | Ampex Corporation | Method and apparatus for controlling the sampling phase of an analog color television signal |
JP2658221B2 (ja) * | 1988-07-27 | 1997-09-30 | 日本電気株式会社 | 位相制御方式 |
-
1992
- 1992-03-26 US US07/858,245 patent/US5299232A/en not_active Expired - Lifetime
-
1993
- 1993-01-21 CA CA002102108A patent/CA2102108C/en not_active Expired - Fee Related
- 1993-01-21 GB GB9322407A patent/GB2273227B/en not_active Expired - Fee Related
- 1993-01-21 WO PCT/US1993/000412 patent/WO1993019518A1/en active IP Right Grant
- 1993-01-21 KR KR1019930703500A patent/KR0134814B1/ko not_active IP Right Cessation
- 1993-01-21 JP JP5516525A patent/JP2926988B2/ja not_active Expired - Fee Related
- 1993-01-21 SG SG1996002152A patent/SG46288A1/en unknown
- 1993-11-25 SE SE9303908A patent/SE517138C2/sv not_active IP Right Cessation
- 1993-11-26 FI FI935261A patent/FI112738B/fi not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
SE9303908L (sv) | 1994-01-21 |
GB9322407D0 (en) | 1994-01-26 |
FI935261A (fi) | 1993-11-26 |
US5299232A (en) | 1994-03-29 |
GB2273227B (en) | 1996-07-24 |
SE517138C2 (sv) | 2002-04-23 |
SE9303908D0 (sv) | 1993-11-25 |
SG46288A1 (en) | 1998-02-20 |
CA2102108C (en) | 1999-08-10 |
FI935261A0 (fi) | 1993-11-26 |
CA2102108A1 (en) | 1993-09-27 |
GB2273227A (en) | 1994-06-08 |
KR0134814B1 (ko) | 1998-04-30 |
WO1993019518A1 (en) | 1993-09-30 |
JPH06508495A (ja) | 1994-09-22 |
JP2926988B2 (ja) | 1999-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781588A (en) | FSK signal receiver | |
KR100373791B1 (ko) | 다운컨버팅디지타이저,다운컨버팅및디지털화방법 | |
US7397300B2 (en) | FSK demodulator system and method | |
RU2142205C1 (ru) | Двухрежимная система связи с частотной модуляцией и с множественным доступом с кодовым разделением каналов | |
US6504498B1 (en) | Method and apparatus for offset cancellation in a wireless receiver | |
KR100626421B1 (ko) | 정밀하고 안정된 각 변조 무선 주파수 신호의 직접 디지털 합성 | |
US4305150A (en) | On-line channel quality monitor for a communication channel | |
EP0464814B1 (en) | Demodulator circuit for demodulating PSK modulated signals | |
US5894280A (en) | Digital to analog converter offset autocalibration system in a digital synthesizer integrated circuit | |
SE9000566D0 (sv) | Foerfarande att reducera inverkan av faeding hos en viterbimottagare med minst tvaa antenner | |
US5461643A (en) | Direct phase digitizing apparatus and method | |
FI112738B (fi) | Vaiheenkompensointimenetelmä ja -laite | |
US5757868A (en) | Digital phase detector with integrated phase detection | |
IL107656A (en) | Demodulator | |
WO1993012578A1 (en) | Apparatus and method for direct phase digitizing | |
US7110477B2 (en) | Gaussian frequency shift keying digital demodulator | |
US6587528B1 (en) | Systems and methods for extracting and digitizing phase and frequency information from an analog signal | |
US5994953A (en) | Apparatus and method for detecting digital FM | |
US20020163390A1 (en) | Analog/digital carrier recovery loop circuit | |
JP2528744B2 (ja) | 遅延検波回路 | |
JP3419658B2 (ja) | ディジタル無線通信用復調装置 | |
KR100327413B1 (ko) | 디지털 수신기에서 심벌 동기 회로의 락 검출방법 | |
Obote et al. | A digital signal processing type frequency locked loop for frequency shift keying demodulation | |
Kam et al. | Improved estimation of the frequency of a single sinusoid in noise using a new measurement model | |
KR20000062562A (ko) | 수신장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MA | Patent expired |