KR0127690B1 - 반도체 소자의 트렌치 세정 방법 - Google Patents
반도체 소자의 트렌치 세정 방법Info
- Publication number
- KR0127690B1 KR0127690B1 KR1019940005499A KR19940005499A KR0127690B1 KR 0127690 B1 KR0127690 B1 KR 0127690B1 KR 1019940005499 A KR1019940005499 A KR 1019940005499A KR 19940005499 A KR19940005499 A KR 19940005499A KR 0127690 B1 KR0127690 B1 KR 0127690B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- silicon substrate
- solution
- film
- Prior art date
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 트렌치 세정 방법에 있어서, H2SO4: H2O2용액으로 트렌치를 세정하는 단계; NH4OH : H2O2순수용액으로 트렌치를 다시 세정는 단계;트렌치 표면을 산화시킨후 HF : 순수용액으로 트렌치 표면에 형성한 산화막을 제거하는 단계; IPA(isopropyl alcohol)중기로 트렌치를 건조시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 트렌치 세정 방법에 관한 것으로, 트렌치에 잔류되어 있는 불순물을 효과적으로 제거함으로써 후속 공정에서 형성되는 필드 산화막의 소자분리 특성을 양호하게 형성하여 반도체 소자의 전기적 특성을 향상시키는 효과가 있다.
Description
제1A도 및 제1B도는 통상적인 트렌치 소자분리 공정을 나타내는 일부 공정 단면도,
제2도는 본 발명에 트렌치 세정 방법을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판, 2 : 패드산화막,
3 : 폴리실리콘막, 4 : 질화막,
6 : 스페이서 질화막, 6 : 트렌치.
본 발명은 유기물질과 불순물 입자를 제거하는 실리콘 웨이퍼 세정 방법에 관한 것으로, 특히 트렌치(trench) 내부 표면을 세정하는 방법에 관한 것이다.
일반적으로, 실리콘 기판에 트렌치를 형성하여 필드산화막을 형성하는 트렌치 소자 분리 방법은 트렌치 형성후 세정공정이 필요하게 된다.
통상적인 트렌치 소자분리 방법을 제1A도 및 제1B도를 통해 살펴보면 다음과 같다.
먼저, 제1A도에 도시된 바와 같이 실리콘 기판(1)상에 패드산화막(2), 폴리실리콘막(3), 질화막(4), 스페이서 질화막(5)을 형성한 후, 제1B도와 같이 필드산화막을 형성할 영역의 실리콘 기판(1)을 소정깊이로 건식식각하여 트렌치(6)를 형성한다. 이때 트렌치를 형성한 후, 실리콘 기판 상에 형성된 질화막(4), 폴리실리콘막(3), 패드산화막(2)등의 이물질이 트렌치(6)에 잔류되게 되어 H2SO4: H2O2=3 : 1인 세정용액에서 세정(통상적으로 피란하(piranha) 세정이라 함)을 실시한후에 필드산화막 형성을 위한 습식산화 공정을 수행하게 된다. 그러나, 통상적으로 트렌치는 플라즈마에 의해 건식식각에 의해 형성되므로, 트렌치 표면에는 데미지(damage)층이 발생하는 동시에, 예컨대 Fe와 같은 금속성 불순물이 존재하게 되는데, H2SO4: H2O2용액에서는 금속성 불순물의 세정이 용이하지 못하여, 후속 열산화 공정시 금속성 불순물들이 활성영역으로 확산되어 그 활성영역에 형성되는 게이트산화막을 열화시키게 되고, 이에 의해 소자의 라이프-타임이 감소하게 된다. 또한, 데미지층은 필드산화막의 프로파일을 불량하게하여 필드산화막의 소자분리 특성을 악화시키고, 특히 필드산화막의 가장자리(활성영역과의 경계부위)의 프로파일이 불량한 경우에는 접합 누설전류의 발생등 소자의 전기적 특성을 악화시키게 된다.
상기 문제점을 해결하기 위하여 안출된 본 발명의 목적은, 트렌치의 표면의 불순물과 데미지층의 제거를 용이하게 실시하여 이 트렌치 부위에서 성장되는 필드산화막의 프로파일을 개선시키는 동시에, 게이트 산화막의 열화를 방지하는 반도체 소자의 트렌치 세정 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 반도체 소자 제조방법은, 건식식각에 의해 실리콘 기판을 선택적으로 식각하여 트렌치를 형성하는 단계; H2SO4: H2O2용액으로 트렌치 표면을 세정하는 단계; NH4OH : H2O2:순수 용액으로 트렌치 표면을 다시 세정하는 단계; 트렌치 표면을 산화시킨후 HF: 순수 용액으로 트렌치 표면에 형성한 산화막을 제거하는 단계 : IPA(isopropyl alcohol)증기로 트렌치를 건조시키는 단계; 및 상기 트렌치 부위를 국부적으로 열산화시켜 필드산화막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 제2도를 참조하여 본 발명에 따른 트렌치 세정 공정을 상세히 살펴보면 다음과 같다.
필드산화막을 형성하기 위하여 종래와 마찬가지로 실리콘 기판(1) 상에 패드산화막(2), 폴리실리콘막(3), 질화막(4), 스페이서 질화막(5)을 형성한후 필드산화막을 형성할 영역의 실리콘 기판(1)을 건식식각하여 트렌치(6)를 형성한다.
건식식각에 의해 트렌치 표면에는 데미지층 및 금속성 불순물이 존재하게 되는데, 이를 제거하기 위한 본 발명의 트렌치 세정은 다음의 공정 단계로 진행한다.
NH4OH : H2O2: DI(순수) 용액에서 세정을 실시하게 되면, Fe 금속성 불순물의 세정이 원활히 이루어지며, 이에 의해 후속 산화 공정에서 트렌치 표면이 깨끗이 산화된다.
계속해서, 데미지층을 제거하기 위하여, 트렌치 표면을 얇게 산화시키고, 산화된 트렌치 표면을 HF : DI용액으로 제거한다. 그리고 계속해서 IPA(isopropyl alcohol)증기로 웨이퍼를 건조시켜 순수와 화학물질이 트렌치에 잔류되는 것을 방지한다.
상기와 같이 이루어지는 본 발명은 트렌치를 형성한후 트렌치에 잔류되어 있는 불순물을 효과적으로 제거함으로써 활성 영역의 게이트 산화막으로 불순물이 확산되는 것을 방지하여 게이트 산화막의 열화를 방지하며, 이에 의해 소자의 라이프-타임을 증가시킨다. 또한 데미지층의 제거로 인하여 필드산화막의 프로파일을 개선함으로써 후속 공정의 마진 확보 및 소자분리 특성을 양호히 하는 효과가 있다.
Claims (1)
- 건식식각에 의해 실리콘 기판을 선택적으로 식각하여 트렌치를 형성하는 단계 : H2SO4: H2O2용액으로 트렌치 표면을 세정하는 단계; NH4OH : H2O|2순수 용액으로 트렌치 표면을 다시 세정하는 단계; 트렌치 표면을 산화시킨후 HF : 순수 용액으로 트렌치 표면에 형성한 산화막을 제거하는 단계; IPA(isopropyl alcohol)증기로 트렌치를 건조시키는 단계; 및 상기 트렌치 부위를 국부적으로 열산화시켜 필드산화막을 형성하는 단계를 포함하여 이루어지는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005499A KR0127690B1 (ko) | 1994-03-18 | 1994-03-18 | 반도체 소자의 트렌치 세정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005499A KR0127690B1 (ko) | 1994-03-18 | 1994-03-18 | 반도체 소자의 트렌치 세정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950027976A KR950027976A (ko) | 1995-10-18 |
| KR0127690B1 true KR0127690B1 (ko) | 1998-04-03 |
Family
ID=19379177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940005499A KR0127690B1 (ko) | 1994-03-18 | 1994-03-18 | 반도체 소자의 트렌치 세정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0127690B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417646B1 (ko) * | 1996-12-28 | 2004-04-13 | 주식회사 하이닉스반도체 | 반도체 소자의 층간 절연막 세정방법 |
| KR100485186B1 (ko) * | 1997-12-31 | 2005-08-24 | 주식회사 하이닉스반도체 | 반도체소자의평탄화막형성방법 |
| CN106486412A (zh) * | 2015-08-31 | 2017-03-08 | 台湾积体电路制造股份有限公司 | 深沟槽隔离及其形成方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494322B1 (ko) * | 1999-12-22 | 2005-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100853485B1 (ko) | 2007-03-19 | 2008-08-21 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
-
1994
- 1994-03-18 KR KR1019940005499A patent/KR0127690B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417646B1 (ko) * | 1996-12-28 | 2004-04-13 | 주식회사 하이닉스반도체 | 반도체 소자의 층간 절연막 세정방법 |
| KR100485186B1 (ko) * | 1997-12-31 | 2005-08-24 | 주식회사 하이닉스반도체 | 반도체소자의평탄화막형성방법 |
| CN106486412A (zh) * | 2015-08-31 | 2017-03-08 | 台湾积体电路制造股份有限公司 | 深沟槽隔离及其形成方法 |
| KR20170026053A (ko) * | 2015-08-31 | 2017-03-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 깊은 트렌치 격리들 및 그 형성 방법들 |
| US9754993B2 (en) | 2015-08-31 | 2017-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deep trench isolations and methods of forming the same |
| US11217621B2 (en) | 2015-08-31 | 2022-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deep trench isolations and methods of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950027976A (ko) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844240B2 (en) | Semiconductor device having trench isolation | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| KR100286073B1 (ko) | 측벽막을 갖는 mosfet의 제조 방법 | |
| JP2929419B2 (ja) | 半導体素子の製造方法 | |
| KR0127690B1 (ko) | 반도체 소자의 트렌치 세정 방법 | |
| KR0137815B1 (ko) | 반도체 mosfet 제조방법 | |
| JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
| CN110034187B (zh) | 半导体结构及其形成方法 | |
| KR100196420B1 (ko) | 소자격리영역의 형성방법 | |
| KR20000044658A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100486210B1 (ko) | 프로파일을개선할수있는트랜치소자분리공정의세정방법 | |
| KR100197661B1 (ko) | 반도체 소자의 소자분리 절연막 형성방법 | |
| KR0147417B1 (ko) | 반도체 소자의 식각 피해영역 제거방법 | |
| US6573192B1 (en) | Dual thickness gate oxide fabrication method using plasma surface treatment | |
| KR0170475B1 (ko) | 에스오아이 모스트랜지스터의 소자 격리방법 | |
| KR100444609B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100468712B1 (ko) | 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법 | |
| KR100524916B1 (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
| KR20000044560A (ko) | 반도체 소자의 트렌치형 소자 분리막 형성방법 | |
| KR100205339B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| KR100620702B1 (ko) | 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법 | |
| KR100752219B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR100290912B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR0142786B1 (ko) | 반도체 소자 콘택홀 형성방법 | |
| KR940005720B1 (ko) | 반도체 장치의 소자분리 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |