KR0126891Y1 - 디지털 데이터 신호 기록 및 재생장치 - Google Patents

Abstract

본 고안의 목적은 디지털 데이터 정보를 기록 및 재생하고, DAT를 이용하는 디지털 데이터 정보를 기록 및 재생하며, 디지털 데이터를 기록 및 재생하기 위해 고도의 신뢰성을 갖는 장치를 제공하는데 있다.

본 고안의 기술적 구성은 기록 매체상의 일련의 쌍의 트랙의 메인 데이터 영역에 디지털 데이터 신호를 기록하는 장치에 있어서, 외부 신호원으로부터의 디지털 정보 신호를 수신하고 상기 디지털 정보 신호를 기록 매체 상에 기록되어질 상이한 쌍의 트랙에 각각 대응하는 프레임으로 분할하는 수단과; 각 프레임을 형성하는 각각의 2개의 트랙에 대해, 동일한 내용을 구비하고 기록 되도록 각각 배열된 헤더 부분을 각각의 트랙의 디지털 정보 신호 전에 발생시키는 수단과; 선정된 디지털 오디오 테이프 레코더(DAT) 포맷에 따라, 기록 매체상의 일련의 쌍의 트랙의 메인 데이터 영역의 디지털 정보 신호와 헤더 부분을 기록하는 수단을 포함하는 것을 특징으로 하고 있다.

상술한 기술적 구성에 위하면, 데이터가 신속히 기록되어, 기록 매체의 소비가 상당히 감소될 수 있고, DAT 포맷에 따른 1 프레임을 형성하는 2개의 트랙에 기록된 데이터 신호에 트랙의 연속성을 판정하기 위한 수단이 제공되어 있기 때문에 헤드의 클로킹 등으로 인한 소거되지 않은 신호를 쉽게 검출하는 것이 가능하여, DAT를 이용하는 만족스러운 데이터 레코더가 제공될 수 있으며, 또한 데이터 영역의 헤더 부분이 1 프레임을 형성하는 플러스 방위 및 마이너스 방위 트랙 둘 다에 기록되기 때문에, 이들 트랙의 헤더 부분이 동일한 데이터를 포함하는지를 검출함으로서, 고쳐 쓰기 도지 않은 이전에 기록된 데이터 신호를 쉽게 검출하고 정정하는 것이 가능하여, 고성능의 데이터 레코더를 제공한다.

Description

디지털 데이터 신호 기록 및 재생 장치

제1도는 본 고안에 따른 기록 및 재생 장치의 실시예의 전체 구성을 도시한 회로 블록도.

제2도는 신드롬 발생 회로의 예를 도시한 회로 블록도.

제3a도 내지 제3e도는 제1도에 도시된 기록 및 재생 장치의 재생 동작을 설명하는데 사용된 타이밍 도시도.

제4도는 DAT 기록 트랙 포맷 도시도.

제5a도 및 제5b도는 본 고안에 따른 메인 데이터 영역에서의 데이터 포맷 도시도.

제6a도 및 제6b도는 서브-코드 영역에 포함된 팩(pack)의 기록 포맷을 도시한 표.

제7도는 메인 데이터 영역에 형성된 기록 패턴 도시도.

제8도는 에러 정정에 사용하기 위한 신드롬을 발생시키는 프로그램을 도시한 흐름도.

제9a도 및 제9b도는 DAT 포맷의 ID 구조 도시도.

* 도면의 주요부분에 대한 부호의 설명

1 : 디지털 오디오 테이프 레코더(DAT) 11 : 회전 헤드 드럼

12 : 자기 테이프 13 : I/O 회로

19 : 테이프 이송 장치 21 : 프로토콜 제어 회로

22 : 마이크로 컴퓨터

[고안의 목적]

[고안이 속하는 기술분야 및 그 분야의 종래기술]

본 고안은 일반적으로 디지털 데이터를 기록 및 재생하기 위한 장치에 관한것이다. 특히, 컴퓨터 등등으로부터의 데이터를 기록하기 위해 사용되는 경우엔, 회전 헤드형 디지털 오디오 테이프 레코더(rotary head type digital audio tape recorder; R-DAT)에 관한 것이다.

[종래 기술의 설명]

하드디스크 등에 기록된 컴퓨터 발생 데이터를 보존하기 위해서, 상기 데이터는 때때로 소위 데이터 스트리머(streamer: 또는 데이터 레코더)에 전송되어, 하루에 한번씩 다른 기록 매채 상에 기록(또는 백업)된다.

대부분의 경우에, 종래의 데이터 스트리머는 아날로그 오디오 테이프 레코더라고 불려지고 있다. 그러나, 이러한 아날로그 오디오 테이프 레코더는 많은 량의 기록 매체(즉, 테이프)를 소비한다. 또한 이러한 종래의 데이터 스트리머는 기록시에 느린 데이터 전송 속도를 가져, 데이터를 전송하고 기록하는데 많은 시간이 소요된다. 또한 아날로그 오디오 테이프 레코더가 희망의 기록된 데이터의 개시점을 찾는 것이 쉽지 않다.

예를 들어, 컴퓨터로부터의 데이터가 종래의 오디오 테이프 레코더를 이용하여 기록될시엔, 임의의 파일 표시 신호가 컴퓨터로부터 상기 테이프 상에 공급된다. 재생 시엔, 컴퓨터 지정 어드레스를 위한 파일 표시의 위치 번호가 서치 된다. 종래의 아날로그 오디오 테이프 레코더는 정상적인 재생 동작에서 파일 표시의 재생된 신호를 계수 함으로 파일 표시의 위치 번호를 찾도록 구성되어 있기 때문에, 희망의 파일 표시를 찾는데 많은 시간이 소요된다. 따라서, 파일 표시의 위치 번호에 대해 서치하는 것이 어렵다.

DAT(디지털 오디오 테이프 레코더)가 개발되었다(ES 리뷰 소니 가부시끼 가이샤 시바우라 공장 발행: ISSN 0389-7737: 1985 년 12 월호 제 11 내지 14페이지 참조). 상기 DAT가 디지털화된 오디오 신호인 디지털 신호를 기록 및 재생하도록 설계되었기 때문에, 전술된 데이터를 기록하느데 아주 적당하다.

본 출원의 양수인은 1987 년 12 월 15 일자로 출원된 미국 특허 출원 제 133,010 호와 1988 년 4 월 5 일자로 출원된 미국 특허 출원 제 177,624 호에서 컴퓨터용 R-DAT를 이용한 데이터 레코더를 제안하였다.

전술된 바와 같은 DAT에 대하여, 또 다른 신호가 이전에 기록된 기록 매체상에 기록되어질 경우, 이전에 기록된 신호는 새로운 신호를 상기 이전에 기록된 신호 위에 겹쳐 기록하므로, 즉, 소거 헤드를 사용하지 않고도 소위 고쳐 쓰기에 의해 소거된다. 그러므로, 고쳐 쓰기가 예를 들어, 헤드의 클로깅(clogging)으로 인해서, 정상적으로 수행되지 않는 경우, 상기 이전에 기록된 신호의 일부가 소거되지 않은 채 남아있을 가능성이 있다.

이러한 문제점을 정정하기 위해, DAT 포맷에선 에러 검출 코드가 각 기록 트랙에 부가되어, 트랙에 소거되지 않은 부분이 있다 하더라도 에러로서 검출한다. 그러나, 각 트랙에 부가된 이러한 코드를 갖고서도, 전체 트랙이 소거되지 않고 남아있다면, 소거되지 않은 트랙내의 에러 검출 코드가 정상인 것으로 간주되기 때문에, 아무런 에러도 검출되지 않는다.

만약, 기록되어질 신호가, 인접한 데이터가 오디오의 신호의 다소 연속적인 특성으로 인해 서로 상관된, 오디오 신호인 경우, 잔여의 소거되지 않은 신호 부분이 트랙으로부터 제거된다 하더라도, 보간법 기술에 의해 정정이 수행될 수 있다. 그러나, 인접한 데이터가 일반적으로 상관되지 않는 데이터 레코더로서 DAT가 이용되는 경우, 보간법 기술은 사용될 수 없다.

1988 년 4 월 5 일자로 출원된 전술된 미국 특허 출원 제 177,624 호는 DAT가 데이터 레코더로서 사용되는 경우, DAT에 공급되어질 다수의 프레임의 데이터 신호에 대해 에러 정정 코드가 발생이 되고 이렇게 발생된 에러 정정 코드가 데이터 신호와 동일한 방식으로 테이프 상에 기록되어질 DAT에공급되는 기술을 제안한다. 따라서, 에러 정정은 DAT 외부에서 실행되어, 강력한 에러 정정 능력을 가진 DAT를 제공한다.

이러한 에러 정정 동작은 잘못된 프레임이 에러 정정 동작에 앞서 검출될 필요가 있다. 그러나, 하나 또는 그 이상의 트랙이 전체가 소거되지 않고 남아있는 전술의 경우에선, 에러는 이 방법에 의해 검출될 수 없다. 그러므로, 에러 정정 코드가 DAT 외부에서 발생되더라도, 에러는 정정될 수 없다.

[고안의 목적 및 개요]

전술된 문제점의 관점에서, 본 고안의 목적은 디지털 데이터 정보를 기록 및 재생하는 개선된 장치를 제공하는 것이다.

본 고안의 또 다른 목적은 DAT를 이용하는 디지털 데이터 정보를 기록 및 재생하기 위한 장치를 제공하는 것이다.

본 고안의 또 다른 목적은 디지털 데이터 정보를 기록 및 재생하기 위해 고도의 신뢰성을 갖는 장치를 제공하는 것이다.

본 고안의 제1의 양상에 따라, 기록 매체 상에 데이터를 기록하는 장치가 제공되는데, 상기 장치는 외부 신호원으로부터의 디지털 정보 신호를 수신하고 상기 디지털 정보 신호를 기록 매체 상에 기록되어질 상이한 쌍의 트랙에 각각 대응하는 프레임으로 분할하는 수단과: 각 프레임을 형성하는 각각의 2개의 트랙에 대해, 동일한 내용을 구비하고 기록 되도록 각각 배열된 헤더 부분을 각각의 트랙의 디지털 정보 신호 전에 제공하는 수단과: 기록 매체상의 일련의 쌍의 트랙에 디지털 정보 신호와 헤더 부분을 기록하는 수단을 포함한다.

또한, 본 고안의 제2의 양상에 따라, 기록된 디지털 데이터 신호가 2개의 트랙에 각각 대응하며, 각 프레임을 형성하는 각각의 2개의 트랙에 동일한 헤더 부분을 각각 포함하는 프레임 내로 분할되어지므로 포맷화되는 기록 매체 상에 기록된 디지털 데이터 신호를 재생하는 장치가 제공되는데, 상기 장치는 기록매체상의 트랙에 기록된 디지털 데이터 신호를 재생하는 수단과; 각 프레임에 대해 재생된 신호로부터 헤더 부분을 분리시키고 각 프레임을 형성하는 2개의 트랙으로부터 재생된 헤더 부분의최소한의 부분을 서로 비교하는 분리 및 비교 수단과: 비교 결과, 2개의 트랙의 헤더 부분의 일부분의 데이터가 동일하지 않으면, 각 프레임에 기록된 디지털 데이터 신호가 잘못되었는지를 결정하기 위해 상기 분리 및 비교 수단의 결과를 공급하는 수단과; 에러 정정 코드이 사용에 의해 잘못된 디지털 데이터 신호를 정정하는 에러정정 수단을 포함한다.

본 고안의 상기 및 다른 목적, 특징 및 이점은 전 도면에 걸쳐 동일한 참조 부호가 동일한 요소 및 부분을 나타내는 첨부한 도면과 관련하여 행해진 양호한 실시예의 이하 상세한 설명으로부터 명백해질 것이다.

[양호한 실시예의 설명]

본 고안의 실시 예는 이하 본원에선 첨부한 도면과 관련하여 설명될 것이다.

제1도를 참조하면, 본 고안의 제1의 실시예에 따른 데이터 레코더는 디지털 오디오테이프 레코더(DAT; 1)를 포함한다. 상기 디지털 오디오 테이프 레코더(1)는 회전 헤드 드럼(11)을 구비하고, 자기 테이프는 약 90°의 헤드 이동의 각도 범위로 회전 헤드 드럼(11)의 주변 표면 둘레에 감기고, 테이프 이송 메커니즘(19)에 의해 헤드 드럼(11)을 통과하여 이송된다. 2개의 회전 헤드(A 및 B)는 회전 헤드 드럼(11)에 장착되고, 2개의 경사진 트랙은 제4도에 보다 명확히 도시된 바와 같이 회전 헤드 드럼(11)의 1 회전마다 한번씩 회전 헤드(A 및 B)에 의해 기록 및 재생된다.

인입한 디지털 데이터는 DAT(1)의 I/O(입력 및 출력) 회로(13)에 공급된다. 상기 I/O 회로(13)로부터의 디지털데이터는 디지털 신호 처리기(14)에 공급되어, DAT 포맷으로 변환된다. 상기 DAT 포맷에 따라 변환된 디지털 신호는 기록 증폭기 (15) 및 기록/재생 전환 스위치(16)의 기록측 접점(R)을 통해 회전 헤드(A 및 B)에 공급되어 테이프(12)상에 기록된다.

테이크(12)상에 기록된 신호가 회전 헤드(A 및 B)에 의해 재생될 시에, 상기 재생된 신호는 기록/재생 전환 스위치(16)의 재생측 접점(P) 및 재생 증폭기(17)를 통해 디지털 신호 처리기(14)에 공급되며, 상기 처리기에서 상기 재생된 신호는 디지털 데이터로 재 변환된 후, I/O 회로 (13)를 통해 외부로 출력된다.

인입한 제어 신호는 또한 DAT(1)의 시스템 제어 회로(18)에 공급된다. 시스템 제어 회로(18)로부터의 신호를 근거로, 회전 헤드 드럼(11)이 회전하도록 제어되며, 테이프 이송 메커니즘(19)은 테이프(12)를 가동시키고 기록/재생 전환 스위치(16)는 알맞은 곳에 전환된다. 또한, 기록시, 시스템 제어 회로(18)로부터의 신호는 디지털 신호 처리기(14)에 제공되어, 이후 설명될 서브-코드 신호등을 발생시킨다. 재생시, 디저털 신호 처리기(14)에 의해 추출된 신호가 시스템 제어 회로(18)에 공급되어, 트랙 제어 동작이 행해지고 상기 신호의 일부가외부에 공급된다.

상기 디지털 오디오 테이프에선 DA(디지털-아날로그)/AD(아날로그-디지털) 변환 회로를 I/O 회로(13)의 출력에 접속시키고 선정된 제어 장치를 시스템 제어 회로(18)의 출력에 접속시키므로, 예를 들어, 아날로그 오디오 신호를 기록 및 재생하는 것도 가능하다.

그러나, 본 고안에선, 인터페이스 버스(3)는 외부 장치로서의 제어기(2)를 통해 디지털 오디오 테이프 레코더(1)에 접속된다. 상기 인터페이스 버스(3)는 예를 들어, SCSI(small computer system interface: 소형 컴퓨터 시스템 인터페이스) 방식(1986 년 10 월 6 일자 니혼 게이자이 신문사에 의해 출간된 닉케이 일렉트로닉스(NIKKEI ELECTRONICS) 제102 내지 107 페이지 참조)에 맞춘 형태일 수도 있다. 호스트 컴퓨터(5) 및 HDD(하드디스크 드라이브: 6)는 호스트 어댑터(4)를 통해 상기 인터페이스 버스(3)에 접속된다.

전술된 제어기(2)에선, 프로토콜 제어 회로(21)는 인터페이스 버스(3)에 접속된다. 프로토콜 제어 회로(21)를 통해, 데이터 및 제어 신호는 제어기(2), 메모리 제어 또는 DMA(dynamic memory access: 동적 메모리 억세스) 회로(23) 및 버스(3)의 동작을 제어하는 마이크로컴퓨터(22)에 교환된다. 마이크로컴퓨터(22)는 제어기(2)의 동작을 제어할 뿐만 아니라 DMA 회로(23)의 어드레스를 검출하고 DMA 회로(23)의 작동을 제어한다. 또한, 데이터는 DMA 회로(23)를 통해 버퍼 메모리(24)와 인터페이스 버스(3) 간에 교환된다. 또한, 데이터는 I/O 회로(25, 13)를 통해 DAT(1)에 제공된 디지털 신호 처리기(14)와 버퍼 메모리(24) 간에 교환된다. 또한, 제어 신호는 마이크로 컴퓨터(22)와 시스템 제어 회로(18) 간에 교환된다.

또한, 에러 정정 코드(ECC) 발생회로(26)는 버퍼 메모리(24)에 접속되어 버퍼 메모리(24)에 기억된 데이터에 대한에러정정 코드를 발생시킨다. 상기 발생 회로(26)로 부터 발생된 에러 정정 코드는 버퍼 메모리(24)의 선정된 영역에 기억된다.

따라서, 상기 장치에선, 하드디스크 드라이브(6)에 기록된 데이터는 기록 동안 제어기(2)로부터의 전송 요청에 응답하여 버스(3)를 통해 제어기(2)에 공급되고, 그후 DMA 회로(23)를 통해 버퍼 메모리(24)에 기록된다. ECC 발생 회로(26)는 버퍼 메모리(24)에 기록된 데이터에 대한 에러 정정 코드를 발생시킨다. 그후, 에러 정정 코드를 포함한 데이터는 I/O 회로(25)를 통해 판독되고 DAT(1)의 I/O 회로(13)에 공급된다. DAT(1)에선, I/O 회로(13)로부터의 데이터는 오디오 신호가 기록 될시 엔, A/D 변환기로부터 유도된 데이터와 동일한 것으로서 간주된다. 그후, 상기 데이터는 디지털 신호 처리회로(14)에 의해 DAT 포맷에 따라 변환되고 헤드 (A, B)에 의해 테이프 상에 기록된다.

에러 정정 코드는 이하와 같이 기록 시에 발생된다:

에러 발생 매트릭스가 이하와 같이 DAT(1)에 공급된 임의의 데이터 순차로 정렬된 것으로 가정된다.

따라서, 신드롬 발생 회로는 예를 들어, 제2도에 도시된 바와 같이, 발생된 매트릭스에 대해 형성된다. 특히, 제2도의 좌측상의 단자(31)에 공급된 데이터 신호는 가산기 회로(32a 내지 32d)에 공급된다. 가산기 회로(32a 내지 32d)로부터의 출력 신호는 직접 신드롬 레지스터(34a 내지 34d)에 각기 공급되고 α, α²및 α³의 계수를 각기 가진 계수 회로(33b 내지 33d)를 통해 제공된다. 신드롬 레지스터(34a 내지 34d)로부터 출력된 신호는 가산기 회로(32a 내지 32d)에 각기 공급된다. 따라서, 신드롬은 데이터 신호가 가산기 회로(32a 내지 32d)에 공급될 때마다 수행되는 피이드백에 의해 레지스터(34a 내지 34d)에 발생된다.

그러므로, 데이터는 신호가 단자(31)에 공급된 때마다 상기 매트릭스의 데이터색션의 우측으로부터 계산이 수행된다. 일반적으로, 이때에, 예를 들어 251 심벌의 데이터가 공급되며, 상기 신드롬은 상기 레지스터(34a 내지 34d)로부터 발생된다. 따라서, 발생된 신드롬은 상기 매트릭스의 패리티 섹션에 대응하는 계산 회로(35)에 공급되어, 4-심벌 에러 정정 코드를 발생시킨다. 데이터 순차는 계산이 진행되고 있는 동안 종료되는 경우, 상기 레지스터(34a 내지 34d)는 각각 데이터 순차를 근거로 계산이 수행되는 지점으로부터 좌측 상에 위치된 신드롬의 모든 요소에 공급된다는 사실과 동등한 신드롬을 각기 발생한다. 그후, 이때에, 레지스터(34a 내지 34d)가 동작하지 않고 상기 레지스터의 각각의 내용이 계산 회로(35)에 공급이 되어, 이때까지 신드롬 발생 회로에 공급된 데이터에 대한 에러 정정 코드를 발생시킨다.

상기 처리에 의해, 에러 정정 코드가 원활히 발생될 수 있고 임의의 가변 길이의 데이터 순차에 부가된다. 이 경우, 전술된 신드롬 발생 회로는 마이크로컴퓨터 등의 소프트웨어에 의해 실제로 실현된다. 요구된 하드웨어가 신드롬 레지스터(34a 내지 34d)에 대응하는 단독의 메모리 영역이며, 따라서, 상기 장치는 간단한 구성으로 실현될 수 있다. 즉, 각각의 레지스터(34a 내지 34d)의 메모리 용량이 1 트랙에 대한 데이터 량의 4 배이며, 따라서 신드롬 발생 회로가 극소 메모리 용량과 적당히 프로그램된 마이크로컴퓨터로 쉽게 구성될 수 있다는 것이 이해될 것이다.

제8도를 참조하면, 상기와 같은 신드롬 발생 프로그램용의 흐름도가 도시된다. 상기 프로그램은 단계(SP1)에서 시작되고 데이터 신호는 단계(SP2)에서 입력된다. 단계(SP3)에선, 입력 데이터 신호는 메모리(M1: 메모리 유닛(24)내)에 기억된 데이터 신호에 부가되고 부가된 데이터 신호는 버퍼 메모리(24)의 메모리 영역(M2)에 기억된다.

단계(SP4)에선, 입력 데이터 신호는 메모리 영역(M2)에 기억된 데이터 신호에 부가된다. 부가된 데이터 신호는 α의 계수만큼 승산 된다. 상기 승산된 데이터 신호는 메모리 영역(M2)에 기억된다. 단계(SP5)에선, 입력 데이터 신호가 버퍼 메모리(24)의 메모리 영역(M3)에 기억된 데이터 신호에 부가되며, 부가된 데이터 신호는 α²의 계수만큼 승산 된다. 승산된 데이터 신호는 메모리 영역(M3)에 기억된다.

그 다음, 입력 데이터 신호는 버퍼 메모리 영역(24)의 메모리 영역(M4)에 기억된 데이터 신호에 부가된다. 부가된 데이터 신호는 α³의 계수만큼 승산 된다. 상기 승산된 데이터 신호는 단계(SP6)에서 메모리 영역(M4)에 기억된다. 단계(SP7)에서, 입력 데이터 신호가 종료되었는지가 결정된다. 만약 대답이 아니오이면, 상기 처리는 단계(SP2)로 되돌아간다. 만약 대답이 예이면, 상기 처리는 4개의 에러 정정 코드가 매트릭스 계산에 의해 메모리 영역(M1, M2, M3 및 M4)에 기억된 데이터 신호로부터 발생되는 단계(SP8)로 진행된다. 이는 처리를 종료시킨다.

데이터 신호의 임의의 가변 길이를 원활히 기록하기 위해 발생된 에러 정정 코드가 그 이후의 DAT(1)를 데이터 신호에 공급하여, 상기 DAT를 이용하는 만족스런 데이터 레코더를 제공하는 것이 가능하게 한다.

전술된 실시 예에선, 2개의 심벌이 에러 발생 코드를 발생하기 위해 데이터 순차의 각 프레임으로부터 취하여지기 때문에, 발생도니 4-심벌 에러 정정 코드는 2개의 프레임(4개의 트랙)에 기록될 수 있다.

만약 특정 예로서, 에러 정정 코드가 2개의 심벌로 형성되었다고 가정되면, 예를 들어, 이하의 매트릭스가 사용될 수도 있다.

상기 매트릭스에 대해선, 계산 회로(35)는 불필요하게 된다.

그 다음, 제1도 및 제3a 내지 제3e도와 관련하여 전술된 장치에 의해 재생동안 에러 정정 처리가 어떻게 실행되었는가에 대한 설명이 주어질 것이다.

재생시, 헤드(A 및 B)에 의해 테이프(12)로부터 재생된 신호는 디지털 신호 처리기(14)에 의해 변환되어 오디오 신호에 대응하는 데이터가 발생된다. 상기 데이터는 I/O 회로(13)를 통해 버퍼 메모리(24)에 데이터를 기록하는 제어기(2)에 공급된다. 상기 I/O 회로(29)를 통해 버퍼 메모리(24)에 기록된 데이터는 DMA 회로(23)를 통해 판독되고 그후, 인터페이스 버스(3)를 통해 하드디스크 드라이브(6)에 기록된다.

데이터 신호 및 에러 정정 코드(ECC)는 제3a도에 도시된 바와 같이 재생된다. 제3b도에 도시된 바와 같이 에러가 정정될 수 없는 프레임인 것을 DAT(1)가 검출하는 경우, 데이터가 최초에는 직접 출력되는 조건은 제3c도에 도시된 바와 같이 중지된다. 그러나, 이때에, 데이터 신호가 신드롬 발생 회로에 연속적으로 공급되며, 따라서 신드롬 발생 회로는 에러 정정 코드이 재생이 종료되는 시간에 전술된 DAT(1)로부터 잘못된 프레임의 에러를 정정하기 위해 데이터를 발생시킨다. 상기 조건으로부터, DAT(1)는 제3d도에 도시된 바와 같이 테이프를 다시 감도록 명령한다. 그후, 제3e도에 도시된 바와 같이, DAT는 데이터의 최초로부터 데이터 신호의 재생을 재 시작하는 동시에, 신드롬 발생 회로에 의해 발생된 에러 정정 데이타가 검출된 잘못된 프레임에 대해 삽입되고, 그후, 전체 데이터 신호가 재생된다.

아무런 에러도 데이터 프레임에서 발견되지 않을 시엔, 데이터 신호는 아무런 처리도 없이 재생되고 인터페이스 버스(3)로 출력된다. 전술된 처리는 에러가 데이터 프레임에서 발견되었을 시에만 전술된 처리가 수행되며, 따라서, 데이터 신호는 대체로 아주 신속히 재생될 수 있다.

전술된 에러 정정은 전술한 매트릭스 등의 데이터 섹션의 모든 데이터를 기억하기 위한 대용량 버퍼 메모리를 제공할 아무런 필요성이 없이도, DAT(1)로부터 재차 재생된 데이터 신호를 이용하므로 신드롬 레지스터(34a 내지 34d)에 대응하는 메모리 영역의 작은 용량만으로 수행될 수 있다.

전술된 바와 같은 에러 정정은 재생시 에러 정정 코드이 최소한의 프레임 수를 검출하고 프레임이 데이터 신호 또는 에러 정정 코드를 포함하는지를 판별할 것을 요구한다. 그러므로, 신호 영역은 이러한 검출 및 판별을 위해 DAT 포맷에 예약된다. 데이터 신호가 테이프(12)상에 기록 됨에 따라 상기 DAT 포맷은 제4도와 관련하여 설명될 것이다.

제4도로부터 알 수 있는 바와 같이, 1 프레임은 헤드(A 및 B)에 의해 형성된 2개의 트랙(Ta및 Tb)으로 구성된다. 각각의 트랙(Ta및 Tb)은 90°의 각도에 걸쳐 각각의 헤드의 회전에 대응하는 길이를 갖고 상기 트랙의 하단 부로부터(즉, 도면에서 우측에서 좌측으로) 5.051°의 마진 영역, 0.918°의 서브-코드의 PLL을 위한 프리앰블 영역, 3.673°의 제 1의 서브-코드, 0.459°의 포스트앰블 영역, 1.378°의 인터로크 갭 영역, 2.296°의 트랙킹(ATF)신호 영역, 1.378°의 인터로크 갭 영역, 0.918°의 데이터의 PLL을 위한 프리앰블 영역, 58.776°의 데이터 영역, 1.378°의 인터로크 갭 영역, 2.296°의 AFT 신호 영역, 1.378°의 인터로크 갭 영역, 0.918°의 서브-코드의 PLL을 위한 프리앰블 영역, 3.673°의 제 2의 서브-코드 영역, 0.459°의 프리앰블 영역 및 5.051°의 마진 영역으로 분할된다. 제4도의 각각의 영역의 크기는 정확하지 않다는 것이 인지 되야 한다.

I/O 회로(13)에서 DAT(1)에 공급된 데이터는 선정된 에러 검출 및 정정 코드등을 데이터에 부가하고 이를 선정된 인터리빙 관계에 따라 트랙(Ta및 Tb)의 데이터영역 내에 삽입하는 처리 회로(14)에 공급된다.

제9a도에 도시된 바와 같이, 데이터영역은 시작 부분에 8-비트의 동기화 섹션과 그 뒤에 W1 및 W2로 형성된 ID 섹션의 전체 16 비트를 포함한다. ID 섹션은 2 비트의 8개의 ID 영역으로 분할된다. 제 1의 ID 영역(ID-0)은 포맷 ID으로 지정되고 예를 들어, 데이터 상술을 위해 1로 세트된다. 그 다음의 ID 영역(ID-1)은 서브-카테고리 ID로 지정되고 예를 들어, 컴퓨터 주변 장치를 위한 0으로 세트된다. 그 다음의 ID 영역(ID-2)은 프레임 크기 ID로 지정되고 프레임의 기록 용량이 5760 바이트일 시엔, 0으로 세트되고 상기 프레임의 기록 용량이 예를 들어, 5292 바이트일시 엔 1 로 세트된다. ID 영역(ID-3)은 트랙 피치 ID로 지정되고 트랙 피치가 13.6㎛ 일시엔, 0으로 세트되고 트랙 피치가 20.4㎛ 일시엔, 1로 세트된다.

제9b도에 도시된 바와 같이, 서브-코드 영역은 또한 W1 및 W2로 형성된 ID 섹션을 포함한다. W1의 제 1의 비트는 데이터의 유효(1로 세트된다) 또는 무효(0으로 세트된다)를 표시하는 코드로 지정된다. W1의 그 다음의 3 비트는 프레임을 포함하는 역역의 장소를 표시하는 코드이다. 특히, 상기 코드는 상기 영역이 리드-인 영역 즉, 테이프의 개시부에 위치될 시엔 0, 데이터 영역에 위치될 시엔1, 판독 영역 즉, 기록 영역의 단부에 위치될 시엔 10, 매체의 단부 즉, 테이프의 단부에 위치될 시엔 11으로 세트된다. W1의 잔여의 4 비트는 통상의 프레임(0**0으로 세트), 동기화 등에 사용된 앰블 프레임(0**1로 세트), 파일 표시 이외의 프레임(000*으로 세트), 제 1의 파일 표시(001*로 세트), 제 2의 파일 표시(010*로 세트) 또는 제 3의 파일 표시(011*로 세트)를 표시한 코드로 지정된다. 또 한편, W2는 1로 세트된 제 1의 비트, 이하 서브-코드가 이후에 언급될 바와 같은 팩 포맷인 것을 표시하는 0로 세트된 그 다음의 3 비트와, 블록 어드레스를 표시하는 값으로 세트된 최종의 4 비트를 갖는다.

각종의 식별 등은 DAT(1)가 데이터 레코더로서 사용될 시에 전술된 정보에 의해 만들어진다.

상기 장치에선, 데이터 영역세는 예를 들어, 이하와 같이 포맷화된 프레임당 기록 용량의 5760 바이트가 제공된다.

제5도를 참조하면, 전술된 5670 바이트는 4 바이트(32 비트)로 각각 형성된 워드(0 내지 1439)로 분할된다. 각 워드는 DAT-포맷화된 오디오 신호에 따라 각각 16 비트(2 바이트)의 L-채널(좌측 채널) 및 R-채널(우측 채널)로 분할된다. 5760 바이트의 최초의 3 워드(12 바이트)는 제 1의 바이트의 모든 비트가 0으로 세트되고, 후속의 10 바이트의 모든 비트가 1로 세트되고, 최종 바이트의모든 비트가 0으로 세트되는 동기화 영역으로 지정된다.

그 다음, 8 워드(32 바이트)는 동일한 내용이 L-채널 및 R-채널 부분에 기록되는 헤드 부분으로 지정된다. 특히, 헤더 부분의 배열을 설명해보면, 4번째 워드의 전반의 1/2 바이트(4번째 워드는 3(-)로 참조되며, 5번째 워드는 4(+) 등으로 참조됨)는 서브-코드 영역(W1 및 W2)에서와 동일한 프레임(ID, VF) 및 포맷(ID)이 제공되는 프레임의 조건을 표시하기 위한 영역으로 지정된다. 4번째 워드의 후반의 1/2 바이트는 CD-ROM에 대한 0 - 11 및 DAT에 대한 1000으로 세트하다 모드 영역으로 지정된다(제5a도에는 지정 코드가 도시되지 않음).

총 24 비트인 5번째 워드 및 6번째 워드의 전반의 1/2 바이트는 각 세이브 세트하다 상부로부터 유효 프레임의 일련 번호를 표시하는 2진 값이 기억되는 논리적 프레임 번호(LFNO) 영역으로 지정된다. 만약 무효 프레임이 관련되면, 상기 영역의 모든 비트는 0으로 세트된다.

6번째의 워드의 후반의 1/2 바이트는 데이터 조건을 표시하는 영역으로 지정된다. 특히 상기 후반의 1/2 바이트의 LSB 측에서 4 비트는 기록 형태를 표시하는 코드(기록 ID) 영역으로 지정되고 스트리밍의 형태 1을 표시하는 0, 스트리밍의 형태 2를 표시하는 1 및 개시-정지의 형태 1을 표시하는 10으로 세트된다. 그 다음 1 비트는 헤더 부분의 데이터가 또한 버스(3)로부터 공급된 데이터 신호에 제공되는지(1로 세트) 또는 제공되지 않는지(0으로 세트)를 표시하는 플래그(DH)로 지정된다. 상기 후반의 1/2의 바이트의 MSB 에서의 잔여의 3 비트는 에러 정정 코드 프레임의 수(PFL)를 표시하는 2진-코드 결합으로 지정된다.

7번째 워드의 전반의 1/2 바이트는 데이터 신호 프레임과 에러 정정 코드 프레임의 전체 수(ECFL)를 표시하는 2진-코드 결합으로 지정된다. 만약 프레임의 번호가 한정적이 아니면, 상기 영역은 0으로 채워진다. 7번째 워드의 후반의 1/2 바이트는 수행된 다른 동작의 횟수(OWNO)를 표시하는 2진-코드 결합으로 지정된다.

8번째 워드의 전반의 1/2 바이트는 에러 정정 코드가 부가되었는지를 표시하는 번호(EFNO)로 지정된다. 상기 전반의 1/2 바이트의 LSB 측에서의 제1의 비트가 0으로 세트되면, 이는 관련 프레임이 데이터 신호 프레임인 것을 표시한다. 또 한편, 만약 제 1의 비트가 1로 세트되면, 관련 프레임이 에러 정정 코드 프레임이며, 이들의 후속의 7 비트는 에러 정정 코드 프레임의 일련 번호를 표시하는 2진-코드 결합으로 세트되며, 제1의 에러 정정 코드 프레임은 1로 지정되어진다. 만약 에러 정정 코드가 어떠한 프레임에도 부가되지 않으면, 모든 비트는 0으로 세트된다.

8번째 워드의 후반의 1/2 바이트와 9번째 워드의 전반의 1/2 바이트는 프레임에서 포함된 유효 데이터의 바이트의 수(EBL)를 표시하는 영역으로 지정되고 바이트의 수를 표시하는 2진-코드 결합으로 세트된다.

9번째의 워드와 10번째 및 11번째 워드의 후반의 1/2 바이트는 확장 비트로서 예약되고 그때 모두 0으로 세트된다.

후속의 12번째 내지 1439번째 워드는 5712 바이트에 이르는 데이터 영역에 지정되고 버스(3)로부터의 데이터 신호는 이들 프레임에 4 바이트로 순차로 기록된다.

1440번째 워드는 헤더 부분과 데이터 영역에 기록된 데이터 신호에 대해 에러 정정 코드(CRC) 즉, 각각의 트랙 상에 기록된 신호에 대해 발생된 에러 정정 코드가 기록되는 CRC 영역으로 지정된다.

DAT 포맷에선, L-채널 및 R-채널 데이터 신호는 2 바이트 증가로 2개의 인접한 트랙 상에 교호로 기록된다. 이들 교호의 트랙은 예를 들어, 제5a도 및 제5b도의 양측 상에 표시된 트랙을 형성하기 위한 헤드의 플러스 및 마이너스(+ 및 -)방위각에 의해 일반적으로 식별된다. 따라서, 예를 들어, 마이너스(-) 방위의 CRC 영역에서는, L-채널의 3번째 워드(L₃), R-채널의 3번째 워드(R₄), L₅, R₆, L₇… 에 대해 CRC가 발생된다. 또 한편, 플러스(+) 방위 CRC 영역에선 R₃, L₄, R₅, L₆, R₇… 에 대해 CRC가 발생된다.

그러므로, 상기 포맷에 따라, 헤더 부분의 L-채널 및 R-채널(3번째 내지 10번째 워드)이 동일한 내용을 갖기 때문에, 즉, 헤더 부분의 데이터가 서로 인접한 플러스 및 마이너스 방위 트랙 상에 이중으로 기록되기 때문에, 그러므로, 플러스 및 마이너스 방위 트랙 상에 이중으로 기록되기 때문에, 그러므로, 플러스 및 마이너스 방위 트랙의 헤더 부분의 내용을 비교하므로 소거되지 않은 부분이 남아있는 지를 판별하는 것이 가능하다. 고쳐 쓰기 동작의 번호를 표시하는 OWNO 영역의 데이터는 고쳐 쓰기가 수행될 때마다 재 기록된다. 주어진 프레임의 2개의 인접한 플러스 방위와 마이너스 방위 트랙중 한 트랙이 예를 들어, 상기 트랙 상에 신호를 기록하는 헤드중 한 헤드에 발생된 클로깅으로 인해 고쳐 쓰기 되지 않으면, 데이터가 기록될 수 없고 그로 인해 소거되지 않은 트랙 상에 이전에 기록된 헤더 데이터가 재생되며, 따라서 플러스 방위 트랙의 헤더 내용이 마이너스 방위 트랙의 헤더 내용과 일치하지 않는다. 또한, 플러스 방위 트랙의 국부 프레임 번호(LFNO) 영역의 값은 고쳐 쓰기가 수행되지 않았을 경우의 마이너스 방위 트랙의 것과는 상이하다. 그러므로, 주어진 프레임의 플러스 방위 및 마이너스 방위 트랙의 이들 값을 비교하므로 고쳐 쓰기가 실패하였는지를 판단하는 것이 가능하다.

우연하게도, DAT 포맷에 의해 제공된 동기화 영역은 DAT(1)가 제어기(2)에 자유자재로 동기화 되게 하여 1 프레임에 포함된 데이터의 량의 변동에 유리하게 대응한다. 그러나, 상기 동기화 패턴과 동일한 패턴이 데이터 신호에 나타날 수도 있기 때문에, 헤더 부분 및 CRC 영역의 데이터는 예를 들어, 임의의 M 계열 등을 부가하므로, 스크램블 되야 한다. 특히, 제어기(2)는 버스(3)로부터의 데이터 신호에 대해 헤더 부분에 기록되어질 데이터를 발생시키고 그후, 헤더 부분의 데이터로부터 CRC를 발생시킨다. 그후, 데이터 및 CRC는 스크램블 되며, 동기화 영역이 부가되고, 그후 DAT(1)에 공급된다.

또한, 상기 데이터 포맷에선, 각 트랙에 CRC가 부가되기 때문에, DAT(1)의 외부에서 트랙의 잘못된 데이터를 검출하는 것이 가능하다.

데이터 신호는 전술된 바와 같은 DAT 규칙에 따라 포맷화된다.

전술된 장치는 2048 비트의 데이터가 제1 및 제2의 서브-코드 영역에 기록되게 한다. 만약 오디오 신호에 대한 포맷이 관련되면, 2048 비트의 데이터는 각각 64 비트로 형성된 팩으로 분할되는데, 각각의 상기 팩에는 상기 팩에 기록된 데이터의 타임 코드, 기록 날짜 등과 같은 정보가 기록된다.

따라서, 이들 팩중 몇몇은 데이터 레코더상에 정보를 기록하도록 지정될 수도 있다. 예를 들어, 2개의 팩은 다양한 제어를 수행하는데 사용될 수도 있다.

제6a도 및 6b도는 상기 목적을 위한 팩의 배열을 도시한다. 각 팩의 64 비트는 각각 8 비트의 8 워드로 분할된다. 각 팩의 제 1의 워드의 MSB 측에서의 4 비트는 오디오 신호 포맷에 대해 공통인 ITEM으로 지정되고 팩의 내용을 표시하는 4비트 2진-코드 결합으로 세트된다. 그러나, 4 비트로 가능하게 만들어질 수 있는 전체 16 결합중 9 결합이 이미 오디오 신호 기록을 위해 정해져 있으며, 따라서, 다른 결합은 데이터 레코더를 위해 잔여의 7 결합으로부터 임의로 선택된다. 예를 들어, 1은 제 1의 팩의 ITEM 영역으로 세트되고, 10은 제 2의 팩의 ITEM 영역으로 세트된다.

제1의 워드 및 제 2의 워드의 LSB 측에서의 4 비트는 전술된 W1 및 W2에 기록된 것과 동일한 포맷 ID, 영역 ID, VF 및 프레임 ID이 제공된 프레임 조건을 표시하기 위한 영역으로 지정된다.

제1의 팩의 3번째 내지 5번째 워드는 파일 번호(FNO) 영역으로 지정되고, 한번에 백업된 데이터의 모드 파일(세트 세이브)내의 파일의 일련 번호를 표시하는 2진-코드 결합으로 세트된다.

6번째 및 7번째 워드로 구성된 전체 16 비트 영역은 장치의 초기 사용으로부터 얼마나 많은 횟수의 백업이 실행되었는가를 표시하는 2진-코드 결합체가 기록된 세트 세이브 번호(SSNO) 영역으로 지정된다.

제1의 트랙의 8번째 워드는 1번째 내지 7번째 워드에 대한 패리티 영역으로 지정된다.

제2의 팩의 3번째 내지 5번째 워드로 구성된 전체 48 비트 영역은 테이프의 헤드로부터 프레임의 일련 번호를 표시하는 2진-코드 결합이 기록되는 절대프레임 번호(AFNO) 영역으로 지정된다. 6번째 및 7번째 워드는 확장 비트로서 예약되고 그 순간에 0으로 모두 세트된다. 8번째 워드는 1번쩨 내지 7번째 워드에 대한 패리티 영역으로 지정된다.

따라서, 데이터 신호는 전술된 바와 같이 이들 ID를 식별하므로 아주 원활히 재생될 수 있다.

본 실시예의 장치의 제어기(2)에 형성될 수 있는 정보가 데이터 영역의 헤더 부분에 기록되는 반면에, DAT(1)에 형성될 수 있는 정보는 서므-코드 영역에 기록된다.

제7도에 도시된 바와 같이, 오디오 DAT 포맷은 1 프레임이 드럼(11)의 1회전에 의해 형성된 2개의 경사진 트랙으로 형성될 정도이고 데이터는 인터리브 되어 2개의 트랙 상에 기록되는데, 여기서 좌측 채널의 우수 데이터는 1 프레임을 형성하는 2개의 트랙중 한(플러스 방위) 트랙의 전반의 1/2에 기록되며, 우측 채널의 기수 데이터는 동일한 트랙의 후반의 1/2에 기록되며, 우측 채널의 우수 데이터는 다른(마이너스 방위) 트랙의 전반의 1/2에 기록되고, 좌측 채널의 기수 데이터는 동일한 트랙의 후반의 1/2에 기록된다. 제7도에서 각 트랙의 중심에 있는 참고 문자 C는 DAT(1)에 의해 각 트랙에 부가된 에러 정정 코드를 표시한다.

전술된 바와 같이, 오디오 DAT에 의해 발생된 에러 정정 코드 외에도, 데이터 레코더는 호환성의 증가를 위해 제어기(2)내에 에러 정정 코드 발생기(26)를 갖춘다. 인터리브된 데이터에 대한 에러 정정 코드는 데이터 순차를 형성하기 위해 각 프레임의 2n번째 데이터(우수가 붙은)와 2n+1번째 데이터(기수가 붙은)를 취하므로 제어기(2)에 발생될 수 있다. 상기 부가적인 에러 정정 코드에 대하여, 테이프(12)가 수평으로 긁힌 경우, 이들 2개의 에러 정정 코드에 의해 에러 정정이 실행이 될 수 있어, 이러한 경우에도 에러 정정 능력을 개선시킨다.

전술된 바와 같은 장치에 따라, 상기 DAT는 데이터 레코더로서 이용될 수 있는데, 여기서 드럼(11)은 예를 들어약 2000 rpm의 속도로 회전하며, 따라서, 데이터는 초당 192,000 바이트의 속도로 신속히 기록되고 그 결과, 기록 매체의 소비가 상당히 감소될 수 있다. 또한 데이터는 만족스러운 데이터 기록을 허용하는 부가된 에러 정정 코드에 의해서 원활히 기록될 수 있다.

또한, DAT 포맷에 따른 1 프레임을 형성하는 2개의 트랙에 기록된 데이터 신호에 트랙의 연속성을 판정하기 위한 수단이 제공되어 있기 때문에, 헤드의 클로깅 등으로 인한 소거되지 않은 신호를 쉽게 검출하는 것이 가능하여, DAT를 이용하는 만족스러운 데이터 레코더가 제공될 수 있다.

게다가, 데이터 영역의 헤더 부분이 1 프레임을 형성하는 플러스 방위 및 마이너스 방위 트랙 둘 다에 기록되기 때문에, 이들 트랙의 헤더 부분이 동일한 데이터를 포함하는 지를 검출하므로, 고쳐 쓰기 되지 않은 이전에 기록된 데이터 신호를 쉽게 검출하고 정정하는 것이 가능하여, 고도의 충실성을 가진 데이터 레코더를 제공한다.

전술된 설명은 본 고안의 단일의 양호한 실시 예로 주어졌으나, 이 분야의 기술에 숙련된 자에게는 본 고안의 새로운 개념의 정신 및 범위를 벗어나지 않고도 다양한 변화 및 변경이 수행될 수 있다는 것이 명확할 것이며, 따라서, 본 고안의 범위는 첨부된 청구범위 만에 의해 판정될 것이다.

Claims (11)

1. 기록 매체상의 일련의 쌍의 트랙의 메인 데이터 영역에 디지털 데이터 신호를 기록하는 방법에 있어서, 외부 신호원으로부터의 디지털 정보 신호를 수신하고 상기 디지털 정보 신호를 기록 매체 상에 기록되어질 상이한 쌍의 트랙에 각각 대응하는 프레임으로 분할하는 수단과: 각 프레임을 형성하는 각각의 2개의 트랙에 대해, 동일한 내용을 구비하고 기록 되도록 각각 배열된 헤더 부분을 각각의 트랙의 디지털 정보 신호 전에 발생시키는 수단과: 선정된 디지털 오디오 테이프 레코더(DAT) 포맷에 따라, 기록 매체상의 일련의 쌍의 트랙의 메인 데이터 영역의 디지털 정보 신호와 헤더 부분을 기록하는 수단을 포함하는 것을 특징으로 하는 기록 매체 상에 디지털 데이터 신호를 기록하는 장치.
2. 제1항에 있어서, 상기 수신된 디지털 신호는 에러 정정 코드를 포함하는 프레임 및 정보 데이터를 포함하는 프레임 내로 포맷화되고 상기 헤더 부분 발생 수단은 에러 정정 코드 프레임 및 정보 데이터 프레임의 전체 수를 표시하는 신호를 포함하는 헤더 부분을 더 발생시키는 것을 특징으로 하는 기록 매체 상에 디지털 데이터 신호를 기록하는 장치.
3. 제1항에 있어서, 상기 헤더 부분 발생 수단은 헤더가 지정되는 트랙이 디지털 데이터 신호로 기록된 횟수를 표시하는 신호를 포함하는 헤더 부분을 더 발생시키는 것을 특징으로 하는 기록 매체 상에 디지털 데이터 신호를 기록하는 장치.
4. 제1항에 있어서, 헤더가 지정되는 프레임에 포함된 유효 데이터의 바이트의 수를 표시하는 신호를 포함하는 헤더 부분을 더 발생시키는 것을 특징으로 하는 기록 매체 상에 디지털 데이터 신호를 기록하는 장치.
5. 제1항에 있어서, 상기 헤더 부분 발생 수단은 각각의 세이브 세트의 상부로부터 유효 프레임의 일련의 수를 표시하는 국부 프레임수 신호를 포함하는 헤더 부분을 더 발생시키는 것을 특징으로 하는 기록 매체 사아에 디지털 데이터 신호를 기록하는 장치.
6. 제1항에 있어서, 상기 인입한 디지털 데이터 신호는 우측 채널 및 좌측 채널의 데이터 워드를 포함하고 상기 헤더 부분을 상기 우측 및 좌측 채널의 데이터 워드의 일부에 대응하고 상기 기록 매체는 상기 헤더 부분의 동일한 내용을 기록하기 위해 최소한 2개의 회전 헤드를 포함하는 것을 특징으로 하는 기록 매체 상에 디지털 데이터 신호를 기록하는 장치.
7. 제1항에 있어서, 상기 헤드 발생 수단은 각 프레임에 따라 변하는 프레임 수를 포함하는 헤더 부분을 더 제공하는 것을 특징으로 하는 기록 매체 사아에 디지털 데이터 신호를 기록하는 장치.
8. 제1항에 있어서, 상기 헤더 부분 발생 수단은 데이터 포맷을 표시하는 ID 신호를 포함하는 헤더 부분을 더 제공하는 것을 특징으로 하는 기록 매체 상에 디지털 데이터 신호를 기록하는 장치.
9. 기록된 디지털 데이터 신호가 2개의 트랙에 각각 대응하며, 각 프레임을 형성하는 각각의 2개의 트랙에 동일한 헤더 부분을 각각 포함하는 프레임 내로 분할되어지므로 포맷화되는 기록 매체 상에 기록된 디지털 데이터 신호를 재생하는 장치에 있어서, 기록매체상의 트랙에 기록된 디지털 데이터 신호를 재생하는 수단과; 각 프레임에 대해 재생된 신호로부터 헤더 부분을 분리시키고 각 프레임을 형성하는 2개의 트랙으로부터 재생된 헤더 부분의 최소한의 부분을 서로 비교하는 분리 및 비교 수단과; 비교 결과, 2개의 트랙의 헤더 부분의 일부분의 데이터가 동일하지 않으면, 각 프레임에 기록된 디지털 데이터 신호가 잘못되었는지를 결정하기 위해 상기 분리 및 비교 수단의 결과를 공급하는 수단과; 에러 정정 코드의 사용에 의해 잘못된 디지털 데이터 신호를 정정하는 에러 정정 수단을 포함하는 것을 특징으로 하는 기록 매체 상에 기록된 디지털 데이터 신호를 재생하는 장치.
10. 기록 매체상의 일련의 쌍의 트랙의 메인 데이터 영역에 디지털 데이터 신호를 기록하고 서브-데이터 영역에 서브-코드 신호를 기록하는 장치에 있어서, 외부 신호원으로부터의 디지털 정보 신호를 수신하고 상기 디지털 정보 신호를 기록 매체 상에 기록되어질 상이한 쌍의 트랙에 각각 대응하는 프레임으로 분할하는 수단과; 각 프레임을 형성하는 각각의 2개의 트랙에 대해, 동일한 내용을 구비하고 기록 되도록 각각 배열된 헤더 부분을 각각의 트랙의 디지털 정보 신호 전에 발생시키는 수단과; 각 프레임을 형성하는 각각의 2개의 트랙에 대해 서브-코드 데이터를 발생시키는 수단 및; 선정된 디지털 오디오 테이프 레코더(DAT) 포맷에 따라, 기록 매체상의 일련의 쌍의 트랙의 메인 데이터 영역에 상이한 디지털 정보 신호 및 동일한 헤더 부분을 기록하고 서브-데이터 영역에 서브-코드 신호를 기록하는 수단을 포함하는 것을 특징으로 하는 기록 매체 상에 디지털 데이터 신호를 기록하는 장치.
11. 제10항에 있어서, 각 헤더 부분을 발생시키는 상기 수단은 디지털 데이터 신호원의 형태를 표시하는 신호를 상기 헤더의 일부로서 발생시키는 것을 특징으로 하는 기록 매체 상에 디지털 데이터 신호를 기록하는 장치.