KR0124562B1 - 바이폴라소자의 분리층 형성방법 - Google Patents
바이폴라소자의 분리층 형성방법Info
- Publication number
- KR0124562B1 KR0124562B1 KR1019880014224A KR880014224A KR0124562B1 KR 0124562 B1 KR0124562 B1 KR 0124562B1 KR 1019880014224 A KR1019880014224 A KR 1019880014224A KR 880014224 A KR880014224 A KR 880014224A KR 0124562 B1 KR0124562 B1 KR 0124562B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- boron
- bipolar device
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 반도체장치의 배선방법에 관한 것으로, 칩 사이즈를 감소시키고 신뢰도를 향상시키기에 적당한 반도체장치의 배선방법에 관한 것이다.
이와 같은 본 발명은 반도체 소자가 형성된 기판상에 층간 절연막을 증착하고 제1메탈 콘택 홀을 형성하는 공정과, 상기 제1메탈 콘택 홀내에 제1메탈 플러그를 형성하고 제1메탈 플러그에 연결되도록 제1메탈과 금속층간 제1절연막을 차례로 형성하는 공정과, 상기 금속층간 제1절연막을 선택적으로 제거하여 제2메탈콘택 홀을 형성하는 공정과, 상기 제2메탈 콘택 홀내에서 제2메탈 플러그를 형성하고 제1메탈 배선을 위한 노광 공정으로 금속층간 제1절연막과 제1메탈을 선택적으로 제거하는 공정과, 상기 금속층간 제1절연막과 제1메탈이 제거된 부위에 금속층간 제2절연막을 형성하는 공정과, 상기 제2메탈 플러그에 연결되도록 제2메탈 배선을 형성하는 공정으로 이루어진다.
Description
제1도는 종래의 제조 공정도.
제2도는 종래의 특성도.
제3도는 본 발명의 제조공정도.
제4도는 본 발명에 다른 특성도.
본 발명은 바이폴라 소자의 업-다운 분리층 형성방법에 관한 것으로, 특히 고집적, 고안가전압 바이폴라 소자의 제조공정에 적합한 업-다운 분리층 형성방법에 관한 것이다.
제1도는 종래의 업-다운 분리층 제조공정을 나타낸 것이다.
(a) 단계에서와 같이 매일층 제조공정의 확산이 생성된 산화막을 이용하여 붕소이온분리(Biso) 포토에칭 단계에서 붕소분리 영역이 침전될 부분을 선택한 뒤 (b) 단계에서와 같이 붕소이온 확산을 실시하여 붕소분리 소오스를 실리콘 기판내에 확산시킨다.
이때 실리콘 기판 내에서의 붕소분리 소오스의 농도 특성도를 제2도(a)에 도시하였다.
제2도(a)에서 알 수 있듯이 붕소 이온농도는 기판 표면에서 최대가 된다.
이 상태에서 (c)단계에서와 같이 산화막을 제거하고 에피택셜층을 성장시키면 에피택셜층 성장온도가 약1100℃ 정도의 고온이고 개방된 붕소이온의 표면농도가 높기 때문에 매입층 위에 에피택셜층으로 바람직하지 않은 오토도핑(auto-doping) 현상이 일어나게 된다.
제2도(b)와 (c)는 각각 제1도의 (c)단계에서의 B와 C 부분에서 측정한 농도 특성도이다.
분리층을 제조하는 또 하나의 방법은 이온주입을 사용하여 붕소이온 분리를 행하는 방법이 있으나 이온 주입시의 손상에 의해 에피택셜층 성장후 결함이 많이 발생하기 때문에 이용상 어려움이 있다.
상기 설명한 바와 같이 종래의 기술에 의하여 붕소이온 분리층 제조공정을 침전 및 확산법으로 수해하면 오토도핑 현상이 발생하여 특성이 나빠지고, 또 이온 주입법을 이용하여 붕소이온 분리를 수행할 경우에는 에피택셜층상에 많은 결함이 발생하는 문제가 있었다.
따라서 본 발명에서는 바이폴라 소자의 업-다운 분리층 형성시 업 분리층에 산화막이 존재하는 상태에서 이온주입을 행함으로써 에피택셜 층의 결함을 감소시키고 오토 도핑현상도 억제하고자 하는 것이다.
이하 제3도와 제4도를 참조하여 본 발명을 상세히 설명한다.
제3도는 본 발명에 따른 바이폴라 소자의 제조공정을 나타내고 제4도는 본 발명에 따른 도핑농도 특성을 나타낸다.
매입층 제조공정의 확산시에 발생한 산화막을 제거한 뒤 붕소이온 주입의 경우에 기판이 받게 될 손상을 줄이기 위해 제2도(a)와 같이 층두께 약 1000-2000 Å 정도로 선산화막(Pre-oxide)을 형성한 후 그위에 감광막(Photo resist)(PR)을 형성하고 붕소이온 확산부분의 감광막을 제거함으로써 창(Window)을 만든다.
상기 창을 통하여 붕소이온을 주입후 동도(b)와 같이, 이온주입된 붕소이온 소오스를 열처리하여 확산시키고, 다음에 동도(C)와 같이 산화막을 제거한 후 에피택셜층을 성장시킨다.
이렇게 함으로써 붕소 이온의 농도는 후술하는 바와 같이 기판표면이 아닌 기판내에서 최대치가 되고 에피택셜층으로의 오토도핑이 억제된다.
상기(b) 단계에서 붕소이온이 주입된 부분(A')의 기판 깊이에 따라 도핑농도는 제4도(a)에 도시되어 있고, 상기(c) 단계에서 붕소이온이 주입된 부분(B') 및 매입층 부분(C')의 기판 깊이에 따른 도핑 농도는 각각 제4도의 (b)와 (c)에 도시되어 있다.
이온주입의 경우, 인가된 전압에 따라 투명된 범위가 변하게 되며 따라서 붕소분리층의 먼저항값에 근거하여 이온주입 농도를 정하고, 이때의 농도에 따른 이온주입의 인가전압을 조정하여 제4도의 (a)에 도시된 바와 같이 붕소 이온의 최고 농도치가 기판내에 위치하도록 인가전압 및 그에 따라 붕소이온 선산화층 두께를 조정할 수 있다.
상기 설명한 바와 같이 본 발명을 바이폴라 소자의 업-다운 분리층의 적용하면 에피택셜층으로의 오토도핑 현상을 줄일 수 있을 뿐만 아니라 붕소이온 선산화막을 성장시킨 후 붕소이온 주입을 행하기 때문에 이온주입 공정시 일반적으로 발생할 수 있는 결함 문제도 발생하지 않는다.
Claims (1)
- 기판상에 절연막을 형성하는 공정, 상기 기판에 분리영역(층)을 정의하고 상기 절연막을 통과하여 상기 분리역역(층)에 불순물 이온을 주입하는 공정, 상기 불순물 이온을 확신시키기는 공정, 상기 절연막을 제거하고 에피택셜층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 바이폴라 소자의 분리층 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880014224A KR0124562B1 (ko) | 1988-10-31 | 1988-10-31 | 바이폴라소자의 분리층 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880014224A KR0124562B1 (ko) | 1988-10-31 | 1988-10-31 | 바이폴라소자의 분리층 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900007076A KR900007076A (ko) | 1990-05-09 |
KR0124562B1 true KR0124562B1 (ko) | 1997-12-10 |
Family
ID=19278896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880014224A KR0124562B1 (ko) | 1988-10-31 | 1988-10-31 | 바이폴라소자의 분리층 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0124562B1 (ko) |
-
1988
- 1988-10-31 KR KR1019880014224A patent/KR0124562B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900007076A (ko) | 1990-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4948742A (en) | Method of manufacturing a semiconductor device | |
CA1090005A (en) | Semiconductor fabrication method for improved device yield | |
EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
US4111719A (en) | Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium | |
US4912062A (en) | Method of eliminating bird's beaks when forming field oxide without nitride mask | |
KR0182855B1 (ko) | 에스오아이 기판의 제조방법 | |
JP3199452B2 (ja) | Pnp装置用p埋め込み層の製造方法 | |
JPS6031231A (ja) | 半導体基体の製造方法 | |
JPH0469814B2 (ko) | ||
JP2998330B2 (ja) | Simox基板及びその製造方法 | |
JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
JPH0521448A (ja) | 半導体装置の製造方法 | |
KR0124562B1 (ko) | 바이폴라소자의 분리층 형성방법 | |
US6136672A (en) | Process for device fabrication using a high-energy boron implant | |
JPS6142855B2 (ko) | ||
JPS6392030A (ja) | 半導体装置の製造方法 | |
JP3145694B2 (ja) | 半導体装置 | |
JP2518378B2 (ja) | 半導体装置の製造方法 | |
EP0111097B1 (en) | Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper | |
KR0156150B1 (ko) | 반도체소자 제조방법 | |
KR940003224B1 (ko) | 반도체 소자의 격리방법 | |
KR940001390B1 (ko) | 반도체 장치의 소자 격리방법 | |
JPS63280438A (ja) | 素子分離領域形成方法 | |
EP0482829A1 (en) | Method for forming a composite oxide over a heavily doped region | |
EP0042380A4 (en) | Method for obtaining an ideal impurity concentration profile in the base of a transistor. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050822 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |