KR0123012B1 - 반도체 장치의 패시베이션 어셈블리 및 그 제조방법 - Google Patents
반도체 장치의 패시베이션 어셈블리 및 그 제조방법Info
- Publication number
- KR0123012B1 KR0123012B1 KR1019880002101A KR880002101A KR0123012B1 KR 0123012 B1 KR0123012 B1 KR 0123012B1 KR 1019880002101 A KR1019880002101 A KR 1019880002101A KR 880002101 A KR880002101 A KR 880002101A KR 0123012 B1 KR0123012 B1 KR 0123012B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- carbon
- assembly
- diamond
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000002161 passivation Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 28
- 229910052799 carbon Inorganic materials 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- 239000010432 diamond Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 239000007770 graphite material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000003575 carbonaceous material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011253 protective coating Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- -1 diamond Chemical compound 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/298—Semiconductor material, e.g. amorphous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
도면은 본 발명에 따른 패시베이션층이 코팅된 반도체 장치의 부분 절단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 옴 접촉층
14 : 제3금속화층 14A : 전극
14B : 전도체 15 : 게이트 전극
16 : 카본층 18 : 규소 박막
22 : 에어브릿지
본 발명은 전기 장치의 보호 코팅에 관한 것으로, 특히 반도체 장치의 패시베이션 코팅으로 사용되는 박막 어셈블리에 관한 것이다.
오늘날의 반도체 기술에 있어서, 반도체 장치들에는 제조 및 적용할 때 주위의 영향들로부터 반도체 장치 구조를 보호하기 위해서 패시베이션층이 사용된다. 패시베이션층은 반도체 장치들은 사용하여 회로를 조립하거나, 또는 회로 상태에서 반도체 장치들을 실제 동작시키는 동안과 같은 제조 공정상의 산화 공정 또는 다른 단계의 진행에서 발생하는 습기 및 오염의 영향들로부터 반도체 장치를 보호한다. 패시베이션층을 사용하면, 생산 수율을 높일 수 있고, 반도체 장치가 동작할 때의 나쁜 영향들을 최소화 시킬수 있다.
가변 시상수(time constants)를 가지는 전기적 충전 및 방전에 의해 특정지워지는 표면 상태, 즉 상기 반도체 기판 표면에서의 전자 에너지 레벨을 효과적으로 패시베이트(passivate)하는 패시베이션층이 특히 바람직하다. 이 가변 시상수를 갖는 전기적 충전 및 방전 현상은 전기적 편류 (electrical drift)를 유발하는데, 이는 짧기도 하고 길기도 하며 이로인해 FET(field effect transistor)의 특성들이 바람직하지 않은 쪽으로 변화된다. 표면 상태의 전기 충전 및 방전을 특징으로 하는 시정수를 전기 편류 문제를 제거하는데 충분히 작은 값으로 줄이는 방법으로 반도체 표면위에 놓여있는 층이 표면에서 원자들과 상호 작용할 때 표면상태는 패시베이트된다. 규소 결정 상의 표면상태는 예를들어 열산화법으로 형성되는 이산화규소층에 의해 패시베이트 될 수 있다. 갈륨비소(GaAs)상의 표면 상태는 예를들어, 갈륨비소 표면과 반도체층 사이의 인터페이스를 적절히 제어하는 것에 의하여 갈륨비소 이외에 반도체 물질로 된 층에 의해 패시베이트 될 수 있다. 얻어진 반도체 표면과 반도체층 사이의 접합은 헤테로접합(heterojunction)으로 불려진다.
패시베이션층들은 절연층으로 작용하며, 전기적인 쇼트와 낮은 항복 전압으로부터 보호작용을 한다. 또한, 패시베이션층들은 표면 긁힘에 대해 보호 역할을 하여 전기적 쇼트를 막는 포팅(potting)재로서 작용한다.
반도체 장치의 공정이 진행되는 동안, 웨이퍼 또는 칩들을 한 위치에서 다른 위치로 이동하기 위해서는 진공막대(vacum wand) 또는 다른 기구들이 사용된다. 그러한 경우에, 기구는 웨이퍼상에 형성된 노출된 금속도체들을 변위시키거나 또는 마멸시키기도 한다. 패시베이션층들은 이러한 문제점을 없애준다. 다른 문제점은 에어브릿지(air bridge)가 형성된 반도체 장치에서 나타나는데, 에어브릿지는 인접 도체를 스킵하는 금속도체와의 금속 연결로서 용량성 결합이 두 도체들 사이에서 더해지지 않는다. 에어브릿지와 스킵된 도체 사이에 있는 공기는 거의 균일한 낮은 유전상수를 갖는다. 그러나, 금속 에어브릿지가 기계적 압력을 받게 되어 스킵된 금속도체와 접촉을 일으키면 전기적인 쇼트가 발생한다. 스킵된 금속도체 위에 놓인 패시베이션층은 전기적 절연체로서 작용하여 그러한 쇼트 현상을 막아준다.
일반적으로, 패시베이션층들은 예를들어, 이산화규소 또는 질화규소로 구성된다. 그러한 재료들을 사용한 패시베이션층들은 통상 약 2000Å 이상의 비교적 두꺼운 두께로서, 오랜 디포지션 시간을 필요로 하여 반도체 장치의 단가를 올린다. 공기보다 3배 이상의 유전상수를 가지고 있는 이들 층들은 반도체 장치의 여러부분들 사이의 캐패시턴스를 증가시켜 장치의 고주파 성능을 떨어뜨린다. 또한, 이산화규소와 질화규소는 전극 또는 도체로 사용되는 금과 잘 접촉되지 않고, 실제로 금 도체로부터 분리되어 회로상의 문제를 일으키는 것으로 알려져 있다. 이산화규소 또는 질화규소를 사용한 패시베이션층 또는 절연층은 응력을 받게되고 부서지기 쉬우므로, 균열이 일어날 수 있고 잘 밀봉되지 않는다. 게다가, 이산화규소 또는 질화규소 같은 절연체는 갈륨비소 같은 반도체상의 표면상태를 거의 패시베이트시키지 못하고, 그들 자체가 전하 트랩으로서 작용하여 편류 문제를 일으킬 수 있다.
본 발명의 목적은 전기적 쇼트 및 고장으로부터 전기 장치를 보호하는데 효과적인 새로운 코팅을 제공하는데 있다.
본 발명의 다른 목적은 생산 및 취급 수율을 향상시키고 성능과 장치의 신뢰성을 높일 수 있는 반도체 장치용 패시베이션재를 제공하는데 있다.
본 발명의 또 다른 목적은 표면 상태를 부분적으로 패시베이트시키고 편류 문제를 감소시키는 반도체용 반도전성 패시베이션을 제공하는데 있다.
본 발명에 따라서, 반도체 장치용으로 유용한 보호 코팅은 다이아몬드와 같은 특성을 가지며 반도전성인 카본재로 형성된다. 원하는 카본 코팅을 얻으려면, 그래파이트(graphite)재로 된 링(ring)을 스퍼터링 장치내에서 타겟으로 사용하여 카본 박막을 소정의 두께로 디포지트한다. 패시베이션층은 기판, 전극들 및 금속도체들의 노출된 부분을 덮어준다. 본 발명의 한 구체적 실시예로서, 비결정 규소(amorphous sillicon)의 박막을 카본층 위에 디포지트한다. 규소 박막은 반도체 제조 공정 동안 일어나는 플라즈마 클리닝동안 카본층이 제거되지 못하게 보호하여, 추가적인 밀봉 및 보호를 제공한다. 기판상의 전도성 요소와 에어브릿지 연결이 형성되는 다른 구체적 실시예에서는, 패시베이션층은 전기적 쇼트 문제가 있는 인접한 노출된 도전체로부터 전도성 에어브릿지를 절연시키는 역할을 한다.
본 발명에 따른 패시베이션 코팅을 행한 반도체 장치의 부분 절단면도를 참조하여 본 발명을 상세히 설명하면 다음과 같다.
설명에는 반도체 장치용으로 패시베이션 물질을 사용하는 것으로 되어 있을지라도, 여기 기술된 보호코팅은 실시예에 의해 박막회로, 마이크로웨이브 모노리식 IC 및 캐패시터 유전체 같은 다른 전기 어셈블리에 적용할 수도 있다.
도면에서, 반도체 장치는 실시예에 따라서 규소 또는 갈륨비소로 이루어지는 기판(10)이 있다.
반도체 장치를 제조하는 동안, 옴 접촉층(12)을 웨이퍼 또는 기판위에 디포지트하고, 금속화층(14)을 디포지트하고, 게이트 전극(15)을 형성한다. 금속화층 및 게이트 전극은 이 기술분야에서 잘 알려진 금 또는 다른 도전성 금속으로 형성될 수 있다. 웨이퍼를 slon Model S-310 스퍼터건(sputtergun)이 설치된 진공챔버 내에 위치시킨다.
본 발명에 따라서, 그래파이트 링 타겟을 스퍼터건 내의 웨이퍼로부터 약 1.7인치의 작업거리에 놓는다. 스퍼터링 장치는 실온에서 작용하며, 타겟 및 웨이퍼가 놓인 챔버내에서 약 8미크론 압력의 아르곤 환경을 제공한다. 약 0.2Amps DC의 전류를 스퍼터건에 가하여 웨이퍼상으로 카본의 디포지션율을 약 50/min로 한다.
스퍼터링 디포지션은 웨이퍼 표면상에 한번에 하나의 원자를 디포지트하여 약 100~2000Å, 바람직하기로는 약 300Å 두께를 가지는 박막을 타겟과 마주보는 웨이퍼 표면의 노출된 부분을 디포지트한다. 디포지트된 카본층(16)은 그래파이트보다 훨씬 단단하고 다이아몬드같은 카본 특성을 가진다. 카본은 기판의 노출된 영역과, 기판위에 디포지트된 금속화층에 잘 부착된다.
한 구체적 실시예에서, 거의 순수한 비결정 규소 박막(18)을 플라즈마 강화 CVD법으로 카본층상에 디포지트한다. 규소 디포지션은 실시예에서는 10미크론 또는 그보다 낮은 실란 가스를 사용한 실온에서 이루어진다. R.F. 전력여자를 가하여 약 200~300Å의 규소 박막은 카본상에 디포지트한다. 규소를 아래에 놓이는 카본과 정합시켜서 핀 홀을 효과적으로 밀봉하여 공정동안 얇은 카본 물질이 제거되지 않도록 보호한다. 또한, 규소 필름은 기판 표면의 효과를 저하시키지 않도록 기판 표면을 보호한다.
규소를 디포지트한 후에, 관통홀을 경유하여 패시베이션 물질 아래에 금속화층(14)과 접하는 금으로 된 제3금속화층(20)이 공급되도록 반도체 장치를 처리한다. 반도체 구조에는 전도라인과 본딩 패드가 구비되어 있어서, 알려진 방법으로 외부 회로와 전기적으로 연결할 수 있다.
다른 구체적 실시예에서, 반도체 장치에는 전극(14A)로부터 인접한 장치구조(도시하지않음)의 전극으로 이끄는 금으로 만들어진 에어브릿지(22)가 있다. 실제로 에어브릿지는 전도체(14B)를 스킵하여 인접한 장치에 연결된다. 압력이 에어브릿지에 가해져서 기판 표면폭으로 변위하며, 공기에 의해 에어브릿지와 분리되어 있는 금속도체(14B)와 에어브릿지가 접하게 되는 기회가 생긴다. 다이아몬드 같은 카본 또는 규소 박막과 결합하는 다이아몬드 같은 카본으로 만들어진 패시베이션층을 에어브릿지(22)와, 대향하는 전도체(14B) 사이에 제공함으로써, 에어브릿지와 스킵된 전도체(14B)간의 접촉으로 생기는 전기 쇼트 상태가 방지된다.
다른 구체적 실시예에서, 패시베이션 어셈블리에는 플라즈마 강하 CVD법에 의해 디포지트된 제2강화 다이아몬드 같은 카본 물질로 덮힌 스퍼터링된 카본이 형성되어 있다. 규소 박막은 카본의 제2층 위로 디포지트될 수도 있다.
본 발명은 전술한 것과 같은 특정 배열 및 계수들로 한정되지 않는다. 예를들어, 패시베이션 재료는 비결정 카본, 다이아몬드 같은 카본, 다결정 다이아몬드 및/또는 단결정 다이아몬드일 수 있다. 패시베이션 재료는 반도체 장치의 제3금속화층 위에 디포지트될 수 있다. 반도체 장치는 FET 뿐만 아니라 바이폴라일 수 있다. 전류, 온도, 압력, 타겟과 웨이퍼간의 작업거리 및 가스의 화학적 구성은 본 발명의 범위내에서 바꿀수 있다. 또한, 스퍼터 디포지션 또는 플라즈마 강화 CVD법과 다른 방법들은 사용하여 카본 또는 규소층들은 형성할 수도 있다.
패시베이션 구조는 전극간 용량을 매우 작게 증가시켜서 자체로서 집적회로의 성능을 증가시키는 박막을 제공한다.
이러한 것들은 예를들어 고주파 이득에서 0.5~1dB 만큼 성능을 크게 떨어트리게하는 종래의 장치에 사용되는 두꺼운 패시베이션층들과는 현저히 다르다. 또한, 패시베이션 필름이 크게 얇을지라도, 그것은 화학적 침투로부터 반도체 장치를 충분히 보호하는 역할을 한다. 다이아몬드 같은 카본을 가지는 반도전성 패시베이션 재료는 전하의 축적을 신속히 제거하여 편류 문제를 최소화시킨다. 다이아몬드 같은 카본은 그 자체가 반도체로서, 반도체 표면을 헤테로접합의 형태를 이루게 하여 표면 상태를 부분적으로 패시베이트 시킨다.
Claims (12)
- 다수의 전도성 구성요소들이 형성된 지지체; 및 상기 지지체와 전도성 구성요소들의 부분들을 덮는 비결정 카본, 다이아몬드 같은 카본, 다결정 다이아몬드 및/또는 단결정 다이아몬드로 주로 구성된 패시베이션층으로 이루어진 것을 특징으로 하는 반도체 장치의 패시베이션 어셈블리.
- 제1항에 있어서, 상기 패시베이션층을 덮는 규소 박막을 포함하는 것을 특징으로 하는 어셈블리.
- 제2항에 있어서, 상기 규소 박막의 두께는 200~300Å인 것을 특징으로 하는 어셈블리.
- 제1항에 있어서, 상기 패시베이션층의 두께는 100~2000Å인 것을 특징으로 하는 어셈블리.
- 제1항에 있어서, 상기 패시베이션층은 스퍼터 디포지션에 의해 그래파이트 물질로 형성되는 것을 특징으로 하는 어셈블리.
- 제1항에 있어서, 상기 반도체층은 스퍼터된 카본으로 이루어지며, 상기 스퍼터된 카본 위에 플라즈마 강화 CVD법에 의해 형성된 다이아몬드 같은 카본, 다결정 다이아몬드, 또는 단결정 다이아몬드층을 포함하는 것을 특징으로 하는 어셈블리.
- 제6항에 있어서, 상기 패시베이션층 위에 디포지트된 규소 박막을 더 포함하는 것을 특징으로 하는 어셈블리.
- 제1항에 있어서, 상기 지지체는 반도체 장치용 기판으로서 작용하는 반도전성 물질로 이루어진 것을 특징으로 하는 어셈블리.
- 제8항에 있어서, 상기 기판에 형성된 영역 사이의 전기적 연결을 제공하기 위해 상기 기판의 표면위에 형성된 금속화층을 포함하는 것을 특징으로 하는 어셈블리.
- 제9항에 있어서, 상기 반도체 장치에서 형성된 금속도체와 연결된 금속 연결로 이루어진 에어브릿지를 포함하고, 상기 금속 연결은 상기 반도체 장치에서 형성된 다른 금속도체와 접촉하지 않고 겹쳐 놓이는 것을 특징으로 하는 어셈블리.
- 반도전성 기판상에 옴 접촉을 형성하는 제1층을 디포지트하는 단계; 게이트 전극을 형성하는 제2금속화층을 디포지트하는 단계; 및 상기 제1층 및 제2금속화층 위에 카본 코팅을 디포지트하는 단계로 이루어진 것을 특징으로 하는 반도체 장치를 형성하는 방법.
- 제11항에 있어서, 상기 카본 코팅 위에 비결정 규소 박막을 디포지트하는 단계를 포함하는 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/020,920 US4972250A (en) | 1987-03-02 | 1987-03-02 | Protective coating useful as passivation layer for semiconductor devices |
| US87/020,920 | 1987-03-02 | ||
| US020920 | 1993-02-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880011915A KR880011915A (ko) | 1988-10-31 |
| KR0123012B1 true KR0123012B1 (ko) | 1997-11-26 |
Family
ID=21801294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880002101A KR0123012B1 (ko) | 1987-03-02 | 1988-02-29 | 반도체 장치의 패시베이션 어셈블리 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4972250A (ko) |
| EP (1) | EP0284218A1 (ko) |
| JP (1) | JPS63308324A (ko) |
| KR (1) | KR0123012B1 (ko) |
| IL (1) | IL85489A0 (ko) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0327336B1 (en) * | 1988-02-01 | 1997-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Electronic devices incorporating carbon films |
| US6224952B1 (en) * | 1988-03-07 | 2001-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Electrostatic-erasing abrasion-proof coating and method for forming the same |
| US5147822A (en) * | 1988-08-26 | 1992-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing method for improving a package of a semiconductor device |
| US6756670B1 (en) | 1988-08-26 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its manufacturing method |
| US6191492B1 (en) * | 1988-08-26 | 2001-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device including a densified region |
| EP0381110B1 (de) * | 1989-02-01 | 1994-06-29 | Siemens Aktiengesellschaft | Schutzschicht für elektroaktive Passivierschichten |
| DE59009167D1 (de) * | 1989-02-01 | 1995-07-06 | Siemens Ag | Elektroaktive Passivierschicht. |
| JPH0358480A (ja) * | 1989-07-26 | 1991-03-13 | Sumitomo Electric Ind Ltd | 半導体ダイヤモンドのオーミツク接続電極 |
| CA2074809A1 (en) * | 1990-01-29 | 1991-07-30 | Marc J. Madou | Passivated silicon substrate |
| US5602056A (en) * | 1990-03-05 | 1997-02-11 | Vlsi Technology, Inc. | Method for forming reliable MOS devices using silicon rich plasma oxide film |
| US5763937A (en) * | 1990-03-05 | 1998-06-09 | Vlsi Technology, Inc. | Device reliability of MOS devices using silicon rich plasma oxide films |
| US5374833A (en) * | 1990-03-05 | 1994-12-20 | Vlsi Technology, Inc. | Structure for suppression of field inversion caused by charge build-up in the dielectric |
| JP3031966B2 (ja) * | 1990-07-02 | 2000-04-10 | 株式会社東芝 | 集積回路装置 |
| JP3028660B2 (ja) * | 1991-10-21 | 2000-04-04 | 住友電気工業株式会社 | ダイヤモンドヒートシンクの製造方法 |
| FR2675947A1 (fr) * | 1991-04-23 | 1992-10-30 | France Telecom | Procede de passivation locale d'un substrat par une couche de carbone amorphe hydrogene et procede de fabrication de transistors en couches minces sur ce substrat passive. |
| US5276338A (en) * | 1992-05-15 | 1994-01-04 | International Business Machines Corporation | Bonded wafer structure having a buried insulation layer |
| US5336930A (en) * | 1992-06-26 | 1994-08-09 | The United States Of America As Represented By The Secretary Of The Air Force | Backside support for thin wafers |
| JP3093487B2 (ja) * | 1992-10-28 | 2000-10-03 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| US5382812A (en) * | 1993-04-14 | 1995-01-17 | Kobe Development Corporation | Diamond and II-VI heterojunction semiconductor light emitting device |
| US5753529A (en) * | 1994-05-05 | 1998-05-19 | Siliconix Incorporated | Surface mount and flip chip technology for total integrated circuit isolation |
| DE707741T1 (de) * | 1994-05-05 | 1996-11-28 | Siliconix Inc | Oberflächenmontage und flip-chip-technologie |
| US5523604A (en) * | 1994-05-13 | 1996-06-04 | International Rectifier Corporation | Amorphous silicon layer for top surface of semiconductor device |
| US5767578A (en) * | 1994-10-12 | 1998-06-16 | Siliconix Incorporated | Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation |
| US5804499A (en) * | 1996-05-03 | 1998-09-08 | Siemens Aktiengesellschaft | Prevention of abnormal WSix oxidation by in-situ amorphous silicon deposition |
| US5686743A (en) * | 1996-07-10 | 1997-11-11 | Trw Inc. | Method of forming airbridged metallization for integrated circuit fabrication |
| US6927826B2 (en) * | 1997-03-26 | 2005-08-09 | Semiconductor Energy Labaratory Co., Ltd. | Display device |
| JPH10268360A (ja) | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| DE19718618C2 (de) | 1997-05-02 | 1999-12-02 | Daimler Chrysler Ag | Komposit-Struktur mit einem mehrere mikroelektronische Bauteile und eine Diamantschicht aufweisenden Wachstums-Substrat sowie Verfahren zur Herstellung der Komposit-Struktur |
| JP3094948B2 (ja) * | 1997-05-26 | 2000-10-03 | 日本電気株式会社 | 半導体素子搭載用回路基板とその半導体素子との接続方法 |
| US5874745A (en) * | 1997-08-05 | 1999-02-23 | International Business Machines Corporation | Thin film transistor with carbonaceous gate dielectric |
| JPH11307782A (ja) | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6277203B1 (en) | 1998-09-29 | 2001-08-21 | Lam Research Corporation | Method and apparatus for cleaning low K dielectric and metal wafer surfaces |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6995821B1 (en) * | 1999-04-23 | 2006-02-07 | International Business Machines Corporation | Methods of reducing unbalanced DC voltage between two electrodes of reflective liquid crystal display by thin film passivation |
| US6524755B2 (en) | 2000-09-07 | 2003-02-25 | Gray Scale Technologies, Inc. | Phase-shift masks and methods of fabrication |
| JP3600544B2 (ja) * | 2001-03-30 | 2004-12-15 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
| TWI221333B (en) * | 2003-01-14 | 2004-09-21 | Advanced Semiconductor Eng | Bridge connection type of MCM package |
| JP4907093B2 (ja) * | 2005-03-02 | 2012-03-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US9620432B2 (en) | 2015-09-02 | 2017-04-11 | International Business Machines Corporation | Dielectric thermal conductor for passivating eFuse and metal resistor |
| US10530329B2 (en) | 2016-01-22 | 2020-01-07 | Qorvo Us, Inc. | Guided wave devices with selectively thinned piezoelectric layers |
| EP3613082A4 (en) * | 2017-04-10 | 2021-05-12 | The Government of the United States of America as represented by the Secretary of the Navy | AIR AND DIAMOND BRIDGE FOR THERMAL MANAGEMENT OF HIGH POWER DEVICES |
| DE102019122888A1 (de) * | 2019-08-27 | 2021-03-04 | Infineon Technologies Ag | Leistungshalbleitervorrichtung und Verfahren |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3630678A (en) * | 1968-06-26 | 1971-12-28 | Univ Case Western Reserve | Diamond growth process |
| US3661526A (en) * | 1969-06-24 | 1972-05-09 | Univ Case Western Reserve | Process for the catalytic growth of metastable crystals from the vapor phase |
| US4028149A (en) * | 1976-06-30 | 1977-06-07 | Ibm Corporation | Process for forming monocrystalline silicon carbide on silicon substrates |
| US4254426A (en) * | 1979-05-09 | 1981-03-03 | Rca Corporation | Method and structure for passivating semiconductor material |
| DE2944937A1 (de) * | 1979-11-07 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement |
| US4436766A (en) * | 1981-05-15 | 1984-03-13 | The United States Of America As Represented By The Secretary Of The Navy | Plated bridge step-over connection for monolithic devices and method for making thereof |
| US4420765A (en) * | 1981-05-29 | 1983-12-13 | Rca Corporation | Multi-layer passivant system |
| JPS58145134A (ja) * | 1982-02-23 | 1983-08-29 | Seiko Epson Corp | 半導体装置 |
| JPS616198A (ja) * | 1984-06-19 | 1986-01-11 | Meidensha Electric Mfg Co Ltd | ダイヤモンド薄膜の製造法 |
| JPS60208852A (ja) * | 1984-04-03 | 1985-10-21 | Agency Of Ind Science & Technol | 半導体立体回路素子 |
| JPS6214417A (ja) * | 1985-07-12 | 1987-01-23 | Oki Electric Ind Co Ltd | 炭素薄膜の成膜方法 |
| EP0185787B1 (de) * | 1984-12-21 | 1988-08-10 | Deutsche ITT Industries GmbH | Plastikumhülltes Halbleiterbauelement |
| JPS6373559A (ja) * | 1986-09-16 | 1988-04-04 | Seiko Epson Corp | 固体撮像装置 |
| US4722913A (en) * | 1986-10-17 | 1988-02-02 | Thomson Components-Mostek Corporation | Doped semiconductor vias to contacts |
| JPS63107898A (ja) * | 1986-10-23 | 1988-05-12 | Natl Inst For Res In Inorg Mater | プラズマを用いるダイヤモンドの合成法 |
-
1987
- 1987-03-02 US US07/020,920 patent/US4972250A/en not_active Expired - Fee Related
-
1988
- 1988-02-22 IL IL85489A patent/IL85489A0/xx unknown
- 1988-02-29 KR KR1019880002101A patent/KR0123012B1/ko not_active IP Right Cessation
- 1988-03-01 JP JP63048521A patent/JPS63308324A/ja active Pending
- 1988-03-01 EP EP88301754A patent/EP0284218A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR880011915A (ko) | 1988-10-31 |
| JPS63308324A (ja) | 1988-12-15 |
| US4972250A (en) | 1990-11-20 |
| EP0284218A1 (en) | 1988-09-28 |
| IL85489A0 (en) | 1988-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0123012B1 (ko) | 반도체 장치의 패시베이션 어셈블리 및 그 제조방법 | |
| US5087959A (en) | Protective coating useful as a passivation layer for semiconductor devices | |
| US4134125A (en) | Passivation of metallized semiconductor substrates | |
| EP0285445A2 (en) | Electric circuit having superconducting multilayered structure and manufacturing method for same | |
| Schnable et al. | Aluminum metallization—Advantages and limitations for integrated circuit applications | |
| CA1292327C (en) | Resistive field shields for high voltage devices | |
| JPH09500240A (ja) | 表面取り付け及びフリップチップ技術 | |
| EP0732757A2 (en) | N-channel field-effect transistor including a thin-film fullerene | |
| US4067099A (en) | Method of forming passivation film | |
| US3419761A (en) | Method for depositing silicon nitride insulating films and electric devices incorporating such films | |
| US5550091A (en) | Method of sputtering a silicon nitride film | |
| JPH05291343A (ja) | 半導体装置 | |
| US6541369B2 (en) | Method and apparatus for reducing fixed charges in a semiconductor device | |
| EP1059672A2 (en) | High withstand voltage semiconductor device and method of manufacturing the same | |
| JP2000091315A (ja) | 半導体装置の製造方法 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| US5029324A (en) | Semiconductor device having a semiconductive protection layer | |
| Wang et al. | Fabrication of metal-insulator-metal capacitors with SiN x thin films deposited by plasma-enhanced chemical vapor deposition | |
| US4717617A (en) | Method for the passivation of silicon components | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| KR100212170B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| US20220359426A1 (en) | Power device including metal layer | |
| GB2320809A (en) | Forming a protective film in a semiconductor device | |
| KR100269611B1 (ko) | 보호막형성방법 | |
| JP2917872B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010904 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |