KR0121146B1 - 번-인시 외부전압 감지가 가능한 내부전압 발생회로 - Google Patents

번-인시 외부전압 감지가 가능한 내부전압 발생회로

Info

Publication number
KR0121146B1
KR0121146B1 KR1019940029940A KR19940029940A KR0121146B1 KR 0121146 B1 KR0121146 B1 KR 0121146B1 KR 1019940029940 A KR1019940029940 A KR 1019940029940A KR 19940029940 A KR19940029940 A KR 19940029940A KR 0121146 B1 KR0121146 B1 KR 0121146B1
Authority
KR
South Korea
Prior art keywords
voltage
burn
reference voltage
external
output
Prior art date
Application number
KR1019940029940A
Other languages
English (en)
Other versions
KR960018824A (ko
Inventor
김삼수
전영현
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940029940A priority Critical patent/KR0121146B1/ko
Publication of KR960018824A publication Critical patent/KR960018824A/ko
Application granted granted Critical
Publication of KR0121146B1 publication Critical patent/KR0121146B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 번-인시 외부전압 감지가 가능한 내부전압 발생회로에 관한 것으로, 종래에는 번-인(Burn-in) 실험조건이 칩 동작시에 한정되며, 엔트리(Entry)와 엑사이트(Exit)에 대한 히스테리시스가 고려되어 있지 않기 때문에 번-인모드로 들어갈 때 오실레이션 현상이 일어나는 문제점이 있다. 따라서 본 발명은 내부전압 발생회로에서 증가하는 외부전압이 일정구간을 초과할 경우 이를 감지하여 출력노드에 인식시켜 주어 번-인 엑사이트(Exit)전압레벨을 엔트리레벨보다 낮추도록 함으로써 번-인 실험조건에서의 오실레이션 현상을 방지함과 아울러 보다 안정화된 조건에서 번인 실험을 할 수 있도록 한다.

Description

번-인시 외부전압 감지가 가능한 내부전압 발생회로
제1도는 종래의 내부전압 발생회로도.
제2도는 제1도의 각 부에 공급되는 시간타이밍도로서, (가)는 외부 칩선택신호에 대한 시간타이밍도이고, (나)는 엑티브용 차동증폭부에 인가되는 제어신호에 대한, 시간 타이밍도이며, (다)는 스탭바이용 차동증폭부에 인가되는 제어신호에 대한 시간 타이밍도이다.
제3도는 종래에는 외부소오스전압에 대응하는 내부소오스전압 그래프.
제4도는 본 발명의 번-인시 외부전압 감지가 가능한 내부전압 발생회로도.
제5도는 제4도에서 버퍼의 상세회로도.
* 도면의 주요 부분에 대한 부호의 설명
l00 : 기준전압 발생부, 200 : 번인 검출부,
201 : 전압감지부, 202 : 번인기준전압 감지부,
203,503,504 : 펄스발생기, 300 : 바이어스용 기준전압 발생부,
400 : 스탠바이용 차동증폭부, 500 : 액티브용 차동중폭부.
본 발명은 내부전압 발생회로에서 번-인(Burn-in)시 외부전압을 감지하기 위한 것으로, 특히 번-인 실험시 초기 번-인 조건신호를 감지하여 엔트리되는 순간 펄스를 통해 래치해 주고, 모스트랜지스터를 쉬미트트리거방식으로 연결하여 히스테리시스를 줌으로써 보다 안정된 상태에서 번-인 실험을 할 수 있도록 한 번-인시 외부전압 감지가 가능한 내부전압 발생회로에 관한 것이다.
종래의 내부전압 발생회로는 제1도에 도시된 바와 같이 내부전압의 기준이 되는 기준전압을 발생시키는 기준전압 발생부(10)와, 번-인(Burn-In)실험에 의해 외부전압원의 전압레벨을 검출하는 전압레벨 감지부(20)와, 액티브(Active)시와 스탠바이(Stanby)시 상기 전압레벨 감지부(20)에서 발생되는 외부전압과 기준전압 발생부(10)에서 발생되는 기준전압을 비교하여 드라이버를 제어하는 액티브 및 스탠바이용 차동증폭부(30)(40)로 구성된다.
상기에서 전압레벨 감지부(20)는 외부전압단자(VCC)와 접지간에 엔모스트랜지스터(NM21∼NM28)가 직렬연결되고, 상기 엔모스트랜지스터(NM5)와 (MN6) 사이의 감지노드(91)는 저항(R21)을 통해 접지에 연결됨과 아울러 엔모스트랜지스터(NM29)(NM30)이 직렬연결되며, 상기 각 엔모스트랜지스터는 그의 게이트와 소오스가 연결되고, 상기 엔모스트랜지스터(NM28)와 엔모스트랜지스터(NM30)의 게이트가 서로 접속되어 구성된다.
여기서 전압단자와 감지노드 사이에 연결된 엔모스트랜지스터 그룹은 그 트랜지스터의 수에 비례하는 드레쉬홀드전압에 의해 외부전압을 떨어뜨릴 목적으로 외부전압원 수준을 검출하는데 기여한다.
이와 같이 구성된 종래의 기술에 대하여 살펴보면, 제2도의 (가)에서와 같이 외부 칩선택신호(A)가 로우 상태에 있을 때 (나)에서와 같이 액티브용 제어신호(B)는 액티브용 차동증폭부(30)를 인에이블시키기 위한 목적으로 하이 상태가 되어 전압원 제어회로가 능동시기(S1)를 만들고, 반면에, 외부 칩선택신호(A)가 하이 상태에 있으면 (라)에서와 같이 스탠바이용 제어신호(C)는 스탠바이용 차동증폭부(40)를 인에이블하기 위해 로우 상태가 되어 전압원 제어회로는 대기(STANDBY)시기(S2)를 만든다.
상기에서와 같은 제어신호에 의거하여 동작을 살펴보면, 외부전압에 따른 기준전압을 기준전압 발생부(10)에서 발생시키고 전압레벨 감지부(20)를 통해 검출된 전압레벨을 발생시킬 때 활성동작에서 액티브용 제어신호(B)가 하이상태로 되면 첫번째 차동증폭기(31)의 엔모스트랜지스터(NM2)가 턴온된다.
반면에, 피모스트랜지스터(PM1)는 액티브용 차동증폭부(30)를 턴온하기 위해 하이 상태의 액티브용 제어신호(B)에 의하여 턴오프된다.
이 때 외부소오스전압이 제3도의 첫번째 구간상태(d1) 상태인 기대치(3.3V) 보다 작을 때, 첫번째 차동증폭부(31)의 엔모스트랜지스터(NM3)는 기준전압 발생부(10)의 기준전압 증가에 비례하여 점점 턴온된다. 즉, 상기 첫번째 차동증폭부(31)의 출력노드(104)의 전압수준은 피모스트랜지스터(PM4)의 전류통과량을 증가시키기 위해 줄어들어서 상기 피모스트랜지스터(PM4)의 소오스에 인가된 외부소오스전압에 비례하여 내부전압을 얻게 된다.
게다가, 외부소오스전압이 제3도의 두번재 구간(d2)이 있으면 일정한 기준전압을 첫번째 차량증폭부(31)의 엔모스트랜지스터(NM3)의 게이트로 인가되어 엔모스트랜지스터(NM3)(NM4)를 흐르는 전류가 일정하게 유지된다.
따라서, 일정전압이 피모스트랜지스터(PM4)의 게이트로 인가되어 외부소오스전압이 증가되더라도 일정전류 통과량은 안정적인 내부전압이 되도록 된다.
반도체 메모리소자가 외부소오스 전압변화와 무관한 정상모드에서 안정적인 내부소오스전압을 유지할 수 있게 되더라도 외부소오스전압의 특정치를 넘어선 반도체소자의 신뢰도를 시험하기 위해서는 내부소오스전압을 증가할 필요가 있다.
마지막으로 제3도에서 마지막구간(d3)에서 외부소오스전압이 7V를 넘을 경우 내부소오스전압이 증가되는 원인이 되는데, 이는 전압레벨 감지부(20)의 감지노드(91)의 전압은 감지노드(9l)에 연결된 엔모스트랜지스터(NM5)가 턴온되기에 충분한 값을 갖으므로 첫번째 차량증폭부(31)의 출력노드(104)에 흐르는 전류는 엔모스트랜지스터(NM5)(NM1) 뿐만 아니라 엔모스트랜지스터(NM3)에도 흐르게 되어 출력노드(104)에 연결된 게이트를 갖는 피모스트랜지스터(PM4)는 점점 턴온되게 된다.
따라서, 내부전압단자(int.VCC)는 소오스전압을 전형적으로 증가시킨다.
한편, 내부전압의 기울기가 각 반도체 메모리칩의 특성에 비추어 외부전압 특성치를 넘게 조정되어 있으면, 그 전류통과량이 전압레벨 감지부(20)의 감지노드(91)의 전압에 의존하는 엔모스트랜지스터(NM5)의 사이즈를 변화시키는 것이 단지 필요할 뿐이다. 그 때문에 매우 용이한 조정이 보통 소오스전압 제어회로와 비교된다.
또한 스탠바이용 차량증폭부(40)에서 하이상태로 디스에이블된 스탠바이용 제어신호(C)는 엔모스트랜지스터(NM6)가 턴온되도록 하므로 두번째 차량증폭부(41)의 출력노드(107)는 VCC-VTN(VTN은 엔모스트랜지스터의 드레쉬홀드전압이다) 충분히 충전되어, 피모스트랜지스터(PM7)는 턴오프로 유지된다.
따라서, 액티브용 차량증폭부(30)에서 발생된 내부소오스전압(int.VCC)이 피모스트랜지스터(PM7)를 통해 스탠바이용 차량증폭부(40)로 피드백되도록 되었다. 여기서 상기 스탠바이용 차량증폭부(40)은 대기소비전류를 최소화하기 위해 액티브용 차량증폭부(30)에 비교되는 소형사이즈를 가지고 있다. 그러므로 수 μ초의 매우 늦은 응답속도를 가지고 있다.
내부소오스전압이 어떤 요소에 의해 증가되면, 액티브용 차량증폭부(30)의 엔모스트랜지스터(NM4)은 턴온되어 출력노드(104)의 출력이 하이 상태가 되어 피모스트랜지스터(PM4)가 턴오프되고 내부소오스전압이 더 증가하는 것을 막는다.
그 동안 스탠바이용 차량증폭부(40)의 엔모스트랜지스터(NM8)의 응답속도가 느리기 때문에 그 차량증폭부(40)는 완전히 턴온되기 위한 어떤 지연시간이 필요하다. 이 때 엔모스트랜지스터(NM6)가 없으면 출력노드(107)의 출력은 지연시간동안 피모스트랜지스터(PM7)를 턴온하기 위해 로우 상태가 유지된다.
그러므로, 내부소오스전압이 외부소오스전압의 증가에 따라 증가하게 되는 현상이 발생할 수도 있다.
다음으로 소오스전압 제어회로의 대기동작에서 스탠바이용 제어신호(C)는 하이 상태에서 로우 상태로 변화되어 스탠바이용 차량증폭부(40)의 엔모스트랜지스터(NM6)는 턴오프됨에 따라 외부소오스전압이 활성동작 두번째 구간(d2)에 있을 때 스탠바이용 차량증폭부(40)는 액티브용 차량증폭부(30)로 같은 구조를 갖게 되므로 같은 동작원리에 기초한 안정적인 내부전압을 유지한다.
게다가, 외부소오스전압이 특성치 7V를 넘게 되더라도 액터브용 차량증폭부(30)의 엔모스트랜지스터(NM5)과 같은 다른 어떤 전류통과량도 없기 때문에 피모스트랜지스터(PM7)의 전류통과량은 항상 일정하게 유지되므로 외부소오스전압이 특성치(7V)를 넘어 계속 증가하더라도 내부전압은 안정전압 3.3V를 유지하게 된다.
동시에, 액티브용 차량증폭부(30)에서 액티브용 제어신호(B)가 로우 상태로 디스에이블되면 피모스트랜지스터(PM1)가 턴온됨에 따라 외부소오스전압(VCC)이 피모스트랜지스터(PM4)의 게이트로 직접 인가되고 그것에 의해 액티브용 차량증폭부(30)를 턴오프한다.
그리고 제2도에 나타낸 바와 같이 활성구간(S1)에서 대기구간(S2)을 지나는 동안 외부 칩선택신호(V)가 로우상태에서 하이상태로 직접 지나지만 액티브용 제어신호(B)는 하이상태에서 주어진 지연시간(Td)을 통해 로우상태로 진행함에 따라 반도체 메모리소자 내의 모든 신호가 디스에이블된 동안에도 액티브용 차량증폭부(30)는 소비전류에 의한 내부전압강하를 예방하기 위해 지연시간(Td)동안 계속 동작된다.
그러므로, 대기동작과 활성동작 모두에서 안정적인 동작이 이루어진다.
그러나, 상기에서와 같은 종래의 기술에 있어서 번-인(Burn-in)실험조건이 칩 동작시로 한정되며, 엔트리(Entry)와 엑사이트(Exit)에 대한 히스테리시스가 고려되어 있지 않기 때문에 번-인모드로 들어갈 때 오실레이션 현상이 일어나는 문제점이 있다.
따라서 본 발명의 목적은 내부전압 발생회로에서 증가하는 외부전압이 일정구간을 초과할 경우 이를 감지하여 출력노드에 인식시켜 주어 번-인 엑사이트(Exit)전압레벨을 엔트리레벨 보다 낮추도륵 함으로써 번-인 실험조건에서의 오실레이션 현상을 방지하도록 한 번-인시 외부전압 감지가 가능한 내부전압 발생회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은 입력되는 제어신호에 따른 기준전압을 발생하는 기준전압 발생부(100)와, 상기 기준전압 발생부(100)에서 발생하는 기준전압(Vref1)에 따라 증가하는 외부전압이 일정구간을 초과할 경우 이를 래치하고 다시 외부전압이 일정구간으로 감소할 경우 그 차를 출력하는 번인 검출부(200)와, 상기 번인 검출부(200)로 부터 출력되는 전압에 따른 기준전압을 출력하여 칩의 동작을 알리는 제어에 따라 스탠바이시엔 스탠바이용 차동증폭부(400)를 액티브시엔 액티브용 차동증폭부(500)를 동작시켜 전류를 공급하도록 하는 바이어스용 기준전압 발생부(300)로 구성한다.
상기 번인 검출부(200)는 입력되는 기준전압(Vref1)에 따라 동작하여 외부전압을 감지함과 아울러 그 감지전압이 소정값을 넘으면 래치하는 전압감지부(201)와, 상기 전압감지부(201)로 부터 출력되는 전압을 버퍼링하여 출력하는 버퍼(BUF)와, 상기 버퍼(BUF)의 출력에 따라 온 또는 오프하여 생성된 번인감지 기준전압(Vrefb)이 소정레벨 이상이면 상기 전압감지수단으로 전달하고 정상이면 출력하는 번인기준전압 감지QN(202)와, 상기 버퍼(BUF)의 출력에 따른 펄스를 생성하여 상기 전압감집(201)의 래치상태를 조절하도록 하는 펄스발생기(203)로 구성한다.
이와 같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.
기준전압 발생부(100)는 VBB발생시점에서 인에이블되는 신호(S)가 입력되면 1.0V 정도의 기준전압(Vref1)을 번인 검출부(200)로 발생한다. 이 때 번-인 실험조건이 아닐 경우 상기 기준전압(Vref1)에 의해 전압감지부(201)의 엔모스트랜지스터(NM25)가 턴오프됨에 따라 감지노드(185)는 로우상태가 됨에 따라 버퍼(BUF)의 제3반전출력단을 통해 반전된 하이신호가 번인기준전압 감지부(202)의 엔모스트랜지스터(NM32)가 게이트로 인가되어 턴온됨에 따라 번인감지 기준전압(Vrefb)은 기준전압(Vref1)을 받게 된다.
그러나, 번-인조건시 전압감지부(20l)의 감지노드(185)의 전압레벨이 버퍼(BUF)에 사용되는 엔모스트랜지스터의 드레쉬홀드전압(VTH) 이상으로 외부전압이 상승하면 상기 버퍼(BUF)의 제2출력단자를 통한 출력노드(l90)의 출력레벨의 로우상태로 유지되어 번인기준전압 감지부(202)의 피모스트랜지스터(PM31)와 엔모스트랜지스터(NMl)가 턴온되고, 상기 버퍼(BUF)의 제 3출력단자를 통한 출력노드(l88)의 출력레벨 또한 로우상태로 유지되어 엔모스트랜지스터(NM32)는 턴오프되어 외부전압은 저항(Rl)(R2)에 의해 전압 강하가 이루어지면서 일정한 기울기를 가지고 외부전압을 따라 간다.
여기서, 번-인 엔트리시 우려되는 오실레이션 문제를 극복하기 위하여 다음의 두 가지 방법을 고안하는데, 이에 대하여 살펴보면 다음과 같다.
먼저, 번인 감진노드(185)가 제5도에 도시한 바와 같은 버퍼(BUF)에 사용되는 엔모스트랜지스터(NM51)를 턴온시킬 수 있는 레벨이상으로 감지되었을 때 펄스발생기(203)에 의해 로우로 액티브되는 펄스를 생성하여 그 구간동안 감지노드(l85)를 래치하도록 한다.
다음으로 전압감지부(201)의 피모스트랜지스터(PM22)를 직렬연결된 엔모스트랜지스터(NM21∼NM24)중 어느 하나의 트랜지스터의 소오스와 드레인을 연결하여 번인 출력전압레벨을 번인 입력전압레벨 보다 1VTP이하로 낮추어 번-인 실험조건에서의 오실레이션 현상을 줄이도록 한다.
상기에서와 같은 방법으로 동작하는 번인 검츨부(200)로 부터 검출된 전압(Vrefb)이 출력되면 이를 입력받은 바이어스용 기준전압 발생부(300)의 엔모스트랜지스터(NM33)의 온 또는 오프동작에 따라 동작하는 전류미러인 피모스트랜지스터(PM32)(PM33)와 차량증폭부를 이루는 엔모스트랜지스터(NM33)(NM34)에 의해 바이어스용 기준전압을 발생시켜 스탠바이용 차량증폭부(400)와 액티브용 차량증폭부(500)로 각각 출력한다.
그러면 상기 스탠바이용 차량증폭부(400)는 상기 바이어스용 기준전압 발생부(400)로 부터 공급되는 바이어스용 기준전압과 내부입력단자(int.VCC)로 부터 공급되는 내부전압을 비교하여 드라이버를 구동하여 내부전압을 조절하도록 한다.
또한 상기 액티브용 차량증폭부(500)는 내부입력단자(int.VCC)로 부터 공급되는 내부전압과 칩동작을 알리는 제어신호(501)(502)를 받아 그에 따른 펄스를 발생하는 펄스발생기(503)(504)의 출력에 따라 동작하여 액티브시 전류를 공급하도록 한다.
이상에서 상세히 설명한 바와 같이 본 발명은 번-인 실험시 엔트리조건에서 발생할 수 있는 오셀레이션을 초기 번인조건신호를 감지하여 엔트리되는 순간 펄스를 통해 래치해 주고, 번인검출부에서 전원단자와 접지 사이에 소정개로 직렬연결된 엔모스트랜지스터 중 어느 하나의 소오스와 드레인을 피모스트랜지스터로 연결, 즉 쉬미트트리거 방식으로 연결하여 히스테리시스를 줌으로써 오실레이션 현상을 방지하고 보다 안정화된 조건에서 번인 실험을 할 수 있도록 한다.

Claims (3)

  1. 입력되는 제어신호에 따른 기준전압을 발생하는 기준전압 발생수단과, 상기 기준전압 발생수단에서 발생하는 기준전압에 따라 증가하는 외부전압이 일정구간을 초과할 경우 이를 래치하고 다시 외부전압이 일정구간으로 감소할 경우 그 차를 출력하는 번인 검출수단과, 상기 번인 검출수단으로 부터 출력되는 전압에 따른 기준전압을 출력하여 칩의 동작을 알리는 제어에 따라 스탠바이시엔 스탠바이용 차동증폭수단을 액티브시엔 액티브용 차동증폭수단을 동작시켜 전류를 공급하도록 하는 바이어스용 기준전압 발생수단으로 구성된 것을 특징으로 하는 번-인시 외부전압 감지가 가능한 내부전압 발생회로.
  2. 제1항에 있어서, 번인 검출수단은 입력되는 기준전압(Vref1)에 따라 동작하여 외부전압을 감지함과 아울러 그 감지전압이 소정값을 넘으면 래치하는 전압감지수단과, 상기 전압감지수단으로 부터 출력되는 전압을 버퍼링하여 출력하는 버퍼와, 상기 버퍼의 출력에 따라 온 또는 오프하여 생성된 번인감지 기준전압(Vrefb)이 소정레벨 이상이면 상기 전압감지수단으로 전달하고 정상이면 출력하는 번인기준전압 감지수단과, 상기 버퍼의 출력에 따른 펄스를 생성하여 상기 전압감지수단의 래치상태를 조절하도록 하는 펄스발생수단으로 구성된 것을 특징으로 하는 번-인시 외부전압 감지가 가능한 내부전압 발생회로.
  3. 제2항에 있어서, 전압감지수단은 게이트가 접지축과 접속되고 소오스가 전원단자와 접속된 피모스트랜지스터(PM21)와 접지 사이에 소정 개의 엔모스를 직렬연결하여, 상기 접지에 소오스측에 접속된 엔모스트랜지스터(NM25)의 게이트는 번인기준전압 감지수단의 출력단과 접속하고 그의 드레인은 버퍼의 입력단에 접속함과 아울러 피모스트랜지스터(PM23)의 드레인측에 접속하며, 상기 피모스트랜지스터(PM23)의 게이트는 펄스발생수단에 접속하고, 전원단자(VCC)와 연결된 상기 피모스트랜지스터(PM23)의 소오스는 게이트와 접속하며, 상기 엔모스트랜지스터(NM21∼NM24) 중 어느 하나의 소오스와 드레인 사이에 쉬미트 트리트트리거 방식으로 피모스트랜지스터(PM22)를 접속하고 구성된 것을 특징으로 하는 번-인시 외부전압 감지가 가능한 내부전압 발생회로.
KR1019940029940A 1994-11-15 1994-11-15 번-인시 외부전압 감지가 가능한 내부전압 발생회로 KR0121146B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940029940A KR0121146B1 (ko) 1994-11-15 1994-11-15 번-인시 외부전압 감지가 가능한 내부전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029940A KR0121146B1 (ko) 1994-11-15 1994-11-15 번-인시 외부전압 감지가 가능한 내부전압 발생회로

Publications (2)

Publication Number Publication Date
KR960018824A KR960018824A (ko) 1996-06-17
KR0121146B1 true KR0121146B1 (ko) 1997-12-04

Family

ID=19397960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029940A KR0121146B1 (ko) 1994-11-15 1994-11-15 번-인시 외부전압 감지가 가능한 내부전압 발생회로

Country Status (1)

Country Link
KR (1) KR0121146B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462101B1 (ko) * 1997-10-25 2005-04-06 삼성전자주식회사 번인 전압 제어 방법
KR100505569B1 (ko) * 1997-12-08 2005-10-19 삼성전자주식회사 동기식 디램 반도체 장치의 내부 전압 발생기
KR19990055280A (ko) * 1997-12-27 1999-07-15 윤종용 번-인 테스트 장치의 모니터 보드 감시장치

Also Published As

Publication number Publication date
KR960018824A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
KR0152905B1 (ko) 반도체 메모리장치의 내부전압 발생회로
KR100301368B1 (ko) 파워온리셋회로
US6184744B1 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
KR100854419B1 (ko) 파워 업 신호 생성장치
US5856748A (en) Sensing amplifier with current mirror
JP4226971B2 (ja) パワーオンリセット回路とその方法
KR960008448B1 (ko) 내부 및 외부전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스
US5767710A (en) Power-up reset signal generating circuit for an integrated circuit
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
KR100548558B1 (ko) 반도체 장치용 내부전압 발생기
JPH09145804A (ja) 電位検出回路及び半導体集積回路
JPH07283371A (ja) バックバイアス電圧発生器
KR0121146B1 (ko) 번-인시 외부전압 감지가 가능한 내부전압 발생회로
KR100336840B1 (ko) 반도체 메모리 장치의 감지 증폭기
US6028458A (en) Differential amplifier with input signal determined standby state
US6940335B2 (en) Constant-voltage circuit
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
US6545531B1 (en) Power voltage driver circuit for low power operation mode
KR100554840B1 (ko) 파워 업 신호 발생 회로
US7015731B2 (en) CMOS output buffer circuit
KR0167261B1 (ko) 전원공급 제어회로
KR100221658B1 (ko) 다이나믹 바이어스 회로
KR100920833B1 (ko) 반도체 집적 회로의 입력 버퍼
KR100860976B1 (ko) 파워업신호 생성장치
KR0132748B1 (ko) 반도체 소자의 파우어-업 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee