KR0120934Y1 - 디지탈 영상메모리의 병렬직렬 변환 출력장치 - Google Patents

디지탈 영상메모리의 병렬직렬 변환 출력장치

Info

Publication number
KR0120934Y1
KR0120934Y1 KR2019910025409U KR910025409U KR0120934Y1 KR 0120934 Y1 KR0120934 Y1 KR 0120934Y1 KR 2019910025409 U KR2019910025409 U KR 2019910025409U KR 910025409 U KR910025409 U KR 910025409U KR 0120934 Y1 KR0120934 Y1 KR 0120934Y1
Authority
KR
South Korea
Prior art keywords
data
memory
latch
output
parallel
Prior art date
Application number
KR2019910025409U
Other languages
English (en)
Other versions
KR930015569U (ko
Inventor
최상철
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019910025409U priority Critical patent/KR0120934Y1/ko
Publication of KR930015569U publication Critical patent/KR930015569U/ko
Application granted granted Critical
Publication of KR0120934Y1 publication Critical patent/KR0120934Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Image Input (AREA)

Abstract

본 고안은 디지탈영상메모리의 병렬-직렬변환 출력장치에 관한 것으로, 특히 메모리의 억세스 타입을 빠르게 하여 비교적 값싼 억세스타임이 느린 메모리를 사용하여서도 원하는 빠르기의 억세스를 할수 있도록 디지탈영상메모리의 병렬-직렬변환 출력장치에 관한 것이다.
이와같은 본 고안은, 두개의 프레임 메모리A, B(11),(12)에 디지탈영상메모리를 짝수칼럼데이타와 홀수칼럼데이타와로 나누어서 저장시키고, 그 프레임메모리A, B(11),(12)이 출력데이타를 두개의 래치부(21),(22)에서 각각 읽어가서 래치시키고, 그 래치부(21),(22)의 래치데이타를 프레임메모리(30)에서 한번의 래치타이밍에 두개의 래치부(21),(22)의 출력을 모두읽어가서 직렬데이타로 출력시키시 때문에 메모리레서 출력되는 데이타타이밍의 두배에 해당되는 속도로 데이타출력이 되도록 되어 있다.

Description

디지탈영상메모리의 병렬-직렬변환 출력장치
제1도는 본 고안에 의한 디지탈영상메모리의 병렬-직렬변환 출력장치 구성도.
제2도 (a) 내지 (b)는 본 고안에 의한 디지탈영상메모리의 병렬-직렬변환 출력장치의 각부 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11,12:프레임 메모리A,B21,22:래치부A,B
30:멀티플렉서
본 고안은 디지탈영상메모리의 병렬-직렬변환 출력장치에 관한 것으로, 특히 메모리의 억세스 타임을 빠르게 하여 비교적 값싼 억세스타임이 느린 메모리를 사용하여서도 원하는 빠르기의 억세스를 할 수 있도록 하는 디지탈영상메모리의 병렬-직렬변환 출력장치에 관한 것이다.
일반적으로, 디지탈영상메모리의 병렬-직렬변환 출력장치에서 메모리에 저장된 정보를 읽어내는 억세스를 수행시킬때 특히 빠른 억세스 시간이 요구되는 경우가 있는데, 메모리의 저장된 정보를 얼마나 빠른시간에 읽을 수 있는가에 빠른 억세스시간으롱 성능을 평가 하게 된다.
종래에는 디지탈영상메모리의 저장된 디지탈영상정보는 병렬데이타로 출력되므로 이를 직렬데이타로 변환 시키기 위해서는 병렬-직렬 쉬프트레지스터를 사용한다든지하여 직렬데이타로 변환시켜 출력하게 되는데, 이때 병렬데이타를 직렬데이타로 변환되는 속도는 한정되므로, 메모리 억세스시간의 빠르기가 제한되고, 이때문에 비교적고가 부품인 고속메모리를 사용해야만 원하는 억세스속도를 얻을 수 있는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 감안하혀 짝수,화소데이타와 홀수 화소데이타를 각기 저장하게 하는 두개의 프레임메모리와 그 두개의 프레임 메모리의 데이타를 읽어내서 래치시키는 두개의 래치부와, 그 래치부의 출력을 교대로 선택하여 직렬데이타로 출력시켜 주는 멀티플렉서로 구성하여 고속억세스를 실현시키고, 이로 인해 저속데이타를 사용하여서도 원하는 속도의 억세스를 실현시킬 수 있도록 한 디지탈영상메모리의 병렬-직렬변환 출력장치를 안출한 것으로, 이를 첨부된 도면을 참조해 상세히 설명하면 다음과 같다.
본 고안에 의한 디지탈영상메모리의 병렬-직렬변환 출력장치는 제1도에 도시된 바와같이 짝수칼럼(Column) 화소데이타와 홀수칼럼 화소데이타를 각기 저장하는 두개의 프레임메모리A,B(11),(12)와 그 두개의 프레임 메모리(11),(12)의 8비트 데이타를 읽어내서 각기 8비트씩 래치시키는 두개의 래치부(21),(22)와, 그 래치부(21),(22)를 교대로 선택하여 8비트 직렬데이타로 출력시켜 주는 멀티플렉서(30)로 구성되어 있다.
이와같이 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.
프레임 메모리A(11)에는 짝수칼럼의 화소데이타가 저장되고, 프레임 메모리B(12)에는 홀수 칼럼 화소데이타가 저장되는데, 그 프레임 메모리A,B(11),(12)에서 출력되는 8비트 디지탈 영상데이타는 두개의 래치부(21),(22)에 제2도 (a)에 도시된 래치신호의 동기되어 래치된다. 여기서, 그 래치부(21),(22),는 각각 8비트의 디-플립플롭으로 구성할 수 있다.
이와같이 래치부(21),(22)에 래치된 짝수컬럼의 화소데이타와 홀수칼럼의 화소 데이타는 멀티플렉서(30)의 선택에 의해 교대로 출력되는데, 그 멀티플렉서(30)는, 제2도 (d)에 도시된 선택신호에 의거하여 제2도 (b) 및 (c)에 도시된 바와같은 상기 래치부(21),(22)의 래치데이타를 한번의 래치타이미에 두개의 래치부(210,(22)의 출력을 읽어간다. 이에따라 멀티플렉서(30)에서 출력되는 데이타는 제2도 (e)에 도시된 바와같이 짝수데이타와 홀수데이타가 순서대로 배열된 직렬데이타로 출력시키게 된다.
그러므로, 본 고안에 의한 하여 디지탈영상메모리이 병렬-직렬변환 출력장치에서는 두개의 프레임 메모리A,B(11),(12)에 디지탈영상데이타를 짝수칼럼데이타와 홀수칼럼데이타로 나누어서 저장시키고, 그 프레임 메모리A,B(11),(12)의 출력데이타를 두개의 래치부(21),(22)에서 각각 읽어가서 래치시키고, 그 래치부(21),(22)의 래치데이타를 프레임메모리(30)에서 한번의 래치타이밍에 두개의 래치부(21),(22)의 출력을 모두읽어가서 직렬데이타로 출력시키기 때문에 메모리에서 출력되는 데이타타이밍의 두배에 해당되는 속도로 직렬데이타출력이 된다.
이상에서 설명한 바와같이 본 고안은, 디지탈영상메모리의 병렬-직렬변환 출력장치에서 메모리의 출력속도보다 두배가 빠른속도로 직렬데이타를 출력시킬 수가 있어서, 고속억세스를 실현시킬 수 있는 효과가 있고, 이로인해 저속메모리를 사용하여서도 원하는 속도의 억세스를 실현시킬 수 있어서, 비교적 값이싼 저속메모리를 사용할 수 있는 효과가 있다.

Claims (1)

  1. 짝수컬럼(Column) 화소데이타가 홀수칼럼 화소데이타를 각기 저장하는 두개의 프레임 메모리A,B(11),(12)와, 그 두개의 프레임 메모리(11),(12)의 8비트 데이타를 읽어내서 각기 8비트의 래치시키는 두개의 래치부(21),(22)와, 그 래치부(21),(220를 한번의 래치타이밍에 교차로 선택하여 래치데이타를 읽어들여 직렬데이타로 출력시켜주는 멀티플렉서(30)로 구성된 것을 특징으로 하는 디지탈영상메모리의 병렬-직렬변환 출력장치.
KR2019910025409U 1991-12-31 1991-12-31 디지탈 영상메모리의 병렬직렬 변환 출력장치 KR0120934Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910025409U KR0120934Y1 (ko) 1991-12-31 1991-12-31 디지탈 영상메모리의 병렬직렬 변환 출력장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910025409U KR0120934Y1 (ko) 1991-12-31 1991-12-31 디지탈 영상메모리의 병렬직렬 변환 출력장치

Publications (2)

Publication Number Publication Date
KR930015569U KR930015569U (ko) 1993-07-28
KR0120934Y1 true KR0120934Y1 (ko) 1998-07-15

Family

ID=19326920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910025409U KR0120934Y1 (ko) 1991-12-31 1991-12-31 디지탈 영상메모리의 병렬직렬 변환 출력장치

Country Status (1)

Country Link
KR (1) KR0120934Y1 (ko)

Also Published As

Publication number Publication date
KR930015569U (ko) 1993-07-28

Similar Documents

Publication Publication Date Title
KR970005412B1 (ko) 퍼스트인 퍼스트아웃트 메모리장치
KR930001222A (ko) 2-가/n-가 변환 유니트를 포함하는 기억장치
KR930011726A (ko) 모션보상 텔레비젼과 같은 피드백 시스템용 다중 시리얼 억세스 메모리
KR900008303B1 (ko) 기억회로
KR910010348A (ko) 화소수 변환 회로
US5475437A (en) Double scan circuit for inserting a new scan line between adjacent scan lines of a television
KR940011603B1 (ko) 데이터 셔플링장치
KR900701101A (ko) 가변-길이 엔코드된 데이타 디코딩 장치
KR910001625A (ko) 액정표시용 집적회로 및 액정표시장치
KR100438319B1 (ko) 그레이코드 카운터
KR0120934Y1 (ko) 디지탈 영상메모리의 병렬직렬 변환 출력장치
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
KR970064171A (ko) 영상 반전 장치
KR890702153A (ko) 2x2 윈도우 구조를 가진 병렬파이프라인 영상처리기
KR880005509A (ko) 디지탈 디스플레이 시스템
KR100232028B1 (ko) 모자이크 효과 발생 장치
KR970057687A (ko) 피디피 티브이(pdp tv)의 메모리 장치
KR890000941A (ko) 다중 모드 메모리 장치
JPS6341276B2 (ko)
KR100345327B1 (ko) 주사 변환 회로
KR950005801B1 (ko) 그래픽 시스템의 영상데이타 전송 회로
SU1441486A1 (ru) Преобразователь табличных кодов
KR100222065B1 (ko) 디지탈 신호 확장방법
KR960036534A (ko) 영상처리용 고속데이타 전송장치
KR950006448B1 (ko) Pip시스템의 데이타 변환회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060331

Year of fee payment: 9

EXPY Expiration of term