KR0117930Y1 - 엔코더의 경보 신호 발생 장치 - Google Patents

Abstract

본 고안은 엔코더의 출력펄스를 이용하는 피드백 루프 제어 시스템에 있어서, 엔코더 출력 펄스의 위상을 검출하여 엔코더의 비정상적인 상태를 알리는 경보신호를 발생하는 엔코더 경보 신호 발생 장치에 관한 것이다. 본 고안은 회전 모터의 특정 방향에 따른 엔코더 출력 펄스의 위상 특성 즉, 엔코더가 정상적인 상태일 경우에는 A상, B상중 어느 한 펄스는 발생하고 다른 한 펄스는 발생하지 않으며, 엔코더가 비정상적인 상태일 경우에는 A상 및 B상에서 모두 펄스를 발생시키는 특성을 이용하였다. 본 고안의 구성은 엔코더의 출력신호를 입력받아 A상과상을 배타논리합 연산한 제1 신호 및 B상과

Description

엔코더의 경보 신호 발생 장치

제1도는 본 고안에 따른 엔코더의 경보 신호 발생 장치 구성도.

제2도의 (a) 내지 (i)는 엔코더의 정상 동작시 본 고안에 따른 경보 신호 발생 장치의 각부 펄스 타이밍도.

제3도의 (a) 내지 (i)는 엔코더의 비정상 동작시 본 고안에 따른 경보 신호 발생 장치의 각부 펄스 타이밍도이다.

*도면의 주요부분에 대한 부호의 설명

1:신호 입력부 2:신호 지연부

3:경보 신호 발생부

XOR1:제1배타적 오아 게이트 XOR2:제1배타적 오아 게이트

FF1~FF3:제1다수개의 D 플립플롭 FF4~FF6:제2다수개의 D플립플롭

OR1:제1OR 게이트 OR2:제2OR 게이트

AND1:AND 게이트

본 고안은 엔코더의 출력펄스를 이용하는 피드백 루프 제어 시스템에 있어서, 엔코더 출력 펄스를 입력받아 위상을 검출하여 엔코더의 비정상적인 상태를 알리는 경보 신호를 발생하는 엔코더의 경보 신호 발생 장치에 관한 것이다.

일반적으로 자동 제어계에서의 조작 기구에 사용되는 서보 모터는 설정 속도에 대해 항상 일정한 속도가 되도록 폐루프를 구성하는 속도 제어용인 것과 위치 설정에 대해서 속도 및 위치에 대응한 폐루프를 구성하여 재빨리 목표로 한 위치에 도달해서 그 위치에서 어느 정도의 유지 토크를 갖는 위치 제어용으로 나뉘어 진다. 서보 모터의 속도 제어계에서 모터의 출력측에 부착된 엔코더의 펄스신호와 기준신호를 비교하여 위상의 빠르고 늦음에 따라 에러를 보상하여 보상된 값 즉, 속도 편차를 얻어서 보상 회로를 통하여 서보계를 안정시킨다. 서보 앰프에서는 보상회로에서 출력된 값 즉, 직류 모터를 제어하기 위한 전압 및 전류를 다시 상기 모터로 공급하므로써 피드백 제어가 이루어진다.

따라서 모터 속도를 검출하는 엔코더의 역할이 중요하며 이 엔코더의 정상 동작여부를 확인 할 수 있는 회로가 추가로 구성되어야 한다.

그러나, 종래의 경보 신호 발생 방법은 엔코더의 출력 신호의 위상 즉, 단상 A상과 B상 각각의 위상을 검사하여 신호의 위상이 같을 경우에 경보 신호를 발생하므로써 A상과 B상을 검사하고 이를 다시 비교하므로써 많은 시간이 소요되고, 또한 이러한 방법은 소프트웨어적으로 처리되기 때문에 엔코더의 비정상적상태 즉 엔코더 에러 발생을 알리는 경보 신호를 제대로 발생하지 못함으로 인해 장치의 수명 및 신뢰성을 저하 시키게 되는 문제점이 있었다.

이에, 본 고안은 상기한 바와 같은 문제점을 해소시키기 위한 것으로서, 회전 모터의 특정 방향에 따른 엔코더 출력 펄스의 위상 특성 즉, A상,상, B상,상의 엔코더 출력 펄스의 위상 특성을 이용하여 A상 및 B상이 동일할 경우에 엔코더 불량상태를 알리는 경보 신호를 발생하는 엔코더 경보 신호 발생 장치를 제공하는데 그 목적이 있다.

이와같은 목적을 달성하기 위한 본 고안에 따른 엔코더의 경보 신호 발생 장치는, 시계 방향(CW) 또는 반시계 방향(CCW)중 어느 특정 방향으로만 회전하는 모터의 출력측에 연결되어 모터의 속도를 펄스파로 출력하는 엔코더에 있어서, 엔코더의 출력신호를 입력받아 A상과상을 배타논리합 연산한 제1신호 및 B상과상을 배타논리합 연산한 제2신호를 출력하는 신호 입력부(1)와; 상기 신호 입력부(1)의 제1신호 및 제2신호를 각각 소정시간 지연시켜 출력하는 신호 지연부(2); 및 상기 신호 지연부(2)에서 지연된 신호를 입력받아 위상을 비교하여 엔코더 경보 신호를 출력하는 경보 신호 발생부(3)를 포함하여 구성되는 것을 특징으로 한다.

상기와 같이 구성된 본 고안은 모터가 특정방향으로 회전시 엔코더가 정상적일 때는 출력 펄스 A상 혹은 B상중 어느 한 상은 발생되지 않는다는 특성을 이용하여 A상과상 및 B 상과상 신호를 입력받아 엔코더 정상 혹은 비정상상태를 알리는 경보 신호를 플립플롭, AND게이트, NOT 게이트등의 간단한 하드웨어로 구현할 수 있다.

이하 첨부된 도면을 참조하여 본 고안을 자세히 설명한다.

본 고안에 따른 엔코더의 경보 신호 발생 장치는 제1도에 도시한 구성도에서 보는 바와 같이, 본 고안은 엔코더의 출력신호를 입력받아 A상과상을 배타 논리합 연산한 제1신호 및 B상과상을 배타논리합 연산한 제2신호를 출력하는 신호 입력부(1)와, 상기 신호 입력부(1)의 제1신호 및 제2신호를 각각 소정 시간 지연시켜 출력하는 신호 지연부(2), 및 상기 신호 지연부(2)에서 지연된 신호를 입력받아 위상을 비교하여 엔코더 경보 신호를 출력하는 경보 신호 발생부(3)로 구성되어있다.

상기 신호 지연부(2)는 상기 신호 입력부(1)의 제1신호를 지연시키는 제1다수개의 D플립플롭(FF1~FF3)들이 직렬로 연결되어 있으며, 상기 신호 입력부(2)의 제2신호를 지연시키는 제2다수개의 D플립플롭(FF4~FF6)들이 직렬로 연결되어 구성되어 있다.

상기 경보 신호 발생부(3)는 상기 신호 지연부(2)의 제1신호에 대한 지연 신호 즉, 제1다수개의 D플립플롭(FF1~FF3)들의 각각의 출력을 모두 논리합 연산하는 제1OR 게이트(OR1)와, 상기 신호 지연부(2)의 제2신호에 대한 지연신호 즉, 제2다수개의 D플립플롭(FF4~FF6)들의 각각의 출력을 모두 논리합 연산하는 제2OR 게이트(OR2), 및 상기 제1OR 게이트(OR1)와 상기 제2OR 게이트(OR2)를 논리곱 연산하는 AND 게이트(AND1)로 구성되어 있다.

상기와 같이 구성된 엔코더를 이용한 본 고안의 작용 및 효과를 설명하면 다음과 같다.

먼저, 본 고안은 회전 모터의 특정 방향에 따른 엔코더 출력 펄스의 위상 특성은 엔코더가 정상적인 상태일 경우에는 시계방향 혹은 반시계반향 중 어느 특정한 한 방향으로만 회전하므로 A상, B상중 어느 한 펄스는 발생하고 다른 한 펄스는 발생하지 않으며, 엔코더가 비정상적인 상태일 경우에는 어느 한 방향으로 회전하지 못하므로 A상 및 B 상에서 모두 펄스를 발생시키는 특성을 적용하여 위상 검출에 따른 경보 신호를 발생한 것이다.

① 엔코더가 정상적일 경우

만일 A상이 '하이', '로우'값을 반복하는 펄스로 발생되었다면, B상은 펄스가 발생되지않으로로 '로우'값만을 발생하기 때문에, 신호 입력부(1)의 A상과상을 배타논리합 연산한 제1신호는 항상 '하이'값을 갖고, B 상과상을 배타논리합 연산한 제2신호는 항상 '로우'값을 갖는다.

신호 지연부(2)에서 클럭에 동기하여 상기 제1신호를 직렬 입력받아 병렬 출력하는 제1다수개의 D플립플롭(FF1~FF3)들의 출력 신호를 논리합 연산한 제1OR 게이트(OR1)의 출력은 소정클럭 후 항상 '하이'를 갖으며, 상기 제2신호를 직렬 입력 받아 병렬 출력하는 제2다수개의 D플립플롭(FF4~FF6)들의 출력신호를 논리합 연산한 제2OR 게이트(OR2)의 출력은 항상 '로우'를 갖는다.

따라서, 상기 제1OR 게이트(OR1)의 출력 '하이'신호 및 제2OR 게이트(OR2)의 출력 '로우'신호를 상기 AND 게이트(AND1)를 통해 논리곱 연산하여 얻은 엔코더 경보 신호는 '로우'로 발생되며, 이는 엔코더가 정상상태임을 알려주는 것이다.

② 엔코더가 비정상적일 경우

A상 및 B상 모두 각각이 90° 위상차로 '하이', '로우'값을 반복하는 펄스로 발생되므로, 신호 입력부(1)의 A상과상을 배타논리합 연산한 제1신호는 항상 '하이'값을 갖고, B 상과상을 배타논리합 연산한 제2신호 역시 항상 '하이' 값을 갖는다.

신호 지연부(2)에서 클럭에 동기하여 상기 제1신호를 직렬 입력받아 병렬 출력하는 제1다수개의 D플립플롭(FF1~FF3)들의 각각의 출력 신호를 논리합 연산한 제1OR 게이트(OR1)의 출력은 소정클럭 후 항상 '하이'를 갖으며, 상기 제1신호를 직렬 입력 받아 병렬 출력하는 제2다수개의 D플립플롭(FF4~FF6)들의 출력신호를 논리합 연산한 제2OR 게이트(OR2)의 출력 역시 항상 '하이'값을 갖는다.

따라서, 상기 제1OR 게이트(OR1)의 출력 '하이'신호 및 제2OR 게이트(OR2)의 출력 '하이'신호를 상기 AND 게이트(AND1)를 통해 논리곱 연산하여 얻은 엔코더 경보 신호는 '하이'로 발생되며, 이는 엔코더가 비정상상태임을 알려준다.

제2도는 정상 동작시 각부의 입 출력 신호에 대한 타이밍도이고, 제3도 비정상 동작시 각부의 입출력 신호에 대한 타이밍도이다.

제2도에서 엔코더가 정상적으로 동작하는 경우에 A상 신호는 90°위상차 즉, '하이', '로우'값을 번갈아 갖는 펄스로 발생되고, B상 신호는 0°위상차 즉, '로우'값만을 발생하는 경우를 가정한 것이다.

제2도의 (a)는 A상 신호이며, (b)는 A상 신호를 반전시킨신호로서, 상기 두 신호를 신호 입력부(1)의 제1배타적 오아 게이트(XOR1)로 입력시켜 얻은 출력값 즉, 제1신호는 제2도의 (c)와 같이 하이신호를 계속해서 유지한다.

제2도의 (c)의 제1신호는 신호 지연부(2)의 제1다수개의 D 플립플롭(FF1~FF3)을 통해 소정 시간 지연된 후 경보 신호 발생부(3)의 제1OR 게이트(OR1)로 입력되고, 상기 신호 지연부(2)의 각 플립플롭(FF1~FF3)으로부터 병렬 출력된 값 즉 하이 신호를 입력받은 경보 신호 발생부(3)의 제1OR 게이트(OR1)는 제2도의 (d)와 같이 하이 신호를 AND 게이트(AND1)의 일측 입력으로 입력 시킨다.

한편, 제2도의 (e)는 B상 신호이며, (f)는 B상 신호를 반전시킨신호로서, 상기 두 신호를 신호 입력부(1)의 제2배타적 오아 게이트(XOR2)로 입력시켜 얻은 출력값 즉, 제2신호는 제2도의 (g)와 같이 로우 신호를 계속해서 유지한다.

제2도의 (g)의 제2신호는 신호 지연부(2)의 제2다수개의 D 플립플롭(FF4~FF6)을 통해 소정 시간 지연된 후 경보 신호 발생부(3)의 제2OR 게이트(OR2)로 입력되고, 상기 신호 지연부(2)의 각 플립플롭(FF4~FF6)으로부터 병렬 출력된 값 즉 로우 신호를 입력받은 경부 신호 발생부(3)의 제2OR 게이트(OR2)는 제2도의 (h)와 같이 로우 신호를 AND 게이트(AND1)의 일측 입력으로 입력 시킨다.

상기 경보 신호 발생부(3)의 제1OR 게이트(OR1)로 부터 출력된 제2도의 (d) 하이 신호를 일측 입력으로 하고, 상기 경보 신호 발생부(3)의 제2OR 게이트(OR2)로 부터 출력된 제2도의 (h) 로우 신호를 일측 입력으로 받는 앤드 게이트(AND1)는, 제2도의 (i)와 같이 로우 신호를 엔코더 경보 신호로서 출력하다. 엔코더 경보신호가 로우이면, 엔코더가 정상적으로 동작함을 알 수 있다.

제3도를 참조하면, 엔코더가 비정상적으로 동작하는 경우에는 A상 신호는 90°위상차 즉, '하이', '로우'값을 번갈아 갖는 펄스로 발생되고, B상 신호 역시 90°위상차 펄스로 발생된다.

제3도의 (a)는 A상 신호이며, (b)는 A상 신호를 반전시킨신호로서, 상기 두 신호를 신호 입력부(1)의 제1배타적 오아 게이트(XOR1)로 입력시켜 얻은 출력값 즉, 제1신호는 제3도의 (c)와 같이 하이 신호를 계속해서 유지한다.

제3도의 (c)의 제1신호는 신호 지연부(2)의 제1다수개의 D 플립플롭(FF1~FF3)을 통해 소정 시간 지연된 후 경보 신호 발생부(3)의 제1OR 게이트(OR1)로 입력되고, 상기 신호 지연부(2)의 각 플립플롭(FF1~FF3)으로부터 병렬 출력된 값 즉 하이 신호를 입력받은 경보 신호 발생부(3)의 제1OR 게이트(OR1)는 제3도의 (d)와 같이 하이 신호를 AND 게이트(AND1)의 일측 입력으로 입력 시킨다.

한편, 제3도의 (e)는 B상 신호이며, (f)는 B상 신호를 반전시킨신호로서, 상기 두 신호를 신호 입력부(1)의 제2배타적 오아 게이트(XOR2)로 입력시켜 얻은 출력값 즉, 제2신호는 제2도의 (g)와 같이 하이 신호를 계속해서 유지한다.

제3도의 (g)의 제2신호는 신호 지연부(2)의 제2다수개의 D 플립플롭(FF4~FF6)을 통해 소정 시간 지연된 후 경보 신호 발생부(3)의 제2OR 게이트(OR2)로 입력되고, 상기 신호 지연부(2)의 각 플립플롭(FF4~FF6)으로부터 병렬 출력된 값 즉 하이 신호를 입력받은 경보 신호 발생부(3)의 제2OR 게이트(OR2)는 제3도의 (h)와 같이 하이 신호를 AND 게이트(AND1)의 일측 입력으로 입력 시킨다.

상기 경보 신호 발생부(3)의 제1OR 게이트(OR1)로 부터 출력된 제3도의 (d) 하이 신호를 일측 입력으로 하고, 상기 경보 신호 발생부(3)의 제2오아 게이트(OR2)로 부터 출력된 제3도의 (h) 하이 신호를 일측 입력으로 받는 앤드 게이트(AND1)는, 제2도의 (i)와 같이 하이 신호를 엔코더 경보 신호로서 출력한다. 엔코더 경보신호가 하이이면, 엔코더가 비정상적으로 동작함을 알 수 있다.

즉, 모터의 회전 방향이 시계 방향 회전인지 또는 반시계 방향중 어느 특정한 방향으로만 회전하는 경우에는, 다른 방향으로의 상은 발생되지 않는 다른 특성을 이용하여, 엔코더에서 출력되는 A 상과 B상의 위상차를 이용하여 엔코더가 정상 동작한다면 A상 또는 B상 중 어느 한 상만이 출력될 것이고, 엔코더가 비정상적으로 동작한다면 A상 및 B상 모두 출력될 것이므로 이를 이용하여 엔코더의 정상유무를 판별할 수 있는 것이다.

상기 동작 설명에서 경보 신호 발생부(3)의 OR 게이트(OR1,OR2)는 입출력 단자에 모두 NOT 게이트를 연결한 AND 게이트로 구성하여도 상기 OR 게이트(OR1,OR2)와 동일한 논리값으로 동작시킬 수 있게 되고, 또한 상기 경보 신호 발생부(3)의 AND 게이트(AND1)는 입출력 단자에 모두 NOT 게이트를 연결한 OR 게이트로 구성하여도 상기 AND 게이트(AND1)와 동일한 논리값으로 동작시킬 수 있게 된다.

이상에서 상세히 설명한 바와같이 본 고안은, 엔코더의 정상 여부를 하드웨어적으로 검사하는데 있어서, 모터의 회전 방향에 따른 엔코더 출력 신호의 위상을 비교하여 두 상이 서로 같을 경우 엔코더가 비정장적임을 알리는 경보 신호를 출력시킴으로써 종래의 소프트웨어적인 방법에 비해 신속 정확한 엔코더 에러를 검사할 수 있다. 이로써, 엔코더를 사용하는 장치의 수명 및 신뢰성을 향상 시킬 수 있는 효과가 있다.

Claims (1)

1. 시계 방향(CW) 또는 반시계 방향(CCW)중 어느 특한 한 방향으로만 회전하는 모터의 출력측에 연결되어 모터의 속도를 검출하여 펄스를 발생하는 엔코더에 있어서, 엔코더의 출력신호를 입력받아 A상과상을 배타논리합 연산한 제1신호 및 B상과상을 배타논리합 연산한 제2신호를 출력하는 신호 입력부(1)와; 상기 신호 입력부(1)의 제1신호를 직렬 입력받아 소정시간 지연하여 병렬 출력하는 제1다수개의 D 플립플롭(FF1~FF3) 및 상기 신호 입력부(1)의 제2신호를 직렬 입력받아 소정시간 지연하여 병렬 출력하는 제2다수개의 D 플립플롭(FF4~FF6)으로 구성된 신호 지연부(2); 및 상기 신호 지연부(2)의 제1신호에 대한 병렬 출력된 지연 신호들을 모두 논리합 연산한 결과값 제3신호와, 상기 신호 지연부(2)의 제2신호에 대한 병렬 출력된 지연 신호들을 모두 논리합 연산한 결과값 제4신호를 논리곱 연산하여 그 결과를 엔코더 경보 신호로서 최종 출력하는 경보 신호 발생부(3)를 포함하여 구성되는 것을 특징으로 하는 엔코더의 경보 신호 발생 장치.