JPWO2022045106A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2022045106A5 JPWO2022045106A5 JP2022544608A JP2022544608A JPWO2022045106A5 JP WO2022045106 A5 JPWO2022045106 A5 JP WO2022045106A5 JP 2022544608 A JP2022544608 A JP 2022544608A JP 2022544608 A JP2022544608 A JP 2022544608A JP WO2022045106 A5 JPWO2022045106 A5 JP WO2022045106A5
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- output
- comparator
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims 37
- 230000000295 complement effect Effects 0.000 claims 25
- 230000005856 abnormality Effects 0.000 claims 9
- 230000004913 activation Effects 0.000 claims 6
- 238000006243 chemical reaction Methods 0.000 claims 5
- 230000008859 change Effects 0.000 claims 4
- 230000007704 transition Effects 0.000 claims 4
- 230000000737 periodic effect Effects 0.000 claims 3
- 239000003990 capacitor Substances 0.000 claims 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 230000007246 mechanism Effects 0.000 claims 2
- 230000004044 response Effects 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 230000007423 decrease Effects 0.000 claims 1
- 238000003306 harvesting Methods 0.000 claims 1
Claims (26)
- 第1の電圧及び第2の電圧の供給を受けて動作するコンパレータであって、
前記第1の電圧を供給する第1の電源ノードに対して第1及び第2のノードを介して接続されて、前記第1及び第2の電圧の間に予め定められた基準電圧と入力電圧との電圧差を増幅した電流差を有する第1の電流及び第2の電流を前記第1のノード及び前記第2のノードにそれぞれ発生する差動増幅回路と、
前記第1の電源ノードと、前記第2の電圧を供給する第2の電源ノードとの間に、第3のノードを介して前記差動増幅回路と直列に接続されて、前記第1及び第2の電流の和である第3の電流を前記第3のノードに発生する電流源回路と、
出力ノードと前記第1の電源ノードとの間に接続されて、前記第1の電流に比例した第1の出力電流を前記第1の電源ノード及び前記出力ノードの間に発生させる電流駆動力を有する出力段と、
前記第2の電源ノードと前記出力ノードとの間に、前記第2の電流に比例した第2の出力電流を発生させる電流駆動力を有する電流変換回路と、
出力相補ノードと前記第1の電源ノードとの間に接続されて、前記第1及び第2の電流の最小電流に比例した電流を前記出力相補ノードに発生させるミニマムセレクタ回路と、
前記出力ノード及び前記出力相補ノードと前記第2の電源ノードとの間に接続されたラッチ回路とを備え、
前記ラッチ回路は、リセット信号に応じて、前記出力ノード及び前記出力相補ノードの各々を前記第2の電源ノードと電気的に接続するリセット動作を実行し、前記リセット動作の解除後の回路動作時には、前記出力ノード及び前記出力相補ノードを前記第2の電源ノードから電気的に切り離した状態で、前記入力電圧及び前記基準電圧の高低関係が前記リセット動作の解除時点から逆転する際に、前記出力ノードに生じる前記第2の電圧から前記第1の電圧への変化を増幅する正帰還のラッチ動作を実行して、次に前記リセット信号が入力されるまで、前記出力ノードの電圧を前記第1の電圧に固定するとともに前記出力相補ノードの電圧を前記第2の電圧に固定する、コンパレータ。 - 前記電流源回路は、前記出力ノードの電圧が前記第2の電圧であるときには、前記出力ノードの電圧が前記第1の電圧であるときと比較して、前記第3の電流を増加させる、請求項1記載のコンパレータ。
- 前記電流源回路は、前記入力電圧が、前記基準電圧を含むように予め設定された電圧範囲内であるときには、前記入力電圧が前記電圧範囲外であるときと比較して、前記第3の電流を増加させる、請求項1記載のコンパレータ。
- 前記コンパレータは、他の前記コンパレータと交互動作するように制御され、
前記電流源回路は、当該他の前記コンパレータの動作期間では、当該他の前記コンパレータの非動作期間と比較して、前記第3の電流を増加させる、請求項1~3のいずれか1項に記載のコンパレータ。 - 前記ラッチ回路は、前記出力ノード及び前記出力相補ノードのうちの一方のノードが、前記第2の電圧から前記第1の電圧に向かって変化すると、前記出力ノード及び前記出力相補ノードのうちの他方のノードを前記第2の電源ノードと接続するように構成され、
前記コンパレータは、
前記出力相補ノードと前記第2の電源ノードとの間に接続されたキャパシタを更に備える、請求項1~4のいずれか1項に記載のコンパレータ。 - 前記第1の電源ノードと前記第1及び第2のノードとの間に接続されて、前記第1の電源ノード及び前記第1のノードの間の第1の電流経路と、前記第1の電源ノード及び前記第1のノードの間の第2の電流経路とを有する能動負荷回路を更に備え、
前記能動負荷回路は、前記リセット動作時において前記第1及び第2の電流経路を遮断する電流遮断機構を有する、請求項1~5のいずれか1項に記載のコンパレータ。 - 前記出力相補ノードに対して接続される第1の補助電流源と、
前記出力ノードに対して接続される第2の補助電流源とを更に備え、
前記ラッチ回路は、
前記出力ノード及び前記出力相補ノードと前記第2の電源ノードとの間に接続されたクロスカップル回路を含み、
前記第1及び第2の補助電流源は、前記リセット動作の解除後に前記ラッチ回路が前記ラッチ動作を実行するまでの間において前記クロスカップル回路を構成するトランジスタをサブスレッショルド領域で動作させるための電流を生成する、請求項1~6のいずれか1項に記載のコンパレータ。 - 前記差動増幅回路は、
前記第1の電源ノードと電気的に接続された前記第1のノード及び前記第3のノードの間に接続された第1導電型の第1のトランジスタと、
前記第1の電源ノードと電気的に接続された前記第2のノード及び前記第3のノードの間に接続された前記第1導電型の第2のトランジスタとを有し、
前記電流源回路は、
前記第2の電源ノード及び前記第3のノードの間に接続されて、ゲートに一定電圧を受ける前記第1導電型の第3のトランジスタを有し、
前記電流変換回路は、
前記出力ノード及び前記第2の電源ノードの間に接続された前記第1導電型の第4のトランジスタを有し、
前記第4のトランジスタは、前記第2の電流に比例する電流が流れるトランジスタとカレントミラーを構成するように配置され、
前記ミニマムセレクタ回路は、
前記第1の電源ノード及び前記出力相補ノードの間に直列接続された、前記第1導電型と反対導電型である第2導電型の第5及び第6のトランジスタを有し、
前記第5のトランジスタのゲートは、前記第1の電流が流れるトランジスタとカレントミラーを構成するように配置され、
前記第6のトランジスタのゲートは、前記第2の電流が流れるトランジスタとカレントミラーを構成するように配置され、
前記出力段は、
前記第1の電源ノード及び前記出力ノードの間に接続された前記第2導電型の第7のトランジスタを有し、
前記第7のトランジスタのゲートは、前記第1の電流が流れるトランジスタとカレントミラーを構成するように配置され、
前記ラッチ回路は、
前記出力相補ノード及び前記第2の電源ノードの間に接続されて、前記出力ノードと接続されたゲートを有する前記第1導電型の第8のトランジスタと、
前記出力ノード及び前記第2の電源ノードの間に接続されて、前記出力相補ノードと接続されたゲートを有する前記第1導電型の第9のトランジスタと、
前記出力相補ノード及び前記第2の電源ノードの間に接続されて、前記リセット信号が入力されるゲートを有する前記第1導電型の第10のトランジスタと、
前記出力ノード及び前記第2の電源ノードの間に接続されて、前記リセット信号が入力されるゲートを有する前記第1導電型の第11のトランジスタとを有する、請求項1記載のコンパレータ。 - 前記電流源回路は、
前記第3のノード及び前記第2の電源ノードの間に前記第3のトランジスタと並列に接続された第1の補助トランジスタを更に有し、
前記第1の補助トランジスタは、前記出力ノードの電圧が前記第1の電圧であるとき、又は、前記入力電圧が前記基準電圧を含むように予め設定された電圧範囲外であるときには、オフされる一方で、前記出力ノードの電圧が前記第2の電圧であるとき、又は、前記入力電圧が前記電圧範囲内であるときには、予め定められた電流を発生する、請求項8記載のコンパレータ。 - 前記コンパレータは、他の前記コンパレータと交互に前記回路動作を実行するように制御され、
前記電流源回路は、
前記第3のノード及び前記第2の電源ノードの間に前記第3のトランジスタと並列に接続された第2の補助トランジスタを更に有し、
前記第2の補助トランジスタは、当該他の前記コンパレータの動作期間ではオフされる一方で、当該他の前記コンパレータの非動作期間では、予め定められた電流を発生するように制御される、請求項8又は9に記載のコンパレータ。 - 前記出力相補ノードと前記第2の電源ノードとの間に接続されたキャパシタを更に備える、請求項8~10のいずれか1項に記載のコンパレータ。
- 前記第1の電源ノードと前記第1及び第2のノードとの間に接続された能動負荷回路を更に備え、
前記能動負荷回路は、
前記第1の電源ノード及び前記第1のノードの間に接続されるとともに、前記第1のノードと接続されたゲートを有する、前記第2導電型の第12のトランジスタと、
前記第1の電源ノード及び前記第2のノードの間に接続されるとともに、前記第2のノードと接続されたゲートを有する、前記第2導電型の第13のトランジスタと、
前記リセット動作時において、前記第12のトランジスタ及び前記第13のトランジスタのゲートを、前記第12のトランジスタ及び前記第13のトランジスタをオフするためのゲート電圧を供給するノードと接続するための電流遮断機構とを含む、請求項8~11のいずれか1項に記載のコンパレータ。 - 前記出力相補ノードに対して接続される第1の補助電流源と、
前記出力ノードに対して接続される第2の補助電流源とを更に備え、
前記第1及び第2の補助電流源は、前記リセット動作の解除後に前記ラッチ回路が前記ラッチ動作を実行するまでの間において前記第8のトランジスタ及び前記第9のトランジスタの各々をサブスレッショルド領域で動作させるための電流を生成する、請求項8~12のいずれか1項に記載のコンパレータ。 - 前記第1の電圧は、前記第2の電圧よりも高く、
前記入力電圧は、前記回路動作時において、前記第2の電圧から前記第1の電圧に向かって上昇し、
前記ラッチ回路は、前記回路動作時において、前記入力電圧が前記基準電圧よりも低い電圧から前記基準電圧まで上昇すると、前記出力ノードの電圧を前記第2の電圧から前記第1の電圧に変化させる、請求項1~13のいずれか1項に記載のコンパレータ。 - 前記第2の電圧は、前記第1の電圧よりも高く、
前記入力電圧は、前記回路動作時において、前記第2の電圧から前記第1の電圧に向かって低下し、
前記ラッチ回路は、前記回路動作時において、前記入力電圧が前記基準電圧よりも高い電圧から前記基準電圧まで低下すると、前記出力ノードの電圧を前記第2の電圧から前記第1の電圧に変化させる、請求項1~13のいずれか1項に記載のコンパレータ。 - 請求項1~15のいずれか1項に記載のコンパレータによって構成された第1及び第2のコンパレータと、
前記第1のコンパレータからの第1の出力信号、及び、前記第2のコンパレータからの第2の出力信号を受けて、論理レベルの遷移を繰り返す周期信号を生成する信号生成回路とを備え、
前記第1の出力信号は、前記第1のコンパレータの前記出力ノードの電圧に応じた論理レベルを有し、
前記第2の出力信号は、前記第2のコンパレータの前記出力ノードの電圧に応じた論理レベルを有し、
前記第1のコンパレータの前記入力電圧、及び、前記第2のコンパレータの前記入力電圧は、前記周期信号の論理レベルが遷移する毎に、前記基準電圧に向かう電圧変化が交互に生じるように制御され、
前記第1及び第2のコンパレータは、交互に前記回路動作を実行して、前記基準電圧と、前記電圧変化を伴う入力電圧とに応じた前記第1及び第2の出力信号を生成し、
前記信号生成回路は、前記第1の出力信号の予め定められた方向の論理レベルの変化、及び、前記第2の出力信号の当該予め定められた方向の論理レベルの変化の各々に応じて、前記周期信号の論理レベルを遷移させる、発振器。 - 接地配線及び電源配線と接続されて、前記電源配線の第1の直流電圧を変換して第2の直流電圧を直流電圧出力ノードに出力する電力変換器であって、
請求項1~15のいずれか1項に記載のコンパレータによって構成された出力電圧監視用コンパレータと、
前記電源配線と前記直流電圧出力ノードとの間に接続された駆動スイッチング素子とを備え、
前記出力電圧監視用コンパレータは、前記第2の直流電圧に従う電圧を前記入力電圧とし、前記第2の直流電圧の目標電圧に従う電圧を前記基準電圧として、前記出力ノード又は前記出力相補ノードの電圧に従って第1又は第2のレベルに設定される制御信号を出力する様に動作し、
前記電力変換器は、前記出力電圧監視用コンパレータから出力された前記制御信号に基づいて、前記駆動スイッチング素子のオンオフを制御するための電圧制御回路を更に備える、電力変換器。 - 前記第2の直流電圧は、インダクタを介して前記直流電圧出力ノードから負荷に供給され、
前記電力変換器は、
前記直流電圧出力ノード及び前記接地配線の間に接続される半導体素子を更に備え、
前記半導体素子は、前記駆動スイッチング素子のオフ期間において、前記直流電圧出力ノード、前記インダクタ、前記負荷、及び、前記接地配線を含む電流経路を形成する様に構成され、
前記出力電圧監視用コンパレータは、前記リセット動作の解除後に、前記第2の直流電圧が前記目標電圧まで低下すると前記制御信号を前記第1のレベルから前記第2のレベルに変化させ、
前記電圧制御回路は、前記出力電圧監視用コンパレータから出力された前記制御信号の前記第1のレベルから前記第2のレベルへの遷移に応じて前記駆動スイッチング素子のオン期間を設けるとともに、当該オン期間の終了に応じて前記出力電圧監視用コンパレータに前記リセット動作を実行させる、請求項17記載の電力変換器。 - 前記電力変換器は、
請求項1~15のいずれか1項に記載のコンパレータによって構成された第1の異常監視用コンパレータを更に備え、
前記第1の異常監視用コンパレータは、前記電力変換器に生じる電圧、電流、及び、温度のうちのいずれかに応じた電圧値を有する監視電圧を前記入力電圧とし、前記電圧、前記電流、及び、前記温度のいずれかに異常が発生したときの前記監視電圧の電圧値に相当する判定電圧を前記基準電圧として、前記出力ノード又は前記出力相補ノードの電圧に従ったデジタル信号である制御信号を出力する様に動作し、
前記電力変換器は、前記第1の異常監視用コンパレータの前記リセット動作の解除後において、前記第1の異常監視用コンパレータから出力された前記制御信号のレベルが変化したときに、前記第1の直流電圧から前記第2の直流電圧への変換動作を停止する第1の安全制御を実行する、請求項17又は18に記載の電力変換器。 - 前記電力変換器は、
請求項1~15のいずれか1項に記載のコンパレータによって構成された第2の異常監視用コンパレータを更に備え、
前記第2の異常監視用コンパレータは、前記第2の直流電圧に応じた電圧を前記入力電圧とし、予め定められた上限電圧を前記基準電圧として、前記出力ノード又は前記出力相補ノードの電圧に従ったデジタル信号である制御信号を出力する様に動作し、
前記電力変換器は、前記第2の異常監視用コンパレータの前記リセット動作の解除後において、前記第2の異常監視用コンパレータから出力された前記制御信号のレベルが変化したときに、前記直流電圧出力ノード及び前記接地配線の間に前記第2の直流電圧を低下させるための電流経路を形成する第2の安全制御を実行する、請求項17~19のいずれか1項に記載の電力変換器。 - 請求項1~15のいずれか1項に記載のコンパレータによって構成された出力起動監視用コンパレータを更に備え、
前記出力起動監視用コンパレータは、前記第2の直流電圧に応じた電圧を前記入力電圧とし、前記第2の直流電圧についての前記負荷の動作が許容される下限値に応じた電圧を前記基準電圧として、前記出力ノード又は前記出力相補ノードの電圧に従ったデジタル信号である制御信号を出力する様に動作し、
前記電力変換器は、前記出力起動監視用コンパレータの前記リセット動作の解除後において、前記出力起動監視用コンパレータから出力された前記制御信号のレベルが変化すると前記負荷に対する動作許可を生成する、請求項17~20のいずれか1項に記載の電力変換器。 - 請求項1~15のいずれか1項に記載のコンパレータによって構成された入力電圧監視用コンパレータを更に備え、
前記入力電圧監視用コンパレータは、前記第1の直流電圧に応じた電圧を前記入力電圧とし、前記電力変換器での前記第1の直流電圧の許容下限値に応じた電圧を前記基準電圧として、前記出力ノード又は前記出力相補ノードの電圧に従ったデジタル信号である制御信号を出力する様に動作し、
前記電力変換器は、前記入力電圧監視用コンパレータの前記リセット動作の解除後において、前記入力電圧監視用コンパレータから出力された前記制御信号のレベルが変化すると、前記直流電圧出力ノードでの前記第2の直流電圧の生成を開始する、請求項17~21のいずれか1項に記載の電力変換器。 - 電源配線上の入力電力を電力変換して負荷へ供給する電力変換器であって、
請求項1~15のいずれか1項に記載のコンパレータによって構成された異常監視用コンパレータを更に備え、
前記異常監視用コンパレータは、前記電力変換器に関連する電圧、電流、及び、温度のうちのいずれかに応じた電圧値を有する監視電圧を前記入力電圧とし、前記電圧、前記電流、及び、前記温度のいずれかに異常が発生したときの前記監視電圧の電圧値に相当する判定電圧を前記基準電圧として、前記出力ノード又は前記出力相補ノードの電圧に従ったデジタル信号である第1の制御信号を出力する様に動作し、
前記電力変換器は、前記異常監視用コンパレータから出力された前記第1の制御信号のレベルが変化したときに、前記電力変換を停止する安全制御を実行する、電力変換器。 - 請求項1~15のいずれか1項に記載のコンパレータによって構成された出力起動監視用コンパレータを更に備え、
前記出力起動監視用コンパレータは、前記電力変換器の出力電圧に応じた電圧を前記入力電圧とし、前記負荷が許容する前記出力電圧の下限値に応じた電圧を前記基準電圧として、前記出力ノード又は前記出力相補ノードの電圧に従ったデジタル信号である制御信号を出力する様に動作し、
前記電力変換器は、前記出力起動監視用コンパレータの前記リセット動作の解除後において、前記出力起動監視用コンパレータから出力された前記制御信号のレベルが変化すると前記負荷に対する動作許可を生成する、請求項23記載の電力変換器。 - 請求項1~15のいずれか1項に記載のコンパレータによって構成された入力電圧監視用コンパレータを更に備え、
前記入力電圧監視用コンパレータは、前記入力電力に応じた電圧を前記入力電圧とし、前記電力変換器での前記入力電力の許容下限に応じた電圧を前記基準電圧として、前記出力ノード又は前記出力相補ノードの電圧に従ったデジタル信号である制御信号を出力する様に動作し、
前記電力変換器は、前記入力電圧監視用コンパレータの前記リセット動作の解除後において、前記入力電圧監視用コンパレータから出力された前記制御信号のレベルが変化すると、前記電力変換を開始する、請求項23又は24に記載の電力変換器。 - 前記電源配線は、エナジーハーベスト電源から供給された電力を受ける様に構成される、請求項19~25のいずれか1項に記載の電力変換器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020144210 | 2020-08-28 | ||
JP2020144210 | 2020-08-28 | ||
PCT/JP2021/030922 WO2022045106A1 (ja) | 2020-08-28 | 2021-08-24 | コンパレータ、発振器、及び、電力変換器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022045106A1 JPWO2022045106A1 (ja) | 2022-03-03 |
JPWO2022045106A5 true JPWO2022045106A5 (ja) | 2022-10-26 |
JP7325649B2 JP7325649B2 (ja) | 2023-08-14 |
Family
ID=80353308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022544608A Active JP7325649B2 (ja) | 2020-08-28 | 2021-08-24 | コンパレータ、発振器、及び、電力変換器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11791787B2 (ja) |
JP (1) | JP7325649B2 (ja) |
CN (1) | CN115812277A (ja) |
DE (1) | DE112021002683T5 (ja) |
WO (1) | WO2022045106A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114708840B (zh) * | 2022-03-31 | 2023-10-24 | 福州京东方光电科技有限公司 | 显示驱动方法、驱动电路及显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950007836B1 (ko) * | 1990-11-27 | 1995-07-20 | 삼성전자주식회사 | 시모스 파워 증폭기 |
JPH11163644A (ja) * | 1997-11-26 | 1999-06-18 | Fujitsu Ltd | 差動増幅回路の出力回路 |
US6051999A (en) * | 1998-01-14 | 2000-04-18 | Intel Corporation | Low voltage programmable complementary input stage sense amplifier |
JP3675291B2 (ja) * | 2000-03-28 | 2005-07-27 | 富士電機デバイステクノロジー株式会社 | コンパレータ |
JP2002084742A (ja) * | 2000-09-04 | 2002-03-22 | Sharp Corp | 降圧dcdcコンバータの過電流保護動作制御方法、降圧dcdcコンバータの過電流保護動作判定集積回路、降圧dcdcコンバータの過電流保護動作判定回路モジュールおよび降圧dcdcコンバータの制御集積回路並びにコンピュータ用の基板 |
JP2002237743A (ja) * | 2001-02-09 | 2002-08-23 | Sony Corp | コンパレータ及びa/dコンバータ |
JP2009524327A (ja) | 2006-01-18 | 2009-06-25 | エヌエックスピー ビー ヴィ | 増幅回路 |
JP4342548B2 (ja) * | 2006-12-15 | 2009-10-14 | Okiセミコンダクタ株式会社 | プリアンプラッチコンパレータ |
KR101386174B1 (ko) | 2007-09-14 | 2014-04-17 | 삼성전자주식회사 | 발진기 및 그것의 발진 방법 |
JP5412968B2 (ja) * | 2009-06-09 | 2014-02-12 | 富士通セミコンダクター株式会社 | オペアンプ |
TWI499203B (zh) * | 2011-08-08 | 2015-09-01 | Sitronix Technology Corp | Operational Amplifier |
JP2014075744A (ja) | 2012-10-05 | 2014-04-24 | Renesas Electronics Corp | 発振回路 |
-
2021
- 2021-08-24 WO PCT/JP2021/030922 patent/WO2022045106A1/ja active Application Filing
- 2021-08-24 US US18/003,700 patent/US11791787B2/en active Active
- 2021-08-24 JP JP2022544608A patent/JP7325649B2/ja active Active
- 2021-08-24 DE DE112021002683.6T patent/DE112021002683T5/de active Pending
- 2021-08-24 CN CN202180048144.2A patent/CN115812277A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107370340B (zh) | 电流检测电路和包括该电流检测电路的dcdc转换器 | |
JP5840165B2 (ja) | Dc−dcコンバータ | |
JP4804156B2 (ja) | 定電圧回路 | |
KR101171431B1 (ko) | 온도보상제어기능을 갖는 전력시스템 | |
US10374413B2 (en) | Switching power supply and method of short-circuit-to-ground detection therefor | |
US7705483B2 (en) | DC-DC converter control circuit, DC-DC converter, power supply unit, and DC-DC converter control method | |
KR102267648B1 (ko) | Dc/dc 컨버터 | |
US20120313686A1 (en) | Level shift circuit | |
JPWO2022045106A5 (ja) | ||
WO2011127686A1 (zh) | 多输入比较器和电源转换电路 | |
US20060055389A1 (en) | Differential power supply controller and method therefor | |
US20220416666A1 (en) | Control circuit for dc/dc converter | |
JP4935585B2 (ja) | 誤差増幅回路およびスイッチング電源回路 | |
US10389348B2 (en) | Temperature protection device | |
WO2017195427A1 (ja) | 電源装置および電子制御装置 | |
KR101988089B1 (ko) | 출력 가변 회로 및 이를 이용한 컨버터 제어기 | |
JP2010063290A (ja) | 電源制御回路 | |
JP7325649B2 (ja) | コンパレータ、発振器、及び、電力変換器 | |
TW200422809A (en) | Constant voltage power supply circuit | |
Wang et al. | A sub-nW mV-range programmable threshold comparator for near-zero-energy sensing | |
JP2004056727A (ja) | 電力増幅回路 | |
US20090102515A1 (en) | Sense-amplifying circuit having two amplification stages | |
JP3940137B2 (ja) | 差動負荷駆動回路 | |
JP6084518B2 (ja) | 半導体回路、発振回路、及び電源回路 | |
JP2003198333A (ja) | 発振器 |