JPWO2020225842A1 - Ｄｃ／ｄｃコンバータ及び電力変換装置 - Google Patents

Abstract

制御回路（３０）は、第１直流電源（ＰＳ１）から第２直流電源（ＰＳ２）に電力を伝送する第１電力伝送において、第１ブリッジ回路（４１）及び第２ブリッジ回路（４２）では、正極側のスイッチング素子（Ｑ４Ａ，Ｑ３Ａ）及び負極側のスイッチング素子（Ｑ４Ｂ，Ｑ３Ｂ）をオンオフ駆動制御するとともに、第３ブリッジ（４３）では正極側のスイッチング素子（Ｑ１Ａ）及び負極側のスイッチング素子（Ｑ１Ｂ）のオンオフ駆動を停止する。制御回路（３０）は、第４ブリッジ回路（４４）の正極側のスイッチング素子（Ｑ２Ａ）及び負極側のスイッチング素子（Ｑ２Ｂ）について、第１電力伝送による第１電力伝送量が予め定められた第１基準値より大きいときにはオンオフ駆動制御する一方で、第１電力伝送量が第１基準値より小さいときにはオンオフ駆動を停止する。

Description

本発明は、ＤＣ／ＤＣコンバータ及び電力変換装置に関する。

２個の直流電源の間で双方向電力伝送を行うＤＣ／ＤＣコンバータが、国際公開第２０１８／０１６１０６号（特許文献１）等に記載されている。特許文献１に記載されたＤＣ／ＤＣコンバータでは、トランスを挟んで、第１直流電源側にフルブリッジ回路の第１コンバータが設けられ、第２直流電源側にフルブリッジ回路の第２コンバータが設けられている。更に、トランスの第１巻線と第１コンバータとの間には、第１リアクトルが設けられ、トランスの第２巻線と第２コンバータとの間には、第２リアクトルが設けられている。

特許文献１では、トランスの第１巻線又は第２巻線に発生する電圧よりも、第１直流電源又は第２直流電源の電圧が高いとき、即ち、昇圧動作が必要な場合には、第１リアクトル又は第２リアクトルを用いて昇圧動作が行われる。一方で、トランスの第１巻線又は第２巻線に発生する電圧よりも、第１直流電源又は第２直流電源の電圧が低いとき、即ち、降圧動作が必要な場合には、昇圧動作は実行されない。

特許文献１に記載されたＤＣ／ＤＣコンバータでは、第１直流電源から第２直流電源に電力を伝送する第１電力伝送（第２直流電源の充電）における、昇圧動作を行う動作モード（昇圧充電）、及び、降圧動作を行う動作モード（降圧充電）、並びに、第２直流電源から第１直流電源に電力を伝送する第２電力伝送（第２直流電源の放電）における、昇圧動作を行う動作モード（昇圧放電），及び、降圧動作を行う動作モード（降圧放電）の合計４つの動作モードが、電力伝送を表すデューティ比に応じて切り替えることが可能である。

国際公開第２０１８／０１６１０６号

しかしながら、特許文献１に記載されたＤＣ／ＤＣコンバータでは、後程詳細に説明するように、受電側の一方のブリッジ回路を上下アーム共にオフ状態として降圧動作を行う動作モードにおいて、第１直流電源及び第２直流電源いずれも経由せずに、トランスを含む循環電流経路が形成される虞がある。

これにより、第１ブリッジ回路及び第２ブリッジ回路の両方がゼロ電圧を出力する期間において、トランス、直流リアクトル、及び、半導体素子を通過する電流によって導通損失が発生する。また同時に、降圧動作モードにおいて受電側の他方のブリッジ回路で上下アームのオンオフを切替える際にスイッチング損失が発生する。

特に、降圧充電及び降圧放電の動作モードでは、昇圧充電及び昇圧放電の動作モードと比べて電力伝送量が小さいため、上述の循環電流経路における導通損失と、受電側のスイッチング損失との影響が大きくなり、電力変換効率が低下することが懸念される。

本発明は、このような問題点を解決するためになされたものであって、本発明の目的は、第１及び第２の直流電源間での双方向の電力伝送を実行するＤＣ／ＤＣコンバータにおいて、昇圧動作及び降圧動作を可能にしつつ、電力伝送量が小さい降圧動作における電力変換効率を向上することである。

本発明のある局面では、第１直流電源及び第２直流電源の間で双方向の電力伝送を行うＤＣ／ＤＣコンバータであって、トランスと、第１コンバータと、第２コンバータと、制御回路とを備える。トランスは、磁気的に結合した第１巻線及び第２巻線を有する。第１コンバータは、第１直流電源及び第１巻線の間に接続される。第２コンバータは、第２直流電源及び第２巻線の間に接続される。第１コンバータは、第１直流電源に対して互いに並列に接続された第１ブリッジ回路及び第２ブリッジ回路を含む。第１ブリッジ回路及び第２ブリッジ回路の各々は、第１直流電源の正極及び負極の間に直列接続された正極側のスイッチング素子及び負極側のスイッチング素子を有する。第１巻線は、第１ブリッジ回路の正極側のスイッチング素子及び負極側のスイッチング素子の接続点と、第２ブリッジ回路の正極側のスイッチング素子及び負極側のスイッチング素子の接続点との間に接続される。第２コンバータは、第２直流電源に対して互いに並列に接続された第３ブリッジ回路及び第４ブリッジ回路を含む。第３ブリッジ回路及び第４ブリッジ回路の各々は、第２直流電源の正極及び負極の間に直列接続された正極側のスイッチング素子及び負極側のスイッチング素子を有する。第２巻線は、第３ブリッジ回路の正極側のスイッチング素子及び負極側のスイッチング素子の接続点と、第４ブリッジ回路の正極側のスイッチング素子及び負極側のスイッチング素子の接続点との間に接続される。制御回路は、第１コンバータ及び第２コンバータの各正極側のスイッチング素子及び各負極側のスイッチング素子をオンオフ駆動制御する。制御回路は、第１直流電源から第２直流電源に電力を伝送する第１電力伝送の場合において、第１コンバータでは、第１ブリッジ回路及び第２ブリッジ回路のそれぞれにおける正極側のスイッチング素子及び負極側のスイッチング素子をオンオフ駆動制御することで直流／交流電力変換を実行する。制御回路は、当該第１電力伝送の場合において、第２コンバータでは、第１電力伝送による第１電力伝送量が予め定められた第１基準値より大きいときには、第３ブリッジ回路において正極側のスイッチング素子及び負極側のスイッチング素子のオンオフ駆動を停止するとともに、第４ブリッジ回路において正極側のスイッチング素子及び負極側のスイッチング素子をオンオフ駆動制御する一方で、第１電力伝送量が第１基準値より小さいときには、第３ブリッジ回路及び第４ブリッジ回路の両方で正極側のスイッチング素子及び負極側のスイッチング素子のオンオフ駆動を停止することで、交流／直流電力変換を実行する。

本発明によれば、第１及び第２の直流電源間での双方向の電力伝送を実行するＤＣ／ＤＣコンバータにおいて、昇圧動作及び降圧動作を可能にしつつ、降圧動作時に受電側のコンバータの各スイッチング素子をオフ状態に維持することで、第１及び第２コンバータ間の循環電流の発生を防止できる。この結果、電力伝送量が小さい降圧動作における電力変換効率を改善することができる。

本実施の形態１に係るＤＣ／ＤＣコンバータの概略回路構成図である。 実施の形態１に係るＤＣ／ＤＣコンバータの降圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 比較例として示される特許文献１での降圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータの昇圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 図４による昇圧充電動作での電流経路を説明する第１の回路図である。 図４による昇圧充電動作での電流経路を説明する第２の回路図である。 図２による降圧充電動作での電流経路を説明する第１の回路図である。 図２による降圧充電動作での電流経路を説明する第２の回路図である。 図２による降圧充電動作での電流経路を説明する第３の回路図である。 図２による降圧充電動作での電流経路を説明する第４の回路図である。 実施の形態１に係るＤＣ／ＤＣコンバータの降圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 比較例として示される特許文献１での降圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータの昇圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータにおける電力伝送量に基づく位相シフト量の制御を説明するグラフである。 図３に従って降圧充電を行った際にゼロ電圧期間で発生する可能性がある循環電流経路を説明する第１の回路図である。 図３に従って降圧充電を行った際にゼロ電圧期間で発生する可能性がある循環電流経路を説明する第２の回路図である。 実施の形態１に係るＤＣ／ＤＣコンバータによる降圧放電での電流経路を説明する第１の回路図である。 実施の形態１に係るＤＣ／ＤＣコンバータによる降圧放電での電流経路を説明する第２の回路図である。 実施の形態１に係るＤＣ／ＤＣコンバータによる昇圧充電での第１位相シフト量及び第２の位相シフト量の位相差が小さいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータによる昇圧充電での第１位相シフト量及び第２の位相シフト量の位相差が大きいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータによる降圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータによる昇圧放電での第１位相シフト量及び第２の位相シフト量の位相差が小さいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータによる昇圧放電での第１位相シフト量及び第２の位相シフト量の位相差が大きいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態２に係るＤＣ／ＤＣコンバータにおける電力伝送量に基づく位相シフト量の制御を説明するグラフである。 制御回路による出力ＤＵＴＹ比の演算の第１の変形例を説明するブロック図である。 制御回路による出力ＤＵＴＹ比の演算の第２の変形例を説明するブロック図である。 実施の形態３に係る電力変換装置の第１の構成例を説明するブロック図である。 実施の形態３に係る電力変換装置の第２の構成例を説明するブロック図である。 実施の形態３に係る電力変換装置の第３の構成例を説明するブロック図である。

以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
（回路構成）
図１は、本実施の形態１に係るＤＣ／ＤＣコンバータ１００の概略回路構成図である。ＤＣ／ＤＣコンバータ１００は、第１直流電源ＰＳ１と、第２直流電源ＰＳ２との間の双方向の電力伝送を行う。

本実施の形態では、第２直流電源ＰＳ２は、バッテリで構成されるものとして説明を進める。即ち、ＤＣ／ＤＣコンバータ１００は、当該バッテリの充電及び放電を行うバッテリ充放電装置として動作する。以下では、第１直流電源ＰＳ１を単に直流電源ＰＳ１と称し、第２直流電源ＰＳ２をバッテリＰＳ２とも称する。以下に説明するように、本実施の形態に係るＤＣ／ＤＣコンバータ１００の構成は、特許文献１に記載されたＤＣ／ＤＣコンバータと同様である。

ＤＣ／ＤＣコンバータ１００は、トランス３、第１コンバータ１０、第２コンバータ２０、第１リアクトル１４、第２リアクトル２４、及び、制御回路３０を備える。トランス３は、図示しないコアに巻回された第１巻線３ａ及び第２巻線３ｂを有する。磁気的に結合された第１巻線３ａ及び第２巻線３ｂの間の電磁誘導によって、直流電源ＰＳ１に接続される第１巻線３ａ側の回路と、バッテリＰＳ２に接続される第２巻線３ｂ側の回路とは、電気的に絶縁された上で、双方向に電力伝送を行うことが可能である。

第１コンバータ１０は、第１ブリッジ回路４１及び第２ブリッジ回路４２を含むフルブリッジ回路により構成される。第１ブリッジ回路４１は、第１正極電線１１及び第１負極電線１２の間に直列接続された、半導体スイッチング素子（以下、単に、スイッチング素子と称する）Ｑ４Ａ及びＱ４Ｂを有する。第２ブリッジ回路４２は、第１正極電線１１及び第１負極電線１２の間に直列接続された、スイッチング素子Ｑ３Ａ，Ｑ３Ｂを有する。

即ち、第１ブリッジ回路４１は、正極側の第１スイッチング素子Ｑ４Ａと、負極側の第１スイッチング素子Ｑ４Ｂとの直列接続回路である。第２ブリッジ回路４２は、正極側の第２スイッチング素子Ｑ３Ａと、負極側の第２スイッチング素子Ｑ３Ｂとの直列接続回路である。

第１正極電線１１及び第１負極電線１２は、直流電源ＰＳ１の正極及び負極と電気的に接続されている。第１ブリッジ回路４１の中間点及び第２ブリッジ回路４２の中間点は、第１巻線３ａの両端子とそれぞれ電気的に接続される。尚、各ブリッジ回路において、中間点は、正極側のスイッチング素子及び負極側のスイッチング端子との接続点に相当する。第１コンバータ１０は、スイッチング素子Ｑ３Ａ，Ｑ３Ｂ，Ｑ４Ａ，Ｑ４Ｂのオンオフ制御により、直流電源ＰＳ１及びトランス３の第１巻線３ａの間で、直流／交流の双方向の電力変換を実行する。

同様に、第２コンバータ２０は、第３ブリッジ回路４３及び第４ブリッジ回路４４を含むフルブリッジ回路により構成される。第３ブリッジ回路４３は、第２正極電線２１及び第２負極電線２２との間に直列接続されたスイッチング素子Ｑ１Ａ，Ｑ１Ｂを有する。第４ブリッジ回路４４は、第２正極電線２１及び第２負極電線２２との間に直列接続されたスイッチング素子Ｑ２Ａ，Ｑ２Ｂを有する。第３ブリッジ回路４３は、正極側の第３スイッチング素子Ｑ１Ａと、負極側の第３スイッチング素子Ｑ１Ｂとの直列接続回路である。第４ブリッジ回路４４は、正極側の第４スイッチング素子Ｑ２Ａと、負極側の第４スイッチング素子Ｑ２Ｂとの直列接続回路である。

尚、第１ブリッジ回路４１、第２ブリッジ回路４２，第３ブリッジ回路４３、及び、第４ブリッジ回路４４の各々において、正極側および負極側の各々に複数のスイッチング素子を配置することも可能である。又、各スイッチング素子Ｑ１Ａ〜Ｑ４Ａ，Ｑ１Ｂ〜Ｑ４Ｂには、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、又は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の、制御回路３０からの制御信号によってオンオフ制御可能な任意のスイッチング素子を適用することが可能である。

又、各スイッチング素子Ｑ１Ａ〜Ｑ４Ａ，Ｑ１Ｂ〜Ｑ４Ｂには、ダイオード５１（以下、逆並列ダイオード５１とも称する）が逆並列接続されている。各スイッチング素子Ｑ１Ａ〜Ｑ４Ａ，Ｑ１Ｂ〜Ｑ４Ｂのオンオフには、スイッチング時のスイッチング素子の両端電圧をほぼゼロとする、ゼロ電圧スイッチングを適用することが好ましい。各スイッチング素子Ｑ１Ａ〜Ｑ４Ａ，Ｑ１Ｂ〜Ｑ４Ｂには、コンデンサ５２（以下、並列コンデンサ５２とも称する）が必要に応じて並列接続される。

第２正極電線２１及び第２負極電線２２は、バッテリＰＳ２の正極及び負極と電気的に接続される。第３ブリッジ回路４３の中間点及び第４ブリッジ回路４４の中間点は、第２巻線３ｂの両端子とそれぞれ電気的に接続される。第２コンバータ２０は、スイッチング素子Ｑ１Ａ，Ｑ１Ｂ，Ｑ２Ａ，Ｑ２Ｂのオンオフ制御により、バッテリＰＳ２及びトランス３の第２巻線３ｂの間で直流／交流の双方向の電力変換を実行する。

第１コンバータ１０側において、第１リアクトル１４は、第１コンバータ１０及び第１巻線３ａとの接続経路中に直列接続されている。本実施形態では、第１リアクトル１４は、第１ブリッジ回路４１の中間点と、第１巻線３ａの第１端子との間の接続経路中に直列接続されている。更に、第１コンバータ１０は、第１正極電線１１と第１負極電線１２との間に、直流電源ＰＳ１と並列に接続される第１平滑コンデンサ１３をさらに含む。

第２コンバータ２０側において、第２リアクトル２４は、第２コンバータ２０及び第２巻線３ｂとの接続経路中に直列接続されている。本実施形態では、第２リアクトル２４は、第３ブリッジ回路４３の中間点と第２巻線３ｂの第１端子との間の接続経路中に直列接続されている。更に、第２コンバータ２０は、第２正極電線２１と第２負極電線２２との間に、バッテリＰＳ２と並列に接続される第２平滑コンデンサ２３を含む。第１リアクトル１４及び第２リアクトル２４により、ＤＣ／ＤＣコンバータ１００では、後述する励磁のためのインダクタンス要素を、第１コンバータ１０及び第１巻線３ａを含む経路上、及び、第２コンバータ２０及び第２巻線３ｂを含む経路上に設けることが可能である。尚、第１リアクトル１４及び第２リアクトル２４の配置は必須ではなく、第１巻線３ａ及び第２巻線３ｂの漏れインダクタンスによって当該インダクタンス要素を構成することも可能である。

但し、漏れインダクタンスのみによってリアクトル要素を構成すると、インダクタンス値の調整が困難である。更に、当該インダクタンス値の調整のために漏れインダクタンスを増加させることにより、トランス３での変換効率が低下することも懸念される。このため、必要に応じて、外付けの第１リアクトル１４及び第２リアクトル２４を配置することにより、漏れインダクタンスを過度に増加させることなく、インダクタンス要素のインダクタンス値を適切に確保することが可能となるので、制御安定性及び効率の向上を図ることができる。或いは、トランス３の一次側又は二次側のみに外付けのリアクトルが設けられる構成、即ち、第１リアクトル１４及び第２リアクトル２４の一方のみが配置される構成とされてもよい。

又、第２平滑コンデンサ２３とバッテリＰＳ２との間の第２正極電線２１には、リアクトル２５が直列接続されている。バッテリＰＳ２の充放電電流ｉ（以下、単に「電流ｉ」と表記する）を検出するために、リアクトル２５には図示しない電流センサが設けられている。尚、当該電流センサは、第２平滑コンデンサ２３よりも、第２コンバータ２０側に設けられてもよい。電流ｉは、図１中の矢印の向きを正とする。従って、バッテリＰＳ２の放電時には電流ｉは正であり（ｉ＞０）であり、反対に、バッテリＰＳ２の充電時には電流ｉは負である（ｉ＜０）。

更に、第１コンバータ１０から直流電源ＰＳ１に出力される出力電圧ｖを検出するために、第１平滑コンデンサ１３の両端電圧を検出する電圧センサ（図示せず）が設けられる。当該電流センサ及び電圧センサの出力信号は、制御回路３０に入力される。制御回路３０は、電流センサ及び電圧センサの出力信号に基づいて、バッテリＰＳ２の電流ｉ及び第１コンバータ１０の出力電圧ｖを検出することができる。

制御回路３０は、各スイッチング素子のオンオフ駆動制御を行う処理回路を含んで構成される。当該処理回路は、演算処理装置、及び、記憶装置等のデジタル電子回路により構成されてもよいし、コンパレータ、オペアンプ、差動増幅回路等のアナログ電子回路から構成されてもよいし、デジタル電子回路及びアナログ電子回路の双方により構成されてもよい。

制御回路３０は、直流電源ＰＳ１とバッテリＰＳ２との間の電力伝送量に基づいて、第１コンバータ１０の各スイッチング素子Ｑ３Ａ，Ｑ３Ｂ，Ｑ４Ａ，Ｑ４Ｂをオンオフ駆動制御する駆動信号３１ａと、第２コンバータ２０の各スイッチング素子Ｑ１Ａ，Ｑ１Ｂ，Ｑ２Ａ，Ｑ２Ｂをオンオフ駆動制御する駆動信号３１ｂとを生成する。

制御回路３０では、特許文献１と同様に、伝送電力量を表す中間変数として出力ＤＵＴＹ比を用いることができる。詳細については後述するが、制御回路３０は電力伝送量の指令値に基づいて出力ＤＵＴＹ比を演算するとともに、演算された出力ＤＵＴＹ比に基づいて第１コンバータ１０及び第２コンバータ２０の各スイッチング素子をオンオフ駆動制御する駆動信号３１ａ，３１ｂを生成する。この際に、制御回路３０は、実際の伝送電力量が指令値に近付くように、後述するフィードバック制御によって中間変数である上記出力ＤＵＴＹ比を変化させる。

（ＤＣ／ＤＣコンバータでの基準素子及び対角素子）
制御回路３０は、第１ブリッジ回路４１において、正極側又は負極側のいずれか一方のスイッチング素子を第１基準素子ＱＢ１と定め、第２ブリッジ回路４２における第１基準素子とは反対の極側のスイッチング素子を第１対角素子ＱＯ１と定めて、第１コンバータ１０を制御する。本実施の形態では、第１ブリッジ回路４１の正極側の第１スイッチング素子Ｑ４Ａが第１基準素子ＱＢ１に定められるとともに、第２ブリッジ回路４２では、第１基準素子ＱＢ１（正極側）とは反対の極にあたる負極側の第２スイッチング素子Ｑ３Ｂが第１対角素子ＱＯ１に定められる。

或いは、反対に、第１基準素子ＱＢ１が設定される第１コンバータ１０のブリッジ回路を第１ブリッジ回路４１を定義し、第１対角素子ＱＯ１が設定される第１コンバータ１０のブリッジ回路を第２ブリッジ回路４２と定義してもよい。即ち、スイッチング素子Ｑ３Ａ，Ｑ３Ｂの一方を第１基準素子ＱＢ１に定め、スイッチング素子Ｑ４Ａ，Ｑ４Ｂの一方（第１基準素子と反対の極側）を第１対角素子ＱＯ１に定めることも可能である。

同様に、制御回路３０は、第３ブリッジ回路４３において、正極側又は負極側のいずれか一方のスイッチング素子を第２基準素子ＱＢ２と定め、第４ブリッジ回路４４における第２基準素子とは反対の極側のスイッチング素子を第２対角素子ＱＯ２と定めて、第２コンバータ２０を制御する。本実施の形態では、第３ブリッジ回路４３のうち、第１ブリッジ回路４１と同じ正極側の第３スイッチング素子Ｑ１Ａが第２基準素子ＱＢ２に定められる。又、第４ブリッジ回路４４のうち、正極側とされた第２基準素子ＱＢ２とは反対の極にあたる負極側の第４スイッチング素子Ｑ２Ｂが第２対角素子ＱＯ２に定められる。

或いは、第２コンバータ２０においても、第２基準素子ＱＢ２が設定される第２コンバータ２０のブリッジ回路が第３ブリッジ回路４３と定義され、第２対角素子ＱＯ２が設定される第２コンバータ２０のブリッジ回路が第４ブリッジ回路４４と定義されてもよい。即ち、スイッチング素子Ｑ２Ａ，Ｑ２Ｂの一方を第２基準素子ＱＢ２に定め、スイッチング素子Ｑ１Ａ，Ｑ１Ｂの一方（第２基準素子と反対の極側）を第２対角素子ＱＯ２に定めることも可能である。

（第１電力伝送の基本制御挙動）
ＤＣ／ＤＣコンバータ１００では、直流電源ＰＳ１からバッテリＰＳ２に電力を伝送、即ち、バッテリＰＳ２を充電する第１電力伝送と、バッテリＰＳ２から直流電源ＰＳ１に電力を伝送、即ち、バッテリＰＳ２を放電する第２電力伝送とが選択的に実行される。まず、第１電力伝送の回路動作について説明する。

第１電力伝送には、第２リアクトル２４の昇圧動作を伴わないバッテリＰＳ２の充電（以下、降圧充電とも称する）と、第２リアクトル２４の昇圧動作を伴うバッテリＰＳ２の充電（昇圧充電とも称する）とが含まれる。

図２には、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。これに対して、図３には、比較例として示される特許文献１での降圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。又、図４には、実施の形態１に係るＤＣ／ＤＣコンバータ１００の昇圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。

尚、図２〜図４には、降圧充電及び昇圧充電の原理を説明するための波形例が示されており、後述の図１４等で説明する第１位相シフト量θ１及び第２位相シフト量θ２の制御とは厳密には一致していない。即ち、図２〜図４では、説明を簡略化するために、第１ブリッジ回路４１のスイッチング周期Ｔｓｗを、期間Ａ〜Ｊの１０個の期間に分割し、各期間Ａ〜Ｊにおいて、各スイッチング素子Ｑ１Ａ〜Ｑ４Ａ，Ｑ１Ｂ〜Ｑ４Ｂのオン又はオフ駆動信号の組合せパターンであるゲートパターンが設定されている。

図２を参照して、昇圧動作を伴わない第１電力伝送である降圧充電動作では、制御回路３０は、第１ブリッジ回路４１及び第２ブリッジ回路４２のそれぞれにおける正極側及び負極側のスイッチング素子Ｑ３Ａ，Ｑ３Ｂ，Ｑ４Ａ，Ｑ４Ｂを、予め設定されたスイッチング周期Ｔｓｗ中に交互に等間隔で１回ずつオンする。一方で、制御回路３０は、降圧充電動作では、第３ブリッジ回路４３の正極側及び負極側の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂと、第４ブリッジ回路４４の正極側及び負極側の第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂとをオフ状態に維持する。以下では、第３ブリッジ回路４３及び第４ブリッジ回路４４の両方で正極側及び負極側のスイッチング素子をオフ状態とする上記動作を「２レグオフ動作」とも称する。

尚、本実施の形態では、制御回路３０は、短絡防止時間ｔｄを挟んで、正極側及び負極側のスイッチング素子を交互に等間隔でオンするように構成されている。すなわち、正極側及び負極側のスイッチング素子は、短絡防止時間ｔｄを除くと、それぞれ５０％のオン時間比率で制御される。短絡防止時間ｔｄは、正極側及び負極側のスイッチング素子との同時オンを防止するために設定された時間（いわゆる、デッドタイム）であり、短絡防止時間ｔｄの間は、正極側及び負極側のスイッチング素子の両方ともオフ状態とされる。

具体的には、第１ブリッジ回路４１について、制御回路３０は、正極側の第１スイッチング素子Ｑ４Ａのオン期間に対応して駆動信号をオンするとともに、第１スイッチング素子Ｑ４Ａのオフから、短絡防止時間ｔｄ経過した後、負極側の第１スイッチング素子Ｑ４Ｂの駆動信号をオンする。当該駆動信号は、第１スイッチング素子Ｑ４Ｂのオン期間に対応してオンされる。第１スイッチング素子Ｑ４Ｂのオフから、短絡防止時間ｔｄ経過した後、再び、正極側の第１スイッチング素子Ｑ４Ａの駆動信号がオンされる。

短絡防止時間ｔｄは、第１コンバータ１０の各スイッチング素子をオンするとき、各スイッチング素子の並列コンデンサ５２の電圧が第１平滑コンデンサ１３の電圧まで増加するのに要する時間、又は、並列コンデンサ５２の電圧がゼロ電圧付近まで低下するのに要する時間に対応して予め設定される。この結果、各スイッチング素子のオン時間Ｔｏｎは、スイッチング周期Ｔｓｗ及び短絡防止時間ｔｄを用いると、Ｔｏｎ＝（Ｔｓｗ−２×ｔｄ）／２で示される。

図２の降圧充電動作の場合、制御回路３０は、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）のオンオフ駆動信号に対する第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号の位相シフト量を、第１位相シフト量θ１として制御する。制御回路３０は、伝送電力量（本例では、出力ＤＵＴＹ比）に基づいて第１位相シフト量θ１を変化させる。

一方で、上述のように、降圧充電では、２レグオフ動作が適用される。このため、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）のオンオフ駆動信号に対する第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号の位相シフト量である第２位相シフト量θ２は設定されない。

これに対して、図３に示されるように、必要に応じて、第１位相シフト量θ１と同量の変化を行うように仮想的に設定された第２位相シフト量θ２に従って、第２コンバータ２０を制御することができる。尚、第１位相シフト量θ１及び第２位相シフト量θ２は進み方向の位相シフト量とされる。特許文献１の降圧放電では、図１と同様のＤＣ／ＤＣコンバータにおいて、図３のゲートパターンに従って各スイッチング素子Ｑ１Ａ〜Ｑ４Ａ，Ｑ１Ｂ〜Ｑ４Ｂのオンオフが制御される。

図３を参照して、特許文献１の降圧充電動作では、図２と同様にオンオフされた第１コンバータ１０のスイッチング素子Ｑ３Ａ，Ｑ３Ｂ，Ｑ４Ａ，Ｑ４Ｂに対して、第２コンバータ２０では、第４ブリッジ回路４４の第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂは、仮想的に設定された第２位相シフト量θ２（θ２＝θ１）に従って、第１コンバータ１０の第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂと同期してオンオフされる。

一方で、第２コンバータ２０において、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂは、図２と同様にオフに維持される。以下では、第３ブリッジ回路４３及び第４ブリッジ回路４４の一方のみで正極側及び負極側のスイッチング素子をオフ状態とする上記動作を「１レグオフ動作」とも称する。

このように、本実施の形態１と、特許文献１とでは、降圧放電における第２コンバータ２０のスイッチング素子（より具体的には、第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂ）の制御が異なる。

図４の昇圧充電動作において、制御回路３０は、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）のオンオフ駆動信号に対する第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号の位相シフト量を第１位相シフト量θ１とし、第１基準素子ＱＢ１のオンオフ駆動信号に対する第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号の位相シフト量を第２位相シフト量θ２として制御する。

制御回路３０は、伝送電力量（本例では、出力ＤＵＴＹ比）に基づいて、第１位相シフト量θ１及び第２位相シフト量θ２を変化させる。図４においても、第１位相シフト量θ１及び第２位相シフト量θ２は進み方向の位相シフト量とされる。図４の昇圧充電動作の場合、第２位相シフト量θ２は第１位相シフト量θ１より大きい値となっている。

ここで、図２及び図４を用いて、バッテリＰＳ２の充電時の動作について、詳細に説明する。

降圧充電（図２）及び昇圧充電（図４）を通じて、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）と第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）とが同時にオンしている期間を第１対角オン時間ｔ１と定義すると、第１位相シフト量θ１に応じて、第１対角オン時間ｔ１が変化する。又、負極側の第１スイッチング素子Ｑ４Ｂと、正極側の第２スイッチング素子Ｑ３Ａとが同時にオンしている期間（第１対角オン時間ｔ１ａとも称する）は、第１対角オン時間ｔ１と等しくなる。

尚、図２の降圧放電において、図２ではオフ状態に維持されたスイッチング素子Ｑ１Ａ，Ｑ１Ｂ（第３ブリッジ回路４３）、及び、スイッチング素子Ｑ２Ａ，Ｑ２Ｂ（第４ブリッジ回路４４）を仮想的にオンオフすることも可能である。尚、本実施の形態において、「仮想的なオンオフ」とは、実際にはオンオフされないスイッチング素子（オフ状態）のオンオフ駆動信号を、制御回路３０の内部では生成するものの、実際にスイッチング素子のゲートに対しては出力しない状態を意味するものとする。

具体的には、必要に応じて、第１ブリッジ回路４１のスイッチング素子Ｑ４Ａ，Ｑ４Ｂのオンオフ駆動信号を、第３ブリッジ回路４３のスイッチング素子Ｑ１Ａ，Ｑ１Ｂの仮想オンオフ駆動信号に設定することができる。同様に、必要に応じて、第２ブリッジ回路４２のスイッチング素子Ｑ３Ａ，Ｑ３Ｂのオンオフ駆動信号を、第４ブリッジ回路４４のスイッチング素子Ｑ２Ａ，Ｑ２Ｂの仮想オンオフ駆動信号に設定することができる。

この場合には、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）の仮想オンオフ駆動信号と、第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）の仮想オンオフ駆動信号とが同時にオンしている期間を第２仮想対角オン時間ｔ２とすると、仮想的に設定した第２位相シフト量θ２に応じて第２仮想対角オン時間ｔ２が変化する。又、負極側の第３スイッチング素子Ｑ１Ｂの仮想オンオフ駆動信号と、正極側の第４スイッチング素子Ｑ２Ａの仮想オンオフ駆動信号とが同時にオンしている第２仮想対角オン時間ｔ２ａも、第２仮想対角オン時間ｔ２と等しくなる。

更に、図４の昇圧充電においては、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂのオンオフ駆動信号を、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂの仮想オンオフ駆動信号に設定することができる。

そして、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）の仮想オンオフ駆動信号と、第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号とが同時にオンしている期間を第２仮想対角オン時間ｔ２とすると、第２位相シフト量θ２に応じて、第２仮想対角オン時間ｔ２が変化する。又、負極側の第３スイッチング素子Ｑ１Ｂの仮想オンオフ駆動信号と、正極側の第４スイッチング素子Ｑ２Ａのオンオフ駆動信号とが同時にオンしている第２仮想対角オン時間ｔ２ａも、第２仮想対角オン時間ｔ２と等しくなる。

尚、昇圧充電におけるＤＣ／ＤＣコンバータ（バッテリ充放電装置）１００の回路動作は特許文献１と同様であり、図４に示されている各ゲートパターンに対応する電流経路は、上記の特許文献１にも説明されている。ここでは、図４の期間Ｂ及び期間Ｃにおける電流経路を説明することで、第２リアクトル２４の昇圧動作を伴うバッテリＰＳ２の充電（昇圧充電）が実行されることを説明する。

図５は、図４の期間Ｂのゲートパターンに対応する電流経路が示される。
図５を参照して、図４の期間Ｂでは、第１コンバータ１０において正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが同時にオンになり、対角２素子が導通する。そのため、正極側の第１スイッチング素子Ｑ４Ａと、負極側の第２スイッチング素子Ｑ３Ｂと介した電流により、直流電源ＰＳ１側から第１リアクトル１４にエネルギが伝送されることによって第１リアクトル１４が励磁される。

又、期間Ｂでは、第２コンバータ２０において、正極側の第４スイッチング素子Ｑ２Ａがオンされる。そのため、電流は、正極側の第４スイッチング素子Ｑ２Ａと、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１とを介して、第２リアクトル２４に還流する。この電流により、第２リアクトル２４が励磁される。この結果、期間Ｂでは、第１リアクトル１４及び第２リアクトル２４が励磁される。本実施の形態では、この励磁動作を昇圧と称している。

図６には、図４の期間Ｃのゲートパターンに対応する電流経路が示される。
図６を参照して、図４の期間Ｃでは期間Ｂと同様に、第１コンバータ１０において正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが同時にオンされることにより、第１リアクトル１４が励磁される。

一方、期間Ｃでは、第２コンバータ２０において、正極側の第４スイッチング素子Ｑ２Ａがオフとなり、電流は、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１と、負極側の第４スイッチング素子Ｑ２Ｂの逆並列ダイオード５１とを介して、バッテリＰＳ２側に流れる。

従って、期間Ｃでは、第１リアクトル１４及び第２リアクトル２４の励磁エネルギが、バッテリＰＳ２側へ伝送される。これにより、第２リアクトル２４の昇圧動作を伴うバッテリＰＳ２の充電（昇圧充電）が実現される。

次に、降圧充電の回路動作について更に詳細に説明する。
図７には、図２の期間Ｃのゲートパターンに対応する電流経路が示される。

図７を参照して、図２の期間Ｃでは、第１コンバータ１０において、正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが同時にオンされるため、直流電源ＰＳ１側から第１リアクトル１４にエネルギが伝送されることにより、第１リアクトル１４が励磁される。

一方で、期間Ｃでは、２レグオフ動作が適用される第２コンバータ２０において、バッテリＰＳ２を充電する電流経路が、正極側の第３スイッチング素子Ｑ１Ａ（オフ）の逆並列ダイオード５１と、負極側の第４スイッチング素子Ｑ２Ｂ（オフ）の逆並列ダイオード５１とを介して形成される。図７では、図６と同様の電流経路が形成されるが、後述するように、それ以前の期間において第２リアクトル２４が励磁されていない。

図２の期間Ｄは、期間Ｃと同様のゲートパターンが適用されるので、電流経路も図６と同様に形成される。

次に、図２の期間Ｅでは第１コンバータ１０において、正極側の第１スイッチング素子Ｑ４Ａがオフされる。

図８には、図２の期間Ｅのゲートパターンに対応する電流経路が示される。
図８を参照して、スイッチング素子Ｑ４Ａのオフにより、第１コンバータ１０における電流は、直流電源ＰＳ１を経由せずに、負極側の第１スイッチング素子Ｑ４Ｂの逆並列ダイオード５１と、負極側の第２スイッチング素子Ｑ３Ｂとを介した電流経路を流れる。このとき、トランス３の第１巻線３ａには、直流電源ＰＳ１の出力電圧が印加されない。一方で、２レグオフ動作が適用される第２コンバータ２０では、オフ状態のスイッチング素子Ｑ１Ａ及びスイッチング素子Ｑ２Ｂの逆並列ダイオードを経由する電流経路が形成される。この結果、励磁された第１リアクトル１４のエネルギは、トランス３を経由してバッテリＰＳ２側に伝送される。

図８の回路状態が継続すると、第２コンバータ２０での、スイッチング素子Ｑ１Ａ（オフ）及びスイッチング素子Ｑ２Ｂ（オフ）の逆並列ダイオード５１を含む電流経路によってバッテリＰＳ２側へ流れる電流が徐々に減少する。

そして、図９に示されるように、第２コンバータ２０は、電流が消滅した状態に至る。図９の回路状態は、第１コンバータ１０の対角２素子（ここでは、スイッチング素子Ｑ３Ａ及びスイッチング素子Ｑ４Ｂ）が再びオンとなる期間Ｈまでの、期間Ｆ及びＧにおいて維持される。

図１０には、図２の期間Ｈのゲートパターンに対応する電流経路が示される。
図１０を参照して、期間Ｈでは、正極側の第２スイッチング素子Ｑ３Ａがオンされるため、正極側の第２スイッチング素子Ｑ３Ａ及び負極側の第１スイッチング素子Ｑ４Ｂを含む経路の電流により、再び第１リアクトル１４が励磁される。期間Ｈ以降では、第１コンバータ１０及び第２コンバータ２０において、期間Ｃ〜Ｇとは電流方向が反転した動作が繰り返されるため、詳細な回路動作の説明は省略する。

このように、図２の降圧充電動作では、第２リアクトル２４の昇圧動作を伴うことなく、バッテリＰＳ２が充電されることが理解される。

（第２電力伝送の基本制御挙動）
次に、バッテリＰＳ２から直流電源ＰＳ１に電力を伝送、即ち、バッテリＰＳ２を放電する第２電力伝送の回路動作について説明する。第２電力伝送についても、第１リアクトル１４の昇圧動作を伴わないバッテリＰＳ２の放電（以下、降圧放電とも称する）と、第１リアクトル１４の昇圧動作を伴うバッテリＰＳ２の充電（昇圧放電とも称する）とが含まれる。

図１１には、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。これに対して、図１２には、比較例としての特許文献１の降圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。又、図１３には、実施の形態１に係るＤＣ／ＤＣコンバータ１００の昇圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。

尚、図１１〜図１３についても、降圧充電及び昇圧充電の原理を説明するための波形例が示されており、後述する第３位相シフト量θ３及び第４位相シフト量θ４の制御とは厳密には一致していない。即ち、図１１〜図１３においても、説明を簡略化するために、第３ブリッジ回路４３のスイッチング周期Ｔｓｗを、期間Ａ〜Ｊの１０個の期間に分割し、各期間Ａ〜Ｊに、各スイッチング素子のオン又はオフ駆動信号の組合せパターンであるゲートパターンが設定されている。

図１１を参照して、昇圧動作を伴わない第２電力伝送である降圧放電動作では、制御回路３０は、第３ブリッジ回路４３及び第４ブリッジ回路４４のそれぞれにおける正極及び負極側のスイッチング素子Ｑ１Ａ，Ｑ１Ｂ，Ｑ１Ａ，Ｑ１Ｂを予め設定されたスイッチング周期Ｔｓｗ中に交互に等間隔で１回ずつオンする。一方で制御回路３０は降圧放電動作では、第１ブリッジ回路４１の正極側及び負極側の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂ、及び、第２ブリッジ回路４２の正極側及び負極側の第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂをオフ状態に維持する。即ち、第１コンバータ１０には２レグオフ動作が適用される。

尚、第２電力伝送においても、第１電力伝送（図２〜図４）の場合と同様に、短絡防止時間ｔｄを適用して、各ブリッジ回路４１〜４４において正極側及び負極側のスイッチング素子が交互に等間隔でオンされる。

図１１の降圧放電動作の場合、制御回路３０は、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）のオンオフ駆動信号に対する第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号の位相シフト量を、第３位相シフト量θ３として制御する。制御回路３０は、伝送電力量（本例では、出力ＤＵＴＹ比）に基づいて第３位相シフト量θ３を変化させる。

２レグオフ動作が適用されると、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）のオンオフ駆動信号に対する第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号の位相シフト量である第４位相シフト量θ２は設定されない。

図１２を参照して、特許文献１の降圧放電動作では、図３で説明したのと同様に仮想シフト量が設定される。これにより、図１１と同様にオンオフされた第２コンバータ２０のスイッチング素子Ｑ１Ａ，Ｑ１Ｂ，Ｑ２Ａ，Ｑ２Ｂに対して、第１コンバータ１０では、第２ブリッジ回路４２の第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂは、仮想的に設定された第４位相シフト量θ４（θ４＝θ３）に従って、第２コンバータ２０の第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂと同期してオンオフされる。

第２コンバータ２０において、第１ブリッジ回路４１のスイッチング素子Ｑ４Ａ，Ｑ４Ｂは、図１１と同様にオフに維持される。即ち、第２コンバータ２０は、図３での第１コンバータ１０と同様に、１レグオフ動作が適用される。

図１３を参照して、昇圧放電動作において、制御回路３０は、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）のオンオフ駆動信号に対する第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号の位相シフト量を第３位相シフト量θ３とし、第２基準素子ＱＢ２のオンオフ駆動信号に対する第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号の位相シフト量を第４位相シフト量θ４として制御する。

そして、制御回路３０は、伝送電力量（本例では、出力ＤＵＴＹ比）に基づいて第３位相シフト量θ３及び第４位相シフト量θ４を変化させる。図１３においても、第３位相シフト量θ３及び第４位相シフト量θ４は進み方向の位相シフト量とされる。又、図１３の昇圧放電の場合は、第４位相シフト量θ４は、第３位相シフト量θ３より大きい値となっている。

ここで、図１１及び図１３を用いて、バッテリＰＳ２の放電時の動作について、詳細に説明する。尚、図１１に示す降圧放電時の各スイッチング素子のオンオフ駆動信号は、図２に示した降圧充電時における、第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂのオンオフ駆動信号と、第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号とを入れ替え、かつ、第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂのオンオフ駆動信号と第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフ駆動信号とを入れ替えたものである。

同様に、図１３に示す昇圧放電時の各スイッチング素子のオンオフ駆動信号は、図４に示した昇圧充電時における第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂのオンオフ駆動信号と、第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号とを入れ替え、かつ、第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂのオンオフ駆動信号と第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフ駆動信号とを入れ替えたものである。

図１１及び図１３に示すように、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）と、第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）とが同時にオンしている期間を第３対角オン時間ｔ３と定義すると、第３位相シフト量θ３に応じて第３対角オン時間ｔ３が変化する。又、負極側の第３スイッチング素子Ｑ１Ｂと、正極側の第４スイッチング素子Ｑ２Ａとが同時にオンしている期間（第３対角オン時間ｔ３ａとも称する）は、第３対角オン時間ｔ３と等しくなる。

尚、図１１の降圧放電においても、必要に応じて、図１１ではオフ状態に維持されたスイッチング素子Ｑ４Ａ，Ｑ４Ｂ（第１ブリッジ回路４１）、及び、スイッチング素子Ｑ３Ａ，Ｑ３Ｂ（第２ブリッジ回路４２）を仮想的にオンオフすることも可能である。具体的には、必要に応じて、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号を、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂの仮想オンオフ駆動信号に設定することができる。同様に、必要に応じて、第４ブリッジ回路４４のスイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフ駆動信号を、第２ブリッジ回路４２のスイッチング素子Ｑ３Ａ，Ｑ３Ｂの仮想オンオフ駆動信号に設定することができる。

この場合には、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）の仮想オンオフ駆動信号と、第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）の仮想オンオフ駆動信号とが同時にオンしている期間を第４仮想対角オン時間ｔ４とすると、仮想的に設定した第４位相シフト量θ４に応じて第４仮想対角オン時間ｔ４が変化する。又、負極側の第１スイッチング素子Ｑ４Ｂの仮想オンオフ駆動信号と正極側の第２スイッチング素子Ｑ３Ａの仮想オンオフ駆動信号とが同時にオンしている第４仮想対角オン時間ｔ４ａも第４仮想対角オン時間ｔ４と等しくなる。

更に、図１３の昇圧放電においては、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号を、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂの仮想オンオフ駆動信号に設定することができる。

そして、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）の仮想オンオフ駆動信号と、第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号とが同時にオンしている期間を第４仮想対角オン時間ｔ４とすると、第４位相シフト量θ４に応じて第４仮想対角オン時間ｔ４が変化する。又、負極側の第１スイッチング素子Ｑ４Ｂの仮想オンオフ駆動信号と、正極側の第２スイッチング素子Ｑ３Ａのオンオフ駆動信号とが同時にオンしている第４仮想対角オン時間ｔ４ａも、第４仮想対角オン時間ｔ４と等しくなる。

図１２及び図１４に示されたゲートパターンが適用される昇圧放電及び降圧放電では、図５〜図１０で説明した昇圧充電及び降圧充電に対して、第１コンバータ１０及び第２コンバータ２０の回路動作が入れ替えられる。従って、昇圧放電及び降圧放電での回路動作の詳細は、説明を省略する。

（電力伝送量に基づく位相シフト量の制御）
図１４は、実施の形態１に係るＤＣ／ＤＣコンバータ１００における電力伝送量に基づく位相シフト量の制御を説明するグラフである。図１４の３段のグラフの横軸には、共通に、第１直流電源ＰＳ１から第２直流電源（バッテリ）ＰＳ２への電力伝送量Ｐ１［Ｗ］、及び、第２直流電源（バッテリ）ＰＳ２から第１直流電源ＰＳ１への電力伝送量Ｐ２［Ｗ］が示される。図１４の横軸上では、右側へ行くほど電力伝送量Ｐ１が増加し、左側へいくほど電力伝送量Ｐ２が増加する。

例えば、制御回路３０は、図１４の上段のグラフに示されるように、電力伝送指令値Ｐｒｅｆに基づいて出力ＤＵＴＹ比を演算する。図１４において、第１電力伝送（バッテリＰＳ２の充電）を行う場合には、Ｐｒｅｆ＝Ｐ１（指令値）に設定される。これに対して、第２電力伝送（バッテリＰＳ２の放電）を行う場合には、Ｐｒｅｆ＝−Ｐ２（指令値）に設定される。このようにすると、制御回路３０は、電力伝送指令値Ｐｒｅｆに対して比例関係となるように、出力ＤＵＴＹ比を演算することができる。

（第１電力伝送における位相シフト量の変化）
まず、第１電力伝送（バッテリＰＳ２の充電）の場合について詳細に説明する。図１４の中段のグラフの右半分に示されるように、制御回路３０は、電力伝送量Ｐ１が０〜第１基準値Ｐｒ１（Ｐｒ１＞０）までの間にある場合、言い換えると、出力ＤＵＴＹ比が０〜第１基準値Ｄｒ１（Ｄｒ１＞０）までの間にある場合には、降圧充電動作を実行する。

制御回路３０は、降圧充電動作では、電力伝送量Ｐ１、即ち、出力ＤＵＴＹ比が増加するに従って、第１位相シフト量θ１を減少させる。更に、必要に応じて、第１位相シフト量θ１と同量の変化を行うように、第２位相シフト量θ２を仮想的に設定することが可能である。

制御回路３０は、電力伝送量Ｐ１が第１基準値Ｐｒ１よりも大きい場合、即ち、出力ＤＵＴＹ比が第１基準値Ｄｒ１よりも大きい場合には、昇圧充電動作を実行する。尚、Ｐｒｅｆ＝Ｐｒ１（出力ＤＵＴＹ比＝Ｄｒ１）である、降圧充電及び昇圧充電の切替点において、第１位相シフト量θ１及び第２位相シフト量θ２は同等である。以下では、Ｐ１＝Ｐｒ１の切替点における第１位相シフト量θ１及び第２位相シフト量θ２を基準位相シフト量θｒとも称する。

昇圧充電動作では、制御回路３０は、当該切替点から、電力伝送量Ｐ１、即ち、出力ＤＵＴＹ比が増加するに従って、第１位相シフト量θ１をさらに減少させる。即ち、Ｐｒｅｆ＞０の領域全体では、電力伝送量Ｐ１（出力ＤＵＴＹ比）の増加に従って、第１位相シフト量θ１は連続的に減少する。

一方で、昇圧充電動作では、制御回路３０は、当該切替点から、電力伝送量Ｐ１（出力ＤＵＴＹ比）の増加に従って、第２位相シフト量θ２を増加させる。このように、昇圧充電では、電力伝送量Ｐ１（出力ＤＵＴＹ比）が増加するに従って、第１位相シフト量θ１を減少させる一方で、第２位相シフト量θ２を増加させる。

例えば、基準位相シフト量θｒは、第１位相シフト量θ１及び第２位相シフト量θ２が、スイッチング周期Ｔｓｗの２５％となる電力伝送量Ｐ１（出力ＤＵＴＹ比）に対応させて予め設定することができる。

制御回路３０は、電力伝送量Ｐ１が０≦Ｐ１≦Ｐｒ１の範囲である場合は、第１位相シフト量θ１を一定の傾きで最大値から、基準位相シフト量θｒ（Ｔｓｗ×０．２５の時間長に相当する位相シフト量）まで減少させる。最大値は、スイッチング周期Ｔｓｗの５０％以下であって、基準位相シフト量θｒ（Ｔｓｗ×０．２５の時間長に相当する位相シフト量）よりも大きい値（例えば、Ｔｓｗ×０．４５の時間長に相当する位相シフト量）に予め設定される。尚、位相シフト量の単位は厳密には［ｒａｄ］であるが、以下でも同様に、スイッチング周期Ｔｓｗの倍数に相当する時間長を用いて、位相シフト量を表記することがある。

一方で、制御回路３０は、電力伝送量Ｐ１がＰｒ１≦Ｐ１≦２×Ｐｒ１の範囲である場合は、第１位相シフト量θ１を上記と同じ傾きで、基準位相シフト量θｒ（Ｔｓｗの２５％）から最小値（例えば、Ｔｓｗ×０．０５）まで減少させる。更に、第２位相シフト量θ２は、同じ第１傾きで基準位相シフト量θｒ（Ｔｓｗ×０．２５）から最大値（例えば、Ｔｓｗ×０．４５）まで増加される。

図１４の下段のグラフの右半分には、このような第１位相シフト量θ１及び第２位相シフト量θ２の変化に対する、第１対角オン時間ｔ１，ｔ１ａ、及び、第２仮想対角オン時間ｔ２，ｔ２ａの変化が示される。

上述したように、第１対角オン時間ｔ１，ｔ１ａは、第１基準素子ＱＢ１のオン期間から第１位相シフト量θ１を減算した値である。同様に、第２仮想対角オン時間ｔ２，ｔ２ａは、第１基準素子ＱＢ１のオン期間から第２位相シフト量θ２を減算した値になる。従って、図１４において、第１対角オン時間ｔ１，ｔ１ａ及び第２仮想対角オン時間ｔ２，ｔ２ａの挙動は、第１位相シフト量θ１及び第２位相シフト量θ２の挙動に対して、グラフ波形の上下が反転している。

ここで、第１電力伝送（バッテリＰＳ２の充電）では、直流電源ＰＳ１の出力電圧がトランス３の第１巻線３ａに印加されて、第１巻線３ａから第２巻線３ｂへ電力伝送によって、第２巻線３ｂに電圧が発生する期間が生じる。当該期間は、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）と、第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）とが同時にオンする第１対角オン時間ｔ１、並びに、負極側の第１スイッチング素子Ｑ４Ｂと、正極側の第２スイッチング素子Ｑ３Ａとが同時にオンする第１対角オン時間ｔ１ａの両方となる。

降圧充電時は、第１コンバータ１０の第１位相シフト量θ１を調整して第１対角オン時間ｔ１，ｔ１ａを調整することによって、電力伝送量が制御される。更に、第２コンバータ２０は、第３ブリッジ回路４３及び第４ブリッジ回路４４を正極側及び負極側ともにオフ状態とする２レグオフ動作により、ダイオードブリッジとして動作して整流動作を実行する。この降圧充電時の第１位相シフト量θ１の変化範囲は、最大値から基準位相シフト量θｒ（Ｔｓｗの２５％）までの範囲となっている。

一方で、特許文献１の降圧充電では、図３に示したように、第２位相シフト量θ２が第１位相シフト量θ１と同量になるように仮想シフト量を発生させて、１レグオフ動作が実行される。これにより、第２コンバータ２０は、スイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフにより、第２仮想対角オン時間ｔ２，ｔ２ａを第１対角オン時間ｔ１，ｔ１ａに一致させて、同期整流動作を実行する。

これにより、特許文献１の降圧充電では、実際には電力伝送が発生しない、第１コンバータ１０及び第２コンバータ２０が共にゼロ電圧を出力する期間において、１レグオフ動作が実行される第２コンバータ２０に以下に説明するような循環電流経路が発生することが懸念される。

尚、上記「ゼロ電圧を出力する期間」について、以下では、第１コンバータ１０において、スイッチング素子Ｑ３Ａ又はその逆並列ダイオード５１と、スイッチング素子Ｑ４Ａ又はその逆並列ダイオード５１との両方を含む電流経路が形成される期間、及び、スイッチング素子Ｑ３Ｂ又はその逆並列ダイオード５１と、スイッチング素子Ｑ４Ｂ又はその逆並列ダイオード５１との両方を含む電流経路が形成される期間の各々を、第１コンバータ１０のゼロ電圧期間とも称する。

同様に、第２コンバータ２０において、スイッチング素子Ｑ１Ａ又はその逆並列ダイオード５１と、スイッチングＱ２Ａ又はその逆並列ダイオード５１との両方を含む電流経路が形成される期間、及び、スイッチング素子Ｑ１Ｂ又はその逆並列ダイオード５１と、スイッチングＱ２Ｂ又はその逆並列ダイオード５１との両方を含む電流経路が形成される期間の各々を第２コンバータ２０のゼロ電圧期間とも称する。

図１５及び図１６には、図３に従った降圧充電（即ち、特許文献１での降圧充電）のゼロ電圧期間で発生する可能性がある循環電流経路が示される。

図１５を参照して、図３の期間Ａでは、第１コンバータ１０において、スイッチング素子Ｑ４Ａがオン状態の一方で、スイッチング素子Ｑ３Ｂがオフ状態のため、スイッチング素子Ｑ４Ａと、スイッチング素子Ｑ３Ａの逆並列ダイオード５１とを含む電流経路ＣＰ１が形成される（即ち、ゼロ電圧期間）。更に、第２コンバータ２０においても、スイッチング素子Ｑ２Ａがオン状態とされるため、スイッチング素子Ｑ２Ａと、スイッチング素子Ｑ１Ａの逆並列ダイオード５１とを含む電流経路ＣＰ２が形成される（即ち、ゼロ電圧期間）。

この結果、実際には電力伝送が発生しない期間において、電流経路ＣＰ１及びＣＰ２により、トランス３を介して、第１コンバータ１０及び第２コンバータ２０を含む循環電流経路が発生する虞がある。

同様に、図１６を参照して、図３の期間Ｆでは、第１コンバータ１０において、スイッチング素子Ｑ４Ｂがオン状態の一方で、スイッチング素子Ｑ３Ａがオフ状態のため、スイッチング素子Ｑ４Ｂと、スイッチング素子Ｑ３Ｂの逆並列ダイオード５１とを含む電流経路ＣＰ１が形成される（即ち、ゼロ電圧期間）。更に、第２コンバータ２０においても、スイッチング素子Ｑ２Ｂがオン状態とされるため、スイッチング素子Ｑ２Ｂと、スイッチング素子Ｑ１Ｂの逆並列ダイオード５１とを含む電流経路ＣＰ２が形成される（即ち、ゼロ電圧期間）。

この結果、図１６においても、実際には電力伝送が発生しない期間において、電流経路ＣＰ１及びＣＰ２により、トランス３を介して、第１コンバータ１０及び第２コンバータ２０を含む循環電流経路が発生する虞がある。

これに対して、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧充電では、上述のように、出力ＤＵＴＹ比の増加に従って第１位相シフト量θ１を徐々に減少させることで、第１コンバータ１０での第１対角オン時間ｔ１，ｔ１ａを次第に増加させる一方、第２コンバータ２０は、２レグオフ動作によりダイオードブリッジとして整流動作を実行する。即ち、第２コンバータ２０では、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂ及び第４ブリッジ回路４４の第４スイッチング素子Ｑ２Ａ，Ｑ２は、全てオフ状態である。

図１７及び図１８には、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧充電における第１コンバータのゼロ電圧期間での電流経路が示される。

図１７には、図２の期間Ａでの電流経路が示される。第１コンバータ１０では、図１５と同様の電流経路ＣＰ１が形成される一方で、第２コンバータ２０では、２レグオフ動作によりスイッチング素子Ｑ２Ａがオフ状態であるため、図１５での電流経路ＣＰ２は形成されない。この結果、ＤＣ／ＤＣコンバータ１００では、図１５のような循環電流経路の発生を回避することができる。

同様に、図１８には、図２の期間Ｆでの電流経路が示される。第１コンバータ１０では、図１６と同様の電流経路ＣＰ１が形成される一方で、第２コンバータ２０では、２レグオフ動作によりスイッチング素子Ｑ２Ｂがオフ状態であるため、図１６での電流経路ＣＰ２は形成されない。この結果、ＤＣ／ＤＣコンバータ１００では、図１６のような循環電流経路の発生を回避することができる。

このように、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧充電では、特許文献１のような第１コンバータ１０及び第２コンバータ２０の間の循環電流による導通損失が発生することを回避できる。

更に、図３のゲートパターンでは、第２コンバータ２０において第４ブリッジ回路４４の正極側及び負極側のスイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフに伴うスイッチング損失が発生する。一方で、実施の形態１に係るＤＣ／ＤＣコンバータ１００では、第２コンバータ２０の２レグオフ動作により、スイッチング素子Ｑ３Ａ，Ｑ３，Ｑ４Ａ，Ｑ４Ｂの全てがオフ状態に維持される。このため、第２コンバータ２０でのスイッチング損失が発生しない。

このように、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧充電では、特許文献１での降圧充電と比較して、導通損失及びスイッチング損失を削減することができる。これにより、電力伝送量が小さい降圧充電において、電力変換効率を向上させることができる。

更に、実施の形態１に係るＤＣ／ＤＣコンバータ１００では、以下に説明するように、降圧充電及び昇圧充電の切替時に速やかに電力を調整することが可能となる。

再び図２を参照して、降圧充電の期間Ｃでは、第１コンバータ１０の負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）がオンした直後であり、正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが、同時にオンになり対角２素子が導通する。このため、図７で説明したように、正極側の第１スイッチング素子Ｑ４Ａと、負極側の第２スイッチング素子Ｑ３Ｂとを介して、直流電源ＰＳ１側から第１リアクトル１４にエネルギが伝送されて、第１リアクトル１４が励磁される。

一方で、図２の期間Ｃでは、第２コンバータ２０のスイッチング素子Ｑ１Ａ，Ｑ１Ｂ，Ｑ２Ａ，Ｑ２Ｂはオフ状態である。このため、図７で説明したように、第１巻線３ａから第２巻線３ｂへ電力伝送されて、第２巻線３ｂに電圧が発生することで、第２コンバータ２０の正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１と、負極側の第４スイッチング素子Ｑ２Ｂの逆並列ダイオード５１とを含む電流経路によって、直流電源ＰＳ１からバッテリＰＳ２へ電力が伝送される。このとき、第２リアクトル２４は励磁されず、昇圧動作が生じていない。

図１９は、実施の形態１に係るＤＣ／ＤＣコンバータ１００での第１位相シフト量θ１及び第２位相シフト量の位相差が小さいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。例えば、図１９のゲートパターンは、降圧充電から昇圧充電への切替時に発生する。

図１９には、図１４のグラフにおいて、電力伝送量Ｐ１＞Ｐｒ１となって昇圧充電が適用される領域において、第１位相シフト量θ１が、基準位相シフト量θｒ（θｒ＝Ｔｓｗ×０．２５）からＴｓｗ×０．０５減少し、反対に、第２位相シフト量θ２が、基準位相シフト量θｒからＴｓｗ×０．０５増加したときのゲートパターンが示される。

従って、図１９に示されるように、これにより、第１位相シフト量θ１と第２位相シフト量θ２との位相差は、スイッチング周期Ｔｓｗの１０％であり、短絡防止時間ｔｄと等しくなっている。

図１９を参照して、期間Ｃにおいて、第１コンバータ１０の負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）がオンした直後であり、正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが、同時にオンになり対角２素子が導通する。これにより、正極側の第１スイッチング素子Ｑ４Ａと負極側の第２スイッチング素子Ｑ３Ｂを介して、直流電源ＰＳ１側から第１リアクトル１４にエネルギが伝送され、第１リアクトル１４が励磁される。

一方で、図１９では、第１位相シフト量θ１と第２位相シフト量θ２との位相差が短絡防止時間ｔｄと等しいため、第２コンバータ２０において、期間Ｃは、第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂの短絡防止時間ｔｄとされており、正極側の第４スイッチング素子Ｑ２Ａはオンしていない。

このため、図１９の期間Ｃでは、図７で説明した降圧動作時と同様に、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１と、負極側の第４スイッチング素子Ｑ２Ｂの逆並列ダイオード５１を含む電流経路が形成されるため、第２リアクトル２４の励磁を伴わずに、直流電源ＰＳ１からバッテリＰＳ２へ電力が伝送される。

このように、電力伝送量Ｐ１が第１基準値Ｐｒ１より大きいために昇圧充電が適用されても、第１位相シフト量θ１と第２位相シフト量θ２との位相差Δθが、短絡防止時間ｔｄ以下である場合には、実際には昇圧動作が生じないことになる。図１４の中段のグラフから、降圧充電から昇圧充電への切替時では、位相差Δθが小さく、図１９のゲートパターンが適用される。

図２０には、第１位相シフト量θ１と第２位相シフト量θ２との位相差が短絡防止時間ｔｄよりも大きくなったときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。

図２０では、図１９の場合よりも電力伝送量Ｐ１が大きくなり、第１位相シフト量θ１が、基準位相シフト量θｒ（θｒ＝Ｔｓｗ×０．２５）からＴｓｗ×０．１５減少し、反対に、第２位相シフト量θ２が、基準位相シフト量θｒからＴｓｗ×０．１５増加したときのゲートパターンが示される。このため、第１位相シフト量θ１と第２位相シフト量θ２との位相差Δθは、スイッチング周期Ｔｓｗの３０％であり、短絡防止時間ｔｄの３倍になっている。

図２０の期間Ｂにおいて、第１コンバータ１０の正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが同時にオンになり、対角２素子が導通する。これにより、図５で説明したのと同様に、直流電源ＰＳ１側から第１リアクトル１４にエネルギが伝送され、第１リアクトル１４が励磁される。

位相差Δθが大きいと、この期間Ｂにおいて、第２コンバータ２０の正極側の第４スイッチング素子Ｑ２Ａがオンになる。そのため、図５で説明したのと同様に、正極側の第４スイッチング素子Ｑ２Ａと、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１を含む経路の電流が第２リアクトル２４に還流することで、第２リアクトル２４が励磁される。このため、期間Ｂでは、第１リアクトル１４及び第２リアクトル２４が励磁されることで、第２リアクトル２４の昇圧動作が生じている。

図２０の期間Ｃは、期間Ｂと同じ状態であるため、第１リアクトル１４及び第２リアクトル２４の励磁が継続される。期間Ｄでは、第１コンバータ１０は、期間Ｂ及びＣと同じ状態であるため、第１リアクトル１４の励磁が継続される。

一方、期間Ｄでは、第２コンバータ２０において、短絡防止時間ｔｄにあたるため、正極側の第４スイッチング素子Ｑ２Ａがオフになる。これにより、図５で説明したのと同様に、電流は、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１と、負極側の第４スイッチング素子Ｑ２Ｂの逆並列ダイオード５１とを介してバッテリＰＳ２側に流れる。

この結果、期間Ｄでは、第１リアクトル１４及び第２リアクトル２４の励磁エネルギがバッテリＰＳ２側へ伝送される。よって、図２０に示されたゲートパターンでは、実際に第２リアクトル２４の昇圧動作を伴うバッテリＰＳ２の充電、即ち、昇圧充電が実行される。

このように、第２リアクトル２４の昇圧動作は、実際には、第１位相シフト量θ１と第２位相シフト量θ２との位相差Δθから、短絡防止時間ｔｄを減算した期間において実行される。即ち、図１９のゲートパターンでは、電力伝送量Ｐ１が第１基準値Ｐｒ１よりも大きいため昇圧充電が適用されるが、第１位相シフト量θ１と第２位相シフト量θ２との位相差Δθが短絡防止時間ｔｄを超えるまで増加していないため、実際には、昇圧動作が生じていない。従って、図１９での電力伝送量は、図２の降圧充電での電力伝送量と等しくなる。

この場合には、図１４に従って設定された第１位相シフト量θ１と第２位相シフト量θ２との位相差Δθと、短絡防止時間ｔｄとの比較によって、昇圧動作を伴うか否かを判定することができる。このように、Δθ≦ｔｄのために昇圧動作を伴わない場合には、第１位相シフト量θ１を操作することで、第２コンバータ２０を２レグオフ動作させる。第２コンバータ２０が昇圧動作を伴う１レグオフ動作に移行する際には、Ｐ１＝Ｐｒ１の切替点において位相差Δθを短絡防止時間ｔｄと等しくするとともに、電力伝送量Ｐ１が増加するに伴って位相差Δθが増大するように、第１位相シフト量θ１及び第２位相シフト量θ２を設定することができる。例えば、第２位相シフト量θ２は、当該切替点における第１位相シフト量θ１（即ち、基準位相シフト量θｒ）との位相差Δθが短絡防止時間ｔｄと同等になるように設定することができる（図１７相当）。更に、当該切替点から電力伝送量Ｐ１が増加するに伴って位相差Δθが増大するように、第１位相シフト量θ１及び第２位相シフト量θ２を、当該切替点でのそれぞれの値から減少及び増加させることができる。

２レグオフ動作から１レグオフ動作へ移行することなく、仮に、２レグオフ動作のモードから全レグをスイッチング動作させるモードへと移行する場合には、切り替えの瞬間、２レグオフ動作における逆並列ダイオード５１の整流機能を、制御回路３０による能動的なスイッチング動作によって模擬する必要があるため、伝送電力量の差が発生し易くなる。これに対して、実施の形態１に係るＤＣ／ＤＣコンバータ１００のように、第２コンバータ２０が２レグオフ動作から１レグオフ動作へ移行する際には、逆並列ダイオード５１による整流機能がそのまま利用できる。従って、図３のゲートパターンに示したように、昇圧充電において第２コンバータ２０を１レグオフ動作させることで、降圧充電から昇圧充電へのスムーズな切替動作が可能であり、伝送電力量の制御も容易である。

但し、図２（降圧充電）による回路動作と、図１９（昇圧充電）による回路動作とは、還流電流経路が発生するか否かという点で異なるため、実用上は、励磁電流や回路の寄生容量による影響によって生じる還流電流が電力伝送量に影響することにより、両者の間で電力伝送量に差が生じる可能性は存在する。

（第２電力伝送における位相シフト量の変化）
次に、第２電力伝送（バッテリＰＳ２の放電）の場合について詳細に説明する。図１に示すように、ＤＣ／ＤＣコンバータ１００の回路構成は、トランス３を挟んで左右対称である。この回路対称性により、ＤＣ／ＤＣコンバータ１００の制御動作は、図１４において、第１電力伝送と第２電力伝送とで左右対称になる。

図１４の上段のグラフの左半分に示されるように、第２電力伝送の場合は、電力伝送量Ｐ２が増加するに従って、出力ＤＵＴＹ比が負方向に増加する。すなわち、電力伝送量Ｐ２と出力ＤＵＴＹ比とは、正負が逆転している。

制御回路３０は、電力伝送量Ｐ２が０〜第２基準値Ｐｒ２（Ｐｒ２＞０）までの範囲内にある場合、言い換えると、出力ＤＵＴＹ比が０〜第２基準値Ｄｒ２（Ｄｒ２＜０）までの範囲内にある場合には、降圧放電動作を実行する。

制御回路３０は、降圧放電動作では、電力伝送量Ｐ２が増加、即ち、出力ＤＵＴＹ比が負方向に増加するに従って、第３位相シフト量θ３を減少させる。更に、必要に応じて、第３位相シフト量θ３と同量の変化を行うように、第４位相シフト量θ４を仮想的に設定することが可能である。

制御回路３０は、電力伝送量Ｐ２が第２基準値Ｐｒ２よりも大きい場合、即ち、出力ＤＵＴＹ比が第２基準値Ｄｒ２よりも負方向に大きい場合には、昇圧放電動作を実行する。尚、Ｐｒｅｆ＝−Ｐ２（出力ＤＵＴＹ比＝Ｄｒ２）である、降圧充電及び昇圧充電の切替点において、第１位相シフト量θ１及び第２位相シフト量θ２は同等である。

昇圧放電動作では、制御回路３０は、当該切替点から、電力伝送量Ｐ２が増加、即ち、出力ＤＵＴＹ比が負方向に増加するに従って、第３位相シフト量θ３をさらに減少させる。即ち、Ｐｒｅｆ＜０の領域全体では、電力伝送量Ｐ２の増加（出力ＤＵＴＹ比の負方向への増加）に従って、第３位相シフト量θ３は連続的に減少する。

一方で、昇圧放電動作では、制御回路３０は、当該切替点から、電力伝送量Ｐ２の増加（出力ＤＵＴＹ比の負方向への増加）に従って、第４位相シフト量θ４を増加させる。このように、昇圧放電では、電力伝送量Ｐ２が増加（出力ＤＵＴＹ比が負方向に増加するに従って、第３位相シフト量θ３を減少させる一方で、第４位相シフト量θ４を増加させる。

例えば、第１電力伝送と同様に、第２基準値Ｐｒ２に対応する基準位相シフト量θｒは、第１位相シフト量θ１及び第２位相シフト量θ２が、スイッチング周期Ｔｓｗの２５％となる電力伝送量Ｐ１（出力ＤＵＴＹ比）に対応させて予め設定することができる。

制御回路３０は、電力伝送量Ｐ２が０≦Ｐ２≦Ｐｒ２の範囲である場合は、第１位相シフト量θ１を、第１電力伝送と共通の一定の傾きで、最大値から基準位相シフト量θｒ（Ｔｓｗ×０．２５）まで減少させる。一方で、制御回路３０は、電力伝送量Ｐ２がＰｒ２≦Ｐ２≦２×Ｐｒ２の範囲である場合は、第３位相シフト量θ１を上記傾きで、基準位相シフト量θｒ（Ｔｓｗの２５％）から最小値まで減少させるともに、第２位相シフト量θ２を、同じ傾きで基準位相シフト量θｒ（Ｔｓｗ×０．２５）から最大値まで増加させる。尚、最大値及び最小値は、第１電力伝送と共通に設定される。

図１４の下段のグラフの左半分には、このような第３位相シフト量θ３及び第４位相シフト量θ４の変化に対する、第３対角オン時間ｔ３，ｔ３ａ及び第４仮想対角オン時間ｔ４，ｔ４ａの変化が示される。

上述したように、第３対角オン時間ｔ３，ｔ３ａは、第２基準素子ＱＢ２のオン期間から第３位相シフト量θ３を減算した値である。同様に、第４仮想対角オン時間ｔ４，ｔ４ａは、第２基準素子ＱＢ２のオン期間から第４位相シフト量θ４を減算した値になる。従って、図１４において、第３対角オン時間ｔ３，ｔ３ａ及び第４仮想対角オン時間ｔ４，ｔ４ａの挙動は、第３位相シフト量θ３及び第４位相シフト量θ４の挙動に対して、グラフ波形が上下反転している。

尚、図１４では、充電時の第１位相シフト量θ１と、放電時の第４位相シフト量θ４とは、共に第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）の位相シフト量に相当するため、同様の実線で描いている。

又、充電時の第２位相シフト量θ２と、放電時の第３位相シフト量θ３とは、共に、第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）の位相シフト量に相当するため、同様の点線で描いている。同様に、第１対角オン時間ｔ１と、第４仮想対角オン時間ｔ４とを同様の実線で描き、第２仮想対角オン時間ｔ２と、第３対角オン時間ｔ３とを同様の点線で描いている。

図２１は、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。

図２１を参照して、降圧放電動作では、降圧充電（図２）とは反対に、第２コンバータ２０が送電側となり、第１コンバータ１０が受電側となる。従って、第２コンバータ２０の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂは、図２（降圧放電）での第１コンバータ１０の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂと同様にオンオフされる。同様に、第２コンバータ２０の第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂは、図２（降圧放電）での第１コンバータ１０の第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂと同様にオンオフされる。

更に、受電側の第１コンバータ１０は、図２（降圧放電）での第１コンバータ１０と同様に２レグオフ動作する。即ち、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂ、及び、第２ブリッジ回路４２の第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂは、オフ状態に維持される。

これにより、降圧放電時においても、図１７及び図１８での第２コンバータ２０と同様に、受電側の第１コンバータ１０に電流経路が発生することを回避できる。これにより、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧充電においても、特許文献１のような、トランス３を介した第１コンバータ１０及び第２コンバータ２０の間の循環電流経路の発生を抑制できる。この結果、循環電流による導通損失、及び、第１コンバータ１０でのスイッチング損失を削減することができるので、電力伝送量が小さい降圧放電における電力変換効率を向上させることができる。

次に、実施の形態１に係るＤＣ／ＤＣコンバータ１００での降圧放電及び昇圧放電の切替について説明する。

図２２は、昇圧充電時の図１９に対応する、昇圧放電時の各スイッチング素子の駆動信号の波形を表すタイムチャートである。

図２２では、電力伝送量Ｐ２＞Ｐｒ２となって昇圧放電が適用される領域において、第３位相シフト量θ３が、基準位相シフト量θｒ（θｒ＝Ｔｓｗ×０．２５）からＴｓｗ×０．０５減少し、反対に、第４位相シフト量θ４が、基準位相シフト量θｒからＴｓｗ×０．０５増加したときのゲートパターンが示される。この結果、第３位相シフト量θ３と第４位相シフト量θ４との位相差は、スイッチング周期Ｔｓｗの１０％であり、短絡防止時間ｔｄと等しくなっている。

図２２に示される昇圧放電時の各スイッチング素子のオンオフ駆動信号は、図１９に示した昇圧充電時における、第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂのオンオフ駆動信号と、第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号とを入れ替え、かつ、第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂのオンオフ駆動信号と、第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフ駆動信号とを入れ替えたものになる。

このため、図２２のゲートパターンでの回路動作は、図１９のゲートパターンでの回路動作と同様であり、かつ、電力伝送方向が反転したものとなる。即ち、図２２は、電力伝送量Ｐ２が第２基準値Ｐｒ２よりも大きくなる昇圧放電でのゲートパターンであるが、第３位相シフト量θ３と第４位相シフト量θ４との位相差Δθが短絡防止時間ｔｄ以下であるため、実際には、第１リアクトル１４の昇圧動作が生じていない。

図２３は、昇圧充電時の図２０に対応する、昇圧放電時の各スイッチング素子の駆動信号の波形を表すタイムチャートである。

図２３では、図２２の場合よりも電力伝送量Ｐ２が大きくなり、第３位相シフト量θ３が、基準位相シフト量θｒ（θｒ＝Ｔｓｗ×０．２５）からＴｓｗ×０．１５減少し、反対に、第４位相シフト量θ４が、基準位相シフト量θｒからＴｓｗ×０．１５増加したときのゲートパターンが示される。このとき、第３位相シフト量θ３と第４位相シフト量θ４との位相差Δθは、スイッチング周期Ｔｓｗの３０％であり、短絡防止時間ｔｄの３倍になっている。

図２３に示す昇圧放電時の各スイッチング素子のオンオフ駆動信号は、図２０に示した昇圧充電時における、第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂのオンオフ駆動信号と、第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号とを入れ替え、かつ、第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂのオンオフ駆動信号と、第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフ駆動信号とを入れ替えたものに相当する。

このため、図２３のゲートパターンでの回路動作は、図２０のゲートパターンでの回路動作と同様であり、かつ、電力伝送方向が反転したものとなる。即ち、図２３では、第３位相シフト量θ３と第４位相シフト量θ４との位相差Δθが、短絡防止時間ｔｄを越えるまで増加しており、第１リアクトル１４の昇圧動作が生じている。このように、昇圧放電において、第１リアクトル１４の昇圧動作は、実際には、第３位相シフト量θ３と第４位相シフト量θ４との位相差Δθから、短絡防止時間ｔｄを減算した期間において実行される。

従って、上述した降圧充電と同様に、短絡防止時間ｔｄを考慮に入れて第３位相シフト量θ３と第４位相シフト量θ４とを設定することにより、降圧放電から昇圧放電についてもスムーズに切替えることが可能であり、伝送電力量の制御も容易である。

具体的には、Δθ≦ｔｄのために昇圧動作を伴わない場合には、第３位相シフト量θ３を操作することで、第１コンバータ１０を２レグオフ動作させるとともに、第１コンバータ１０が昇圧動作を伴う１レグオフ動作に移行する際には、Ｐ２＝Ｐｒ２の切替点において位相差Δθを短絡防止時間ｔｄと等しくする。例えば、第４位相シフト量θ４は、当該切替点における第３位相シフト量θ３（即ち、基準位相シフト量θｒ）との位相差Δθが短絡防止時間ｔｄと同等になるように設定することができる（図２０相当）。更に、当該切替点から電力伝送量Ｐ２が増加するに伴って位相差Δθが増大するように、第３位相シフト量θ３及び第４位相シフト量θ４を、当該切替点でのそれぞれの値から減少及び増加させることができる。このように、昇圧放電において第１コンバータ１０を１レグオフ動作させることで、降圧放電から昇圧放電についても、スムーズな切替動作が可能であり、電力伝送量の制御も容易である。

以上説明したように、本実施の形態１に係るＤＣ／ＤＣコンバータ１００は、降圧動作（降圧充電及び降圧放電）において、第１コンバータ１０及び第２コンバータ２０の受電側のコンバータを２レグオフ動作することにより、図１５及び図１６で説明した第１コンバータ１０及び第２コンバータ２０の循環電流の発生を回避するとともに、当該受電側のコンバータでのスイッチング損失抑制により、電力変換効率を向上させることができる。又、昇圧動作（昇圧充電及び昇圧放電）において、第１コンバータ１０及び第２コンバータ２０の受電側のコンバータを１レグオフ動作することにより、降圧動作から昇圧動作への切替を円滑化することができる。

実施の形態２．
次に、実施の形態２に係るＤＣ／ＤＣコンバータについて説明する。実施の形態２に係るＤＣ／ＤＣコンバータについて、回路構成及び基本的な制御は実施の形態１と同様であるが、電力伝送量に基づく位相シフト量の制御が実施の形態１と異なる。実施の形態２では、実施の形態１と同様の部分については、基本的には説明を繰り返さない。

図２４は、実施の形態２に係るＤＣ／ＤＣコンバータにおける電力伝送量に基づく位相シフト量の制御を説明するグラフである。

図２４を参照して、上段のグラフは図１４と同じである一方で、中段のグラフが、図１４とは異なっている。

まず、第１電力伝送（バッテリＰＳ２の充電）の場合について詳細に説明する。図２２の中段のグラフの右半分に示されるように、制御回路３０は、電力伝送量Ｐ１が０〜第１基準値Ｐｒ１（Ｐｒ１＞０）の範囲内にある場合、言い換えると、出力ＤＵＴＹ比が０〜第１基準値Ｄｒ１（Ｄｒ１＞０）の範囲内にある場合には、電力伝送量Ｐ１（出力ＤＵＴＹ比）が増加するに従って、第１位相シフト量θ１を減少させる。更に、必要に応じて、第１位相シフト量θ１と同量の変化を行うように、第２位相シフト量θ２を仮想的に設定することが可能である。又、上述のように、Ｐ１＝Ｐｒ１の切替点において、第１位相シフト量θ１及び第２位相シフト量θ２の間に短絡防止時間ｔｄと同等の位相差を設けることも可能である。

制御回路３０は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が第１基準値Ｐｒ１から第３基準値Ｐｒ３（Ｐｒ３＞Ｐｒ１）までの間にある場合は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が増加するに従って、Ｐ１＝Ｐｒ１である場合の第１位相シフト量θ１及び第２位相シフト量θ２（基準位相シフト量θｒ）に対して、第１位相シフト量θ１を減少させると共に第２位相シフト量θ２を増加させる。

制御回路３０は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が第３基準値Ｐｒ３（Ｐｒ３＞Ｐｒ１）より大きい場合は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が増加するに従って、Ｐ１＝Ｐｒ３であるときの第２位相シフト量θ２に対して、第２位相シフト量θ２を増加させる。一方で、制御回路３０は、Ｐ１≧Ｐｒ３の範囲では、Ｐ１＝Ｐｒ３のときの第１位相シフト量θ１を維持する。

尚、実施の形態２に係るＤＣ／ＤＣコンバータにおいても、実施の形態１と同様に、電力伝送量Ｐ１が０から第１基準値Ｐｒ１までの範囲が、降圧充電を行う区間であり、電力伝送量Ｐ１が第１基準値Ｐｒ１より大きい範囲が、昇圧充電を行う区間である。

実施の形態２では、Ｐ１＝Ｐｒ１のときの第１位相シフト量θ１に対応する基準位相シフト量θｒは、実施の形態１よりも小さい値（例えば、スイッチング周期Ｔｓｗの２０％）に予め設定される。更に、第３基準値Ｐｒ３は、第１位相シフト量θ１がスイッチング周期Ｔｓｗの５％であるときの電力伝送量Ｐ１（出力ＤＵＴＹ比）相当に予め設定されている。

制御回路３０は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が０から第１基準値Ｐｒ１までの間にある場合は、第１位相シフト量θ１を一定の傾きで、最大値（例えば、実施の形態１と共通にＴｓｗ×０．４５）から、基準位相シフト量θｒ（例えば、Ｔｓｗ×０．２）まで減少させる。更に、必要に応じて、仮想的に設定した第２位相シフト量θ２を、第１位相シフト量θ１と同量の状態で減少させる。

制御回路３０は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が第１基準値Ｐｒ１から第３基準値Ｐｒ３までの間にある場合は、第１位相シフト量θ１を、上記と同じ一定傾きで、Ｐ１＝Ｐｒ１での第１位相シフト量θ１から最小値（例えば、実施の形態１と共通にＴｓｗ×０．０５）まで減少させる。一方で、第２位相シフト量θ２は、Ｐ１＝Ｐｒ１での第２位相シフト量θ２から上記と同じ傾きで増加させる。制御回路３０は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が第３基準値Ｐｒ３から第１基準値Ｐｒ１の２倍の値までの間にある場合は、第１位相シフト量θ１を最小値に固定すると共に、第２位相シフト量θ２を、同じ傾きを維持して、最大値まで継続的に増加させる。

図２４の下段のグラフの右半分に示すように、第１対角オン時間ｔ１，ｔ１ａ及び第２仮想対角オン時間ｔ２，ｔ２ａは、第１位相シフト量θ１及び第２位相シフト量θ２と上下が反転した形になっている。

次に、第２電力伝送（バッテリＰＳ２の放電）の場合について詳細に説明する。図２４の中段のグラフの左半分に示されるように、制御回路３０は、電力伝送量Ｐ２が０から第２基準値Ｐｒ２（Ｐｒ２＞０）までの間にある場合、言い換えると、出力ＤＵＴＹ比が０から第２基準値Ｄｒ２（Ｄｒ２＜０）までの間にある場合には、電力伝送量Ｐ２が増加（出力ＤＵＴＹ比が負方向に増加する）に従って、第３位相シフト量θ３を減少させる。更に、必要に応じて、第３位相シフト量θ３と同量の変化を行うように、第４位相シフト量θ４を仮想的に設定することが可能である。又、上述のように、Ｐ２＝Ｐｒ２の切替点において、第３位相シフト量θ３及び第４位相シフト量θ４の間に短絡防止時間ｔｄと同等の位相差を設けることも可能である。

制御回路３０は、電力伝送量Ｐ２が第２基準値Ｐｒ２から第４基準値Ｐｒ４（Ｐｒ４＞Ｐｒ２）までの間にある場合は、電力伝送量Ｐ２が増加（出力ＤＵＴＹ比が負方向に増加）するに従って、Ｐ２＝Ｐｒ２である場合の第３位相シフト量θ３及び第４位相シフト量θ４に対して、第３位相シフト量θ３を減少させると共に第４位相シフト量θ４を増加させる。

制御回路３０は、電力伝送量Ｐ２が第４基準値Ｐｒ４（Ｐｒ４＞Ｐｒ２）より大きい場合、即ち、出力ＤＵＴＹ比が第２基準値Ｄｒ２よりも負方向に大きい場合には、電力伝送量Ｐ２の増加（出力ＤＵＴＹ比の負方向の増加）に従って、Ｐ２＝Ｐｒ４であるときの第４位相シフト量θ４に対して、第４位相シフト量θ４を増加させる。一方で、制御回路３０は、Ｐ２≧Ｐｒ４の範囲では、Ｐ２＝Ｐｒ４のときの第３位相シフト量θ３を維持する。

尚、実施の形態２に係るＤＣ／ＤＣコンバータにおいても、実施の形態１と同様に、電力伝送量Ｐ２が０から第２基準値Ｐｒ２までの範囲が、降圧放電を行う範囲であり、電力伝送量Ｐ２が第２基準値Ｐｒ２より大きい範囲が、昇圧放電を行う範囲である。

実施の形態２では、Ｐ２＝Ｐｒ２のときの第３位相シフト量θ３に対応する基準位相シフト量θｒは、充電動作と共通の値に予め設定される。更に、第４基準値Ｐｒ４は、第１位相シフト量θ３がスイッチング周期Ｔｓｗの５％であるときの電力伝送量Ｐ２（出力ＤＵＴＹ比）相当に予め設定されている。

制御回路３０は、電力伝送量Ｐ２が０から第２基準値Ｐｒ２までの間にある場合は、第３位相シフト量θ３を一定の傾きで、最大値から、基準位相シフト量θｒ（例えば、Ｔｓｗ×０．２）まで減少させる。

制御回路３０は、電力伝送量Ｐ２が第２基準値Ｐｒ２から第４基準値Ｐｒ４までの間にある場合は、第３位相シフト量θ３を、上記と同じ一定傾きで基準位相シフト量θｒ（Ｔｓｗ×０．２）から最小値まで減少させる。一方で、第４位相シフト量θ４は、Ｐ２＝Ｐｒ１での第４位相シフト量θ４から、上記と同じ傾きで増加される。制御回路３０は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が第４基準値Ｐｒ４から第２基準値Ｐｒ２の２倍の値までの間にある場合は、第３位相シフト量θ３を最小値に固定すると共に、第４位相シフト量θ４を、同じ傾きを維持して、最大値まで継続的に増加させる。

図２４の下段のグラフの左半分に示すように、第３対角オン時間ｔ３，ｔ３ａ及び第４仮想対角オン時間ｔ４，ｔ４ａは、第３位相シフト量θ３及び第４位相シフト量θ４と上下が反転した形になっている。

実施の形態２に係るＤＣ／ＤＣコンバータでは、実施の形態１と比較して、降圧充電又は降圧放電となる範囲（電力伝送量Ｐ１，Ｐ２又は出力ＤＵＴＹ比の範囲）が広がる。これにより、実施の形態１で説明した、降圧動作時における電力変換効率の向上の効果を高めることが可能となる。

尚、図１４及び図２４では、電力伝送量Ｐ１，Ｐ２の指令値に対して比例関係で出力ＤＵＴＹ比が設定される簡易な例を説明したが、特許文献１と同様に、電流及び電圧の検出値のフィードバック制御によって出力ＤＵＴＹ比を演算することも可能である。

図２５は、制御回路３０による出力ＤＵＴＹ比の演算の第１の変形例を説明するブロック図である。

図２５を参照して、制御回路３０は、減算部３１と、制御演算部３２とを有する。減算部３１は、バッテリＰＳ２の電流指令値ｉ＊から、バッテリＰＳ２の電流検出値ｉを減算して、電流偏差Δｉを算出する。電流指令値ｉ＊は、第１直流電源ＰＳ１及び第２直流電源ＰＳ２の間の電力伝送量Ｐ１又はＰ２に基づいて設定することができる。電流指令値ｉ＊は、バッテリＰＳ２の充電時（第１電力伝送）には負値（ｉ＊＜０）に設定される一方で、放電時（第２に電力伝送）には正値（ｉ＊＞０）に設定される。

制御演算部３２は、電流偏差ΔｉのＰＩ（比例積分）制御演算によって、出力ＤＵＴＹ比を算出する。このようにすると、バッテリＰＳ２の充電（第１電力伝送）又は放電（第２に電力伝送）における、充放電電流（電流ｉ）が電流指令値ｉ＊に近付くように、出力ＤＵＴＹ比を変化させるフィードバック制御を行うことができる。

図２６は、制御回路３０による出力ＤＵＴＹ比の演算の第２の変形例を説明するブロック図である。

図２６を参照して、制御回路３０は、減算部３３，３５と、制御演算部３４，３６とを有する。減算部３３は、直流電源ＰＳ１の電圧指令値ｖ＊から、直流電源ＰＳ１の電圧検出値ｖを減算して、電圧偏差Δｖを算出する。電圧指令値ｖ＊は、電力伝送量Ｐ１又はＰ２に基づいて設定することができる。

制御演算部３４は、電圧偏差ΔｖのＰＩ（比例積分）制御演算によって、バッテリＰＳ２の電流指令値ｉ＊を算出する。更に、減算部３５は、制御演算部３４からの電流指令値ｉ＊から、バッテリＰＳ２の電流検出値ｉを減算して、電流偏差Δｉを算出する。制御演算部３６は、電流偏差ΔｉのＰＩ（積分比例）制御演算によって、出力ＤＵＴＹ比を算出する。

これにより、直流電源ＰＳ１の出力電圧ｖが、電力伝送量Ｐ１，Ｐ２に基づいて設定された電圧指令値ｖ＊に近付くように、出力ＤＵＴＹ比を変化させるフィードバック制御を行うことができる。或いは、電圧偏差Δｖに対するＰＩ（比例積分）制御演算によって、出力ＤＵＴＹ比を直接算出することも可能である。

本実施の形態において、中間変数としての出力ＤＵＴＹ比は、第１電力伝送又は第２電力伝送による電力伝送量を制御する目的に沿う限り、任意の演算式によって算出することが可能である。

実施の形態３.
実施の形態３では、実施の形態１又は実施の形態２のＤＣ／ＤＣコンバータを複数個用いて構成された電力変換装置の構成例を説明する。

図２７は、実施の形態３に係る電力変換装置の第１の構成例を説明するブロック図である。

図２７を参照して、実施の形態３の第１の例に係る電力変換装置１１０は、並列接続されたＤＣ／ＤＣコンバータ１０１及び１０２を備える。実施の形態３において、ＤＣ／ＤＣコンバータ１０１及び１０２の各々は、実施の形態１又は２に係るＤＣ／ＤＣコンバータ１００によって構成される。

電力変換装置１１０では、並列接続されたＤＣ／ＤＣコンバータ１０１，１０２の各々において、第１正極電線１１（図１）は電源端子Ｎ１１と共通接続され、第１負極電線１２（図１）は電源端子Ｎ１２と共通接続される。電源端子Ｎ１１は、第１直流電源ＰＳ１の正極と電気的に接続され、電源端子Ｎ１２は、第１直流電源ＰＳ１の負極と電気的に接続される。

同様に、並列接続されたＤＣ／ＤＣコンバータ１０１，１０２の各々において、第２正極電線２１（図１）は電源端子Ｎ２１と共通接続され、第２負極電線２２（図１）は電源端子Ｎ２２と共通接続される。電源端子Ｎ２１は、第２直流電源ＰＳ２の正極と電気的に接続され、電源端子Ｎ２２は、第１直流電源ＰＳ２の負極と電気的に接続される。

第１の構成例の電力変換装置１１０によれば、並列接続されたＤＣ／ＤＣコンバータ１０１，１０２（１００）を用いて、第１直流電源ＰＳ１及び第２直流電源ＰＳ２の間で双方向に電力を伝送することができる。これにより、大電力の伝送への適用が容易となる。

図２８は、実施の形態３に係る電力変換装置の第２の構成例を説明するブロック図である。

図２８を参照して、実施の形態３の第２の例に係る電力変換装置１２０は、直並列に接続されたＤＣ／ＤＣコンバータ１０１，１０２を備える。電源端子Ｎ２１は、第２直流電源ＰＳ２の正極と電気的に接続され、電源端子Ｎ２２は、第１直流電源ＰＳ２の負極と電気的に接続される。

ＤＣ／ＤＣコンバータ１０１，１０２の各々の第１正極電線１１（図１）は電源端子Ｎ１１と共通接続され、第１負極電線１２（図１）は電源端子Ｎ１２と共通接続される。即ち、ＤＣ／ＤＣコンバータ１０１，１０２は、第１直流電源側では並列接続される。

一方で、ＤＣ／ＤＣコンバータ１０１の第２正極電線２１は、第２直流電源ＰＳ２の正極と電気的に接続された電源端子Ｎ２１と接続される。ＤＣ／ＤＣコンバータ１０２の第２負極電線２２は、第２直流電源ＰＳ２の正極と電気的に接続された電源端子Ｎ２２と接続される。更に、ＤＣ／ＤＣコンバータ１０２の第２正極電線２１は、ＤＣ／ＤＣコンバータ１０２の第２負極電線２２と接続される。即ち、ＤＣ／ＤＣコンバータ１０１，１０２は、第２直流電源側では直列接続される。

第２の構成例の電力変換装置１１０によれば、直並列接続されたＤＣ／ＤＣコンバータ１０１，１０２（１００）を用いて、第１直流電源ＰＳ１及び第２直流電源ＰＳ２の間で双方向に電力を伝送することができる。これにより、電圧が異なる直流電源間での電力伝送への適用が容易となる。尚、図２８の構成において、第１直流電源側を直列接続する一方で、第２直流電源側を並列接続するように接続を入れ替えることも可能である。

図２９は、実施の形態３に係る電力変換装置の第３の構成例を説明するブロック図である。

図２９を参照して、実施の形態３の第３の例に係る電力変換装置１３０は、ＤＣ／ＤＣコンバータ１０１及び１０２を備える。

電力変換装置１３０では、ＤＣ／ＤＣコンバータ１０１において、第１正極電線１１（図１）は電源端子Ｎ１１ａと接続され、第１負極電線１２（図１）は電源端子Ｎ１２ａと接続される。又、ＤＣ／ＤＣコンバータ１０１において、第１正極電線１１（図１）は電源端子Ｎ１１ｂと接続され、第１負極電線１２（図１）は電源端子Ｎ１２ｂと接続される。電源端子Ｎ１１ａ及びＮ１１ｂと、電源端子Ｎ１２ａ及びＮ１２ｂとには、別個の第１直流電源ＰＳ１が接続される。

一方で、ＤＣ／ＤＣコンバータ１０１及び１０２の第２正極電線２１（図１）は、第２直流電源ＰＳ２の正極と電気的に接続された電源端子Ｎ２１と接続される。同様に、ＤＣ／ＤＣコンバータ１０１及び１０２の第２負極電線２２（図１）は、第２直流電源ＰＳ２の負極と電気的に接続された電源端子Ｎ２２と接続される。

第３の構成例の電力変換装置１１０によれば、個数が異なる第１直流電源ＰＳ１及び第２直流電源ＰＳ２との間で双方向に電力を伝送することができる。尚、図２９の構成において、電力伝送が行われる第１直流電源ＰＳ１及び第２直流電源ＰＳ２のそれぞれの個数は、任意に設定することができる。

実施の形態３において、ＤＣ／ＤＣコンバータ１０１，１０２の制御回路３０は、１つのコントローラを用いて共通に構成してもよく、ＤＣ／ＤＣコンバータ１００毎に個別のコントローラを配置して、コントローラ間で通信を行うことで駆動制御を実行してもよい。

実施の形態３に係る電力変換装置では、実施の形態１又は２に係るＤＣ／ＤＣコンバータ１００が複数台配置されて、１個又は複数個の第１直流電源ＰＳ１及び第２直流電源ＰＳ２に対して並列又は直列に接続される。特に、ＤＣ／ＤＣコンバータ１００では電力伝送量が小さい領域における電力変換効率が向上することを利用して、複数台のＤＣ／ＤＣコンバータ１００間における電力伝送量の分担を調節する、或いは、適宜、一部のＤＣ／ＤＣコンバータ１００の電力伝送動作を停止させる等の制御を適用することによって、電力変換装置１１０〜１３０全体として、定常的な電力変換効率を向上させることができる。

その他の実施の形態．
最後に、本発明のその他の実施の形態について説明する。なお、以下に説明する各実施の形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施の形態の構成と組み合わせて適用することも可能である。

（１）上記の各実施の形態においては、第１ブリッジ回路４１の正極側の第１スイッチング素子Ｑ４Ａが「第１基準素子ＱＢ１」とされ、第２ブリッジ回路４２の負極側の第２スイッチング素子Ｑ３Ｂが「第１対角素子ＱＯ１」とされ、第３ブリッジ回路４３の正極側の第３スイッチング素子Ｑ１Ａが「第２基準素子ＱＢ２」とされ、第４ブリッジ回路４４の負極側の第４スイッチング素子Ｑ２Ｂが「第２対角素子ＱＯ２」とされている例を代表的に説明した。

しかしながら、本発明の実施の形態はこれに限定されない。例えば、第１ブリッジ回路４１の負極側の第１スイッチング素子Ｑ４Ｂが「第１基準素子ＱＢ１」とされ、第２ブリッジ回路４２の正極側の第２スイッチング素子Ｑ３Ａが「第１対角素子ＱＯ１」とされ、また、第３ブリッジ回路４３の負極側の第３スイッチング素子Ｑ１Ｂが「第２基準素子ＱＢ２」とされ、第４ブリッジ回路４４の正極側の第４スイッチング素子Ｑ２Ａが「第２対角素子ＱＯ２」とされてもよい。
（２） 上記の各実施の形態においては、図１の第１コンバータ１０において、左側のブリッジ回路が、第１基準素子ＱＢ１が設定される第１ブリッジ回路４１とされ、右側のブリッジ回路が、第１対角素子ＱＯ１が設定される第２ブリッジ回路４２とされ、図１の第２コンバータ２０において、右側のブリッジ回路が、第２基準素子ＱＢ２が設定される第３ブリッジ回路４３とされ、左側のブリッジ回路が、第２対角素子ＱＯ２が設定される第４ブリッジ回路４４とされている例を代表的に説明した。

しかし、本発明の実施の形態はこれに限定されない。例えば、図１の第１コンバータ１０において、右側のブリッジ回路が、第１基準素子ＱＢ１が設定される第１ブリッジ回路４１とされ、左側のブリッジ回路が、第１対角素子ＱＯ１が設定される第２ブリッジ回路４２とされ、図１の第２コンバータ２０において、左側のブリッジ回路が、第２基準素子ＱＢ２が設定される第３ブリッジ回路４３とされ、右側のブリッジ回路が、第２対角素子ＱＯ２が設定される第４ブリッジ回路４４とされてもよい。

（３） 上記の各実施の形態においては、第２直流電源ＰＳ２がバッテリとされている例を説明したが、本発明の実施の形態はこれに限定されない。即ち、第１直流電源ＰＳ１及び第２直流電源ＰＳ２は、それぞれ、任意の直流電源によって構成することが可能である。尚、直流電源は、上述したバッテリ、及び、大容量キャパシタ等の蓄電素子、商用系統等の交流電源からの交流電力を直流電力に変換する電源装置、発電機及び電動機の機能を併有する回転電機（ＤＣモータ）、又は、当該回転電機（ＡＣモータ）とインバータ（ＡＣ／ＤＣ変換器）とが組み合わされたユニット等によって構成することが可能である。

（４） 上記の各実施の形態においては、各スイッチング素子の駆動信号の時間波形を説明した図２等の各図において、スイッチング周期Ｔｓｗを、期間Ａ〜Ｊの１０の期間に分割して、各期間Ａ〜Ｊに、各スイッチング素子のオン又はオフ駆動信号の組合せパターンであるゲートパターンが設定される例を説明し、短絡防止時間ｔｄがスイッチング周期を１０等分した１期間分と同等である例を代表的に説明した。

しかしながら、本実施の形態はこれに限定されるものではなく、スイッチング周期Ｔｓｗの分割数は任意である。或いは、スイッチング周期Ｔｓｗを、複数の期間に分割することなく、各位相シフト量θ１〜θ４を連続的に変化させることも可能である。又、短絡防止時間ｔｄは、正極側スイッチング素子及び負極側スイッチング素子が同時にオン状態とされることを回避できる範囲内において、任意の時間長に設定することが可能である。

（５） 実施の形態１においては、第１基準値Ｐｒ１は、第１位相シフト量θ１及び第２位相シフト量θ２がスイッチング周期Ｔｓｗの２５％になるときの第１電力伝送量Ｐ１に対応させて予め設定され、かつ、第２基準値Ｐｒ２は、第３位相シフト量θ３及び第４位相シフト量θ４がスイッチング周期Ｔｓｗの２５％になるときの第２電力伝送量Ｐ２に対応させて予め設定される例を説明した。

又、上記の実施の形態２においては、第１基準値Ｐｒ１は、第１位相シフト量θ１及び第２位相シフト量θ２が、スイッチング周期Ｔｓｗの２５％よりも小さい予め設定された値になるときの第１電力伝送量Ｐ１に対応させて予め設定され、かつ、第２基準値Ｐｒ２は、第３位相シフト量θ３及び第４位相シフト量θ４がスイッチング周期Ｔｓｗの２５％よりも小さい予め設定された値になるときの第２電力伝送量Ｐ２に対応させて予め設定されている例を代表的に説明した。しかしながら、本発明の実施の形態はこれに限定されない。即ち、第１基準値Ｐｒ１は、第１位相シフト量θ１及び第２位相シフト量θ２が、スイッチング周期Ｔｓｗの０％〜５０％までの間の予め定められた任意のα（％）になるときの第１電力伝送量Ｐ１に対応させて設定することが可能である。同様に、第２基準値Ｐｒ２は、第３位相シフト量θ３及び第４位相シフト量θ４が、スイッチング周期Ｔｓｗの０％から５０％までの間の予め定められた任意のβ（％）になるときの第２電力伝送量Ｐ２に対応させて設定することが可能である。又、第１基準値Ｐｒ１及び第２基準値Ｐｒ２について、上記α及びβは同じ値であってもよく、異なった値であってもよい。

（６） 上記の各実施の形態においては、第１〜第４の位相シフト量θ１〜θ４は、電力伝送量（出力ＤＵＴＹ比）の増加又は減少に対して、同じ傾きで増加又は減少する例を代表的に説明したが、本発明の実施の形態はこれに限定されない。即ち、電力伝送量（出力ＤＵＴＹ比）の変化に対して、第１〜第４の位相シフト量θ１〜θ４の各々が変化する傾きは、電力伝送量（出力ＤＵＴＹ比）の範囲に応じて変化してもよい。また、昇圧充電において、第１位相シフト量θ１及び第２位相シフト量θ２は、互いに異なる傾きで増加又は減少してもよい。同様に、昇圧放電において、第３位相シフト量θ３及び第４位相シフト量θ４は、互いに異なる傾きで増加又は減少してもよい。

以上説明した複数の実施の形態について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている点についても、確認的に記載する。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

３ トランス、３ａ 第１巻線、３ｂ 第２巻線、１０ 第１コンバータ、１１ 第１正極電線、１２ 第１負極電線、１３ 第１平滑コンデンサ、１４ 第１リアクトル、２０ 第２コンバータ、２１ 第２正極電線、２２ 第２負極電線、２３ 第２平滑コンデンサ、２４ 第２リアクトル、２５ リアクトル（電流検出）、３０ 制御回路、３１，３３，３５ 減算部、３１ａ，３１ｂ 駆動信号、３２，３４，３６ 制御演算部、４１
第１ブリッジ回路、４２ 第２ブリッジ回路、４３ 第３ブリッジ回路、４４ 第４ブリッジ回路、５１ 逆並列ダイオード、５２ 並列コンデンサ、１００〜１０２ ＤＣ／ＤＣコンバータ、１１０，１２０，１３０ 電力変換装置、Ｄｒ１ 第１基準値（出力ＤＵＴＹ比）、Ｄｒ２ 第２基準値（出力ＤＵＴＹ比）、Ｎ１１，Ｎ１１ａ，Ｎ１１ｂ，Ｎ１２，Ｎ１２ａ，Ｎ１２ｂ，Ｎ２１，Ｎ２２ 電源端子、Ｐ１ 第１電力伝送量、Ｐ２ 第２電力伝送量、ＰＳ１ 第１直流電源、ＰＳ２ 第２直流電源（バッテリ）、Ｐｒ１ 第１基準値（電力伝送量）、Ｐｒ２ 第２基準値（電力伝送量）、Ｐｒ３ 第３基準値（電力伝送量）、Ｐｒ４ 第４基準値（電力伝送量）、Ｐｒｅｆ 電力伝送指令値、Ｑ１Ａ〜Ｑ４Ａ，Ｑ１Ｂ〜Ｑ４Ａ 半導体スイッチング素子、ＱＢ１ 第１基準素子、ＱＢ２ 第２基準素子、ＱＯ１ 第１対角素子、ＱＯ２ 第２対角素子、Ｔｓｗ スイッチング周期、ｔ１ａ，ｔ１ 第１対角オン時間、ｔ２，ｔ２ａ 第２仮想対角オン時間、ｔ３ａ，ｔ３ 第３対角オン時間、ｔ４，ｔ４ａ 第４仮想対角オン時間、ｔｄ 短絡防止時間。

Claims (10)

1. 第１直流電源及び第２直流電源の間で双方向の電力伝送を行うＤＣ／ＤＣコンバータであって、
   磁気的に結合した第１巻線及び第２巻線を有するトランスと、
   前記第１直流電源及び前記第１巻線の間に接続された第１コンバータと、
   前記第２直流電源及び前記第２巻線の間に接続された第２コンバータとを備え、
   前記第１コンバータは、
   前記第１直流電源に対して互いに並列に接続された第１ブリッジ回路及び第２ブリッジ回路を含み、
   前記第１ブリッジ回路及び前記第２ブリッジ回路の各々は、
   前記第１直流電源の正極及び負極の間に直列接続された正極側のスイッチング素子及び負極側のスイッチング素子を有し、
   前記第１巻線は、前記第１ブリッジ回路の前記正極側のスイッチング素子及び前記負極側のスイッチング素子の接続点と、前記第２ブリッジ回路の前記正極側のスイッチング素子及び前記負極側のスイッチング素子の接続点との間に接続され、
   前記第２コンバータは、
   前記第２直流電源に対して互いに並列に接続された第３ブリッジ回路及び第４ブリッジ回路を含み、
   前記第３ブリッジ回路及び前記第４ブリッジ回路の各々は、
   前記第２直流電源の正極及び負極の間に直列接続された正極側のスイッチング素子及び負極側のスイッチング素子を有し、
   前記第２巻線は、前記第３ブリッジ回路の前記正極側のスイッチング素子及び前記負極側のスイッチング素子の接続点と、前記第４ブリッジ回路の前記正極側のスイッチング素子及び前記負極側のスイッチング素子の接続点との間に接続され、
   前記ＤＣ／ＤＣコンバータは、
   前記第１コンバータ及び前記第２コンバータの各前記正極側のスイッチング素子及び各前記負極側のスイッチング素子をオンオフ駆動制御する制御回路をさらに備え、
   前記制御回路は、
   前記第１直流電源から前記第２直流電源に電力を伝送する第１電力伝送の場合において、
   前記第１コンバータでは、前記第１ブリッジ回路及び前記第２ブリッジ回路のそれぞれにおける前記正極側のスイッチング素子及び前記負極側のスイッチング素子をオンオフ駆動制御することで直流／交流電力変換を実行し、
   前記第２コンバータでは、前記第１電力伝送による第１電力伝送量が予め定められた第１基準値より大きいときには、前記第３ブリッジ回路において前記正極側のスイッチング素子及び前記負極側のスイッチング素子のオンオフ駆動を停止するとともに、前記第４ブリッジ回路において前記正極側のスイッチング素子及び前記負極側のスイッチング素子をオンオフ駆動制御する一方で、前記第１電力伝送量が前記第１基準値より小さいときには、前記第３ブリッジ回路及び前記第４ブリッジ回路の両方で前記正極側のスイッチング素子及び前記負極側のスイッチング素子のオンオフ駆動を停止することで、交流／直流電力変換を実行する、ＤＣ／ＤＣコンバータ。
2. 前記制御回路は、
   前記第２直流電源から前記第１直流電源に電力を伝送する第２電力伝送の場合において、
   前記第２コンバータでは、前記第３ブリッジ回路及び前記第４ブリッジ回路のそれぞれにおける前記正極側のスイッチング素子及び前記負極側のスイッチング素子をオンオフ駆動制御することで直流／交流電力変換を実行し、
   前記第１コンバータでは、前記第２電力伝送による第２電力伝送量が予め定められた第２基準値より大きいときには、前記第１ブリッジ回路において前記正極側のスイッチング素子及び前記負極側のスイッチング素子のオンオフ駆動を停止するとともに、前記第２ブリッジ回路において前記正極側のスイッチング素子及び前記負極側のスイッチング素子をオンオフ駆動制御する一方で、前記第２電力伝送量が前記第２基準値より小さいときには、前記第１ブリッジ回路及び前記第２ブリッジ回路の両方で前記正極側のスイッチング素子及び前記負極側のスイッチング素子のオンオフ駆動を停止することで、交流／直流電力変換を実行する、請求項１記載のＤＣ／ＤＣコンバータ。
3. 前記制御回路は、
   前記第１ブリッジ回路の前記正極側及び前記負極側の一方のスイッチング素子である第１基準素子のオンオフ駆動信号に対する、前記第２ブリッジ回路の前記正極側及び前記負極側の他方のスイッチング素子である第１対角素子のオンオフ駆動信号の位相シフト量を第１位相シフト量とし、
   前記第１基準素子のオンオフ駆動信号に対する、前記第４ブリッジ回路の前記正極側及び前記負極側の前記一方のスイッチング素子である第２対角素子のオンオフ駆動信号の位相シフト量を第２位相シフト量とし、
   前記第１位相シフト量及び前記第２位相シフト量の位相差が、前記第１から第４のブリッジ回路の各々において前記正極側のスイッチング素子及び前記負極側のスイッチング素子の両方がオフ状態とされる短絡防止期間より大きいときに、前記第１電力伝送量が前記第１基準値よりと大きいと判定して、前記第３ブリッジ回路において前記正極側のスイッチング素子及び前記負極側のスイッチング素子のオンオフ駆動を停止する一方で、前記位相差が前記短絡防止期間より小さいときに、前記第１電力伝送量が前記第１基準値より小さいと判定して、前記第３ブリッジ回路及び前記第４ブリッジ回路の両方で前記正極側のスイッチング素子及び前記負極側のスイッチング素子のオンオフ駆動を停止する、請求項１又は２に記載のＤＣ／ＤＣコンバータ。
4. 前記制御回路は、前記第１電力伝送の場合には、
   前記第１電力伝送量が前記第１基準値より小さい範囲では、前記第１電力伝送量が増加するに従って、前記第１位相シフト量を、前記第１電力伝送量が０であるときの最大値から減少させるとともに、仮想的に前記第２位相シフト量を前記第１位相シフト量と同量で変化させ、
   前記第１電力伝送量が前記第１基準値より大きい範囲では、前記第１電力伝送量が増加するに従って、前記第１電力伝送量が前記第１基準値であるときの前記第１位相シフト量及び前記第２位相シフト量である基準位相シフト量から、前記第１位相シフト量を減少させるとともに前記第２位相シフト量を増加させる、請求項３記載のＤＣ／ＤＣコンバータ。
5. 前記制御回路は、前記第１電力伝送の場合には、
   前記第１電力伝送量が前記第１基準値より小さい範囲では、前記第１電力伝送量が増加するに従って、前記第１位相シフト量を、前記第１電力伝送量が０であるときの最大値から減少させるとともに、仮想的に前記第２位相シフト量を前記第１位相シフト量と同量で変化させ、
   前記第１電力伝送量が前記第１基準値から、前記第１基準値よりも大きい値に予め設定された第３基準値までの範囲内であるときには、前記第１電力伝送量が増加するに従って、前記第１電力伝送量が前記第１基準値であるときの前記第１位相シフト量及び前記第２位相シフト量である基準位相シフト量から、前記第１位相シフト量を減少させるとともに前記第２位相シフト量を増加させ、
   前記第１電力伝送量が前記第３基準値より大きい範囲では、前記第１電力伝送量が増加するのに従って、前記第２位相シフト量を前記第１電力伝送量が前記第３基準値であるときの値から増加させるとともに、前記第１位相シフト量を前記第１電力伝送量が前記第３基準値であるときの値に維持する、請求項３記載のＤＣ／ＤＣコンバータ。
6. 前記制御回路は、前記第１電力伝送量が前記第１基準値であるときに、前記第１位相シフト量を基準シフト量に設定する一方で、前記第２位相シフト量を前記第１位相シフト量に対する位相差が前記短絡防止期間と同等となるように設定し、前記第１電力伝送量が前記第１基準値より大きい範囲では、前記第１電力伝送量が増加するに従って、前記第２位相シフト量を、前記第１電力伝送量が前記第１基準値であるときの前記第２位相シフト量から増加させる、請求項３〜５のいずれか１項に記載のＤＣ／ＤＣコンバータ。
7. 前記第１基準値は、前記第１位相シフト量及び前記第２位相シフト量が、各前記スイッチング素子を１回オンオフ駆動するスイッチング周期に対して予め定められた割合となるときの前記第１電力伝送量に対応させて予め設定される、請求項３〜６のいずれか１項に記載のＤＣ／ＤＣコンバータ。
8. 前記予め定められた割合は２５％以下の値に予め設定される、請求項７記載のＤＣ／ＤＣコンバータ。
9. 前記制御回路は、前記第１直流電源及び前記第２直流電源の間の電力伝送量に基いて、出力ＤＵＴＹ比を演算し、演算された前記出力ＤＵＴＹ比に基いて、前記第１位相シフト量及び前記第２位相シフト量を変化させる請求項３〜８のいずれか１項に記載のＤＣ／ＤＣコンバータ。
10. 請求項１〜９のいずれか１項に記載のＤＣ／ＤＣコンバータを複数台備え、
    前記複数台のＤＣ／ＤＣコンバータは、１個又は複数個の前記第１直流電源及び前記第２直流電源に対して、直列又は並列に接続される、電力変換装置。

Images