JPWO2020179875A1 - 電子部品装置を製造する方法、及びこれに用いられる積層フィルム - Google Patents

電子部品装置を製造する方法、及びこれに用いられる積層フィルム Download PDF

Info

Publication number
JPWO2020179875A1
JPWO2020179875A1 JP2020542475A JP2020542475A JPWO2020179875A1 JP WO2020179875 A1 JPWO2020179875 A1 JP WO2020179875A1 JP 2020542475 A JP2020542475 A JP 2020542475A JP 2020542475 A JP2020542475 A JP 2020542475A JP WO2020179875 A1 JPWO2020179875 A1 JP WO2020179875A1
Authority
JP
Japan
Prior art keywords
adhesive layer
layer
sealing
rewiring
conductor precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020542475A
Other languages
English (en)
Other versions
JP6838686B2 (ja
Inventor
柴田　智章
智章 柴田
小川　剛
剛 小川
欣蓉 李
欣蓉 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corporation
Showa Denko Materials Co Ltd
Original Assignee
Resonac Corporation
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2019/029888 external-priority patent/WO2021019697A1/ja
Application filed by Resonac Corporation, Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Resonac Corporation
Application granted granted Critical
Publication of JP6838686B2 publication Critical patent/JP6838686B2/ja
Publication of JPWO2020179875A1 publication Critical patent/JPWO2020179875A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Adhesive Tapes (AREA)

Abstract

支持体、仮固定材層、及び接着層を備える複合基材の接着層上に、複数の電子部品を、接着層に接する接続部を接着層と電子部品との間に介在させながら配置する工程と、接着層を硬化させることにより、複数の電子部品を複合基材に対して固定する工程と、電子部品を封止する封止層を形成する工程と、仮固定材層を接着層から剥離することにより、封止構造体を得る工程と、封止構造体を接着層側から研削することにより回路面を形成する工程とを含む、電子部品を製造する方法が開示される。複数の電子部品が、ＩＣチップ、及びチップ型の受動部品を含む。受動部品が、パターン形成用の導電体前駆体を接続部として接着層上に配置することと、導電体前駆体上に受動部品を載せることと、導電体前駆体を加熱することによって導電パターンを接続部として形成することと、をこの順で含む方法により、接着層上に配置される。

Description

本発明は、電子部品装置を製造する方法、及びこれに用いられる積層フィルムに関する。
複数の半導体チップを有する半導体パッケージを製造する方法として、キャリア基板上に設けられた仮接着剤層上に半導体チップ（ダイ）を配列し、半導体チップを封止した後、キャリア基板を剥離する方法が知られている（例えば、特許文献１）。
国際公開第２０１７／０５７３５５号
ＩＣチップ及び受動部品を有する複合的な電子部品装置も、仮接着剤層のような仮固定材層上にこれら構成部品を一時的に固定した状態で封止層を形成し、その後、仮固定材層を剥離する方法により、効率的に製造できることが期待される。
しかし、封止層を形成する工程の間に、ＩＣチップ及び受動部品が所定の位置から移動するという、いわゆるダイシフトの問題がある。特に、サイズ及び高さの異なる複数種の電子部品を一括して封止する場合、ダイシフトの問題がより顕在化する懸念がある。そこで、本発明の一側面は、電子部品装置の製造におけるダイシフトを抑制する方法を提供する。
本発明の一側面は、ＩＣチップ、及びチップ型の受動部品を含む複数の電子部品を備える電子部品装置を製造する方法に関する。本発明の一側面に係る方法は、
支持体、仮固定材層、及び硬化性の接着層を備え、これらがこの順に積層されている、複合基材を準備する工程と、
前記複合基材の前記接着層上に、複数の電子部品を、前記接着層に接する接続部を前記接着層と前記電子部品との間に介在させながら配置する工程と、
前記接着層を硬化させることにより、前記複数の電子部品を前記複合基材に対して固定する工程と、
前記電子部品を封止する封止層を前記接着層上に形成する工程と、
前記封止層を硬化させる工程と、
前記仮固定材層を前記接着層から剥離することにより、前記接着層、前記電子部品及び前記封止層を有する封止構造体を得る工程と、
前記封止構造体を前記接着層側から研削することにより、前記封止層及び前記接続部が露出した回路面を形成する工程と、を含む。
前記複数の電子部品が、ＩＣチップ、及びチップ型の受動部品を含む。前記ＩＣチップが、本体部、及び該本体部の一方の主面側に設けられたバンプを有する。前記ＩＣチップが、前記接続部としての前記バンプが前記接着層に接する向きで前記接着層上に配置される。前記受動部品が、パターン形成用の導電体前駆体を前記接続部として前記接着層上に配置することと、前記導電体前駆体上に前記受動部品を載せることと、前記導電体前駆体を加熱することによって導電パターンを前記接続部として形成することと、をこの順に含む方法により、前記接着層上に配置される。
本発明の別の一側面は、仮固定材層、及び前記仮固定材層上に設けられた硬化性の接着層を有し、上記方法において前記複合基材を準備するために用いられる、電子部品装置製造用積層フィルムに関する。
本発明の一側面に係る方法では、硬化した接着層によって電子部品が複合基材に対して固定された状態で、封止層が形成されるため、電子部品が移動し難い。
電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。 電子部品装置を製造する方法の一実施形態を示す工程図である。
以下、本発明のいくつかの実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。
図１、図２、図３及び図４は、ＩＣチップ、及びチップ型の受動部品を含む複数の電子部品を備える電子部品装置を製造する方法の一実施形態を示す工程図である。
図１の（ａ）に示される複合基材１が準備される。複合基材１は、支持体１１、仮固定材層１３、及び硬化性の接着層１５を備える。支持体１１上に仮固定材層１３及び接着層１５がこの順に積層されている。
支持体１１は、電子部品を支持可能な程度の強度及び剛性を有していればよく、その材質は特に限定されない。例えば、支持体１１が、シリコンウェハ、ガラス板、又はステンレス鋼板であってもよい。支持体１１の厚さは、特に制限されないが、例えば２００〜２０００μｍであってもよい。支持体１１の仮固定材層１３側の面上に、電子部品の位置決めのためのアライメントマークが設けられてもよい。アライメントマークは、金属、樹脂等の任意の材料を用いて形成することができる。アライメントマークが設けられる場合、仮固定材層１３及び接着層１５が、アライメントマークを視認可能な程度に透明であってもよい。
接着層１５は、硬化後、被着体に不可逆的に接着する硬化性接着剤を含む。接着層１５の厚さは、例えば１〜５０μｍであってもよい。接着層１５を形成する硬化性接着剤を、半導体用接着剤として知られるものから選択してもよい（例えば、国際公開第２０１７／０７３６３０号、及び特許第３１１７９７１号公報参照）。
接着層１５を形成する硬化性接着剤は、例えば、熱硬化性樹脂及びその硬化剤を含有する。熱硬化性樹脂は、加熱により架橋構造を形成し得る化合物である。熱硬化性樹脂は１００００以下の分子量を有していてもよい。熱硬化性樹脂の例としては、エポキシ樹脂、及びアクリル樹脂が挙げられる。硬化剤は、熱硬化性樹脂と反応して、熱硬化性樹脂とともに架橋構造を形成する化合物、又は、熱硬化性樹脂が架橋構造を形成する反応を開始させる化合物である。硬化剤としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤、ホスフィン系硬化剤、アゾ化合物及び有機過酸化物が挙げられる。硬化性接着剤が、熱可塑性樹脂、フィラー（例えばシリカ）等のその他の成分を更に含有してもよい。
仮固定材層１３は、硬化後の接着層１５から剥離できる程度の剥離性を有する。仮固定材層１３の厚さは、例えば１〜１００μｍであってもよい。仮固定材層１３を形成する材料は、電子部品装置の製造において、仮固定又は仮接着の目的で用いられている材料から選択することができる（例えば、特許文献１参照）。
複合基材１は、例えば、支持体１１上に仮固定材層１３、及び接着層１５を順に形成する方法によって得ることができる。フィルム状の仮固定材層１３及び接着層１５をそれぞれ準備し、熱圧着によりこれらを順に積層してもよい。このとき、気泡の巻き込み防止の観点から減圧下でフィルム状の仮固定材層１３及び接着層１５を積層してもよい。あるいは、仮固定材層１３及び接着層１５を有する積層フィルムを予め作製し、その積層フィルムを複合基材１上に積層してもよい。
図１の（ａ）は、準備した複合基材１の接着層１５上に、パターン形成用の導電体前駆体２１ａを配置する工程を示す。導電体前駆体２１ａのパターンは、後述の受動部品が配置される部分を含む。導電体前駆体２１ａは、例えば、スクリーン印刷のような印刷法によって接着層１５上に配置することができる。
導電体前駆体２１ａは、加熱により硬化し、導電体を形成するものであってもよく、当業者に通常用いられている導電体前駆体から任意に選択できる。例えば、導電体前駆体２１ａが各種金属粒子又はカーボン粒子のような導電性粒子を含む硬化性の導電性ペーストであってもよい。導電体前駆体が、遷移的液相焼結が可能な金属粒子を含む遷移的液相焼結型金属接着剤であってもよい。遷移的液相焼結型金属接着剤の詳細については後述される。
図１の（ｂ）は、導電体前駆体２１ａ上にチップ型の受動部品３１，３２を載せる工程を示す。受動部品３１，３２は、電子部品装置の設計に従って選択されるが、例えば、抵抗、コンデンサ又はこれらの組み合わせであってもよい。受動部品３１，３２は、通常のチップ搭載機を用いて導電体前駆体２１ａ上に載せることができる。
図１の（ｃ）は、接着層１５上にＩＣチップ４１及び４２を載せる工程を示す。ＩＣチップ４１及び４２は、本体部４１Ａ又は４２Ａと、本体部４１Ａ又は４２Ａの一方の主面側に配列された複数のバンプ４１Ｂ又は４２Ｂとを有する、いわゆるフェイスダウン型のチップ部品である。ＩＣチップ４１及び４２は、接続部として機能するバンプ４１Ｂ又は４２Ｂが接着層１５に接する向きで接着層１５上に配置される。バンプ４１Ｂ及び４２Ｂの先端部が接着層１５に部分的に埋め込まれてもよい。本体部４１Ａ，４２Ａと接着層１５とが離れた状態で、ＩＣチップ４１，４２が接着層１５上に配置されてもよい。ＩＣチップ４１，４２は、例えば、ステージ及び搭載ヘッドを有するチップ搭載機を用いて接着層１５上に載せることができる。ステージ及び搭載ヘッドの温度及び圧力等の条件を調整することにより、バンプ４１Ｂ及び４２Ｂの先端部の一部を接着層１５に埋め込むことができる。
受動部品３１，３２及びＩＣチップ４１，４２を接着層１５上に配置する順番は任意に変更することができる。受動部品３１，３２及びＩＣチップ４１，４２が接着層１５上に配置された後、接着層１５が硬化される。受動部品３１，３２及びＩＣチップ４１，４２が接着層１５上に配置される時点では、接着層１５がＢステージであってもよい。接着層１５は、加熱により硬化されることが多い。硬化した接着層１５によって、受動部品３１，３２及びＩＣチップ４１，４２が複合基材１に対して強固に固定される。接着層１５の硬化と同時に、又は接着層１５の硬化の後、受動部品３１，３２が載せられた導電体前駆体２１ａを加熱することにより、導電体前駆体２１ａの硬化体である導電パターン２１が形成される。これにより、受動部品３１，３２が、受動部品３１，３２と接着層１５との間に導電パターン２１が介在している状態で固定される。
図１の（ｄ）は、ＩＣチップ４１，４２及び受動部品３１，３２を封止する封止層５を接着層１５上に形成する工程を示す。封止層５は、ＩＣチップ４１，４２及び受動部品３１，３２の全体を覆うとともに、これら電子部品と接着層１５との間の隙間も充填するように形成される。ただし、隙間が完全に充填されなくてもよい。封止層５は、例えば、コンプレッション方式又はトランスファー方式の成形機によって、金型内で形成することができる。あるいは、フィルム状の封止材を用いて封止層５を形成してもよい（例えば、国際公開第２０１５／１８６７４４号参照。）。その場合、気泡の巻き込み防止の観点から、フィルム状の封止材を減圧下で積層してもよい。
図２の（ｅ）は、封止層５の接着層１５とは反対側の面５Ｓから接着層１５に向けて延びるビア孔５Ａを、封止層５内に形成する工程を示す。ビア孔５Ａは封止層５を完全に貫通していてもよいし、ビア孔５Ａの底部に封止層５が残存していてもよい。ビア孔５Ａが、封止層５の接着層１５とは反対側の面５Ｓに対してモールドを押し込むインプリント法によって形成されてもよい。インプリント法においては、ビア孔５Ａに対応する突起部を有するモールドが用いられる。接着層１５、モールド又はこれらの両方を加熱しながら、モールドの突起部を面５Ｓに対して押し込んでもよい。通常、ビア孔５Ａが形成された後、封止層５が加熱により硬化される。
図２の（ｆ）は、ビア孔５Ａに導電性ビア用の導電体前駆体を充填し、その後、ビア孔５Ａ内の導電体前駆体を加熱することにより、導電性ビア２２を形成する工程を示す。導電体前駆体をビア孔５Ａに充填する方法は、スクリーン印刷等の印刷法であってもよい。複数回の印刷により、導電体前駆体をビア孔５Ａに充填してもよい。導電体前駆体を減圧下でビア孔５Ａに充填してもよい。ビア孔５Ａ内の導電体前駆体を加熱することにより、導電体前駆体の硬化体である導電性ビア２２を形成することができる。
ビア孔５Ａ又は導電性ビア２２の最大幅Ｗは、例えば１０〜２００μｍであってもよい。ビア孔５Ａ又は導電性ビア２２の高さＨは、例えば３０〜５００μｍであってもよい。導電性ビア２２の高さＨが大きいとき、言い換えると導電性ビア２２のアスペクト比が大きいときであっても、インプリント法及び導電体前駆体を用いた方法により、効率的に導電性ビア２２を形成することができる。
導電性ビア用の導電体前駆体が、複数の金属粒子及び該複数の金属粒子が分散した有機バインダーを含有する導電性ペーストであってもよい。導電性前駆体としての導電性ペーストが、遷移的液相焼結が可能な複数の金属粒子を含む、遷移的液相焼結型金属接着剤であってもよい。この場合、導電性ペーストの焼結により、複数の金属粒子同士が融合し、それにより金属焼結体を含む電体である導電性ビア２２が形成される。ここで、「遷移的液相焼結」（Ｔｒａｎｓｉｅｎｔ Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｓｉｎｔｅｒｉｎｇ）とは、ＴＬＰＳとも称され、一般に、低融点金属の粒子界面における加熱による液相への転移と、形成された液相への高融点金属の反応拡散とにより進行する焼結をいう。遷移的液相焼結によれば、形成される金属焼結体の融点が、焼結のための加熱温度を上回ることができる。低温の加熱で導電性ビアを形成すると、仮固定材層１３を接着層１５から特に容易に剥離できる傾向がある。
遷移的液相焼結が可能な複数の金属粒子は、高融点の金属と低融点の金属との組み合わせを含んでいてもよい。複数の金属粒子が、高融点の金属粒子を含む第１の金属粒子及び低融点の金属を含む第２の金属粒子を別々に含んでいてもよいし、高融点の金属及び低融点の金属が１個の金属粒子中に含まれていてもよい。
導電体前駆体が遷移的液相焼結が可能な複数の金属粒子を含む場合、導電体前駆体を複数の金属粒子の液相転移温度以上に加熱することによって、導電性ビア２２を形成することができる。液相転移温度は、ＤＳＣ（Ｄｉｆｆｅｒｅｎｔｉａｌ ｓｃａｎｎｉｎｇ ｃａｌｏｒｉｍｅｔｒｙ、示差走査熱量測定）により、５０ｍｌ／分の窒素気流下にて、１０℃／分の昇温速度で２５℃から３００℃まで複数の金属粒子を加熱する条件で測定することができる。金属粒子が複数種の金属を含む場合、最も低い温度で観測される液相転移の温度が、金属粒子の液相転移温度とみなされる。例えば、Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金の液相転移温度は２１７℃である。
遷移的液相焼結が可能な複数の金属粒子が高融点の金属を含む第１の金属粒子と低融点の金属を含む第２の金属粒子との組み合わせを含む場合、第２の金属粒子に対する第１の金属粒子の質量比が、２．０〜４．０、又は２．２〜３．５であってもよい。
高融点の金属及び低融点の金属を含有する金属粒子は、例えば、一方の金属を含む金属粒子の表面に、めっき、蒸着等により他方の金属を含む層を形成することにより得ることができる。一方の金属を含む金属粒子と他方の金属を含む金属粒子とを衝突等により複合化してもよい。
高融点の金属は、Ａｕ，Ｃｕ、Ａｇ、Ｃｏ及びＮｉからなる群より選ばれる少なくとも１種であってもよい。低融点の金属は、Ｉｎ、Ｓｎ又はこれらの組み合わせであってもよい。高融点の金属と低融点の金属との組み合わせの例としては、ＡｕとＩｎとの組み合わせ、ＣｕとＳｎとの組み合わせ、ＡｇとＳｎとの組み合わせ、ＣｏとＳｎとの組み合わせ及びＮｉとＳｎとの組み合わせが挙げられる。
ＣｕとＳｎとの組み合わせは、焼結によって銅−錫金属化合物（Ｃｕ６Ｓｎ５）を生成する。この反応は２５０℃付近で進行するため、ＣｕとＳｎとを組み合わせを含む導電体前駆体は、リフロー炉等の一般的な設備を用いた加熱によって焼結することができる。Ｓｎは、Ｓｎ金属単体として、又はＳｎを含む合金として金属粒子に含まれることができる。Ｓｎを含む合金の例としては、Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金が挙げられる。Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金は、合金の質量を基準として、３．０質量％のＡｇ及び０．５質量％のＣｕを含む。
導電体前駆体における金属粒子の含有量は、導電体前駆体の質量を基準として、８０質量％以上、８５質量％以上、又は８８質量％以上であってもよく、９８質量％以下であってもよい。ここでの含有量は、導電体前駆体が後述の溶剤を含む場合、溶剤以外の成分の合計質量を基準とする割合である。
金属粒子の平均粒径は、０．５μｍ〜８０μｍ、１μｍ〜５０μｍ、又は１μｍ〜３０μｍであってもよい。ここでの平均粒径は、レーザー回折式粒度分布計（例えば、ベックマン・コールター株式会社、ＬＳ １３ ３２０型レーザー散乱回折法粒度分布測定装置）によって測定される体積平均粒径をいう。
導電体前駆体中の有機バインダーは、熱可塑性樹脂を含んでいてもよい。熱可塑性樹脂が、金属粒子の液相転移温度よりも低い軟化点を有していてもよい。熱可塑性樹脂の軟化点は、熱機械分析法により測定される値をいう。熱機械的分析法によって測定される軟化点は、熱可塑性樹脂を成膜して得た厚み１００μｍフィルムを、昇温速度１０℃／分にて加熱しながら、４９ｍＮの応力で厚み方向に圧縮したときに、８０μｍの変位が観測された時点の温度である。測定装置としては、例えば熱機械的分析装置（ＴＭＡ８３２０、株式会社リガク製、測定用プローブ：圧縮加重法標準型）が用いられる。
熱可塑性樹脂の軟化点は、金属粒子の液相転移温度よりも５℃以上低い温度、１０℃以上低い温度、又は１５℃以上低い温度であってもよい。熱可塑性樹脂の軟化点は、４０℃以上、５０℃以上、又は６０℃以上であってもよい。
熱可塑性樹脂は、例えば、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂及びポリウレタン樹脂からなる群より選択される少なくとも１種を含んでもよい。熱可塑性樹脂が、ポリオキシアルキレン基又はポリシロキサン基を含んでもよい。ポリオキシアルキレン基は、ポリオキシエチレン基、ポリオキシプロピレン基又はこれらの組み合わせであってもよい。
熱可塑性樹脂が、ポリオキシアルキレン鎖又はポリシロキサン鎖を含む、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂及びポリウレタン樹脂からなる群より選択される少なくとも１種の樹脂であってもよい。例えば、ポリオキシアルキレン基若しくはポリシロキサン基を有するジアミン化合物、又はポリオキシアルキレン基若しくはポリシロキサン基を有するジオール化合物を単量体として用いることにより、これら樹脂中にポリオキシアルキレン基又はポリシロキサン基を導入することができる。
導電体前駆体における熱可塑性樹脂の含有量は、導電体前駆体の質量を基準として、５〜３０質量％、６〜２８質量％、又は８〜２５質量％であってもよい。ここでの含有量は、導電体前駆体が後述の溶剤を含む場合、溶剤以外の成分の合計質量を基準とする割合である。
有機バインダーは、溶剤を含んでいてもよく、溶剤及び熱可塑性樹脂を含んでいてもよい。溶剤は極性溶媒であってもよい。溶剤の沸点は２００℃以上であってもよく、３００℃以下であってもよい。
溶剤の例としては、テルピネオール、ステアリルアルコール、トリプロピレングリコールメチルエーテル、ジエチレングリコール、ジエチレングリコールモノエチルエーテル（エトキシエトキシエタノール）、ジエチレングリコールモノヘキシルエーテル、ジエチレングリコールモノメチルエーテル、ジプロピレングリコール−ｎ−プロピルエーテル、ジプロピレングリコール−ｎ−ブチルエーテル、トリプロピレングリコール−ｎ−ブチルエーテル、１，３−ブタンジオール、１，４−ブタンジオール、プロピレングリコールフェニルエーテル、及び２−（２−ブトキシエトキシ）エタノール等のアルコール；クエン酸トリブチル、γ−ブチロラクトン、ジエチレングリコールモノエチルエーテルアセテート、ジプロピレングリコールメチルエーテルアセテート、ジエチレングリコールモノブチルエーテルアセテート、及びグリセリントリアセテート等のエステル；イソホロン等のケトン；Ｎ−メチル−２−ピロリドン等のラクタム；フェニルアセトニトリル等のニトリル；４−メチル−１，３−ジオキソラン−２−オン；並びにスルホランを挙げることができる。溶剤は、１種類を単独で又は２種類以上を組み合わせて使用してもよい。
溶剤の含有量は、導電体前駆体の質量を基準として、０．１〜１０質量％、２〜７質量％、又は３〜５質量％であってもよい。
導電体前駆体中の有機バインダーは、熱硬化性樹脂、ロジン、活性剤、チキソ剤等のその他の成分を更に含んでいてもよい。
熱硬化性樹脂の例としては、例えば、エポキシ樹脂、オキサジン樹脂、ビスマレイミド樹脂、フェノール樹脂、不飽和ポリエステル樹脂及びシリコーン樹脂が挙げられる。エポキシ樹脂の例としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェノール型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂及び環式脂肪族エポキシ樹脂が挙げられる。
ロジンの例としては、デヒドロアビエチン酸、ジヒドロアビエチン酸、ネオアビエチン酸、ジヒドロピマル酸、ピマル酸、イソピマル酸、テトラヒドロアビエチン酸、及びパラストリン酸が挙げられる。
活性剤の例としては、アミノデカン酸、ペンタン−１，５−ジカルボン酸、トリエタノールアミン、ジフェニル酢酸、セバシン酸、フタル酸、安息香酸、ジブロモサリチル酸、アニス酸、ヨードサリチル酸、及びピコリン酸が挙げられる。
チキソ剤の例としては、１２−ヒドロキシステアリン酸、１２−ヒドロキシステアリン酸トリグリセリド、エチレンビスステアリン酸アマイド、ヘキサメチレンビスオレイン酸アマイド、及びＮ，Ｎ’−ジステアリルアジピン酸アマイドが挙げられる。
導電体前駆体は、金属粒子と、有機バインダーを構成する成分とを混合することにより得ることができる。混合のための装置は、例えば、３本ロールミル、プラネタリーミキサ、遊星式ミキサ、自転公転型撹拌装置、らいかい機、二軸混練機、又は薄層せん断分散機であってもよい。
図２の（ｇ）は、仮固定材層１３を接着層１５から剥離することにより、接着層１５、受動部品３１，３２、ＩＣチップ４１，４２及び封止層５を有する封止構造体５０を得る工程を示す。封止構造体５０の一方の主面側の再表層が、接着層１５である。仮固定材層１３は、例えば、加熱、光照射、又は機械剥離により、接着層１５から剥離することができる。接着層１５の一部が分離して、仮固定材層１３とともに除去されてもよい。
図３の（ｈ）は、封止構造体５０を接着層１５側から研削して接着層１５を除去し、それにより、封止層５、導電パターン２１、バンプ４１Ｂ，４２Ｂ及び導電性ビア２２が露出した回路面ＣＳを形成する工程を示す。封止構造体５０の研削は、通常の研削装置を用いて行うことができる。封止層５、導電パターン２１、バンプ４１Ｂ，４２Ｂ及び導電性ビア２２の一部が研削されてもよい。
図３の（ｉ）は、導電パターン２１、バンプ４１Ｂ，４２Ｂ、及び導電性ビア２２に接続された配線６１と、配線６１間に設けられた絶縁層６２（絶縁膜）とを有する再配線層６を回路面ＣＳ上に設ける、又は形成する工程を示す。配線６１は、再配線層６の主面に平行な方向に延在する多層の配線層６１ａと、再配線層６の主面に垂直な方向に延在する連結部６１ｂとを含む。それぞれの配線層６１ａの厚さは、特に制限されないが、例えば１〜３０μｍであってもよい。再配線層６は、当業者に知られる通常の方法によって形成することができる。再配線層を形成する方法に関しては、例えば、特許第５４９４７６６号公報を参照することができる。
図３の（ｊ）は、配線６１に接続されるはんだボール７を再配線層６上に配置する工程を示す。はんだボール７は二次実装用の接続端子として用いられる。必要によりリフローが行われる。
図４は、封止層５の回路面ＣＳとは反対側の面を覆い、導電性ビア２２と接続された導電性のシールド膜２３を形成する工程を示す。これにより、目的とする電子部品装置１００が得られる。シールド膜２３は、主として電磁波シールドの目的で設けられる。シールド膜２３は、単層又は複数層の金属薄膜であることができ、これらは例えばスパッタ又は蒸着のような方法によって形成することができる。シールド膜２３を、導電パターン２１又は導電性ビア２２と同様の導電体前駆体を用いて形成してもよい。電子部品装置１００は、受動部品３１，３２、ＩＣチップ４１，４２、封止層５、導電性ビア２２、及びシールド膜２３を含む封止構造体５０と、受動部品３１，３２及びＩＣチップ４１，４２と接続された再配線層６とを備える。１枚の複合基材１上を用いて複数の電子部品装置を一括して形成し、それらを分割してもよい。
図５、図６、図７及び図８に例示されるように、再配線層を有する再配線構造体を別途準備し、再配線構造体と封止構造体とを接続することにより、回路面上に再配線層を設けることもできる。この方法の場合、例えば図５に示されるように、キャリア基材１Ｂ上に、対向する２つの主面を有する再配線層６と、再配線層６のキャリア基材１Ｂとは反対側の主面上に設けられた複数のバンプ６３とを有する再配線構造体６０が形成される。
キャリア基材１Ｂは、支持体１１と、支持体１１上に設けられた仮固定材層１３とを備える。キャリア基材１Ｂの支持体１１及び仮固定材層１３は、複合基材１の支持体１１及び仮固定材層１３と同様の構成を有することができる。
再配線層６は、配線６１と、配線６１間に設けられた絶縁層６２とを有する。配線６１は、再配線層６の主面に平行な方向に延在する多層の配線層６１ａと、再配線層６の主面に垂直な方向に延在する連結部６１ｂとを含む。それぞれの配線層６１ａの厚さは、特に制限されないが、例えば１〜３０μｍであってもよい。再配線層６は、図３の再配線層と同様に、当業者に知られる通常の方法によって形成することができる。
バンプ６３は、例えば、配線６１と接する柱状部６３ａと柱状部６３ａ上に設けられた半球部６３ｂとを有する。柱状部６３ａが銅から形成され、半球部６３ｂが鉛フリーはんだ（例えばＳｎ及びＡｇを含む合金）から形成されていてもよい。バンプ６３のサイズは、配線６１との適切な接続が確保される範囲で調整される。例えば、バンプ６３の幅が５〜１００μｍで、バンプ６３の高さが５〜５０μｍであってもよい。バンプ６３は通常の方法によって形成することができる。
準備された再配線構造体６０を検査してもよい。検査は、例えば配線６１及びバンプ６３の断線又は短絡による異常の有無を確認することを含む。この検査により、再配線構造体６０が封止構造体５０と接続される前に、再配線構造体６０の不良品を排除することができる。その結果、封止層内に封止された電子部品上に直接再配線を形成する場合と比較して、正常な電子部品が再配線の形成における不具合のために排除される可能性を低くすることができる。
図６は、封止構造体５０と再配線構造体６０とが絶縁性接着層７０を介在させながら接続される工程の一例を示す。封止構造体５０と再配線構造体６０とが、回路面ＣＳとバンプ６３とが対向する向きで、絶縁性接着層７０を介在させながら接着される。このとき、接続部（導電パターン２１、及びバンプ４１Ｂ，４２Ｂ）と複数のバンプ６３のうち一部とが接続されるように、封止構造体５０及び再配線構造体６０が位置合わせされる。これにより、配線６１がバンプ６３を介して接続部（（導電パターン２１、及びバンプ４１Ｂ，４２Ｂ）に接続される。接続部（導電パターン２１、及びバンプ４１Ｂ，４２Ｂ）とバンプ６３との接続、絶縁性接着層７０の硬化、又はこれらの両方のために、加熱及び加圧しながら封止構造体５０と再配線構造体６０とを貼り合わせてもよい。加熱温度は、例えば２５０〜３００℃であってもよく、圧力は０．５〜１ＭＰａであってもよい。接続部（導電パターン２１、及びバンプ４１Ｂ，４２Ｂ）と複数のバンプ６３のうち一部とが接続されることにより、封止構造体５０と再配線構造体６０とが接続される。本明細書において、「接続される」という表現は、「電気的に接続される」ことを意味することがある。
絶縁性接着層７０は、半導体チップ等を回路基板に接着するために通常用いられている半導体接着剤と同様のものであることができる。絶縁性接着層７０が、接着層１５と同様の硬化性接着剤を含んでいてもよい。封止構造体５０と再配線構造体６０とを接続する前に、封止構造体５０の回路面ＣＳ上に絶縁性接着層７０を配置してもよい。
支持フィルム及び支持フィルム上に設けられた絶縁性接着層を有する積層フィルムを準備し、その絶縁性接着層を回路面ＣＳ上に積層してもよい。そのために用いられ得る積層フィルムの市販品の例としては、日立化成株式会社製のＮＣＦ ＡＫシリーズが挙げられる。
図７は、封止構造体５０に接続された再配線構造体６０からキャリア基材１Ｂを剥離する工程の一例を示す。キャリア基材１Ｂの仮固定材層１３は、例えば、加熱、光照射、又は機械剥離により、再配線層６から剥離することができる。
キャリア基材１Ｂの剥離の後、図８に示されるように、再配線層６の封止構造体５０とは反対側の主面上に、配線６１と接続されるはんだボール７を設けてもよい。はんだボール７は二次実装用の接続端子として用いられる。必要によりリフローが行われる。
以上例示された方法によって、電子部品装置１０１が得られる。電子部品装置１００は、封止構造体５０と、再配線構造体６０と、封止構造体５０と再配線構造体６０との間に介在しこれらを接着する絶縁性接着層７０とから主として構成される。
電子部品装置を製造する方法は、以上説明した例に限定されるものではなく、必要により変更が可能である。例えば、導電性ビア２２、又はシールド膜２３が設けられなくてもよい。
１…複合基材、１Ｂ…キャリア基材、５…封止層、５Ａ…ビア孔、６…再配線層、７…はんだボール、１１…支持体、１３…仮固定材層、１５…接着層、２１…導電パターン、２１ａ…導電体前駆体、２２…導電性ビア、２３…シールド膜、３１，３２…受動部品、４１，４２…ＩＣチップ、４１Ａ，４２Ａ…本体部、４１Ｂ，４２Ｂ…バンプ、５０…封止構造体、６０…再配線構造体、６１…配線、６２…絶縁層、６３…バンプ、７０…絶縁性接着層、１００，１０１…電子部品装置、ＣＳ…回路面。

Claims (9)

  1. 支持体、仮固定材層、及び硬化性の接着層を備え、これらがこの順に積層されている、複合基材を準備する工程と、
    前記複合基材の前記接着層上に、複数の電子部品を、前記接着層に接する接続部を前記接着層と前記電子部品との間に介在させながら配置する工程と、
    前記接着層を硬化させることにより、前記複数の電子部品を前記複合基材に対して固定する工程と、
    前記電子部品を封止する封止層を前記接着層上に形成する工程と、
    前記封止層を硬化させる工程と、
    前記仮固定材層を前記接着層から剥離することにより、前記接着層、前記電子部品及び前記封止層を有する封止構造体を得る工程と、
    前記封止構造体を前記接着層側から研削することにより、前記封止層及び前記接続部が露出した回路面を形成する工程と、
    をこの順で含み、
    前記複数の電子部品が、ＩＣチップ、及びチップ型の受動部品を含み、
    前記ＩＣチップが、本体部、及び該本体部の一方の主面側に設けられたバンプを有し、
    前記ＩＣチップが、前記接続部としての前記バンプが前記接着層に接する向きで前記接着層上に配置され、
    前記受動部品が、パターン形成用の導電体前駆体を前記接続部として前記接着層上に配置することと、前記導電体前駆体上に前記受動部品を載せることと、前記導電体前駆体を加熱することによって導電パターンを前記接続部として形成することと、をこの順で含む方法により、前記接着層上に配置される、
    電子部品装置を製造する方法。
  2. 当該方法が、
    前記封止層の前記接着層とは反対側の面から前記接着層に向けて延びるビア孔を、前記封止層内に形成する工程と、
    前記ビア孔に導電性ビア用の導電体前駆体を充填する工程と、
    前記ビア孔内の前記導電体前駆体を加熱することにより、導電性ビアを形成する工程と、
    を更に含み、
    前記封止構造体が前記導電性ビアを更に有し、前記導電性ビアが前記封止層及び前記接続部とともに前記回路面に露出するように、前記封止構造体が前記接着層側から研削される、請求項１に記載の方法。
  3. 前記ビア孔が、前記封止層を硬化させる工程の前に、前記封止層の前記接着層とは反対側の面に対してモールドを押し込むインプリント法によって形成される、請求項２に記載の方法。
  4. 導電性ビア用の前記導電体前駆体が、複数の金属粒子及び該複数の金属粒子が分散した有機バインダーを含有し、
    前記導電体前駆体が加熱されたときに、前記複数の金属粒子が、遷移的液相焼結により金属焼結体を形成し、それにより前記金属焼結体を含む前記導電性ビアが形成される、請求項２又は３に記載の方法。
  5. 当該方法が、前記封止層の前記接続部とは反対側の面を覆い、前記導電性ビアと接続された導電性のシールド膜を形成する工程を更に含む、請求項２〜４のいずれか一項に記載の方法。
  6. 当該方法が、前記接続部に接続された配線を有する再配線層を前記回路面上に設ける工程を更に含む、請求項１〜５のいずれか一項に記載の方法。
  7. 対向する２つの主面を有する前記再配線層と前記再配線層の一方の主面上に設けられた複数のバンプとを備える再配線構造体であって、前記配線が前記複数のバンプに接続されている、再配線構造体を準備することと、
    前記封止構造体と前記再配線構造体とを、前記回路面と前記複数のバンプとが対向する向きで、絶縁性接着層を介在させながら、前記接続部と前記複数のバンプのうち少なくとも一部とが接続されるように接着し、それにより前記封止構造体と前記再配線構造体とを、前記配線が前記バンプを介して前記接続部に接続されるように接続することと、
    を含む方法により、前記再配線層が前記回路面上に設けられる、請求項６に記載の方法。
  8. 前記再配線構造体が、支持体及び該支持体上に設けられた仮固定材層を備えるキャリア基材の前記仮固定材層上に設けられ、
    当該方法が、前記再配線層を前記回路面上に設ける工程の後、前記キャリア基材を前記再配線構造体から剥離する工程を更に含む、請求項７に記載の方法。
  9. 仮固定材層、及び前記仮固定材層上に設けられた硬化性の接着層を有し、請求項１〜８のいずれか一項に記載の方法において前記複合基材を準備するために用いられる、電子部品装置製造用積層フィルム。
JP2020542475A 2019-03-06 2020-03-05 電子部品装置を製造する方法、及びこれに用いられる積層フィルム Active JP6838686B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019040661 2019-03-06
JP2019040661 2019-03-06
PCT/JP2019/029888 WO2021019697A1 (ja) 2019-07-30 2019-07-30 電子部品装置を製造する方法、及び電子部品装置
JPPCT/JP2019/029888 2019-07-30
PCT/JP2020/009476 WO2020179875A1 (ja) 2019-03-06 2020-03-05 電子部品装置を製造する方法、及びこれに用いられる積層フィルム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021010933A Division JP2021082825A (ja) 2019-03-06 2021-01-27 電子部品装置製造用積層フィルム

Publications (2)

Publication Number Publication Date
JP6838686B2 JP6838686B2 (ja) 2021-03-03
JPWO2020179875A1 true JPWO2020179875A1 (ja) 2021-03-11

Family

ID=72337156

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020542475A Active JP6838686B2 (ja) 2019-03-06 2020-03-05 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
JP2021010933A Pending JP2021082825A (ja) 2019-03-06 2021-01-27 電子部品装置製造用積層フィルム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021010933A Pending JP2021082825A (ja) 2019-03-06 2021-01-27 電子部品装置製造用積層フィルム

Country Status (4)

Country Link
US (1) US20220157741A1 (ja)
JP (2) JP6838686B2 (ja)
TW (2) TW202407823A (ja)
WO (1) WO2020179875A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023026363A1 (ja) * 2021-08-24 2023-03-02 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP2013168594A (ja) * 2012-02-17 2013-08-29 Fujitsu Ltd 半導体装置の製造方法及び電子装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP2013168594A (ja) * 2012-02-17 2013-08-29 Fujitsu Ltd 半導体装置の製造方法及び電子装置の製造方法

Also Published As

Publication number Publication date
TW202407823A (zh) 2024-02-16
TW202105537A (zh) 2021-02-01
JP2021082825A (ja) 2021-05-27
JP6838686B2 (ja) 2021-03-03
US20220157741A1 (en) 2022-05-19
WO2020179875A1 (ja) 2020-09-10
TWI822970B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US6670264B2 (en) Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
JP6888749B1 (ja) 電子部品装置を製造する方法
JP5004351B2 (ja) 半導体装置の製造方法
JP5533665B2 (ja) 電子装置の製造方法、電子部品搭載用基板及びその製造方法
TWI523127B (zh) 電子裝置之製造方法
JP2013123078A (ja) 半導体の実装構造体およびその製造方法
JP6885527B1 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP4254216B2 (ja) 半田ペースト及びそれを用いた半導体装置の組立方法
JP6838686B2 (ja) 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
WO2023026363A1 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP2012212922A (ja) 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
JP7434758B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP2008198745A (ja) 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
WO2020179874A1 (ja) 電子部品装置を製造する方法
JP2021182600A (ja) 電子部品装置を製造する方法
TWI857019B (zh) 電子零件裝置的製造方法
JP7314515B2 (ja) 電子部品装置を製造する方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2001244300A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200805

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200805

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210125

R151 Written notification of patent or utility model registration

Ref document number: 6838686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350