JPWO2020105605A1 - 銅および銅合金を選択的にエッチングするためのエッチング液およびそれを用いた半導体基板の製造方法 - Google Patents

銅および銅合金を選択的にエッチングするためのエッチング液およびそれを用いた半導体基板の製造方法 Download PDF

Info

Publication number
JPWO2020105605A1
JPWO2020105605A1 JP2020558399A JP2020558399A JPWO2020105605A1 JP WO2020105605 A1 JPWO2020105605 A1 JP WO2020105605A1 JP 2020558399 A JP2020558399 A JP 2020558399A JP 2020558399 A JP2020558399 A JP 2020558399A JP WO2020105605 A1 JPWO2020105605 A1 JP WO2020105605A1
Authority
JP
Japan
Prior art keywords
group
etching solution
copper
etching
alloys
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020558399A
Other languages
English (en)
Other versions
JP7367700B2 (ja
Inventor
隼 深澤
隼 深澤
智子 藤井
智子 藤井
裕嗣 松永
裕嗣 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Publication of JPWO2020105605A1 publication Critical patent/JPWO2020105605A1/ja
Application granted granted Critical
Publication of JP7367700B2 publication Critical patent/JP7367700B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

本発明は、ニッケル、錫、金およびこれらの合金の溶解を抑制しつつ、銅および銅合金を選択的にエッチングすることができるエッチング液に関する。本発明のエッチング液は、（Ａ）過酸化水素をエッチング液の全質量に対して５〜１０．５質量％、（Ｂ）硝酸をエッチング液の全質量に対して０．３〜６質量％、（Ｃ）炭素数１〜６のアルキル基、アミノ基、ならびに炭素数１〜６のアルキル基およびフェニル基からなる群より選択される置換基を有する置換アミノ基からなる群より選択される１種以上の置換基を有していてもよい、トリアゾールおよびテトラアゾールからなる群より選択される１種以上の含窒素５員環化合物、ならびに（Ｄ）（ｄ１）アルカリ金属水酸化物、アンモニア、アミンおよびアンモニウム塩からなる群より選択される１種以上のｐＨ調整剤、（ｄ２）ホスホン酸化合物、または（ｄ３）これらの組み合わせを含むことを特徴とする。

Description

本発明は、銅および銅合金からなる群より選択される１種以上を選択的にエッチングするためのエッチング液およびそれを用いた半導体基板の製造方法に関する。
次世代のＤＲＡＭメモリやＮＡＮＤメモリに代表されるＴＳＶ（Through Silicon Via）などのバンプを使用した半導体基板の配線形成においては、ニッケル、ニッケル合金、錫、錫合金、金および金合金の溶解を抑制しつつ、銅および銅合金を選択的にエッチングする技術が要求される。
ニッケルおよびニッケル合金の溶解を抑制し、銅および銅合金を選択的にエッチングする技術は知られている（例えば、特許文献１から３）。
しかしながら、従来、配線材料として、ニッケルおよびニッケル合金のほか、錫、金およびこれらの合金を含む場合に、これらの金属の溶解を抑制しながら、銅および銅合金を選択的にエッチングする技術については検討されていない。
例えば、特許文献１では、過酸化水素と硝酸を所定の濃度比で含むエッチング液が開示されているが、このエッチング液では、配線材料として錫や金を含む場合にニッケルの溶解を防ぐことができない。
特開２００４−４３８９５号公報 国際公開第２０１１／０７４５８９号 国際公開第２０１７／１８８１０８号
このような状況の下、配線材料として、ニッケルおよびニッケル合金からなる群より選択される１種以上と、錫、錫合金、金および金合金からなる群より選択される１種以上とを含む場合に、これらの金属の溶解を抑制しつつ、銅および銅合金を選択的にエッチングすることができ、バンプを使用した半導体基板の配線形成に好適に用いることができるエッチング液の提供が求められている。
本発明者らは、上記課題について鋭意検討した結果、以下に示す特定組成のエッチング液が、上記課題を解決し得ることを見出した。
すなわち、本発明は、以下に示したエッチング液および半導体基板の製造方法等を提供するものである。
［１］銅および銅合金からなる群より選択される１種以上と、ニッケルおよびニッケル合金からなる群より選択される１種以上と、錫、錫合金、金および金合金からなる群より選択される１種以上とを含む半導体基板において、銅および銅合金からなる群より選択される１種以上を選択的にエッチングするためのエッチング液であって、
（Ａ）過酸化水素をエッチング液の全質量に対して５〜１０.５質量％、
（Ｂ）硝酸をエッチング液の全質量に対して０．３〜６質量％、
（Ｃ）炭素数１〜６のアルキル基、アミノ基、ならびに炭素数１〜６のアルキル基およびフェニル基からなる群より選択される１種以上の置換基を有する置換アミノ基からなる群より選択される１種以上の置換基を有していてもよい、トリアゾールおよびテトラアゾールからなる群より選択される１種以上の含窒素５員環化合物、ならびに
（Ｄ）（ｄ１）アルカリ金属水酸化物、アンモニア、アミンおよびアンモニウム塩からなる群より選択される１種以上のｐＨ調整剤、（ｄ２）ホスホン酸化合物、または（ｄ３）これらの組み合わせ
を含む、エッチング液。
［２］成分（Ｃ）が、５−メチルテトラゾール、５−アミノテトラゾールおよび１，２，４−トリアゾールからなる群より選択される１種以上の含窒素５員環化合物である、［１］に記載のエッチング液。
［３］成分（Ｃ）の濃度が、エッチング液の全質量に対して０．００５〜２．０質量％である、［１］または［２］に記載のエッチング液。
［４］エッチング液のｐＨが０．５〜３．０である、［１］から［３］のいずれか一項に記載のエッチング液。
［５］エッチング液が、（ｄ２）ホスホン酸化合物を含む、［１］から［３］のいずれか一項に記載のエッチング液。
［６］成分（ｄ２）が、１−ヒドロキシエチリデン−１，１−ジホスホン酸、ジエチレントリアミンペンタ（メチレンホスホン酸）、およびそれらの塩からなる群より選択される１種以上のホスホン酸化合物である、［１］から［５］のいずれか一項に記載のエッチング液。
［７］成分（ｄ２）の濃度が、エッチング液の全質量に対して０．００５〜１．０質量％である、［１］から［６］のいずれか一項に記載のエッチング液。
［８］銅および銅合金からなる群より選択される１種以上を含む銅シード層を表面に有する半導体基材を準備する工程；
前記銅シード層の一部を露出する開口パターンを有するレジストパターンを形成する工程；
前記レジストパターンの前記開口パターンの開口部に露出する前記銅シード層の表面にニッケルおよびニッケル合金からなる群より選択される１種以上を含む金属層Ａと、錫、錫合金、金および金合金からなる群より選択される１種以上を含む金属層Ｂとをこの順に配置するように形成する工程；
前記レジストパターンを除去する工程；および
前記レジストパターンを除去することで生じた、前記金属層Ａおよび前記金属層Ｂが形成されていない前記銅シード層の露出部を、［１］から［７］のいずれか一項に記載のエッチング液と接触させて、前記銅シード層の露出部をエッチングする工程
を含む、半導体基板の製造方法。
［９］前記半導体基材上にニッケルおよびニッケル合金からなる群より選択される１種以上を含む金属層Ａと、錫、錫合金、金および金合金からなる群より選択される１種以上を含む金属層Ｂとを含むバンプが形成される、［８］に記載の半導体基板の製造方法。
本発明によれば、銅および銅合金を選択的にエッチングするためのエッチング液を提供することができる。また、本発明によれば、該エッチング液を用いた半導体基板の製造方法を提供することができる。
本発明の好ましい態様によれば、該エッチング液を用いることにより、ニッケル、ニッケル合金、錫、錫合金、金および金合金の溶解を抑制しつつ、銅および銅合金を選択的にエッチングすることができる。また、本発明の好ましい態様によれば、該エッチング液は、バンプを使用した半導体基板の配線形成において好適に用いることができる。
図１（ａ）〜（ｃ）は、基材準備工程の一例を模式的に示す工程図である。 図２は、レジストパターン形成工程の一例を模式的に示す工程図である。 図３は、銅めっき層形成工程の一例を模式的に示す工程図である。 図４は、金属層形成工程の一例を模式的に示す工程図である。 図５は、レジストパターン除去工程の一例を模式的に示す工程図である。 図６は、エッチング工程の一例を模式的に示す工程図である。 図７は、バリアメタル層除去工程の一例を模式的に示す工程図である。
以下、本発明のエッチング液および半導体基板の製造方法等について具体的に説明するが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲で様々な変形が可能である。
１．エッチング液
本発明のエッチング液は、銅および銅合金からなる群より選択される１種以上と、ニッケルおよびニッケル合金からなる群より選択される１種以上と、錫、錫合金、金および金合金からなる群より選択される１種以上とを含む半導体基板において、銅および銅合金からなる群より選択される１種以上を選択的にエッチングするためのエッチング液であって、
（Ａ）過酸化水素をエッチング液の全質量に対して５〜１０.５質量％、
（Ｂ）硝酸をエッチング液の全質量に対して０．３〜６質量％、
（Ｃ）炭素数１〜６のアルキル基、アミノ基、ならびに炭素数１〜６のアルキル基およびフェニル基からなる群より選択される１種以上の置換基を有する置換アミノ基からなる群より選択される１種以上の置換基を有していてもよい、トリアゾールおよびテトラアゾールからなる群より選択される１種以上の含窒素５員環化合物、ならびに
（Ｄ）（ｄ１）アルカリ金属水酸化物、アンモニア、アミンおよびアンモニウム塩からなる群より選択される１種以上のｐＨ調整剤、（ｄ２）ホスホン酸化合物、または（ｄ３）これらの組み合わせを含むことを特徴としている。
本発明の好ましい態様によれば、本発明のエッチング液は、上記したように特定成分を特定の比率で含有することで、配線材料として、ニッケルおよびニッケル合金からなる群より選択される１種以上と、錫、錫合金、金および金合金からなる群より選択される１種以上とを含む場合に、これらの金属の溶解を抑えながら、銅および銅合金を選択的にエッチングすることができる。なお、本明細書において「ニッケル合金」とは、ニッケルに１種以上の金属元素または非金属元素を加えたものであって金属的性質を有するものであれば特に限定されない。「錫合金」、「金合金」および「銅合金」についても同様である。
以下、本発明のエッチング液に含まれる各成分について詳細に説明する。
［過酸化水素（Ａ）］
本発明において過酸化水素（Ａ）（以下、成分（Ａ）ともいう。）は、銅の酸化剤として機能する成分である。
過酸化水素（Ａ）のグレードは特に制限はなく、工業用および電子工業用など、様々なグレードのものを使用することができる。一般的には過酸化水素水溶液として用いることが入手性および操作性の点で好ましい。
エッチング液中の過酸化水素（Ａ）の濃度は、エッチング液の全質量に対して５〜１０.５質量％の範囲であり、好ましくは６．０〜１０．０質量％の範囲である。過酸化水素（Ａ）の濃度が上記範囲内にあることで、エッチング速度が良好なものとなる。また、配線材料の溶解を抑制することができる。
［硝酸（Ｂ）］
本発明おいて硝酸（Ｂ）（以下、成分（Ｂ）ともいう。）は、過酸化水素によって酸化された銅および銅合金のエッチング剤として作用する成分である。
エッチング液中の硝酸（Ｂ）の濃度は、０．３〜６質量％の範囲であり、好ましくは０．５〜５.０質量％、より好ましくは１．０〜４．０質量％の範囲である。硝酸（Ｂ）の濃度が上記範囲内にあることで、エッチング速度が良好なものとなる。また、配線材料の溶解を抑制することができる。
［含窒素５員環化合物（Ｃ）］
本発明において含窒素５員環化合物（Ｃ）（以下、成分（Ｃ）ともいう。）は、銅表面に吸着し、銅のエッチング速度の制御とニッケルや錫の腐食を低減する機能を有すると考えられる。
含窒素５員環化合物（Ｃ）は、炭素数１〜６のアルキル基、アミノ基、ならびに炭素数１〜６のアルキル基およびフェニル基からなる群より選択される１種以上の置換基を有する置換アミノ基からなる群より選択される１種以上の置換基を有していてもよい、トリアゾールおよびテトラアゾールからなる群より選択される１種以上である。含窒素５員環化合物（Ｃ）は、１種で使用してもよく、２種以上を組み合わせて使用してもよい。
含窒素５員環化合物（Ｃ）としては、好ましくは、下記式（１）、式（２）または式（３）：
Figure 2020105605
［式（１）〜式（３）中、Ｒ１、Ｒ２、Ｒ３、Ｒ４およびＲ５は、それぞれ独立して、（ｉ）水素原子、（ｉｉ）炭素数１〜６のアルキル基、（ｉｉｉ）アミノ基、（ｉｖ）炭素数１〜６のアルキル基およびフェニル基からなる群より選択される１種以上の置換基を有する置換アミノ基からなる群より選択される。］
で示される化合物を挙げることができる。
炭素数１〜６のアルキル基としては、直鎖または分岐のアルキル基およびシクロアルキル基が挙げられる。直鎖または分岐のアルキル基としては、例えば、メチル基、エチル基、ｎ−プロピル基、イソプロピル基、ｎ−ブチル基、イソブチル基、ｓｅｃ−ブチル基、ｔｅｒｔ−ブチル基、ｎ−ペンチル基、ｎ−ヘキシル基等が挙げられる。シクロアルキル基としては炭素数３〜６のシクロアルキル基が挙げられ、例えば、シクロプロピル基、シクロペンチル基、シクロヘキシル基等が挙げられる。これらの中でも、メチル基またはエチル基が好ましく、メチル基が特に好ましい。
置換アミノ基としては、炭素数１〜６のアルキル基およびフェニル基からなる群より選択される１種以上の置換基を有するアミノ基であればよく特に制限されない。炭素数１〜６のアルキル基については、上記で例示したとおりである。
含窒素５員環化合物（Ｃ）の好ましい具体例としては、５−メチルテトラゾール、５−アミノテトラゾール、１，２，４−トリアゾール、１，２，３−トリアゾール、およびテトラゾールを挙げることができる。これらの中でも、５−メチルテトラゾール、５−アミノテトラゾールおよび１，２，４−トリアゾールからなる群より選択される１種以上が特に好ましい。
エッチング液中の含窒素５員環化合物（Ｃ）の濃度は、エッチング液の全質量に対して０．００５〜２.０質量％の範囲が好ましく、より好ましくは０．０１〜１．０質量％、さらに好ましくは０．０５〜０．５質量％の範囲である。含窒素５員環化合物（Ｃ）の濃度が上記範囲内にあることで、エッチング速度が良好なものとなる。また、配線材料の溶解を抑制することができる。
［成分（Ｄ）］
本発明においては、成分（Ｄ）として、（ｄ１）アルカリ金属水酸化物、アンモニア、アミンおよびアンモニウム塩からなる群より選択される１種以上のｐＨ調整剤、（ｄ２）ホスホン酸化合物、または（ｄ３）これらの組み合わせを含む。成分（Ｄ）を含むことで、配線材料の溶解を抑制することができる。
［成分（ｄ１）］
成分（ｄ１）は、アルカリ金属水酸化物、アンモニア、アミンおよびアンモニウム塩からなる群より選択される１種以上のｐＨ調整剤である。成分（ｄ１）を含むことで、エッチング液のｐＨを適切な範囲に調整することができる。
本発明のエッチング液におけるｐＨ範囲としては、特に限定されないが、０．５〜３．０が好ましく、０．６〜３．０がより好ましく、０．７〜２．０がさらに好ましく、０．７〜１．６が特に好ましく、０．７〜１．３が最も好ましい。ただし、本発明のエッチング液が後述する成分（ｄ２）を含む場合はこの限りでなく、エッチング液のｐＨ範囲が上記範囲外であっても、配線材料の溶解を効果的に抑制することができる。
アルカリ金属水酸化物としては、アルカリ金属の水酸化物であれば特に限定されなく、例えば、水酸化カリウム、水酸化ナトリウム、水酸化リチウム、水酸化セシウムなどが挙げられる。
アミンとしては、アンモニアの水素原子が１から３個の有機基で置換された化合物であれば特に限定されなく、例えば、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、ジエチレングリコールアミン、１−アミノ−２−プロパノールおよびＮ−ヒドロキシルエチルピペラジンなどのアルカノールアミン；エチルアミン、ベンジルアミン、ジエチルアミン、ｎ−ブチルアミン、３−メトキシプロピルアミン、ｔｅｒｔ−ブチルアミン、ｎ−ヘキシルアミン、シクロヘキシルアミン、ｎ−オクチルアミン、２−エチルヘキシルアミン、ｏ−キシレンジアミン、ｍ−キシリレンジアミン、１−メチルブチルアミン、エチレンジアミン、１，３−プロパンジアミン、２−アミノベンジルアミン、Ｎ−ベンジルエチレンジアミン、ジエチレントリアミンおよびトリエチレンテトラミンなどの水酸基を有しない有機アミンが挙げられる。
アンモニウム塩としては水溶性の４級アンモニウム塩であれば特に限定されない。例えば、水酸化テトラメチルアンモニウム、水酸化エチルトリメチルアンモニウムまたは水酸化テトラエチルアンモニウムなどのアルカリ性の４級アンモニウム塩が挙げられる。
ｐＨ調整剤としては、例えば、水酸化カリウム、水酸化ナトリウム、水酸化リチウム、水酸化セシウム、トリエチルアミン、アンモニア、水酸化テトラメチルアンモニウム、エタノールアミン、１−アミノ−２−プロパノールなどが好ましく使用できる。ｐＨ調整剤は、１種で使用してもよく、２種以上を組み合わせて使用してもよい。
［成分（ｄ２）］
成分（ｄ２）は、ホスホン酸化合物である。前述したとおり、成分（ｄ２）を含む場合、エッチング液のｐＨ範囲を所定の範囲に調整しない場合でも、所期の効果を得ることができる。
ホスホン酸化合物としては、１−ヒドロキシエチリデン−１，１−ジホスホン酸（ＨＥＤＰ）、アミノトリ（メチレンホスホン酸）（ＡＴＰ）、エチレンジアミンテトラ（メチレンホスホン酸）（ＥＤＴＰ）、ｃｉｓ−シクロヘキサンジアミンテトラ（メチレンホスホン酸）（ｃｉｓ−ＣＤＴＰ）、ｔｒａｎｓ−シクロヘキサンジアミンテトラ（メチレンホスホン酸）（ｔｒａｎｓ−ＣＤＴＰ）、ヘキサメチレンジアミンテトラ（メチレンホスホン酸）（ＨＤＴＰ）、ジエチレントリアミンペンタ（メチレンホスホン酸）（ＤＴＰＰ）、トリエチレンテトラミンヘキサ（メチレンホスホン酸）（ＴＴＨＰ）、トリ（２−アミノエチル）アミンヘキサ（メチレンホスホン酸）（ＴＡＥＨＰ）、テトラエチレンペンタミンヘプタ（メチレンホスホン酸）（ＴＰＨＰ）、ペンタエチレンヘキサミンオクタ（メチレンホスホン酸）（ＰＨＯＰ）、およびこれらの塩を挙げることができる。これらの中でも、１−ヒドロキシエチリデン−１，１−ジホスホン酸（ＨＥＤＰ）、ジエチレントリアミンペンタ（メチレンホスホン酸）（ＤＴＰＰ）、およびそれらの塩からなる群より選択される１種以上のホスホン酸化合物が好ましく、１−ヒドロキシエチリデン−１，１−ジホスホン酸（ＨＥＤＰ）およびその塩からなる群より選択される１種以上のホスホン酸化合物が特に好ましい。ホスホン酸化合物は、１種で使用してもよく、２種以上を組み合わせて使用してもよい。
成分（ｄ２）の濃度は、エッチング液の全質量に対して０．００５〜１．０質量％の範囲が好ましく、より好ましくは０．０７５〜０．５質量％、特に好ましくは０.０１〜０．１質量％の範囲である。
［成分（ｄ３）］
本発明のエッチング液は、成分（ｄ１）および成分（ｄ２）の組み合わせを含んでもよい。この場合、成分（ｄ１）および成分（ｄ２）の濃度は、それぞれ先に示した範囲に入っていればよく、また、ｐＨ範囲は先に示した範囲外であってもよい。
［その他の成分］
本発明のエッチング液は、成分（Ａ）、成分（Ｂ）、成分（Ｃ）および成分（Ｄ）のほか、水および必要に応じてその他のエッチング液に通常用いられる各種添加剤の１種以上を、本発明のエッチング液の効果を害しない範囲で含むことができる。
水としては、蒸留、イオン交換処理、フイルター処理、各種吸着処理などによって、金属イオンや有機不純物、パーテイクルなどが除去されたものが好ましく、純水がより好ましく、特に超純水が好ましい。
また、本発明のエッチング液には、アルコール類、尿素、フェニル尿素、有機カルボン酸類等の公知の過酸化水素安定剤、およびエッチング速度調整剤等を必要に応じて添加してもよい。
なお、本発明のエッチング液は溶解液であることが好ましく、研磨粒子等の固形粒子は含有しない。
本発明のエッチング液において、成分（Ａ）、成分（Ｂ）、成分（Ｃ）、成分（Ｄ）および水の合計含有量は、エッチング液の全質量に対して、７０〜１００質量％の範囲が好ましく、より好ましくは８５〜１００質量％、さらに好ましくは９０〜１００質量％、特に好ましくは９５〜１００質量％である。
［エッチング液の調製］
本発明のエッチング液は、成分（Ａ）、成分（Ｂ）、成分（Ｃ）、成分（Ｄ）および水、さらには必要に応じてその他の成分を均一に攪拌することで調製することができる。これらの成分の攪拌方法は特に制限されなく、エッチング液の調製において通常用いられる撹拌方法を採用することができる。
［エッチング液の用途］
本発明のエッチング液は、銅および銅合金のエッチングに用いることができる。特に、次世代のＤＲＡＭメモリやＮＡＮＤメモリに代表されるＴＳＶ（Through Silicon Via）などのバンプを使用した半導体基板の配線形成において、配線材料として、ニッケルおよびニッケル合金からなる群より選択される１種以上と、錫、錫合金、金および金合金からなる群より選択される１種以上とを含む場合に、これらの金属の溶解を抑制しつつ、銅および銅合金から選ばれる少なくとも１種を選択的にエッチングするためのエッチング液として好適に用いることができる。
本発明のエッチング液の使用温度に特に制限はないが、１０〜５０℃の温度が好ましく、より好ましくは２０〜４５℃であり、さらに好ましくは２５〜４０℃である。エッチング液の温度が１０℃以上であれば、エッチング速度が良好となるため、優れた生産効率が得られる。一方、エッチング液の温度が５０℃以下であれば、液組成変化を抑制し、エッチング条件を一定に保つことができる。エッチング液の温度を高くすることで、エッチング速度は上昇するが、エッチング液の組成変化（過酸化水素の分解）を小さく抑えることなども考慮した上で、適宜最適な処理温度を決定すればよい。
また、エッチング処理時間に特に制限はないが、２０〜２４０秒が好ましく、３０〜１２０秒がより好ましい。処理時間は、エッチング対象物の表面の状態、エッチング液の濃度、温度および処理方法等の種々の条件により適宜選択すればよい。
エッチング対象物にエッチング液を接触させる方法は特に制限されない。例えばエッチング液の滴下（枚葉スピン処理）またはスプレーなどの形式によりエッチング対象物に接触させる方法、またはエッチング対象物をエッチング液に浸漬させる方法などの湿式法（ウェット）エッチング方法を採用することができる。本発明においては、いずれの方法を採用してもよい。
２．半導体基板の製造方法
本発明の半導体基板の製造方法は、
銅および銅合金からなる群より選択される１種以上を含む銅シード層を表面に有する半導体基材を準備する工程；
前記銅シード層の一部を露出する開口パターンを有するレジストパターンを形成する工程；
前記レジストパターンの前記開口パターンの開口部に露出する前記銅シード層の表面にニッケルおよびニッケル合金からなる群より選択される１種以上を含む金属層Ａと、錫、錫合金、金および金合金からなる群より選択される１種以上を含む金属層Ｂとをこの順に配置するように形成する工程；
前記レジストパターンを除去する工程；および
前記レジストパターンを除去することで生じた、前記金属層Ａおよび前記金属層Ｂが形成されていない前記銅シード層の露出部を、本発明のエッチング液と接触させて、前記銅シード層の露出部をエッチングする工程
を含むことを特徴とする。
以下、本発明の半導体基板の製造方法の一例について図面を用いながら説明する。
［基材準備工程］
基材準備工程では、銅および銅合金からなる群より選択される１種以上を含む銅シード層を表面に有する半導体基材を準備する。
図１（ａ）〜（ｃ）は、基材準備工程の一例を模式的に示す工程図である。
まず、図１（ａ）に示すように、平面部１１を有するシリコン基板１０を準備する。
次に、図１（ｂ）に示すように、シリコン基板１０の平面部１１に、底面１２ａおよび側面１２ｂから構成される窪み１２を形成する。窪み１２を形成する方法は特に制限されなく、レーザー加工法、ドリル加工法等の通常の方法を採用することができる。
次に、図１（ｃ）に示すように、シリコン基板１０の平面部１１、窪み１２の底面１２ａおよび側面１２ｂの表面に、銅シード層４０を形成する。銅シード層４０を形成する前に、任意に、シリコン酸化物層２０、その上にチタン層などのバリアメタル層３０を形成し、さらに銅シード層４０を順に配置してもよいし、その他の層を加えてもよい。これにより、窪み１２には、銅シード層４０、またはシリコン酸化物層２０、バリアメタル層３０および銅シード層４０が順に形成され、銅シード層４０を底面１ａおよび側面１ｂとする凹部１が形成される。このようにして、銅シード層４０を表面に有し、かつ、凹部１が形成された半導体基材１００を準備することができる。シリコン酸化物層、銅シード層およびバリアメタル層の形成方法は、特に限定されるものではなく、公知の方法を用いることができる。例えば、銅シード層およびバリアメタル層に関しては、スパッタ法が好ましく用いられる。
［レジストパターン形成工程］
次に、前記工程で得られた銅シード層の一部を露出する開口パターンを有するレジストパターンを形成する。
図２は、レジストパターン形成工程の一例を模式的に示す工程図である。
図２に示すように、凹部１の縁から外側に向かう銅シード層４０の表面の一部が露出するように銅シード層４０の表面にレジスト樹脂層５０を形成して、レジストパターンを形成する。レジストパターンの形成方法は、特に限定されるものではなく、公知の方法を用いることができる。例えば、液体レジストまたはドライフィルムレジストを用いてパターンを露光することによりレジストパターンを形成することができる。
［金属層形成工程］
次に、前記工程で形成されたレジストパターンの開口パターンの開口部に露出する銅シード層の表面に、ニッケルおよびニッケル合金からなる群より選択される１種以上を含む金属層Ａと、錫、錫合金、金および金合金からなる群より選択される１種以上を含む金属層Ｂとをこの順に配置するように形成する。
なお、図３は、銅めっき層形成工程の一例を模式的に示す工程図である。金属層ＡおよびＢを形成する前に、図３に示すように、任意に、凹部１が埋まり、かつ、銅シード層４０の露出部を覆うように銅めっきを行い、銅めっき層６０を形成してもよい。
図４は、金属層形成工程の一例を模式的に示す工程図である。図４に示すように、銅めっき層６０の表面に金属層Ａ７０および金属層Ｂ８０をこの順に配置するように形成する。
本発明の他の実施形態においては、銅めっき層および金属層Ａの配置順が逆になっていてもよく、凹部１が埋まり、かつ、銅シード層４０の露出部を覆うように金属層Ａ６０を形成し、金属層Ａ６０の表面に銅めっき層７０および金属層Ｂ８０をこの順に配置するように形成してもよい。
また、銅めっき層を形成しなくてもよく、銅めっき層を形成しない場合、銅シード層４０の露出部に金属層Ａ７０および金属層Ｂ８０をこの順に配置するように形成する。なお、金属層Ａおよび金属層Ｂは、それぞれ、一層であっても、二層以上であってもよい。また、金属層Ａおよび金属層Ｂの間またはその前後に他の層を有していてもよい。これらの銅めっき層、金属層Ａ、金属層Ｂ等の形成方法は、特に限定されるものではなく、公知の方法を用いることができる。例えば、電解めっきが好ましく用いられる。
［レジストパターン除去工程］
図５は、レジストパターン除去工程の一例を模式的に示す工程図である。図５に示すように、レジスト樹脂層５０を除去する。レジスト樹脂層の除去方法は、特に限定されるものではなく、公知の方法を用いることができる。
［エッチング工程］
図６は、エッチング工程の一例を模式的に示す工程図である。図６に示すように、レジストパターンを除去することで生じた、金属層Ａ７０および金属層Ｂ８０が形成されていない銅シード層４０の露出部を、本発明のエッチング液と接触させて、前記銅シード層４０の露出部をエッチングする。これにより、バリアメタル層３０が露出し、銅シード層４０、銅めっき層６０、金属層Ａ７０および金属層Ｂ８０を有するバンプ２が形成される。なお、バンプ２は、銅シード層４０、金属層Ａ６０、銅めっき層７０および金属層Ｂ８０から構成されていてもよく、また銅めっき層を有していなくてもよい。これにより、半導体基板２００を製造することができる。
エッチング液の温度は、特に制限されないが、１０〜５０℃の温度が好ましく、より好ましくは２０〜４５℃であり、さらに好ましくは２５〜４０℃である。エッチング液の温度が１０℃以上であれば、エッチング速度が良好となるため、優れた生産効率が得られる。一方、エッチング液の温度が５０℃以下であれば、液組成変化を抑制し、エッチング条件を一定に保つことができる。エッチング液の温度を高くすることで、エッチング速度は上昇するが、エッチング液の組成変化（過酸化水素の分解）を小さく抑えることなども考慮した上で、適宜最適な処理温度を決定すればよい。
エッチング処理時間に特に制限されないが、２０〜２４０秒が好ましく、３０〜１２０秒がより好ましい。処理時間は、エッチング対象物の表面の状態、エッチング液の濃度、温度および処理方法等の種々の条件により適宜選択すればよい。
［バリアメタル層除去工程］
エッチング工程の後は、必要に応じてバリアメタル層を除去する。
図７は、バリアメタル層除去工程の一例を模式的に示す工程図である。図７に示すように、バリアメタル層３０の露出部を除去することにより、バリアメタル層３０、銅シード層４０、銅めっき層６０、金属層Ａ７０および金属層Ｂ８０を有するバンプ３を形成することができる。なお、バンプ３は、バリアメタル層３０、銅シード層４０、金属層Ａ６０、銅めっき層７０および金属層Ｂ８０から構成されていてもよく、また銅めっき層を有していなくてもよい。これにより、半導体基板２００を製造することができる。バリアメタル層の除去方法は、特に限定されるものではなく、公知の方法を用いることができる。
上記のようにして、ニッケルおよびニッケル合金からなる群より選択される１種以上を含む金属層Ａと、錫、錫合金、金および金合金からなる群より選択される１種以上を含む金属層Ｂとを含むバンプが形成された半導体基板を製造することができる。本発明の好ましい態様によれば、上記のようにして製造された半導体基板は、次世代のＤＲＡＭメモリやＮＡＮＤメモリに代表されるＴＳＶ（Through Silicon Via）などにおいて好適に用いられる。
以下、実施例により本発明を具体的に説明するが、本発明の効果を奏する限りにおいて適宜実施形態を変更することができる。
［実施例１〜１５]
容量１Ｌのガラスビーカーに、表１に記載の組成で、過酸化水素（Ａ）、硝酸（Ｂ）、含窒素５員環化合物（Ｃ）、ｐＨ調整剤（ｄ１）、ホスホン酸化合物（ｄ２）またはこれらの組み合わせ（ｄ３）および純水を投入し、攪拌して均一な状態としてエッチング液を調製した。なお、ｐＨ調整剤の量は、すべて混合した時に目的のｐＨになるように添加した。
［比較例１〜９]
表２に記載の組成を用いたことを除いて、上記実施例と同様にエッチング液を調製した。
［評価用基板の作製］
図５の構造を有する基板を評価用基板として使用した。なお、バリアメタル層３０としては、チタン層を用いた。金属層Ａ６０としては、ニッケル層を用いた。層７０として銅めっき層を用いた。金属層Ｂ８０としては、実施例１４については金層を用い、実施例１５については錫−銀合金層を用い、実施例１４および１５以外の実施例１から１３および比較例１から９については錫層を用いた。
（１）エッチング液のｐＨ値の測定
実施例および比較例で調製したエッチング液のｐＨ値を、株式会社堀場製作所のｐＨ／ＩＯＮメータ「堀場製作所製ｐＨメータ「Ｄ−５３」を用い、撹拌しているエッチング液に電極を浸漬し、２５℃で測定した。ｐＨ測定装置のｐＨ値の調整はｐＨ４およびｐＨ７の標準液を用いて行った。
（２）銅シード層のエッチング処理時間および腐食の評価
評価用基板に対し、実施例および比較例で調製したエッチング液を用いてエッチング処理した。
銅シード層のエッチング時間（ジャストエッチング時間）は、評価用基板を、３０℃または４０℃で、撹拌速度２００ｒｐｍに保ったエッチング液に浸漬して、厚み６００μｍの銅シード層が溶解し、チタン層が見える時間を計測して評価した。
ニッケル、錫、金および錫−銀合金の腐食評価はジャストエッチング時間の２倍の時間対象物を浸漬し、その後、純水で洗浄した後、乾燥して、後述する走査型電子顕微鏡観察により行った。
ジャストエッチング時間（秒）を以下の基準で評価した。評価基準は以下のとおりとした。ＥおよびＧが合格である。
Ｅ：３０〜１２０秒
Ｇ：２０〜３０秒または１２１〜２４０秒
Ｂ：１９秒未満または２４１秒超
（３）走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像の観察
前記（２）で述べたエッチング処理後の評価用基板中のバンプまたは基板を株式会社日立ハイテクノロジーズ製収束イオンビーム加工装置「ＦＢ２２００」を用いて切断し、得られた断面（バンプ断面）を、株式会社日立ハイテクノロジーズ製の走査型電子顕微鏡「Ｓ３４００Ｎ」を用いて観察倍率３０００倍（加速電圧５．０ｋＶ、エミッション電流３０μＡ）で観察し、ニッケル、錫、金および錫−銀合金に対する腐食の有無を確認した。評価基準は以下のとおりとした。Ｅが合格である。
Ｅ：腐食がＳＥＭにより確認できない
（処理前後のバンプ径の減少：０．５μｍ未満、金属表面異常がないこと）
Ｂ：腐食がＳＥＭにより確認できる
ＮＥ：銅シード層がエッチングされないため測定不能
ＷＥ：バンプ下の銅シード層の消失によりバンプの有無が確認できないため、測定不能
なお、表中、「−」は腐食試験を実施しなかったことを示す。
実施例の各種評価結果を表１に、比較例の各種評価結果を表２にそれぞれ示す。なお、表中、「残部」とは、エッチング液を１００質量％とした場合に必要とされる純水の含有量である。
Figure 2020105605
Figure 2020105605
表１に示すとおり、実施例１〜１５のエッチング液ではいずれも、ニッケル、錫、金および錫−銀合金の腐食を抑制しつつ、銅を選択的にエッチングすることが確認できた。
一方、表２に示すとおり、成分（Ａ）の組成比が本発明に規定する範囲を外れる場合、ニッケルおよび錫のいずれかの腐食が生じた（比較例１、２）。また、成分（Ｂ）の組成比が本発明に規定する範囲を外れる場合、あるいは、成分（Ｂ）を含有しない場合、銅シード層のエッチングは進行しなかった（比較例３、４および５）。
成分（Ｂ）の硝酸に替えて硫酸を用いた場合、銅シード層のエッチングは進行したが、ニッケルが腐食することがわかった（比較例６）。また、成分（Ｄ）を含有しない場合、錫が腐食することがわかった（比較例７）。
成分（Ｃ）の含窒素５員環化合物を用いなかった場合、ニッケルおよび錫の腐食が生じたり（比較例８）、銅シード層のエッチングが進行せず、また、バンプの一部または全部が倒壊した（比較例９）。
本発明のエッチング液は、バンプを使用した半導体基板の配線形成において好適に用いることができる。本発明の好ましい態様によれば、ニッケル、ニッケル合金、錫、錫合金、金および金合金を含む配線材料の溶解を抑制しつつ、銅および銅合金を選択的にエッチングすることができる。
１ 凹部
１ａ 凹部の底面
１ｂ 凹部の側面
２、３ バンプ
１０ シリコン基板
１１ 平面部
１２ 窪み
１２ａ 窪みの底面
１２ｂ 窪みの側面
２０ シリコン酸化物層
３０ バリアメタル層
４０ 銅シード層
５０ レジスト樹脂層
６０ 銅めっき層または金属層Ａ
７０ 金属層Ａまたは銅めっき層
８０ 金属層Ｂ
１００ 半導体基材
２００ 半導体基板

Claims (10)

  1. 銅および銅合金からなる群より選択される１種以上と、ニッケルおよびニッケル合金からなる群より選択される１種以上と、錫、錫合金、金および金合金からなる群より選択される１種以上とを含む半導体基板において、銅および銅合金からなる群より選択される１種以上を選択的にエッチングするためのエッチング液であって、
    （Ａ）過酸化水素をエッチング液の全質量に対して５〜１０.５質量％、
    （Ｂ）硝酸をエッチング液の全質量に対して０．３〜６質量％、
    （Ｃ）炭素数１〜６のアルキル基、アミノ基、ならびに炭素数１〜６のアルキル基およびフェニル基からなる群より選択される１種以上の置換基を有する置換アミノ基からなる群より選択される１種以上の置換基を有していてもよい、トリアゾールおよびテトラアゾールからなる群より選択される１種以上の含窒素５員環化合物、ならびに
    （Ｄ）（ｄ１）アルカリ金属水酸化物、アンモニア、アミンおよびアンモニウム塩からなる群より選択される１種以上のｐＨ調整剤、（ｄ２）ホスホン酸化合物、または（ｄ３）これらの組み合わせ
    を含む、エッチング液。
  2. 成分（Ｃ）が、５−メチルテトラゾール、５−アミノテトラゾールおよび１，２，４−トリアゾールからなる群より選択される１種以上の含窒素５員環化合物である、請求項１に記載のエッチング液。
  3. 成分（Ｃ）の濃度が、エッチング液の全質量に対して０．００５〜２．０質量％である、請求項１または２に記載のエッチング液。
  4. エッチング液のｐＨが０．５〜３．０である、請求項１から３のいずれか一項に記載のエッチング液。
  5. エッチング液のｐＨが０．７〜１．３である、請求項４に記載のエッチング液。
  6. エッチング液が、（ｄ２）ホスホン酸化合物を含む、請求項１から３のいずれか一項に記載のエッチング液。
  7. 成分（ｄ２）が、１−ヒドロキシエチリデン−１，１−ジホスホン酸、ジエチレントリアミンペンタ（メチレンホスホン酸）、およびそれらの塩からなる群より選択される１種以上のホスホン酸化合物である、請求項１から６のいずれか一項に記載のエッチング液。
  8. 成分（ｄ２）の濃度が、エッチング液の全質量に対して０．００５〜１．０質量％である、請求項１から７のいずれか一項に記載のエッチング液。
  9. 銅および銅合金からなる群より選択される１種以上を含む銅シード層を表面に有する半導体基材を準備する工程；
    前記銅シード層の一部を露出する開口パターンを有するレジストパターンを形成する工程；
    前記レジストパターンの前記開口パターンの開口部に露出する前記銅シード層の表面にニッケルおよびニッケル合金からなる群より選択される１種以上を含む金属層Ａと、錫、錫合金、金および金合金からなる群より選択される１種以上を含む金属層Ｂとをこの順に配置するように形成する工程；
    前記レジストパターンを除去する工程；および
    前記レジストパターンを除去することで生じた、前記金属層Ａおよび前記金属層Ｂが形成されていない前記銅シード層の露出部を、請求項１から８のいずれか一項に記載のエッチング液と接触させて、前記銅シード層の露出部をエッチングする工程
    を含む、半導体基板の製造方法。
  10. 前記半導体基材上にニッケルおよびニッケル合金からなる群より選択される１種以上を含む金属層Ａと、錫、錫合金、金および金合金からなる群より選択される１種以上を含む金属層Ｂとを含むバンプが形成される、請求項９に記載の半導体基板の製造方法。
JP2020558399A 2018-11-20 2019-11-19 銅および銅合金を選択的にエッチングするためのエッチング液およびそれを用いた半導体基板の製造方法 Active JP7367700B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018217067 2018-11-20
JP2018217067 2018-11-20
PCT/JP2019/045158 WO2020105605A1 (ja) 2018-11-20 2019-11-19 銅および銅合金を選択的にエッチングするためのエッチング液およびそれを用いた半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020105605A1 true JPWO2020105605A1 (ja) 2021-09-30
JP7367700B2 JP7367700B2 (ja) 2023-10-24

Family

ID=70773324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020558399A Active JP7367700B2 (ja) 2018-11-20 2019-11-19 銅および銅合金を選択的にエッチングするためのエッチング液およびそれを用いた半導体基板の製造方法

Country Status (7)

Country Link
US (1) US11821092B2 (ja)
EP (1) EP3885468A4 (ja)
JP (1) JP7367700B2 (ja)
KR (1) KR20210093843A (ja)
CN (1) CN113015823B (ja)
TW (1) TWI831869B (ja)
WO (1) WO2020105605A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099624A1 (ja) * 2010-02-15 2011-08-18 三菱瓦斯化学株式会社 銅層及びモリブデン層を含む多層薄膜用エッチング液
WO2015075765A1 (ja) * 2013-11-25 2015-05-28 パナソニックＩｐマネジメント株式会社 多層膜用エッチング液とエッチング濃縮液およびエッチング方法
JP2016098386A (ja) * 2014-11-18 2016-05-30 関東化學株式会社 銅、モリブデン金属積層膜エッチング液組成物、該組成物を用いたエッチング方法および該組成物の寿命を延ばす方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004043895A (ja) 2002-07-12 2004-02-12 Mitsubishi Chemicals Corp 銅エッチング液
EP2515326B1 (en) 2009-12-15 2018-09-26 Mitsubishi Gas Chemical Company, Inc. Method for manufacturing semiconductor device using an etchant
JP5685204B2 (ja) * 2010-01-28 2015-03-18 三菱瓦斯化学株式会社 銅／チタン系多層薄膜用エッチング液
JP6101421B2 (ja) * 2010-08-16 2017-03-22 インテグリス・インコーポレーテッド 銅または銅合金用エッチング液
CN103717787B (zh) * 2011-07-26 2016-08-24 三菱瓦斯化学株式会社 铜/钼系多层薄膜用蚀刻液
JP5933950B2 (ja) * 2011-09-30 2016-06-15 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 銅または銅合金用エッチング液
JP2014101561A (ja) * 2012-11-21 2014-06-05 Sanyo Chem Ind Ltd 銅または銅合金用エッチング液
KR102255577B1 (ko) * 2014-08-25 2021-05-25 엘지디스플레이 주식회사 식각액 조성물
JP6531612B2 (ja) * 2014-11-27 2019-06-19 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP6818017B2 (ja) 2016-04-27 2021-01-20 三洋化成工業株式会社 エッチング液及び電子基板の製造方法
CN108570678B (zh) * 2018-04-13 2021-01-26 惠州达诚微电子材料有限公司 一种应用于铜钼膜层的金属蚀刻液

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099624A1 (ja) * 2010-02-15 2011-08-18 三菱瓦斯化学株式会社 銅層及びモリブデン層を含む多層薄膜用エッチング液
WO2015075765A1 (ja) * 2013-11-25 2015-05-28 パナソニックＩｐマネジメント株式会社 多層膜用エッチング液とエッチング濃縮液およびエッチング方法
JP2016098386A (ja) * 2014-11-18 2016-05-30 関東化學株式会社 銅、モリブデン金属積層膜エッチング液組成物、該組成物を用いたエッチング方法および該組成物の寿命を延ばす方法

Also Published As

Publication number Publication date
US11821092B2 (en) 2023-11-21
US20210381113A1 (en) 2021-12-09
CN113015823B (zh) 2023-05-30
WO2020105605A1 (ja) 2020-05-28
TW202030366A (zh) 2020-08-16
EP3885468A4 (en) 2022-01-05
EP3885468A1 (en) 2021-09-29
CN113015823A (zh) 2021-06-22
JP7367700B2 (ja) 2023-10-24
TWI831869B (zh) 2024-02-11
KR20210093843A (ko) 2021-07-28

Similar Documents

Publication Publication Date Title
JP4494538B2 (ja) 銅系基板に有用な化学的・機械的研磨用スラリー
WO2017114301A1 (zh) 金属化学机械抛光浆料
US9345145B2 (en) Electroless gold plating solution for forming fine gold structure, method of forming fine gold structure using same, and fine gold structure formed using same
US6080709A (en) Cleaning solution for cleaning substrates to which a metallic wiring has been applied
JP6818017B2 (ja) エッチング液及び電子基板の製造方法
CN108121149A (zh) TiN硬掩模和蚀刻残留物去除
TWI605152B (zh) 用於鋁或鋁合金之表面處理的氧化鋁膜移除劑和方法
JP5276662B2 (ja) 金属塩を含有する剥離液を用いる金属エッチレートの低減
TW201422741A (zh) 一種金屬化學機械拋光漿料及其應用
KR20060061395A (ko) 반도체 칩 상의 미세 회로를 전기도금하기 위한 개선된구리 도금조
KR20210039179A (ko) Ti-W 필름의 식각을 위한 식각조성물
JP2020084301A (ja) 無電解めっき浴
JP7367700B2 (ja) 銅および銅合金を選択的にエッチングするためのエッチング液およびそれを用いた半導体基板の製造方法
JP6485587B1 (ja) エッチング液
JP4104109B2 (ja) 半導体製造プロセス用ドライエッチング残渣除去液
JP2005163108A (ja) エッチング剤及びこれを用いたエッチング方法
KR20100031780A (ko) 연마조성물
JP2010100895A (ja) 還元型無電解金めっき用前処理液及び無電解金めっき方法
JP2003518552A (ja) 無電解金めっき組成物及びその使用方法
JP6458913B1 (ja) エッチング液
Jung et al. Effects of sodium citrate concentration on electroless Ni-Fe bath stability and deposition
TW201945520A (zh) 蝕刻液
TWI833203B (zh) 無電鍍銅鍍液及使用該鍍液的無電鍍製備奈米雙晶銅金屬層的方法
TW200846454A (en) Polishing composition
JP2003328159A (ja) 表面処理剤

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R151 Written notification of patent or utility model registration

Ref document number: 7367700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151