JPWO2019225273A1 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JPWO2019225273A1
JPWO2019225273A1 JP2020521127A JP2020521127A JPWO2019225273A1 JP WO2019225273 A1 JPWO2019225273 A1 JP WO2019225273A1 JP 2020521127 A JP2020521127 A JP 2020521127A JP 2020521127 A JP2020521127 A JP 2020521127A JP WO2019225273 A1 JPWO2019225273 A1 JP WO2019225273A1
Authority
JP
Japan
Prior art keywords
conductive layer
circuit board
manufacturing
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020521127A
Other languages
English (en)
Inventor
八木 茂幸
茂幸 八木
和也 濱谷
和也 濱谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of JPWO2019225273A1 publication Critical patent/JPWO2019225273A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23CMILLING
    • B23C3/00Milling particular work; Special milling operations; Machines therefor
    • B23C3/28Grooving workpieces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23CMILLING
    • B23C2222/00Materials of tools or workpieces composed of metals, alloys or metal matrices
    • B23C2222/04Aluminium
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

まず、ルータ(400)を軸(406)に関して回転させ、ルータ(400)の先端(402)を導電層(130)に接触させながら導電層(130)に対して縦方向に移動させる。このようにして、ルータ(400)を導電層(130)に入り込ませて、導電層(130)に開口を形成する。次いで、ルータ(400)を軸(406)に関して回転させ、ルータ(400)の側面(404)を導電層(130)に接触させながら導電層(130)に対して横方向に移動させる。このようにして、導電層(130)を導電パターン(132)に形成する。

Description

本発明は、回路基板の製造方法に関する。
近年、パワーモジュールを搭載するための回路基板が開発されている。回路基板は、導電パターンを有している。回路基板の導電パターン上には、様々な半導体装置(例えば、半導体チップ)が搭載される。導電パターンは、回路を形成している。
特許文献1には、回路基板の製造方法の一例が記載されている。特許文献1では、導電層を有する基板から回路基板を形成している。特許文献1には、導電層をエッチングして、導電層を導電パターンに形成することが記載されている。
国際公開第2011/034075号
回路基板の性能を示す指標の一つとして、導電パターンの側壁の垂直性(例えば、エッチングファクタ)がある。本発明者は、特許文献1のエッチングによれば、導電層の側壁のアンダーカットに起因して、良好な垂直性が実現され得ないことを見出した。
本発明の目的は、導電パターンの側壁の垂直性を向上させることにある。
本発明によれば、
導電層を有する基板を準備する工程と、
前記導電層を切削加工して前記導電層を導電パターンに形成する工程と、
を含む、回路基板の製造方法が提供される。
本発明によれば、導電パターンの側壁の垂直性を向上させることができる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
実施形態1に係る電子装置を示す図である。 (a)は、図1に示した回路基板の製造方法の一例を説明するための図であり、(b)は、図1に示した回路基板の製造方法の一例を説明するための図である。 導電層を導電パターンに形成する方法の詳細の一例を説明するための図である。 導電層に対する縦方向におけるルータの位置を調節する方法の詳細の一例を説明するための図である。 複数の基板のそれぞれに導電パターンを形成する方法の詳細の一例を説明するための図である。 (a)は、実施形態2に係る回路基板の製造方法の一例を説明するための図であり、(b)は、実施形態2に係る回路基板の製造方法の一例を説明するための図であり、(c)は、実施形態2に係る回路基板の製造方法の一例を説明するための図である。 (a)は、実施形態2に係る方法によって形成された導電パターンの断面の一例を示す図であり、(b)は、比較例に係る方法によって形成された導電パターンの断面の一例を示す図である。 (a)は、実施形態3に係る回路基板の製造方法の一例を説明するための図であり、(b)は、実施形態3に係る回路基板の製造方法の一例を説明するための図であり、(c)は、実施形態3に係る回路基板の製造方法の一例を説明するための図である。 実施形態4に係る電子装置を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(実施形態1)
図1は、実施形態1に係る電子装置20を示す図である。
電子装置20は、回路基板10、半導体チップ200、接着層210及びボンディングワイヤ300を含んでいる。
回路基板10は、ベース層110、絶縁層120及び導電層130を含んでいる。導電層130は、導電パターン132となっており、回路を形成している。
半導体チップ200は、導電パターン132の一部上に接着層210を介して搭載されている。半導体チップ200は、例えば、パワーモジュール(例えば、シリコンチップ)である。
ボンディングワイヤ300は、半導体チップ200を導電パターン132の他の一部に電気的に接続している。
図2(a)及び図2(b)は、図1に示した回路基板10の製造方法の一例を説明するための図である。この例において、図1に示した回路基板10は、以下のようにして製造される。
まず、図2(a)に示すように、基板100を準備する。基板100は、導電層130を有している。
次いで、図2(b)に示すように、導電層130を切削加工して導電層130を導電パターン132に形成する。
図2(a)及び図2(b)に示す例によれば、導電パターン132の側壁の垂直性を向上させることができる。具体的には、この例においては、導電パターン132の側壁のすべてをエッチング(例えば、ウェットエッチング)によって形成する必要がない。したがって、導電層130(導電パターン132)の側壁のアンダーカットを抑えることができる。このため、導電パターン132の側壁の垂直性を向上させることができる。
図2(a)及び図2(b)に示す例は、導電層130を切削加工する前の導電層130の厚さが大きい場合、例えば、0.20mm以上、0.50mm以上又は1.00mm以上であるとき、以下の観点で特に有効である。
第1の観点において、図2(a)及び図2(b)に示す例によれば、導電層130(導電パターン132)の側壁のアンダーカットを抑えることができる。エッチングによるアンダーカットは、導電層130の厚さが大きいほど顕著になる。図2(a)及び図2(b)に示す例においては、導電層130の厚さが大きい場合であっても、導電パターン132の側壁のすべてをエッチングによって形成する必要がない。したがって、導電層130(導電パターン132)の側壁のアンダーカットを抑えることができる。
第2の観点において、図2(a)及び図2(b)に示す例によれば、導電パターン132を形成するためのプロセスを低コストかつ簡易にすることができる。導電層130の厚さが大きい場合に導電パターン132の側壁のすべてをエッチングによって形成すると、複数回のエッチングが必要な場合がある。複数回のエッチングは、導電パターン132を形成するためのプロセスを高コストかつ複雑にし得る。これに対して、図2(a)及び図2(b)に示す例においては、複数回のエッチングが不要になる。したがって、導電パターン132を形成するためのプロセスを低コストかつ簡易にすることができる。
図2(a)及び図2(b)に示す例に係る方法は、基板100から切削加工された導電層を基板100から取り除く工程を含んでいてもよい。一例において、導電層130を切削加工しながら、基板100から切削加工された導電層を、例えば、ブラストによって、基板100から取り除いてもよい。他の例において、導電層130を切削加工した後、基板100から切削加工された導電層を、例えば、ブラスト又は薬液処理(例えば、エッチング)によって、基板100から取り除いてもよい。
図2(a)及び図2(b)を用いて、基板100の詳細を説明する。
基板100は、ベース層110、絶縁層120及び導電層130を順に含んでいる。
ベース層110は、金属(例えば、銅又はアルミニウム)を含んでいる。ベース層110の厚さは、ベース層110、絶縁層120及び導電層130の中で最も大きくすることができる。一例において、ベース層110の厚さは、0.5mm以上3.0mm以下にすることができる。
絶縁層120は、熱伝導率の高い絶縁材料(例えば、窒化ホウ素、アルミナ)を含んでいる。高い熱伝導率によって、絶縁層120は、優れた放熱性を有している。したがって、導電層130側(例えば、図1に示した半導体チップ200)で発生した熱を、絶縁層120を経由してベース層110側に逃がすことができる。絶縁層120の厚さは、ベース層110、絶縁層120及び導電層130の中で最も小さくすることができる。一例において、絶縁層120の厚さは、100μm以上200μm以下にすることができる。
導電層130は、金属(例えば、銅又はアルミニウム)を含んでいる。導電層130に含まれる金属は、ベース層110に含まれる金属と同じであってもよいし、又は異なっていてもよい。
図3は、導電層130を導電パターン132に形成する方法の詳細の一例を説明するための図である。
図3に示す例において、導電層130は、ルータ400によって切削加工されている。ルータ400は、先端402及び側面404を有している。ルータ400は、軸406に関して回転可能になっている。
一例において、ルータ400を用いて、導電層130を次のように切削加工することができる。まず、ルータ400を軸406に関して回転させ、ルータ400の先端402を導電層130に接触させながら導電層130に対して縦方向(図3におけるZ方向)に移動させる。このようにして、ルータ400を導電層130に入り込ませて、導電層130に開口を形成する。次いで、ルータ400を軸406に関して回転させ、ルータ400の側面404を導電層130に接触させながら導電層130に対して横方向(図3におけるZ方向に直交する方向)に移動させる。このようにして、導電層130を導電パターン132に形成する。
上述した例においては、ルータ400の先端402を絶縁層120に接触させてもよく、言い換えると、絶縁層120の表面の一部が切削加工されてもよい。絶縁層120の表面の一部が切削加工されたとしても、絶縁層120がルータ400によって貫通されない限り、導電層130とベース層110(図1)の短絡を防ぐことができる。
図4は、導電層130に対する縦方向(図3におけるZ方向)におけるルータ400(図3)の位置を調節する方法の詳細の一例を説明するための図である。
第1例において、導電層130に対する縦方向(図3におけるZ方向)におけるルータ400(図3)の位置は、基板100内の複数の位置Pにおける導電層130の表面高さの平均に応じて、調節することができる。各位置Pにおける導電層130の表面高さは、例えば、水平面に対する各位置Pにおける導電層130の上面の相対高さによって決定することができる。各位置Pにおける導電層130の表面高さは、例えば、基板100の湾曲又は基板100内の各層(図2(a)に示したベース層110、絶縁層120又は導電層130)のばらつきによって、ばらつき得る。上述した例によれば、各位置Pにおける導電層130の表面高さがばらついたとしても、ルータ400を適当な深さだけ導電層130に入り込ませることができる。
第2例において、導電層130に対する縦方向(図3におけるZ方向)におけるルータ400(図3)の位置は、基板100内の複数の位置Pにおける導電層130の厚さの平均に応じて、調節することができる。この例によれば、各位置Pにおける導電層130の厚さがばらついたとしても、ルータ400を適当な深さだけ導電層130に入り込ませることができる。
図4に示す例において、基板100は、複数の領域102を有している。複数の領域102は、2次元行列状に並んでおり、図4に示す例では、4行5列の行列状に並んでいる。複数の位置Pのそれぞれは、複数の領域102のそれぞれに位置しており、図4に示す例では、各領域102の同一位置に位置している。一例において、各領域102には、同一の導電パターン132(例えば、図1)を形成してもよい。この場合、基板100を、各領域102をそれぞれ含む複数の部分に個片化することで、1つの基板100から、同一の導電パターン132を有する複数の回路基板10を得ることができる。他の例において、各領域102には、異なる導電パターン132(例えば、図1)を形成してもよい。この例においても、基板100を、各領域102をそれぞれ含む複数の部分に個片化することで、1つの基板100から複数の回路基板10を得ることができる。
図5は、複数の基板100のそれぞれに導電パターン132(例えば、図1)を形成する方法の詳細の一例を説明するための図である。
図5に示す例では、複数のルータ400が準備されている。複数のルータ400のそれぞれは、複数の基板100のそれぞれの導電パターン132(例えば、図1)をそれぞれ形成するためのものである。複数のルータ400は、連結部410によって互いに連結している。
複数のルータ400は、複数の基板100のそれぞれの導電層130に対して横方向(図5におけるX方向及びY方向を含む面に沿った方向)に互いに連動して移動可能になっている。この構成によれば、複数のルータ400を導電層130に対して横方向に互いに連動して移動させて、同一の形状を有する導電パターンを複数の基板100のそれぞれに簡易に形成することができる。
複数のルータ400は、複数の基板100のそれぞれの導電層130に対して縦方向(図5におけるZ方向)に互いに独立して移動可能になっている。この構成によれば、複数のルータ400を導電層130に対して縦方向に互いに独立して移動させて、複数のルータ400のそれぞれを、当該ルータ400に対応する基板100に応じて、適当な深さだけ導電層130に入り込ませることができる。
(実施形態2)
図6(a)、図6(b)及び図6(c)は、実施形態2に係る回路基板10の製造方法の一例を説明するための図である。図6(a)、図6(b)及び図6(c)に示す例は、以下の点を除いて、図2(a)及び図2(b)に示した例と同様である。
まず、図6(a)に示すように、図2(a)に示した例と同様にして、基板100を準備する。
次いで、図6(b)に示すように、導電層130を切削加工して導電層130を導電パターン132に形成する。導電層130の切削加工は、例えば、図3を用いて説明したように、ルータ400によって行うことができる。図6(b)に示す例では、切削加工によって導電層130に形成された溝134が導電層130を貫通していない。つまり、溝134の底面下には、導電層130の一部が残っている。溝134の底面下における導電層130の厚さは、溝134の形成されていない位置における導電層130の厚さより十分に薄くなっており、溝134の形成されていない位置における導電層130の厚さの例えば10%以下にすることができる。
次いで、図6(c)に示すように、導電層130をエッチングする。導電層130のエッチングには、例えば、ウェットエッチングを用いることができる。エッチングによって、溝134の底面下における導電層130(図6(b))が除去される。このようにして、導電パターン132の各部分が溝134によって電気的に互いに絶縁される。
図6(a)、図6(b)及び図6(c)に示す例によれば、導電層130の切削加工による絶縁層120の切削を抑えることができる。具体的には、導電層130の切削加工のみで溝134が導電層130を貫通するようにすると、例えば図3に示したルータ400の先端402が絶縁層120に接触することで、絶縁層120が切削される。これに対して、上述した例によれば、例えば図3に示したルータ400を用いても、ルータ400の先端402が絶縁層120に接触しない。したがって、導電層130の切削加工による絶縁層120の切削を抑えることができる。
図7(a)は、実施形態2に係る方法(図6(a)、図6(b)及び図6(c)に示す方法)によって形成された導電パターン132の断面の一例を示す図である。図7(b)は、比較例に係る方法によって形成された導電パターン132の断面の一例を示す図である。
比較例に係る方法は、切削加工を用いずに導電層130をエッチングによって導電パターン132に形成する点を除いて、実施形態2に係る方法と同様である。
図7(b)に示すように、比較例では、導電パターン132の側壁に大きな湾曲が形成されている。この湾曲は、導電層130の厚さ方向におけるエッチングレートの差に起因して生じるアンダーカットによるものである。図7(b)に示す例においては、十分に高いエッチングファクタ(図7(b)におけるH/W)が得られておらず、導電パターン132の側壁は、良好な垂直性を得ていない。
これに対して、図7(a)に示すように、実施形態2では、導電パターン132の側壁には、図7(b)に示す湾曲に類似した大きな湾曲が形成されていない。実施形態2では、導電パターン132の側壁のすべてをエッチング(例えば、ウェットエッチング)によって形成する必要がない。したがって、導電層130(導電パターン132)の側壁のアンダーカットを抑えることができる。このため、導電パターン132の側壁の垂直性を向上させることができる。
(実施形態3)
図8(a)、図8(b)及び図8(c)は、実施形態3に係る回路基板10の製造方法の一例を説明するための図である。図8(a)、図8(b)及び図8(c)に示す例は、以下の点を除いて、図6(a)、図6(b)及び図6(c)に示した例と同様である。
まず、図8(a)に示すように、導電層130をマスク140で覆う。マスク140は、後述する図8(c)におけるエッチングに耐性を有しており、例えば、レジスト膜である。
次いで、図8(b)に示すように、導電層130とともにマスク140を切削加工する。図8(b)に示す例では、図6(b)に示した例と同様にして、切削加工によって導電層130に形成された溝134が導電層130を貫通していない。
次いで、図8(c)に示すように、マスク140が導電層130を覆った状態で導電層130をエッチングする。このようにして、導電パターン132の各部分が溝134によって電気的に互いに絶縁される。
次いで、マスク140を除去する。
図8(a)、図8(b)及び図8(c)に示す例によれば、溝134の形成されていない位置における導電層130のエッチングを抑えることができる。具体的には、溝134の形成されていない位置における導電層130がマスク140によって覆われていない場合、溝134の底面下における導電層130のエッチングによって、溝134の形成されていない位置における導電層130もエッチングされ得る。これに対して、上述した例によれば、溝134の形成されていない位置における導電層130を、溝134によってエッチングから保護することができる。このようにして、溝134の形成されていない位置における導電層130のエッチングを抑えることができる。
(実施形態4)
図9は、実施形態4に係る電子装置20を示す図である。図9に示す電子装置20は、以下の点を除いて、図1に示した電子装置20と同様である。
ベース層110は、複数のフィン112を有している。したがって、ベース層110は、ヒートシンクとして機能することができる。
ベース層110のフィン112は、導電層130の導電パターン132と同様にして、ベース層110を切削加工することで形成させることができる。ベース層110の切削加工は、例えば、図3を用いて説明したように、ルータ400によって行うことができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
この出願は、2018年5月23日に出願された日本出願特願2018−098518号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (11)

  1. 導電層を有する基板を準備する工程と、
    前記導電層を切削加工して前記導電層を導電パターンに形成する工程と、
    を含む、回路基板の製造方法。
  2. 請求項1に記載の回路基板の製造方法において、
    前記導電層を前記導電パターンに形成する工程は、前記導電層を切削加工した後、前記導電層をエッチングする工程を含む、回路基板の製造方法。
  3. 請求項2に記載の回路基板の製造方法において、
    前記導電層を有する基板を準備する工程は、前記導電層をマスクで覆う工程を含み、
    前記導電層を前記導電パターンに形成する工程は、
    前記導電層とともに前記マスクを切削加工する工程と、
    前記導電層及び前記マスクを切削加工した後、前記マスクが前記導電層を覆った状態で前記導電層をエッチングする工程と、
    を含む、回路基板の製造方法。
  4. 請求項1から3までのいずれか一項に記載の回路基板の製造方法において、
    前記導電層を前記導電パターンに形成する工程は、ルータを、前記導電層に接触させながら前記導電層に対して横方向に移動させる工程を含む、回路基板の製造方法。
  5. 請求項4に記載の回路基板の製造方法において、
    前記導電層を前記導電パターンに形成する工程は、前記基板内の複数の位置における前記導電層の表面高さの平均又は厚さの平均に応じて、前記導電層に対する縦方向における前記ルータの位置を調節する工程を含む、回路基板の製造方法。
  6. 請求項5に記載の回路基板の製造方法において、
    前記基板は、前記複数の位置がそれぞれ位置する複数の領域を有し、
    前記基板を、前記複数の領域をそれぞれ含む複数の部分に個片化する工程をさらに含む、回路基板の製造方法。
  7. 請求項4から6までのいずれか一項に記載の回路基板の製造方法において、
    前記基板を準備する工程は、それぞれが導電層を有する複数の基板を準備する工程を含み、
    前記導電層を切削加工して前記導電層を前記導電パターンに形成する工程は、前記複数の基板のそれぞれの前記導電層をそれぞれ切削加工するための複数のルータを準備する工程を含み、
    前記複数のルータは、前記複数の基板のそれぞれの前記導電層に対して横方向に互いに連動して移動可能になっており、
    前記複数のルータは、前記複数の基板のそれぞれの前記導電層に対して縦方向に互いに独立して移動可能になっている、回路基板の製造方法。
  8. 請求項1から7までのいずれか一項に記載の回路基板の製造方法において、
    前記基板から切削加工された前記導電層を前記基板から取り除く工程をさらに含む、回路基板の製造方法。
  9. 請求項1から8までのいずれか一項に記載の回路基板の製造方法において、
    前記導電層を切削加工する前の前記導電層の厚さは、0.20mm以上である、回路基板の製造方法。
  10. 請求項1から9までのいずれか一項に記載の回路基板の製造方法において、
    前記導電層は、銅又はアルミニウムを含む、回路基板の製造方法。
  11. 請求項1から10までのいずれか一項に記載の回路基板の製造方法において、
    前記基板は、前記導電層の反対側にベース層を有し、
    前記基板の前記ベース層を切削加工してフィンを形成する工程をさらに含む、回路基板の製造方法。
JP2020521127A 2018-05-23 2019-04-24 回路基板の製造方法 Pending JPWO2019225273A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018098518 2018-05-23
JP2018098518 2018-05-23
PCT/JP2019/017418 WO2019225273A1 (ja) 2018-05-23 2019-04-24 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPWO2019225273A1 true JPWO2019225273A1 (ja) 2021-05-27

Family

ID=68616714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020521127A Pending JPWO2019225273A1 (ja) 2018-05-23 2019-04-24 回路基板の製造方法

Country Status (5)

Country Link
US (1) US20210212214A1 (ja)
EP (1) EP3799541A4 (ja)
JP (1) JPWO2019225273A1 (ja)
CN (1) CN112189382A (ja)
WO (1) WO2019225273A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04316393A (ja) * 1991-04-15 1992-11-06 Oiles Ind Co Ltd プリント基板用ルータ装置
JP2004296619A (ja) * 2003-03-26 2004-10-21 Dowa Mining Co Ltd 回路基板と製造方法およびこれを用いたパワーモジュール
WO2009117979A1 (de) * 2008-03-28 2009-10-01 Lpkf Laser & Electronics Ag Verfahren und vorrichtung zur bearbeitung einer leiterplatte
JP2013522872A (ja) * 2010-03-09 2013-06-13 ケーシーシー コーポレーション 金属接合セラミック基板
JP2017130538A (ja) * 2016-01-20 2017-07-27 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4088417A (en) * 1977-03-04 1978-05-09 Advanced Controls Corp. Method and apparatus for high speed, high precision drilling and machining
JP3199193B2 (ja) * 1992-11-20 2001-08-13 電気化学工業株式会社 半導体搭載用回路基板およびその製造方法
DE10327360B4 (de) * 2003-06-16 2012-05-24 Curamik Electronics Gmbh Verfahren zum Herstellen eines Keramik-Metall-Substrates
JP5261637B2 (ja) * 2007-09-26 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
EP2480052B1 (en) 2009-09-15 2017-08-09 Kabushiki Kaisha Toshiba Ceramic circuit board and process for producing same
JP6508369B2 (ja) 2018-02-07 2019-05-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04316393A (ja) * 1991-04-15 1992-11-06 Oiles Ind Co Ltd プリント基板用ルータ装置
JP2004296619A (ja) * 2003-03-26 2004-10-21 Dowa Mining Co Ltd 回路基板と製造方法およびこれを用いたパワーモジュール
WO2009117979A1 (de) * 2008-03-28 2009-10-01 Lpkf Laser & Electronics Ag Verfahren und vorrichtung zur bearbeitung einer leiterplatte
JP2013522872A (ja) * 2010-03-09 2013-06-13 ケーシーシー コーポレーション 金属接合セラミック基板
JP2017130538A (ja) * 2016-01-20 2017-07-27 株式会社デンソー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2019225273A1 (ja) 2019-11-28
CN112189382A (zh) 2021-01-05
EP3799541A4 (en) 2022-03-16
EP3799541A1 (en) 2021-03-31
US20210212214A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
US8319336B2 (en) Reduction of etch microloading for through silicon vias
US9585257B2 (en) Method of forming a glass interposer with thermal vias
KR101939864B1 (ko) 캐리어 장치, 캐리어 장치를 포함하는 전기 장치 및 이들의 제조 방법
JP2011139008A (ja) 熱と電気の伝導経路を分離させたチップオンボード用金属基板構造
US10103094B2 (en) Method and structures for heat dissipating interposers
US10103104B2 (en) Package carrier and manufacturing method of package carrier
JP2009054731A (ja) 放熱部付き金属ベースプリント基板及びその製造方法
US20140124913A1 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
KR100662686B1 (ko) 회로 장치 및 그 제조 방법
US20170040247A1 (en) Substrate core with effective through substrate vias and method for making the same
US8456023B2 (en) Semiconductor wafer processing
US10741465B2 (en) Circuit module and method of manufacturing the same
US10957614B2 (en) Heat dissipation substrate and fabricating method thereof
JPWO2019225273A1 (ja) 回路基板の製造方法
US9601405B2 (en) Semiconductor package with an enhanced thermal pad
JP2011129754A (ja) 回路装置およびその製造方法
JP3914458B2 (ja) 放熱板を有する回路基板の製造法
US10818582B2 (en) Packaged semiconductor devices with laser grooved wettable flank and methods of manufacture
JP4452846B2 (ja) 金属−セラミックス接合基板及びその製造方法
KR102040493B1 (ko) 인쇄회로기판용 방열장치 및 이의 제조방법
US20140170848A1 (en) Method of Forming Substrate
JP2024025692A (ja) コア基板、基板及び半導体パッケージング基板の用途
JP2021177535A (ja) 回路基板の製造方法
KR20100130521A (ko) 메탈코어 인쇄회로기판의 제조방법
KR20130057313A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230606