CN102646785A - 封装基板及其制造方法 - Google Patents

封装基板及其制造方法 Download PDF

Info

Publication number
CN102646785A
CN102646785A CN2011100694983A CN201110069498A CN102646785A CN 102646785 A CN102646785 A CN 102646785A CN 2011100694983 A CN2011100694983 A CN 2011100694983A CN 201110069498 A CN201110069498 A CN 201110069498A CN 102646785 A CN102646785 A CN 102646785A
Authority
CN
China
Prior art keywords
base plate
insulation
substrate body
packaging according
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100694983A
Other languages
English (en)
Other versions
CN102646785B (zh
Inventor
魏石龙
萧胜利
何键宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Viking Tech Corp
Original Assignee
Viking Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viking Tech Corp filed Critical Viking Tech Corp
Publication of CN102646785A publication Critical patent/CN102646785A/zh
Application granted granted Critical
Publication of CN102646785B publication Critical patent/CN102646785B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种封装基板及其制造方法，封装基板包括导部与绝缘部的基板本体、以及形成于该基板本体的两表面上的线路层，该导部具有特定的尺寸结构，以由该导部提供足够的热传导路径或电性导通该些线路层，并由该些绝缘部以电性分隔该导部及该些线路层。本发明还提供该封装基板的制造方法，可由该基板本体的导部的占用体积相较于现有技术的占用体积明显提升，因而大幅提升散热功能，不仅能避免线路层因过热而烧毁，且能提升发光二极管的散热效能而延长其使用寿命。

Description

封装基板及其制造方法
技术领域
本发明涉及一种封装基板及其制造方法，尤其涉及一种能提高散热效果的封装基板及其制造方法。
背景技术
随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则逐渐迈入高性能、高功能、高速度化的研发方向。另一方面，为满足电子装置的耐用需求，一般业界会朝散热的效能作研发设计。
请参阅图1A及图1B，为现有接置发光二极管(LED)14的封装基板。先提供一具有相对两表面10a、10b的陶瓷基板10；再形成线路层13于该陶瓷基板10的两表面10a、10b上，且形成金属导电通孔100贯穿该陶瓷基板10，以由该些导电通孔100电性连接该陶瓷基板10的两表面10a、10b上的线路层13；最后，接置发光二极管14于该陶瓷基板10的其中一表面10a的线路层13上。
如图1A所示，该发光二极管14的P、N电极均位于同一表面，所以该发光二极管14的P、N电极由导线15电性连接该线路层13。也或者如图1B所示，另一种发光二极管14’的P、N电极位于不同的表面，如：顶面与背面，因而该发光二极管14’顶面的电极由导线15电性连接该线路层13，而其背面的电极则直接电性连接该线路层13。
当该发光二极管14、14’运作时会产生热量，此时由该些导电通孔100，将热量传导至该陶瓷基板10的另一表面10b，且该陶瓷基板10的材质也可以提供散热的功能。
但是，现有该陶瓷基板10的陶瓷材料的导热系数为17～170w/m.k，远小于铝材的导热系数(250w/m.k)或铜材的导热系数(400w/m.k)，所以该陶瓷基板10的传热及散热效果均不如金属材。虽然散热功能仍部分由该线路层13与该导电通孔100进行运作，但该导电通孔100的占用体积极小，也就是说该导电通孔100的体积远小于该陶瓷基板10的体积，所以整体的热传导效能仍受限于陶瓷基板10，而无法与金属材匹配。
因此，鉴于上述的种种问题，如何提升基板的散热效果，实为业界急迫的需求。
发明内容
鉴于上述现有技术的种种缺失，本发明的主要目的在于揭露一种封装基板，避免现有技术中常因线路层过热而烧毁的问题，且能提升发光二极管的散热效能而延长其使用寿命，并能有效提高导电良率。
为了达到上述目的及其他目的，本发明提供一种封装基板，包括：基板本体，包括导部与绝缘部，且该基板本体具有相对的两表面；以及线路层，分别形成于该基板本体的两表面上，且由该导部以导通该些线路层，及可提供良好的导热功能，并由该些绝缘部以分隔该些线路层。
前述的封装基板中，形成该导部的材料可为金属材。该绝缘部的材质可为聚合物或陶瓷材料。
又，该些绝缘部可交错并排，以将该基板本体划分成多个区块。
另外，前述的封装基板中，该线路层可具有置晶垫，以供接置发光二极管(LED)。
本发明还提供一种封装基板的制造方法，包括：提供一具有相对的第一表面及第二表面的金属板，并形成多个凹槽于该金属板的第一表面；形成绝缘材于该些凹槽中；移除该金属板的第二表面下的金属板材料，且使该些凹槽中的绝缘材外露于该基板本体的两表面，以形成具有相对两表面的基板本体，该基板本体包括由剩余的金属板所构成的导部与该绝缘材所构成的绝缘部；以及形成线路层于该基板本体的两表面上，由该导部以导通该些线路层并提供散热，且由该些绝缘部以分隔该些线路层。
前述的制造方法中，该些凹槽为交错并排，以将该金属板的第一表面划分成多个区块。
前述的制造方法中，形成该绝缘部的工艺可包括：形成该绝缘材于该金属板的第一表面上及该些凹槽中；以及移除该金属板的第一表面上的绝缘材，以保留该凹槽中的绝缘材。
本发明又提供一种封装基板的制造方法，包括：提供一绝缘板；贯穿该绝缘板以形成多个镂空区；形成金属材于该些镂空区中，以形成具有相对两表面的基板本体，该基板本体包括该金属材所构成的导部与该经贯穿的绝缘板所构成的绝缘部；以及形成线路层于该基板本体的两表面上，由该导部以导通该些线路层并提供散热，且由该基板本体以分隔该些线路层。
前述的制造方法中，该些镂空区为交错并排，以将该绝缘板划分成多个区块。
前述的两种制造方法中，该金属板或金属材为铜(Cu)或铝(Al)。
前述的两种制造方法中，该绝缘部为聚合物或陶瓷材料。
此外，前述的两种制造方法中，该线路层可具有置晶垫，以供接置发光二极管。
由上可知，本发明的封装基板及其制造方法，该基板本体包括导部与绝缘部，且该导部的体积相较于该绝缘部的体积将具备显著的比例，相较于现有技术的陶瓷基板的导电通孔的占用体积极小，本发明的基板本体的传热及散热效果均大幅提升，不仅能避免线路层因过热而烧毁，且能提升发光二极管的散热效能。
再者，由该导部作为导通上、下侧的线路层的导电路径，可避免现有技术仅靠导电通孔作导电路径，本发明有效提高导电良率，且由绝缘部，即可避免各线路层产生短路。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1A及图1B为现有封装基板与发光二极管的不同形态的剖视示意图；
图2A至图2E为本发明封装基板的制造方法的剖视示意图，其中，图2A’为本发明中金属板的俯视图；
图2F及图2F’为本发明封装基板与发光二极管的不同形态的剖视示意图；
图3A至图3C为本发明封装基板的基板本体的工艺的另一实施形态，其中，图3B’为本发明中绝缘板的俯视图；
图4为图3A至图3C的工艺中的另一绝缘板的上视图，其中，图4’为图4的局部放大图。
其中，附图标记
10 陶瓷基板
10a、10b、22a、22b、32a、32b 表面
100 导电通孔
13、23a、23b 线路层
14、14’、24、24’ 发光二极管
15、25 导线
20 金属板
20a 第一表面
20b 第二表面
200 凹槽
21 绝缘材
22、32 基板本体
220、320 绝缘部
221、321 导部
230 电性连接垫
231 置晶垫
30、40 绝缘板
300、400 镂空区
400a 方形孔
400b 圆孔。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。且配合图2A至图2F与图2A’说明的实施方式中，所谓“上”、“下”仅为变于说明本发明的技术特征的相对参考方向，并非用以限制本发明的实施方式与权利范围。
请参阅图2A至图2E，为提供本发明的封装基板的制造方法。
如图2A及图2A’所示，提供一具有相对的第一表面20a及第二表面20b的金属板20，且形成该金属板20的材质选用导热较佳的材质，例如：铜材或铝材。接着，形成多个凹槽200于该金属板20的第一表面20a侧，该些凹槽200高密度的交错并排，以将该金属板20的第一表面20a划分成多个区块，如图2A’所示。
如图2B所示，形成绝缘材21于该金属板20的第一表面20a上及该些凹槽200中，且形成该绝缘材21的材质可为如环氧树脂的聚合物、或如三氧化二铝(Al2O3)、氮化铝(AlN)的陶瓷材料。
如图2C所示，移除该金属板20的第一表面20a上的绝缘材21，仅保留该凹槽200中的绝缘材21。
如图2D所示，移除该金属板20的第二表面20b下的金属板20材料，使保留下来的金属板20部分作为导部221，以形成具有上、下两表面22a、22b的基板本体22，且使该些凹槽200中的绝缘材21外露于该基板本体22的两表面22a、22b，以供作为绝缘部220，又该导部221的体积可大于该绝缘部220的体积。
如图2E所示，形成线路层23a、23b于该基板本体22的上、下表面22a、22b上，且由该导部221以导通设于该基板本体22的上、下表面22a、22b上的线路层23a、23b，并由该些绝缘部220，以分隔该些线路层23a、23b，有效避免该基板本体22的两表面22a、22b上的线路层23a、23b产生短路。
请参阅图2F及图2F’，为应用上述的封装基板的实施例；如图2F所示，该基板本体22的其中一表面22a的线路层23a具有电性连接垫230及置晶垫231，且于后续工艺中，可将P、N电极位于同一表面的发光二极管24接置于该置晶垫231上，该发光二极管24的P、N电极以由导线25电性连接该电性连接垫230，并且该发光二极管24由该导部221得以散热。
也或者如图2F’所示，另一种发光二极管24’的P、N电极位于不同的表面，如：顶面与背面，故该发光二极管24’顶面的电极由导线25电性连接该电性连接垫230，而其背面的电极则直接电性连接该线路层23，并由该导部221得以散热。
本发明由该基板本体22的大部分体积由导部221所构成，而金属材的导热系数较一般材质高，例如：铝材的导热系数为250w/m.k、或铜材的导热系数为400w/m.k，相较于现有技术的陶瓷基板，本发明的基板本体22的传热及散热效果均大于该陶瓷基板，因而大幅提升散热功能，使该发光二极管24、24’的效能佳且寿命延长。
再者，本发明由该导部221作为导通上、下侧的线路层23a、23b的导电路径，可避免现有技术的仅靠导电通孔作导电路径，本发明可提高导电良率，且仅需通过绝缘部220，即可避免各线路层23a、23b产生短路。
请参阅图3A至图3C，为提供本发明的封装基板的制造方法的另一种形态。本实施例与上述实施例的差异在于基板本体32的工艺不同，其余相关工艺均相同，故不再赘述。
如图3A所示，提供一绝缘板30。
如图3B及图3B’所示，贯穿该绝缘板30以形成多个镂空区300。该镂空区300的占用体积可大于该绝缘板30的保留体积。
如图3C所示，形成金属材于该些镂空区300中，例如：填覆金属于镂空区300中，以形成具有上、下表面32a、32b的基板本体32，该基板本体32包括该金属材所构成的导部321以及该经贯穿的绝缘板30所构成的绝缘部320，又该导部321的体积可大于该绝缘部320的体积。
另外，请参阅图4及图4’，为提供另一具有多个镂空区400的绝缘板40，以形成金属材于该些镂空区400中。该单一镂空区400包括一如长方形的方形孔400a及位于该方形孔400a的同边两角外的两圆孔400b，且该些镂空区400为阵列对齐排设。以于后续工艺中，该方形孔400a中的导部用以承载晶片并提供晶片散热的路径，而该圆孔400b的导部用以作为基板上下侧表的线路层的电性连接。
本发明还提供一种封装基板，包括：具有相对的两表面22a、22b的基板本体22、以及分别形成于该基板本体22的两表面22a、22b上的线路层23a、23b。
所述的基板本体22包括导部221与绝缘部220，该导部221的体积可大于该绝缘部220的体积，且形成该导部221的材料例如：铜或铝，以提供散热。该些绝缘部220贯穿该基板本体22的两表面22a、22b，且该些绝缘部220为交错并排，以将该基板本体22划分成多个区块，该导部221即形成于该区块中。又该绝缘部220的材质为聚合物或陶瓷材料。
所述的线路层23a、23b由该导部221以上、下相互导通，并由该些绝缘部220以分隔该些线路层23a、23b。又，该线路层23a具有置晶垫231，以供接置发光二极管24、24’，且该发光二极管24、24’电性连接该线路层23a，另该发光二极管24、24’由该导部221得以散热。
本发明的封装基板及其制造方法，由该基板本体的导部的占用体积相较于现有技术的占用体积明显提升，因而大幅提升散热功能，不仅能避免线路层因过热而烧毁，且能提升发光二极管的散热效能而延长其使用寿命。
再者，由该基板本体的导部作为导通上、下侧的线路层的导电路径，有效提高导电良率，且仅需设计绝缘部，即可避免各线路层产生短路。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如本发明的权利要求所列。

Claims (20)

1.一种封装基板，其特征在于，包括：
基板本体，包括导部与绝缘部，且该基板本体具有相对的两表面；以及
线路层，分别形成于该基板本体的两表面上，由该导部以导通该些线路层并提供散热，且由该些绝缘部以分隔该些线路层。
2.根据权利要求1所述的封装基板，其特征在于，形成该导部的材料为铜或铝。
3.根据权利要求1所述的封装基板，其特征在于，该绝缘部的材质为聚合物或陶瓷材料。
4.根据权利要求1所述的封装基板，其特征在于，该些绝缘部为交错并排，以将该基板本体划分成多个区块。
5.根据权利要求1所述的封装基板，其特征在于，该导部的体积大于该绝缘部的体积。
6.根据权利要求1所述的封装基板，其特征在于，该线路层具有置晶垫，以接置发光二极管。
7.根据权利要求6所述的封装基板，其特征在于，该发光二极管电性连接该线路层。
8.一种封装基板的制造方法，其特征在于，包括：
提供一具有相对的第一表面及第二表面的金属板，并形成多个凹槽于该金属板的第一表面；
形成绝缘材于该些凹槽中；
移除该金属板的第二表面下的金属板材料，且使该些凹槽中的绝缘材外露于该基板本体的两表面，以形成具有相对两表面的基板本体，该基板本体包括由剩余的金属板所构成的导部与该绝缘材所构成的绝缘部；以及
形成线路层于该基板本体的两表面上，由该导部以导通该些线路层并提供散热，且由该些绝缘部以分隔该些线路层。
9.根据权利要求8所述的封装基板的制造方法，其特征在于，形成该金属板的材料为铜或铝。
10.根据权利要求8所述的封装基板的制造方法，其特征在于，该些凹槽为交错并排，以将该金属板的第一表面划分成多个区块。
11.根据权利要求8所述的封装基板的制造方法，其特征在于，该绝缘部为聚合物或陶瓷材料。
12.根据权利要求8所述的封装基板的制造方法，其特征在于，形成该绝缘部的工艺包括：
形成该绝缘材于该金属板的第一表面上及该些凹槽中；以及
移除该金属板的第一表面上的绝缘材，以保留该凹槽中的绝缘材。
13.根据权利要求8所述的封装基板的制造方法，其特征在于，该导部的体积大于该绝缘部的体积。
14.根据权利要求8所述的封装基板的制造方法，其特征在于，该线路层具有置晶垫，以接置发光二极管。
15.一种封装基板的制造方法，其特征在于，包括：
提供一绝缘板；
贯穿该绝缘板以形成多个镂空区；
形成金属材于该些镂空区中，以形成具有相对两表面的基板本体，该基板本体包括该金属材所构成的导部与该经贯穿的绝缘板所构成的绝缘部；以及
形成线路层于该基板本体的两表面上，由该导部以导通该些线路层并提供散热，且由该基板本体以分隔该些线路层。
16.根据权利要求15所述的封装基板的制造方法，其特征在于，该金属材为铜或铝。
17.根据权利要求15所述的封装基板的制造方法，其特征在于，该些镂空区为交错并排，以将该绝缘板划分成多个区块。
18.根据权利要求15所述的封装基板的制造方法，其特征在于，该绝缘部为聚合物或陶瓷材料。
19.根据权利要求15所述的封装基板的制造方法，其特征在于，该导部的体积大于该绝缘部的体积。
20.根据权利要求15所述的封装基板的制造方法，其特征在于，该线路层具有置晶垫，以接置发光二极管。
CN201110069498.3A 2011-02-21 2011-03-17 封装基板及其制造方法 Expired - Fee Related CN102646785B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100105586A TW201236227A (en) 2011-02-21 2011-02-21 Packaged substrate and fabrication method thereof
TW100105586 2011-02-21

Publications (2)

Publication Number Publication Date
CN102646785A true CN102646785A (zh) 2012-08-22
CN102646785B CN102646785B (zh) 2015-12-16

Family

ID=46652030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110069498.3A Expired - Fee Related CN102646785B (zh) 2011-02-21 2011-03-17 封装基板及其制造方法

Country Status (3)

Country Link
US (2) US20120211792A1 (zh)
CN (1) CN102646785B (zh)
TW (1) TW201236227A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871904A (zh) * 2012-12-13 2014-06-18 光颉科技股份有限公司 基板的制法
CN107360664A (zh) * 2017-04-07 2017-11-17 麦科勒（滁州）新材料科技有限公司 一种导热电路板及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337078B2 (en) 2013-09-11 2016-05-10 Globalfoundries Inc. Heat dissipation through device isolation
JP1544358S (zh) * 2014-08-12 2016-02-22
KR102473668B1 (ko) 2016-03-02 2022-12-01 삼성전자주식회사 발광 소자 실장 기판 및 이를 이용한 발광 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020034066A1 (en) * 2000-09-19 2002-03-21 Chien-Ping Huang Heat dissipation ball grid array package
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
CN1768434A (zh) * 2003-03-28 2006-05-03 吉尔科有限公司 发光二极管功率封装
CN100483653C (zh) * 2003-09-23 2009-04-29 微米技术股份有限公司 导电通道的制造方法和半导体器件及系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4456712A (en) 1982-06-14 1984-06-26 International Business Machines Corporation Bismaleimide triazine composition
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020034066A1 (en) * 2000-09-19 2002-03-21 Chien-Ping Huang Heat dissipation ball grid array package
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
CN1768434A (zh) * 2003-03-28 2006-05-03 吉尔科有限公司 发光二极管功率封装
CN100483653C (zh) * 2003-09-23 2009-04-29 微米技术股份有限公司 导电通道的制造方法和半导体器件及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871904A (zh) * 2012-12-13 2014-06-18 光颉科技股份有限公司 基板的制法
CN107360664A (zh) * 2017-04-07 2017-11-17 麦科勒（滁州）新材料科技有限公司 一种导热电路板及其制作方法

Also Published As

Publication number Publication date
US20120317806A1 (en) 2012-12-20
TW201236227A (en) 2012-09-01
US20120211792A1 (en) 2012-08-23
CN102646785B (zh) 2015-12-16
US8841172B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
KR102120785B1 (ko) 반도체용 방열기판 및 그 제조 방법
CN201827857U (zh) Led光源的导热结构
JP2008544540A5 (zh)
CN102646785B (zh) 封装基板及其制造方法
CN201487849U (zh) 交流led光源用散热基板
US20130228273A1 (en) Ceramic circuit board and method of making the same
CN101660728A (zh) 交流led光源用散热基板
US20150303362A1 (en) Ceramic Substrate and Semiconductor Package Having the Same
CN102593313A (zh) 封装载板及其制作方法
KR20130009188A (ko) 광 디바이스용 기판
US7986079B2 (en) Light emitting diode lamp
CN203119000U (zh) 照明装置
CN102237348B (zh) Led微阵列封装结构及其制造方法
US20100252852A1 (en) Cooling block assembly and led including the cooling block
CN102693968B (zh) 芯片堆叠封装结构
CN102738352B (zh) Led封装结构
CN105826447A (zh) 封装结构及其制法
US20220399244A1 (en) Thermally conductive and electrically insulating substrate
CN102913803B (zh) 发光二极管灯条
US20140209957A1 (en) Light-emitting element and manufacturing method thereof
TW201429009A (zh) 發光二極體裝置及散熱基板的製造方法
CN208938956U (zh) 基板结构
US20140168979A1 (en) Light emitting diode module with heat-conducting poles
CN103000783A (zh) 发光二极管及其制造方法
CN102811550A (zh) 具有散热器的电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151216

Termination date: 20180317