JPWO2019224655A5 - - Google Patents

Claims (3)

1. 画素と、第１の回路と、を有する表示装置であって、
   前記画素と前記第１の回路とは電気的に接続され、
   前記第１の回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、を有し、
   前記第１のトランジスタ、前記第２のトランジスタおよび前記第３のトランジスタは表示領域外に設けられ、
   前記第１の容量素子と前記画素とは表示領域内に設けられ、
   前記第１の回路は、第１のデータおよび第２のデータを加算して第３のデータを生成する機能を有し、
   前記画素は、前記第３のデータを保持する機能、および前記第３のデータに応じて表示を行う機能を有し、
   前記第１のトランジスタのソースまたはドレインの一方は、前記画素と前記第１の容量素子の一方の電極と電気的に接続され、
   前記第１の容量素子の他方の電極は、前記第２のトランジスタのソースまたはドレインの一方、および前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの他方と電気的に接続され、
   前記第１の容量素子は、複数の第２の容量素子を有し、複数の前記第２の容量素子は並列接続されている表示装置。
2. 請求項１において、
   前記第１のトランジスタのチャネル幅、前記第２のトランジスタのチャネル幅、および、前記第３のトランジスタのチャネル幅は、前記画素が有するトランジスタのチャネル幅よりも大きい表示装置。
3. 請求項１または請求項２に記載の表示装置と、カメラと、を有する電子機器。