以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
実施の形態1.
(回路構成)
図1は、実施の形態1に係る電力変換装置の構成を示す回路図である。
図1を参照して、実施の形態1に係る電力変換装置100は、主回路として、直流側の直流電力を交流電力に変換するフルブリッジ型のインバータ回路100Aと、直流電圧の平滑用コンデンサ110と、出力フィルタ回路100Bとを備える。インバータ回路100Aは、半導体スイッチング素子101〜104を含む。出力フィルタ回路100Bは、リアクトル108,126及びコンデンサ109を含む。さらに、電力変換装置100は、インバータ回路100Aを制御するための制御回路115、駆動回路117、及び、過電流検出部122を備える。
電力変換装置100の直流側である平滑用コンデンサ110に対して、直流電源120が並列に接続される。一方で、電力変換装置100の交流側では、出力フィルタ回路100Bのコンデンサ109に対して、商用系統130が並列に接続される。
半導体スイッチング素子101〜104の各々は、正極及び負極と、制御電極とを有する。半導体スイッチング素子101〜104には、制御電極の電圧又は電流に応じて、正極及び負極の間の電流経路の形成(オン)及び遮断(オフ)を制御可能である、自己消弧型の任意の半導体素子を適用することができる。例えば、半導体スイッチング素子がMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である場合、正極はドレイン電極、負極はソース電極、制御電極はゲート電極を意味する。一方で、半導体スイッチング素子がIGBT(Insulated Gate Bipolar Transistor)である場合には、正極はエミッタ電極、負極はコレクタ電力、制御電極はゲート電極を意味する。
直流電源120の正側は、平滑用コンデンサ110の正電圧側、半導体スイッチング素子101の正極、及び、半導体スイッチング素子103の正極と接続される。直流電源120の負側は、平滑用コンデンサ110の負側、半導体スイッチング素子102の負極、半導体スイッチング素子104の負極と接続される。
半導体スイッチング素子101の負極と半導体スイッチング素子102の正極とは、接続点124で接続される。半導体スイッチング素子103の負極と、半導体スイッチング素子104の正極とは、接続点125で接続される。以下では、半導体スイッチング素子101及び半導体スイッチング素子103について「上アーム素子」とも称し、半導体スイッチング素子102及び104について「下アーム素子」とも称する。又、以下では、接続点124及び125の間に生じる電圧差を、インバータ出力電圧Voとも称する。
接続点124は、電力線114aを介して、出力フィルタ回路100Bのリアクトル108の一端と接続される。接続点125は、電力線114bを介して、出力フィルタ回路100Bのリアクトル126の一端と接続される。リアクトル108の他端及びリアクトル126の他端は、出力フィルタ回路100Bのコンデンサ109を介して電気的に接続される。商用系統130は、リレー131,132を介して、コンデンサ109に対して並列に接続される。
リレー131,132を配置することによって、商用系統130と電力変換装置100とを解列することが可能となる。又、出力フィルタ回路100Bのコンデンサ109及び商用系統130の間、及び、直流電源120及び平滑用コンデンサ110の間には、ノイズ対策として、図示しないコモンモードノイズフィルタ及びディファレンシャルモードノイズフィルタ等をさらに配置することも可能である。
図1において、直流電源120の出力電力は、電力変換装置100の平滑用コンデンサ110に対して直接供給されているが、直流電源120及び平滑用コンデンサ110の間でDC/DC電力変換が行われてもよい。例えば、直流電源120が太陽電池である場合には、直流電源120及び平滑用コンデンサ110の間に配置されたDC/DCコンバータ(図示せず)によって電圧が安定化させた直流電力を、電力変換装置100へ供給する構成とすることが可能である。又、直流電源120が燃料電池である場合には、絶縁型DC−DCコンバータを同様に配置することが可能である。
なお、直流電源120が蓄電池である場合には、同様に配置されたDC/DCコンバータ(図示せず)によって蓄電池の出力電圧を変換してから電力変換装置100へ供給することが可能であり、或いは、電力変換装置100からの電力によって蓄電池を充電することも可能である。この場合には、電力変換装置100は、直流電力から交流電力への変換に加えて、交流電力から直流電力への変換を行うように動作する。さらには、直流電源120は、風力発電機等の交流電源と、当該交流電源からの交流電力を直流電力に変換する変換器との組み合わせによって構成することが可能である。なお、本実施の形態は、電気自動車(EV)用の電力変換装置に適用することも可能である。その場合には、直流電源120として電気自動車のバッテリが用いられる。
平滑用コンデンサ110は、例えば、電解コンデンサ、フィルムコンデンサ、及び、セラミックコンデンサ等を用いることができる。或いは、電力蓄積要素である、電気二重層キャパシタやリチウムイオン電池等を、平滑用コンデンサ110に加えて接続することも可能である。
半導体スイッチング素子101〜104は、図1では、MOSFETで構成されるが、IGBT及び当該IGBTと逆並列に接続した還流ダイオードで構成することも可能である。なお、MOSFETを用いた場合には、内蔵されたボディダイオードを還流ダイオードとして用いることが可能であるが、さらに、MOSFETに対してダイオードを逆並列接続することによって還流ダイオードを構成することも可能である。又、半導体スイッチング素子を構成する材料としては、シリコン(Si)の他に、ワイドバンドギャップ半導体であるシリコンカーバイド(SiC)やガリウムナイトライド(GaN)を適用することが可能である。ワイドバンドギャップ半導体を適用することにより、シリコン材料の半導体を適用した場合と比較して、導通損失やスイッチング損失を低減することが可能である。
出力フィルタ回路100Bを構成するリアクトル108及び126は、図1では別個の要素として表記しているが、同一コアによって複数の巻線間が磁気的に結合している結合リアクトル素子を用いて、リアクトル108及び126を構成することも可能である。
上述のように、半導体スイッチング素子101〜104の材料にワイドバンドギャップ半導体を使用することでスイッチング損失を低減できるため、電力変換装置100の同一の熱負荷の下で、スイッチング周波数を高めることが可能となる。このような高周波化により、出力フィルタ回路100Bでの電流リプル振幅が低減されるため、リアクトル108及び126のインダクタンス低減による出力フィルタ回路100Bの小型化及びコストの低減を図ることが可能となる。一方で、出力フィルタ回路100Bでのインダクタンス値を低減すると、商用系統130の擾乱発生時に影響を受けやすくなることが懸念される。但し、このような影響は、半導体スイッチング素子のスイッチング周波数の増加に合わせて制御回路の演算も高速化させることにより、制御によって低減することが期待できる。
しかしながら、低周波数下での各スイッチング周期における制御演算を、高周波化された各スイッチング周期で実行すると、制御回路の演算速度の高速化が必要となる。一方で、演算速度を高速化せずに従来の制御回路をそのまま利用すると、複数のスイッチング周期を掛けてこれまでの1周期分の制御演算を実行する、いわゆる間引き制御が必要になる可能性がある。この場合には、上述した、高周波化した場合における商用系統130の擾乱に対する制御安定性が低下することが懸念される。
図1に示されるように、電力変換装置100の動作を制御するための検出部として、電圧検出部111,112,114と、電流検出部113とが配置される。電圧検出部114は、平滑用コンデンサ110の電圧Vdcを検出する。電圧検出部111は、商用系統の電圧Vsys(以下、系統電圧Vsysとも称する)を検出する。電圧検出部112は、出力フィルタ回路100Bのコンデンサ109の電圧Vacを検出する。電流検出部113は、出力フィルタ回路100Bのリアクトル108のリアクトル電流ILを検出する。電圧Vdc、電圧Vsys、電圧Vac、及び、リアクトル電流ILの検出値は、制御回路115へ入力される。
リアクトル電流ILは、インバータ回路100Aの交流側から出力される「交流電流」に対応する。なお、リアクトル126に電流検出部113を配置しても、リアクトル電流ILを検出することは可能である。又、コンデンサ109の電圧Vacは、インバータ回路100Aの交流側の「交流電圧」に対応する。
制御回路115は、電圧Vdc、電圧Vsys、電圧Vac、及び、リアクトル電流ILの検出値を用いて、半導体スイッチング素子101〜104のオンオフを制御するための制御信号を生成する。駆動回路117は、制御回路115からの制御信号に従って、半導体スイッチング素子101〜104のそれぞれの駆動制御信号S1〜S4を生成する。駆動制御信号S1〜S4が半導体スイッチング素子101〜104の制御電極に入力されることにより、半導体スイッチング素子101〜104の各々は、ターンオン及びターンオフ動作が可能となる。
又、リアクトル電流ILの検出値は、過電流検出部122にも入力される。過電流検出部122は、リアクトル電流ILに基づき、過電流検出信号Socを生成する。過電流検出信号Socは、制御回路115及び駆動回路117へ入力される。
(定常時の動作)
次に、電力変換装置100の定常時の動作として、直流電源120のエネルギーを商用系統130に逆潮流する動作を説明する。
図2は、電力変換装置100の制御構成の一例を説明する機能ブロック図である。
図2を参照して、電力変換装置100の定常動作のための制御部200は、演算部203と、比例積分制御部204と、PWM(Pulse Width Modulation)信号変換部205とを含む。制御部200を構成する各機能ブロックは、例えば、制御回路115を構成するマイクロコンピュータによる、ソフトウェア処理及び/又はハードウェア処理によって実現される。
演算部203は、リアクトル電流指令値IL*に対する、電流検出部113で検出された実際のリアクトル電流ILの電流偏差ΔILを演算する。リアクトル電流指令値IL*は、商用系統130と同一周波数の正弦波電流に設定される。さらに、リアクトル電流指令値IL*の位相は、系統電圧Vsysの位相との位相差が一定となるように設定される。特に、当該位相差をゼロとすると力率を1.0に制御することができる。リアクトル電流指令値IL*は「交流電流指令値」に対応する。
なお、リアクトル電流指令値IL*(正弦波)の振幅は、例えば、直流電源120からの出力電力が最大となる動作点に対応させて、或いは、直流電源120の出力電圧を一定に制御するように設定することができる。又、商用系統130に逆潮流可能な電力が上位システムによって制限される場合には、当該制限に合致するように、リアクトル電流指令値IL*の振幅位相が設定される。このように、交流波形となるリアクトル電流指令値IL*の設定については、特に制限されるものではない。
比例積分制御部204は、演算部203によって算出された電流偏差ΔILを小さくするための制御演算によって、インバータ制御指令値Vo*を生成する。インバータ制御指令値Vo*は、図1の接続点124,125間のインバータ出力電圧Voの指令値に相当する。
例えば、比例積分制御部204は、上記電流偏差と比例ゲインKpとを乗算した比例項(Kp・ΔIL)と、上記電流偏差の積分値と積分ゲインとを乗算した積分項(Ki・Σ(ΔIL))とを加算するフィードバック演算によって、インバータ制御指令値Vo*を求めることができる。或いは、さらに、フィードフォワード制御を組み合わせることも可能であり、例えば、平滑用コンデンサ110の電圧Vdcに従ったフィードフォワード項を、上記フィードバック演算結果にさらに加算することによって、インバータ制御指令値Vo*を求めることも可能である。
これにより、比例積分制御部204は、リアクトル電流ILがリアクトル電流指令値IL*に追従するように、インバータ制御指令値Vo*を演算する。リアクトル電流指令値IL*の周期的な変化に伴って、インバータ制御指令値Vo*も、基本的には、リアクトル電流指令値IL*と同じ周波数の交流波形となる。
PWM信号変換部205は、インバータ出力電圧Voをインバータ制御指令値Vo*に制御するためのPWM信号を生成する。
図3は、PWM信号変換部205の動作を説明するための概念的な波形図である。
図3を参照して、PWM信号変換部205は、インバータ制御指令値Vo*を、平滑用コンデンサ110の電圧Vdcによって除算することで規格化する。これにより、インバータ制御指令値Vo*が−1〜+1の範囲内の数値に規格化された、PWM電圧指令V*が得られる。
PWM信号変換部205は、規格化されたPWM電圧指令V*と、一定周波数で−1〜+1の範囲内を変化するキャリア波CWとの電圧比較に従って、PWM信号Spwm1及びSpwm2を生成する。基本的に、PWM電圧指令V*がキャリア波CWの電圧よりも低い期間では、PWM信号Spwm1が論理ハイレベル(以下単に「Hレベル」と称する)に設定される一方で、PWM信号Spwm2が論理ローレベル(以下単に「Lレベル」と称する)に設定される。これに対して、PWM電圧指令V*がキャリア波CWの電圧よりも高い期間では、PWM信号Spwm1がLレベルに設定される一方で、PWM信号Spwm2がHレベルに設定される。
PWM信号Spwm1のHレベル期間では、半導体スイッチング素子101及び104をオンするために、駆動制御信号S1及びS4がHレベルに設定される。これにより、例えば、駆動回路117は、半導体スイッチング素子101及び104の制御電極に+5Vを印加する。反対に、PWM信号Spwm1のLレベル期間では、半導体スイッチング素子101及び104をオフするために、駆動制御信号S1及びS4がLレベルに設定される。これにより、例えば、駆動回路117は、半導体スイッチング素子101及び104の制御電極に+0V(GND)を印加する。
これに対して、PWM信号Spwm2のHレベル期間では、半導体スイッチング素子102及び103をオンするために、駆動制御信号S2及びS3がHレベルに設定される。これにより、例えば、駆動回路117は、半導体スイッチング素子102及び103の制御電極に+5Vを印加する。反対に、PWM信号Spwm2のLレベル期間では、半導体スイッチング素子102及び103をオフするために、駆動制御信号S2及びS3がLレベルに設定される。これにより、例えば、駆動回路117は、半導体スイッチング素子102及び103の制御電極に+0V(GND)を印加する。
なお、図3に示されるように、PWM信号Spwm1、Spwm2の間には、デッドタイムTdが設けられることが一般的である。公知のとおり、デッドタイムを設けることにより、素子ばらつき等に起因して、上アーム素子及び下アーム素子が同時にオンすることによる短絡経路の形成を防止することが可能である。デッドタイムTdの長さは、一般的な半導体スイッチング素子では数μs程度とされるが、ワイドバンドギャップ半導体等の高速スイッチングが可能な半導体スイッチング素子では、数ns〜数百ns程度に短縮されるケースもある。
又、キャリア波CWの周波数は、半導体スイッチング素子101〜104のスイッチング周波数と一致する。一般的にスイッチング周波数は、人間の可聴領域を超えるように、15kHz以上とされるケースが多い。例えば、数kw程度の電力変換装置においては、スイッチング周波数は数十kHz程度とされることが一般的である。又、本実施の形態では、キャリア波CWとして三角波を例示するが、のこぎり波等の他の周期的な波形をキャリア波CWとして用いることも可能である。
なお、図3では、キャリア波CW及びPWM電圧指令V*の範囲を−1〜+1としたが、それ以外の範囲、例えば、0〜+1の範囲内でキャリア波CW及びPWM電圧指令V*を生成することも可能である。
上述のように、半導体スイッチング素子101及び104を同時にオンオフするとともに、半導体スイッチング素子102及び103を同時にオンオフさせる動作は、バイポーラ変調動作と称される。即ち、上述のように、半導体スイッチング素子101及び104をPWM信号Spwm1に従ってオンオフするとともに、半導体スイッチング素子102及び103をPWM信号Spwm2に従ってオンオフすることにより、バイポーラ変調動作が実行される。
バイポーラ変調動作では、直流母線電圧(電圧Vdc)、商用系統電圧(電圧Vsys)、及び、キャリア波CWの周期Tcw(キャリア周波数の逆数)と、半導体スイッチング素子のオン時間Tonとの間には、デッドタイムを無視すると、下記の式(1)に示す関係がある。
Ton=(1+Vsys/Vdc)/2×Tcw …(1)
式(1)より、商用系統130の瞬時電圧が0である場合(Vsys=0)、Ton=0.5×Tcwとなり、オンデューティは50%となる。なお、式(1)中のTonは、半導体スイッチング素子101及び103のオン時間であり、半導体スイッチング素子102及び103のオン時間は、デッドタイムを無視すると、Tw−Tonから求めることができる。
商用系統電圧(電圧Vsys)が正側に大きくなると、式(1)より、半導体スイッチング素子101及び104のオンデューティは50%から増加し、半導体スイッチング素子102及び103のオンデューティは50%から減少する。反対に、商用系統電圧(電圧Vsys)が負側に大きくなると、半導体スイッチング素子101及び104のオンデューティは50%から減少し、半導体スイッチング素子102及び103のオンデューティは50%から増加する。
なお、半導体スイッチング素子101〜104は、バイポーラ変調とは異なる、いわゆるユニポーラ変調動作によって制御することも可能である。ユニポーラ変調動作では、半導体スイッチング素子101及び102が、図3のPMW信号Spwm1及びSpwm2に従ってオンオフされる一方で、半導体スイッチング素子103及び104は、PWM電圧指令V*の極性に従ってオンオフされる。具体的には、V*>0の半周期では、半導体スイッチング素子103をオン(104はオフ)する一方で、V*<0の半周期では、半導体スイッチング素子104をオン(103はオフ)することで、半導体スイッチング素子103及び104は、商用系統130の周波数に従ってオンオフされる。
ユニポーラ変調動作では、半導体スイッチング素子103及び104のスイッチング回数が低下するため、スイッチング損失を抑制するメリットがある。一方で、漏れ電流の増加等のデメリットも存在するため、漏れ電流許容量等の動作条件によって、ユニポーラ変調動作の適用可否を判断することが好ましい。
なお、図3では、PWM電圧指令V*及びキャリア波CWが連続的に変化している波形図を示したが、実際には、制御回路115がマイクロコンピュータ等のデジタル機器で構成されると、PWM信号変換部205もデジタル回路として動作する。
図4には、PWM信号変換部205がデジタル回路で構成されたときの動作を説明するための概念的な波形図が示される。
図4を参照して、キャリア波CWは、カウンタ等によって、制御周期毎に数値をカウントアップ又はカウントダウンすることで生成される。同様に、PWM電圧指令V*は、制御周期毎に、制御演算の実行に応じてステップ状に変化する。従って、実際には、キャリア波CW及びPWM電圧指令V*の電圧値は、階段状に変化することになる。
なお、図4の例では、PWM電圧指令V*の更新タイミングを、キャリア波CWの山(極大点)のタイミングとしているが、他のタイミング(例えば、キャリア波CWの谷(極小点)、又は、山及び谷の両方)で、PWM電圧指令V*を更新することも可能である。或いは、キャリア波CWと同期させることなく、PWM電圧指令V*の更新タイミングを設けることも可能である。
キャリア波CWと同期させてPWM電圧指令V*を更新することにより、比例積分制御部204による制御演算についても、キャリア波CWと同期させて、キャリア周期内での電流平均値や電圧平均値を用いて実行することが可能となる。一方で、このように周期的に制御演算を行うと、キャリア周期毎にしかPWM電圧指令V*が変更できないため、キャリア周期の途中での電圧又は電流の急変に対して、制御動作が遅れる可能性がある。
再び図1及び図2を参照して、PWM信号変換部205が上記のように生成したPWM信号Spwm1,Spwm2は、駆動回路117に対して出力される。駆動回路117は、PWM信号Spwm1,Spwm2に従って駆動制御信号S1〜S4を生成することにより、リアクトル電流ILがリアクトル電流指令値IL*に追従するように、半導体スイッチング素子101〜104をPWM制御に従ってスイッチング動作させる。
なお、図3では、比例積分(PI)制御部204によるフィードバック制御、及び、フィードバック制御及びフィードフォワード制御の組み合わせを説明したが、比例(P)制御のみ、又は、比例・積分・微分(PID)制御によってフィードバック制御を行なうことも可能である。
(過電流検出時の動作)
次に、電力変換装置100に過電流が発生した場合の動作について説明する。
再び図1を参照して、過電流発生の要因としては、商用系統130での擾乱の発生が挙げられる。例えば、系統の地絡や線間短絡等が発生すると、商用系統130の電圧が急激に低下する。特に、系統電圧位相が90度又は270度等の電圧振幅が大きなタイミングで系統電圧(Vsys)が急激に低下した場合、電圧の変化量が大きくなるため、電力変換装置100への影響が大きい。系統電圧の変化によって出力フィルタ回路100Bのリアクトル108及び126のリアクトル電流ILの傾きが変化するが、リアクトル電流ILの傾きk(IL)について、直流母線電圧(電圧Vdc)、商用系統電圧(電圧Vsys)、及び、リアクトル108及び126のインダクタンスの和であるLを用いて、下記の式(2)が成立する。
k(IL)=(Vdc−Vsys)/L …(2)
上述のように、制御部200では、リアクトル電流ILを制御するために、直流母線電圧(電圧Vdc)及び商用系統130の系統電圧Vsysの変化に対しては、式(1)に沿って半導体スイッチング素子101〜104のオン時間が制御される。しかしながら、系統電圧Vsysが急激に変化すると、式(2)中の分子の値が急激に大きくなって、リアクトル電流の傾きが大きくなる。
例えば、系統電圧が正電圧であり(Vsys>0)、かつ、半導体スイッチング素子101及び103がオンすることによって直流側から交流側へと電力を送っている状態であるときに、商用系統130に擾乱が発生し系統電圧Vsysが低下すると、平滑用コンデンサ110の正側―半導体スイッチング素子101―リアクトル108−商用系統130−リアクトル126−半導体スイッチング素子103−平滑用コンデンサ110の負側の経路の電流の増加速度が上昇する。このため、定常動作時のPWM制御に従ったオンオフ制御では、半導体スイッチング素子101,103のオン時間が過大となってしまい、リアクトル電流の増大によって過電流が発生する。過電流が著しい場合には、半導体スイッチング素子が破壊にいたることが懸念される。
本実施の形態では、リアクトル電流ILが、予め定められた過電流閾値よりも高い場合に、過電流が検出されるものとする。
図5には、過電流検出部122の構成例が示される。
図5を参照して、過電流検出部122は、電流検出部113によって検出されたリアクトル電流ILと、過電流閾値Ithとが入力されるコンパレータ123を有する。
コンパレータ123は、例えば、|IL|>Ithのときには、過電流を検出して、過電流検出信号SocをHレベルに設定する。一方で、コンパレータ123は、|IL|≦Ithのときには、過電流を検出せず、過電流検出信号SocをLレベルに維持する。
過電流閾値Ithは、電力変換装置100の定格等を考慮して、任意に設定することができる。例えば、電力変換装置100の運転条件から、定格運転条件でのリアクトル電流ILの最大電流値の100%〜150%の範囲内に過電流閾値Ithを設定することができる。或いは、電力変換装置100の素子性能から、例えば、半導体スイッチング素子101〜104の定格電流から一定の(例えば、20%程度)のマージンをみた電流値に、過電流閾値Ithを設定することができる。又、電力変換装置100を保護停止すべき過電流値に対して、10%程度低い電流値を過電流閾値Ithに設定することも可能である。
なお、上述の過電流の検出構成は一例であり、他の構成によって、過電流を検出することも可能である。例えば、半導体スイッチング素子101〜104に直列に電流検出部を追加して、過電流を検出することも可能である。この場合には、電流検出部は、半導体スイッチング素子のどれか1素子にのみに配置することも可能であるし、複数の半導体スイッチング素子に対して配置することも可能である。これらの場合にも、電流検出部による検出部は過電流検出部122に入力されて、過電流検出部122は、過電流を検出すると過電流検出信号SocをHレベルに設定する。
上述のように、過電流の検出時に定常動作時のPWM制御を継続すると、過電流が継続される虞がある。このため、本実施の形態に係る電力変換装置100では、過電流検出時には、定常動作時のPWM制御モードから他の制御モードへの切替が実行される。
図6は、実施の形態1に係る電力変換装置100における過電流検出時の制御モードの切替を説明するための概念的な波形図である。図6では、表記の都合上、スイッチング周波数(すなわち、キャリア波CWの周波数)を実際よりも低く表記しているが、実際には、リアクトル電流指令値IL*の周波数が50又は60Hzであるのに対して、スイッチング周波数は、数十kHz程度とされる。又、図6では、図3で説明したデッドタイムTdの表記を省略するが、実際には、PWM信号Spwm1,Spwm2には、図3と同様のデッドタイムが設けられる。図6には、系統電圧Vsys、リアクトル電流指令値IL*、及び、リアクトル電流ILがいずれも正である場合の制御動作が示される。
図6を参照して、リアクトル電流ILをリアクトル電流指令値IL*に一致するためのPWM変換により、ベースとなるPWM信号Spwm1*,Spwm2*が生成される。すなわち、PWM信号Spwm1*,Spwm2*は、図3で説明した、キャリア波CW及びPWM電圧指令V*との電圧比較に従って生成される。従って、PWM信号Spwm1*,Spwm2*は、PWM制御によって各周期のHレベル期間の比(デューティ比)が変化する、キャリア波CWの周期に従った周期的なパルス信号であり、「制御パルス信号」の一実施例に対応する。
一方で、制御回路115から駆動回路117へは、PWM信号Spwm1,Spwm2が出力され、駆動回路117は、PWM信号Spwm1,Spwm2に従って半導体スイッチング素子101〜104のオンオフを制御する。すなわち、PWM信号Spwm1,Spwm2は「制御信号」の一実施例に対応する。
リアクトル電流ILは、PWM信号Spwm1のHレベル期間(半導体スイッチング素子101及び103がオン)では上昇する一方で、PWM信号Spwm1のLレベル期間(半導体スイッチング素子101及び103がオフ)では低下することにより、リプル成分を有しながら、リアクトル電流指令値IL*に追従するように制御される。過電流が検出されていない定常動作時には、PWM信号Spwm1*,Spwm2*は、そのままPWM信号Spwm1,Spwm2として、制御回路115から出力される。
ここで、時刻t1において、系統擾乱が発生することにより、リアクトル電流ILが上昇し、時刻t2において、IL>Ithとなって過電流検出部122により過電流が検出される。これにより、過電流検出部122からの過電流検出信号Socに応じて、制御モードが、定常動作時のPWM制御モードから過電流モードへ切替えられる。すなわち、定常動作時のPWM制御モードは「第1の制御モード」の一実施例に対応し、過電流モードは「第2の制御モード」に対応する。
なお、実際には、実際に過電流が発生してから、コンパレータ123によって過電流検出信号SocがHレベルに変化するまでには、一定の遅れ時間(一般的には、数百ns〜数ns程度)が発生する。従って、設計時にはこの遅れ時間を考慮して、過電流閾値Ithを設定する必要がある。
過電流モードでは、リアクトル電流指令値IL*よりも大きく、かつ、過電流閾値Ithよりも小さい範囲内の電流上限値Ilimがさらに設定される。本実施の形態では、電流上限値Ilimは、リアクトル電流指令値IL*よりもα(A)大きい電流とする。例えば、α(A)は数A程度とできる。これにより、IL*>0のときには、Ilim=IL*+αである一方で、IL*<0のときには、Ilim=IL*−αとすることができる。
又、電流上限値Ilimは、リアクトル電流指令値IL*に対して、定常時のPWM制御を行っているときと同等のリアクトル電流ILの電流リプル、或いは、定常時に許容される最大電流リプルを加えることによって設定できる。又は、リアクトル電流指令値IL*をk倍(k>1)することによって、電流上限値Ilimを設定することも可能である。さらには、リアクトル電流指令値IL*とは無関係に、過電流閾値Ithから一定レートで減少する電流値、又は、過電流閾値Ithよりも低い一定値を、電流上限値Ilimとすることも可能である。このように、電流上限値Ilimは、リアクトル電流指令値IL*よりも大きく、かつ、過電流閾値Ithよりも小さい範囲内に収まるように、リアクトル電流指令値IL*に連動させて設定される。
過電流モードでは、リアクトル電流ILが電流上限値Ilimよりも大きいと、半導体スイッチング素子101〜104の全てがオフされて、PWM制御に従ったスイッチング動作(以下、「PWMスイッチング動作」とも称する)が停止される。例えば、時刻t2の時点で(IL=Ith)、IL>Ilimであるので、ベースとなるPWM信号Spwm1*,Spwm2*に関わらず、PWM信号Spwm1及びSpwm2は、Lレベルとされる。PWMスイッチング動作は「第1のスイッチング動作」に対応する。
時刻t2以降では、PWMスイッチング動作が停止される。実施の形態1では、過電流モード中のPWMスイッチング動作の停止期間では、半導体スイッチング素子101〜104がオフされるため、リアクトル電流ILは減少する。そして、リアクトル電流ILが電流上限値Ilimよりも低下しても、当該タイミングで即座にPWMスイッチング動作を再開することなく、PWM信号Spwm1*,Spwm2*に同期させて、すなわち、PWM信号Spwm1*又はSpwm2*がLレベルからHレベルに遷移するタイミングで、PWMスイッチング動作の再開可否が判断される。
例えば、図6では、IL>Ilimの検知によるPWMスイッチング動作の停止後では、PWM信号Spwm1*がLレベルからHレベルに変化するタイミングにおいて、PWMスイッチング動作が再開される。これにより、時刻t3において、PWMスイッチング動作が再開されて、半導体スイッチング素子101,103は、PWM信号Spwm1*のHレベル期間に対応するPWM信号Spwm1のHレベル期間にオンされる。これにより、時刻t3以降では、再びリアクトル電流ILが増加する。
この結果、時刻t4において、リアクトル電流ILが再び電流上限値Ilimに達すると、PWM信号Spwm1,Spwm2が強制的にLレベルに設定されて、PWMスイッチング動作が停止される。これにより、時刻t4以降では、半導体スイッチング素子101〜104のオフによりリアクトル電流ILが低下するので、IL<Ilimとなる。
次にPWM信号Spwm1*がLレベルからHレベルに変化する時刻t5において、PWM信号Spwm1*に従ってPWM信号Spwm1がHレベルに設定されて、PWMスイッチング動作が再開される。半導体スイッチング素子101及び103のオンによって、リアクトル電流ILが再び増加する。
時刻t6において、時刻t4と同様に、リアクトル電流ILが電流上限値Ilimに達すると、PWMスイッチング動作が再び停止される。これにより、再びリアクトル電流ILは減少に転じる。このように、図6では、時刻t2〜t3、時刻t4〜t5、及び、時刻t6〜t7の各期間において、PWMスイッチング動作が停止されて、半導体スイッチング素子101〜104がオフされることにより、リアクトル電流ILが単調に減少する「電流減少期間」が設けられる。
時刻t7では、時刻t5と同様に、IL<Ilimであることから、PWM信号Spwm1*に従ってPWM信号Spwm1がHレベルに設定されて、PWMスイッチング動作が再開される。
そして、時刻t8では、PWM信号Spwm1*がHレベルからLレベルに変化するが、このタイミングにおいても、リアクトル電流ILは電流上限値Ilimに達していない。すなわち、定常時のPWM制御に従った半導体スイッチング素子101及び103のオン時間が確保されても、リアクトル電流ILが電流上限値Ilimまで上昇しなかったことになるので、定常動作時のPWM制御を再開可能であると判断することができる。従って、時刻t8において、過電流モードは終了されて、電流上限値Ilimの設定も解除される。
すなわち、時刻t8では、制御モードが、再び定常動作時のPWM制御モードへ切替えられる。定常動作時のPWM制御モードへの切替後は、PWM信号Spwm1*,Spwm2に従ったPWM信号Spwm1,Spwm2によって、PWMスイッチング動作が実行されて、リアクトル電流ILがリアクトル電流指令値IL*に追従するように制御される。
なお、過電流モードの終了、すなわち、電流上限値Ilimの設定解除は、1周期のみではなく、複数のスイッチング周期に亘って、PWM信号Spwm1*,Spwm2に従ったスイッチング制御によってもリアクトル電流ILが電流上限値Ilimに達しないことを条件とすることも可能である。このようにすると、系統擾乱からの復帰時における制御の不安定性から発生する過電流を抑制することが可能となる。
或いは、電流上限値Ilimが導入された実施の形態1の過電流モードについては、開始(時刻t2)から予め定められた一定時間の経過後に終了することも可能である。このようにすると、過電流モードの終了判定のために、電圧又は電流の監視が不要であるので、制御を簡易化することができる。
或いは、過電流モードの終了による電流上限値Ilimの設定解除は、電力変換装置100の交流側の電圧又は電流(例えば、系統電圧Vsys、リアクトル電流IL、又は、リアクトル電流指令値IL*)のゼロクロスに対応したタイミングとすることも可能である。このようにすると、電圧及び電流がゼロ付近の状態から定常動作時のPWM制御モードを再開できるので、再度過電流が発生することを抑制できる。
なお、電流上限値Ilimへの到達によって停止されたPWMスイッチング動作の再開タイミング(時刻t3,t5,t7)は、PWM信号Spwm2*がLレベルからHレベルに遷移するタイミングとすることも可能である。この場合には、IL<IlimによるPWMスイッチング動作の再開後、PWM信号Spwm2*のHレベル期間における半導体スイッチング素子102及び103のオンによってリアクトル電流ILが低下する。そして、PWM信号Spwm2*がLレベルに変化し、PWM信号Spwm1*がHレベルに変化した後に、リアクトル電流ILが増加に転じる。
この場合には、PWM信号Spwm1*が次にLレベルに変化するまでに、リアクトル電流ILが電流上限値Ilimに達すると、PWMスイッチング動作が再停止されて過電流モードが継続される。一方で、PWM信号Spwm1*が次にLレベルに変化するタイミングまで、すなわち、PWM信号Spwm1の1周期を通じて、IL<Ilimが継続すると、当該タイミングにおいて、過電流モードが終了されて、制御モードは、定常動作時のPWM制御モードへ切替えられる。
もし、過電流モードにおいてPWMスイッチング動作が停止された後、リアクトル電流ILが電流上限値Ilimよりも小さくなったタイミングで、即座にPWMスイッチング動作を再開すると、PWM信号Spwm1*のHレベル期間と重なった場合に、リアクトル電流ILが即座に電流上限値Ilimに達して、再びPWMスイッチング動作が停止されることが懸念される。従って、PWMスイッチング動作の再開タイミングを、PWM信号Spwm1*,Spwm2*に同期させることにより、PWMスイッチング動作の再開後、即座にPWMスイッチング動作が再停止されることを防止できる。図6では、時刻t3、t5、及び、t7が「第1のタイミング」に対応する。
なお、図6では、系統電圧Vsys、リアクトル電流指令値IL*、及び、リアクトル電流ILが正である場合の制御動作を例示したが、系統電圧Vsys、リアクトル電流指令値IL*、及び、リアクトル電流ILが負の場合にも、同様に、過電流モードへの切替、電流上限値Ilim(Ilim<0)の設定、及び、過電流モードから定常動作時のPWM制御モードへの切替を制御することができる。但し、この場合には、PWM信号Spwm2*のHレベル期間で、リアクトル電流IL(絶対値)が増加するので、一旦停止されたPWMスイッチング動作の再開後には、PWM信号Spwm2*がHレベルからLレベルに変化するタイミングまで、すなわち、PWM信号Spwm2*の1周期を通じてリアクトル電流ILが電流上限値Ilimに達しないときに、過電流モードを終了することができる。
又、図6の動作例では、系統擾乱は比較的短期間で収束して、リアクトル電流ILの過電流も収まることを想定しているが、系統擾乱の長期間の継続、或いは、電力変換装置100の異常によって、時刻t8の状態が長期間現れない可能もある。従って、過電流モードの開始後に、時刻t4,t6,t8の様にリアクトル電流ILが電流上限値Ilimに達する回数が、予め定められた規定回数(例えば、5回程度)に達すると、電力変換装置100の動作を停止させることが好ましい。
図7には、図6で説明した制御モードの切替に対応したPWM信号を生成するためのPWM信号変換部の詳細な構成を示す回路図が示される。
図7を参照して、PWM信号変換部205は、制御部801と、ラッチ回路802と、ANDゲート803,804と、電流判定部810とを含む。電流判定部810は、電流上限値設定部811と、ORゲート812と、コンパレータ815とを有する。電流判定部810には、過電流検出部122からの過電流検出信号Socが入力される。
制御部801は、図2に示されたインバータ制御指令値Vo*及びキャリア波CWを受けて、図3で説明したPWM制御によって、PWM信号Spwm1*,Spwm2*を生成する。即ち、PWM信号Spwm1*,Spwm2*は、図3及び図4におけるPWM信号Spwm1,Spwm2に相当する。すなわち、制御部801は、PWM信号変換部205の機能のうちの、図3に示されたPWM制御機能を含む機能ブロックとして表記される。
電流上限値設定部811は、過電流検出信号SocがLレベルからHレベルに変化すると、電流上限値Ilimの生成を開始する。電流上限値設定部811は、制御部801からの過電流モード解除信号SrmがHレベルに設定されるまで、電流上限値Ilimの生成を継続する。上述のように、電流上限値設定部811は、リアクトル電流指令値IL*に連動させて電流上限値Ilimを設定することができる。又、過電流モード解除信号Srmは、過電流モードへの切替後、上述した過電流モードの終了条件が成立すると、Hレベルに設定される。
或いは、電流上限値Ilimについては、制御部801で常時生成した上で電流上限値設定部811に伝送し、電流上限値設定部811が、過電流検出信号Socに応じた動作開始時から、電流上限値Ilimをコンパレータ815へ出力することも可能である。
コンパレータ815は、電流検出部113によって検出されたリアクトル電流ILと、電流上限値設定部811からの電流上限値Ilimとを比較して、信号Slimを出力する。信号Slimは、Ir>IlimのときにHレベルに設定される一方で、Ir≦IlimのときにはLレベルに設定される。なお、リアクトル電流IL及び電流上限値Ilminはいずれも交流電流であるので、コンパレータ815では、絶対値同士の比較、又は、正電流及び負電流の2系統での比較結果の総合が必要となる。
ORゲート812は、コンパレータ815からの信号Slimと、過電流検出信号SocとのOR(論理和)演算結果を出力する。すなわち、ORゲート812の出力信号は、リアクトル電流ILが過電流閾値Ithよりも大きいとき(過電流モードの開始時)、又は、リアクトル電流ILが電流上限値Ilimよりも大きいとき(過電流モード中)において、Hレベルに設定される。反対に、IL<Ithで定常動作時のPWM制御モードが維持されている期間、及び、過電流モード中でIL<Ilminとなる期間では、ORゲート812の出力信号はLレベルとなる。
ラッチ回路802は、ORゲート812からHレベル信号が入力されると、制御部801からのリセット信号Srstが入力されるまで、ブロック信号SblkをLレベルに設定し続ける。ラッチ回路802は、リセット信号Srstが入力されると、ORゲート812の出力信号がLレベルであると、ブロック信号SblkをHレベルに復帰させる。ORゲート812からHレベル信号が入力されるまで、ブロック信号Sblkは、Hレベルに維持される。又、ORゲート812の出力信号がHレベルの期間では、リセット信号Srstが入力されても、ブロック信号SblkはLレベルに維持される。
ANDゲート803は、制御部801からのPWM信号Spwm1*と、ブロック信号SblkとのAND(論理積)演算結果を、PWM信号Spwm1として出力する。同様に、ANDゲート804は、制御部801からのPWM信号Spwm2*と、ブロック信号SblkとのAND(論理積)演算結果を、PWM信号Spwm2として出力する。PWM信号Spwm1,Spwm2は、駆動回路117へ入力される。
ブロック信号SblkがHレベルの期間では、PWM信号Spwm1*,Spwm2*は、PWM信号Spwm1,Spwm2とされる。一方で、ブロック信号SblkがLレベルの期間では、PWM信号Spwm1*,Spwm2*に関わらず、PWM信号Spwm1,Spwm2はLレベルに固定される。
ブロック信号SblkをHレベルに復帰させるためのリセット信号Srstは、図6の制御例では、PWM信号Spwm1*がLレベルかHレベルに変化するタイミング(立ち上がりエッジ)、すなわち、時刻t3,t5,t7のタイミングでラッチ回路802へ入力することができる。又、系統電圧Vsys、リアクトル電流指令値IL*、及び、リアクトル電流ILが正及び負のいずれであるかに応じて、リセット信号Srstの発生タイミングを、PWM信号Spwm1*の立ち上がりエッジと、PWM信号Spwm2*の立ち上がりエッジとの間で切替えることも可能である。
図7に示されたPWM信号変換部205の構成によれば、定常動作時のPWM制御モード(IL<Ith)、すなわち、図6の時刻t2以前では、ORゲート812の出力信号がLレベルに維持されてブロック信号SblkがHレベルに維持されるため、PWM信号Spwm1*,Spwm2*がそのまま、PWM信号Spwm1,Spwm2とされる。
IL>Ithとなって過電流モードが開始されると、すなわち、図6の時刻t3では、過電流検出信号Socに応じてORゲート812の出力信号がHレベルに変化することにより、ブロック信号SblkがLレベルに変化する。これにより、PWM信号Spwm1,Spwm2がLレベルに変化して、PWMスイッチング動作が停止される。
図6の時刻t2〜t3の間で、PWM信号Spwm1*の立上りエッジに応答してリセット信号Srstが発生されても、IL>Ilimである場合には、ORゲート812の出力信号がHレベルのままであるので、ラッチ回路802は、ブロック信号SblkをLレベルに維持する。すなわち、PWMスイッチング動作の停止が維持される。
図6の時刻t3では、リセット信号Srstの発生タイミングにおいて、IL<IlimのためORゲート812の出力信号がLレベルであるので、ブロック信号SblkがHレベルに復帰する。これにより、PWM信号Spwm1*,Spwm2*に従ってPWM信号Spwm1,Spwm2が設定されることにより、半導体スイッチング素子101〜104によるPWMスイッチング動作が再開される。
図6の時刻t4では、コンパレータ815の出力信号SlimがHレベルに変化することにより、ORゲート812の出力信号がHレベルに変化する。これに応じて、ラッチ回路802がブロック信号SblkをLレベルに変化させるので、PWM信号Spwm1,Spwm2がLレベルに変化することにより、PWMスイッチング動作が再び停止される。
図6の時刻t5及びt6では、時刻t3及びt4と同様にPWM信号変換部205が動作することにより、半導体スイッチング素子101〜104のPWMスイッチング動作が再開及び停止される。さらに、時刻t7では、時刻t3及びt5と同様にPWM信号変換部205が動作することにより、PWMスイッチング動作が再開される。時刻t8では、上述した、過電流モードの終了条件が成立することにより、制御部801は、過電流モード解除信号SrmをHレベルからLレベルに変化させる。これに応じて、電流上限値設定部811は、電流上限値Ilimの出力を停止する。これにより、電流上限値Ilimの設定が解除された状態となる。時刻t8以降では、過電流検出信号Soc及びコンパレータ815の出力信号SlimはいずれもLレベルであるので、ORゲート812の出力信号もLレベルとなり、ブロック信号SblkはHレベルに設定される。この結果、過電流モード終了後の定常動作時のPWM制御モードでは、図6の時刻t2以前と同様に、PWM信号Spwm1*,Spwm2*がそのまま、PWM信号Spwm1,Spwm2とされる。
なお、PWM信号変換部205の構成は、図6に示された動作に従ってPWM信号Spwm1,Spwm2を生成可能であれば、図7とは異なる構成とすることも可能である。例えば、図6では、ANDゲート803,804によってPWM信号Spwm1,Spwm2を生成しているが、図示しないバッファ回路によって、PWM信号Spwm1,Spwm2を出力するとともに、当該バッファ回路のイネーブル信号端子に、図7のブロック信号Sblkを入力する構成とすることも可能である。又は、FPGA(Field Programmable Gate Array)等を適用して、同様の機能を有するようにPWM信号変換部205を適宜構成することも可能である。
又、PWM信号Spwm1及びSpwm2が相補的な信号であるので、一方のPWM信号の反転により、他方のPWM信号を生成する構成とすることも可能である。但し、この構成では、反転前の信号及び反転後の信号の間に、別途デッドタイムを付与することが必要となる。
以上説明したように、実施の形態1に係る電力変換装置によれば、過電流モードでは電流上限値を設定して、リアクトル電流と電流上限値との比較に基づいて過電流モードの終了を判断するので、過電流モードの終了後、即座に過電流が再発することを抑制できる。この結果、電力変換装置100に過電流が発生した場合にも、運転を安定的に継続することができる。特に、電流上限値がリアクトル電流指令値に連動して設定されることにより、単に過電流閾値にヒステリシスを設ける場合と比較して、過電流モードを終了してPWM制御モードを再開した場合におけるリアクトル電流の挙動を安定化することができる。
さらに、実施の形態1では、リアクトル電流指令値に連動した電流上限値とリアクトル電流との比較に基づき、PWMスイッチング動作を行う期間と停止する期間(電流減少期間)とが交互に設けられる。この結果、過電流モードの終了後のPWM制御モードの再開時におけるリアクトル電流偏差が抑制されるので、PWM制御モードの再開後におけるリアクトル電流の挙動をさらに安定化することができる。
又、過電流モード中において、PWMスイッチング動作の開始タイミングを、PWM信号Spwm1*,Spwm2*と同期させることにより、PWMスイッチング動作を安定的に実行できるので、リアクトル電流ILをリアクトル電流指令値IL*に近付けることができる。
実施の形態1の変形例.
実施の形態1の変形例では、過電流モードから定常動作時のPWM制御モードへの復帰をスムーズにするための制御について説明する。実施の形態1では、図6で説明したように、過電流モードにおいてPWMスイッチング動作を停止する際に、半導体スイッチング素子101〜104の全てをオフする制御を説明した。これに対して、実施の形態1の変形例では、PWMスイッチング動作の停止時に、半導体スイッチング素子101〜104の全てをオフするのではなく、リアクトル電流ILを増大させることがない一部の半導体スイッチング素子についてはオンする制御を行なう。
図8には、実施の形態1の変形例に係る電力変換装置100における過電流検出時の制御モードの切替を説明するための概念的な波形図が示される。図8では、図6と同様にリアクトル電流ILが変化する下での制御が示される。すなわち、リアクトル電流IL、リアクトル電流指令値IL*、及び、電流上限値Ilimの波形は、図6と同様である。
図8においても、系統電圧Vsys、リアクトル電流指令値IL*、及び、リアクトル電流ILがいずれも正である期間の制御動作が例示される。この場合には、半導体スイッチング素子101及び104のオン期間において、直流側から交流側へ電力が供給される。従って、系統電圧Vsys、リアクトル電流指令値IL*、及び、リアクトル電流ILが正である期間では、半導体スイッチング素子102及び103がオンしても、リアクトル電流ILは、増加することなく減少する。
このため、実施の形態1の変形例では、過電流モードの開始後、PWMスイッチング動作が停止される時刻t2,t4,t6において、半導体スイッチング素子101及び104がオフされる(Spwm1=Lレベル)一方で、半導体スイッチング素子102及び103がオンされる(Spwm2=Hレベル)。これに応じて、時刻t2,t4,t6以降では、図6と同様に、リアクトル電流ILは減少する。
時刻t3,t5,t7では、図6と同様の条件により、PWMスイッチング動作が再開されることにより、リアクトル電流ILが増加に転じる。時刻t4,t6では、図6と同様に、リアクトル電流ILが電流上限値Ilimに達することにより、上述のように、半導体スイッチング素子101及び104がオフされ、半導体スイッチング素子102及び103がオンされる態様で、PWMスイッチング動作が停止される。
時刻t8において、図6と同様に、過電流モードは終了されて、電流上限値Ilimの設定も解除される。尚、実施の形態1の変形例においても、過電流モードの終了条件は、実施の形態1での説明したのと同様に設定することができる。
又、図8においてもデッドタイムの表記は省略されているが、実際には、PWM信号Spwm1,Spwm2の各々について、LレベルからHレベルへ変化する際には、図3と同様のデッドタイムが付与される。図8では、時刻t2〜t3、時刻t4〜t5、及び、時刻t6〜t7の各期間において、PWMスイッチング動作が停止されて、半導体スイッチング素子101,104がオフされることにより、リアクトル電流ILが単調に減少する「電流減少期間」が設けられる。
図9には、図8で説明した実施の形態1の変形例での制御モードの切替に対応したPWM信号変換部205の詳細な構成を示す回路図が示される。
図9を参照して、PWM信号変換部205は、制御部801、ラッチ回路802、及び、電流判定部810と、コンパレータ921と、NOTゲート920,925と、ANDゲート906,907と、ORゲート924とを含む。
制御部801、ラッチ回路802、及び、電流判定部810は、図7と同様に動作する。なお、制御部801は、PWM信号Spwm1*については、図3及び図4のPWM信号Spwm1とは異なり、デッドタイムを付与しないで生成することができる。図9の構成では、後述するように、最終段でPWM信号Spwm1,Spmw2にデッドタイムを付与するためである。
又、電流判定部810のORゲート812からラッチ回路802へ入力される信号、及び、制御部801からラッチ回路802へ入力されるリセット信号Srstは図6と同様であるので、ラッチ回路802が出力するブロック信号Sblkについても、図7と同様に設定される。すなわち、過電流モード中のPWMスイッチング動作の停止期間においてブロック信号SblkはHレベルに設定され、それ以外の期間では、ブロック信号SblkはLレベルに設定される。
コンパレータ921は、電圧検出部111によって検出された系統電圧Vsysと、基準電圧Vrefとを比較する。基準電圧Vrefを0(V)とすることによって、系統電圧Vsysが正電圧及び負電圧のいずれであるかを判定することができる。図9の例では、Vsysが正電圧(Vsys>Vref)のときには、コンパレータ921の出力信号はLレベルであり、Vsysが負電圧(Vsys<Vref)のときに、コンパレータ921の出力信号はHレベルであるものとする。なお、コンパレータ921には、系統電圧Vsysに代えて、電圧検出部112によるコンデンサ109の電圧Vac、又は、電流検出部113によって検出されたリアクトル電流ILを入力することで、商用系統130の極性を判定することも可能である。
ANDゲート906は、制御部801からのPWM信号Spwm1*と、NOTゲート925によるブロック信号Sblkの反転信号とのAND(論理積)演算結果を出力する。ANDゲート907は、コンパレータ921の出力信号と、ブロック信号SblkとのAND(論理積)演算結果を出力する。ORゲート924は、ANDゲート906及び907の出力信号間のOR(論理和)演算結果をPWM信号Spwm1として出力する。NOTゲート920は、PWM信号Spwm1の反転信号を、PWM信号Spwm2として出力される。これらのPWM信号Spwm1及びSpwm2は、図示しないデッドタイム付与回路を通過させた後、駆動回路117へ入力される。例えば、当該デッドタイム付与回路は、PWM信号Spwm1(Spwm2)と、遅延段通過後のPWM信号Spwm1(Spwm2)とのAND(論理演算)を実行することにより、LレベルからHレベルへの立上がりエッジのみにデッドタイム相当の遅延を付与するように構成することができる。
ブロック信号SblkがLレベルの場合には、NOTゲート925からANDゲート906にはHレベルが入力されるので、ANDゲート906の出力信号は、PWM信号Spwm1*となる。一方で、ANDゲート907の出力信号は、コンパレータ921の出力信号(すなわち、系統電圧Vsysの極性)に関わらずLレベルに固定される。従って、ORゲート924からは、PWM信号Spwm1*が、PWM信号Spwm1として出力され、NOTゲート920からは、PWM信号Spwm1*の反転信号が、PWM信号Spwm1として出力される。従って、半導体スイッチング素子101〜104は、PWM信号Spwm1*(Spwm2*)に基づくPWMスイッチング動作を実行することができる。
一方で、ブロック信号SblkがHレベルの場合には、系統電圧Vsysの極性によって、PWM信号変換部205の動作が異なる。ブロック信号SblkがHレベルの期間では、NOTゲート925からANDゲート906へLレベルの信号が入力されるので、ANDゲート906の出力信号はLレベルに固定される。一方で、ANDゲート907の出力信号は、コンパレータ921の出力信号がLレベルである場合(Vsys>0)にはLレベルとなる一方で、コンパレータ921の出力信号がHレベルである場合(Vsys<0)にはHレベルとなる。
従って、ブロック信号SblkのHレベル期間において、系統電圧Vsysが正電圧(Vsys>0)である場合には、PWM信号Spwm1がLレベル、PWM信号Spwm2がHレベルに設定される。これにより、Vsys>0のときに直流側から交流側へエネルギーを送る経路を形成する半導体スイッチング素子101及び104がオフされる一方で、相補動作する半導体スイッチング素子102及び103はオンされる。このような、半導体スイッチング素子101〜104のオンオフは、系統電圧Vsysが正電圧の場合における「第2のスイッチング動作」に対応する。
反対に、ブロック信号SblkのHレベル期間において、系統電圧Vsysが負電圧(Vsys<0)である場合には、PWM信号Spwm2がLレベル、PWM信号Spwm1がHレベルに設定される。これにより、Vsys<0のときに直流側から交流側へエネルギーを送る経路を形成する半導体スイッチング素子102及び103がオフされる一方で、相補動作する半導体スイッチング素子101及び104はオンされる。このような、半導体スイッチング素子101〜104のオンオフは、系統電圧Vsysが負電圧の場合における「第2のスイッチング動作」に対応する。
この結果、過電流モード中のPWMスイッチング動作の停止期間では、系統電圧Vsysの極性に応じて、直流側から交流側へエネルギーを送る経路を形成する一部の半導体スイッチング素子をオフする一方で、残りの半導体スイッチング素子についてはオンすることができる。
このように、実施の形態1の変形例のように、過電流モード中のPWMスイッチング動作の停止期間において、リアクトル電流ILの増加に寄与しない一部の半導体スイッチング素子をオンさせる制御としても、実施の形態1と同様の効果を得ることが可能である。さらに、過電流モード及びPWM制御モードの間でのスイッチング動作の差が小さくなるので、過電流モードからPWM制御モードへの切替を、実施の形態1よりもスムーズにすることができる。
なお、PWM信号変換部205の構成は、図8に示された動作に従ってPWM信号Spwm1,Spwm2を生成可能であれば、図9とは異なる構成とすることも可能である。例えば、実施の形態1と同様に、バッファ回路やFPGA等を適用して、図9の構成と同様の機能を有するようにPWM信号変換部205を適宜構成することが可能である。
実施の形態2.
実施の形態2では、実施の形態1及びその変形例で説明した、過電流モードでの他の制御例を説明する。すなわち、実施の形態においても、電力変換装置100の構成(図1)及び定常動作時のPWM制御は、実施の形態1と同様である。
図10には、実施の形態2に係る電力変換装置100における過電流検出時の制御モードの切替を説明するための概念的な波形図が示される。図10においても、リアクトル電流指令値IL*の波形は、図6及び図8と同様であり、系統電圧Vsys、リアクトル電流指令値IL*、及び、リアクトル電流ILが正である期間の制御動作が例示される。
図10においても、時刻t1での系統擾乱の発生により、時刻t2において、過電流モードが開始される。時刻t2以前では、PWM信号Spwm1*、Spwm2*に従って、PWM信号Spwm1,Spwm2が設定されるので、半導体スイッチング素子101〜104は、PWMスイッチング動作を実行する。
実施の形態2では、過電流モード中には、実施の形態1の様な電流上限値Ilimとの比較が行なわれることなく、半導体スイッチング素子101〜104の全てがオフに維持される。すなわち、時刻txにおいて過電流モードが終了されて、制御モードがPWM制御モードへ切替えられるまでの間、PWM信号Spwm1*,Spwm2*に関わらず、PWM信号Spwm1,Spmw2はLレベルに固定される。この結果、過電流モード中、リアクトル電流ILは0に向かって単調に変化し、IL=0に達すると、その状態が維持される。
時刻txでは、リアクトル電流指令値IL*のゼロクロス点が検知されるのに応じて、過電流モードが終了される。すなわち、時刻txは「第2のタイミング」に対応する。図10では、時刻t2〜txを通じて、PWMスイッチング動作が停止されて半導体スイッチング素子101〜104がオフされることにより、リアクトル電流ILが単調に減少する「電流減少期間」が設けられる。
時刻tx以降では、時刻t2以前と同様に、PWM信号Spwm1*、Spwm2*に従うPWM信号Spwm1,Spwm2を用いて、半導体スイッチング素子101〜104は、リアクトル電流ILをリアクトル電流指令値IL*に追従させるためのPWMスイッチング動作を実行する。
図10に示されるように、過電流モード中においても、比例積分制御部204(図2)による制御演算が継続されてPWM信号Spwm1*,Spwm2*が生成される。一方で、実施の形態2では、過電流モード中には、リアクトル電流ILとリアクトル電流指令値IL*との乖離が大きくなる可能性がある。従って、過電流モードからPWM制御モードへの切替時点では、過電流モード中における電流偏差ΔILの積算をクリアするために、積分項(Ki・Σ(ΔIL))の値を一旦ゼロにクリアすることが好ましい。或いは、過電流モード中には、比例積分制御部204での積分項の演算(特に、電流偏差ΔILの積算)を一時的に停止してもよい。
図11には、図10で説明した実施の形態2での制御モードの切替に対応したPWM信号変換部205の詳細な構成を示す回路図が示される。
図11を参照して、PWM信号変換部205は、制御部801、ラッチ回路802、及び、ANDゲート931,932を含む。
制御部801は、図7と同様に動作して、PWMスイッチング動作のためのPWM信号Spwm1*,Spwm2*と、リセット信号Srstを出力する。実施の形態2では、リセット信号Srstは、リアクトル電流指令値IL*のゼロクロスタイミング(図10の時刻tx)で発生される。図2及び図3で説明したように、リアクトル電流指令値IL*は、制御回路115の内部で生成されるので、そのゼロクロスタイミングは容易に検知できる。或いは、リセット信号Srstの発生タイミングは、電力変換装置100の交流側の電圧又は電流の他のゼロクロス点として、電圧検出部111によって検出される系統電圧Vsys、又は、電流検出部113によって検出されるリアクトル電流ILのゼロクロス点に対応させて定めることも可能である。
ラッチ回路802には、図9及び図11での電流判定部810からの出力信号に代えて、過電流検出部122からの過電流検出信号Socが入力される。従って、ラッチ回路802は、過電流検出信号SocがHレベルに変化すると、制御部801からのリセット信号Srstが入力されるまで、ブロック信号SblkをLレベルに設定し続ける。ラッチ回路802は、リセット信号Srstが入力されると、過電流検出信号SocがLレベルであると、ブロック信号SblkをHレベルに復帰させる。従って、ブロック信号Sblkは、図10の時刻t2において、HレベルからLレベルに変化し、時刻t2〜txの間Lレベルに維持されることが理解される。時刻tx以降では、ブロック信号SblkはHレベルに設定される。
ANDゲート931は、制御部801からのPWM信号Spwm1*と、ブロック信号SblkとのAND(論理積)演算結果を、PWM信号Spwm1として出力する。同様に、ANDゲート932は、制御部801からのPWM信号Spwm2*と、ブロック信号SblkとのAND(論理積)演算結果を、PWM信号Spwm2として出力する。PWM信号Spwm1,Spwm2は、駆動回路117へ入力される。
ブロック信号SblkがHレベルの期間では、PWM信号Spwm1*,Spwm2*は、PWM信号Spwm1,Spwm2とされる。一方で、ブロック信号SblkがLレベルの期間では、PWM信号Spwm1*,Spwm2*に関わらず、PWM信号Spwm1,Spwm2はLレベルに固定される。
図11に示されたPWM信号変換部205の構成によれば、定常動作時のPWM制御モードが選択される、図10の時刻t2以前、及び、時刻tx以降では、図10に示されるように、PWM信号Spwm1,Spwm2のレベルは、PWM信号Spwm1*,Spwm2*と同等とすることができる。一方で、過電流モードが適用される図10の時刻t2〜txでは、PWM信号Spwm1,Spwm2をLレベルに固定することができる。
なお、PWM信号変換部205の構成は、図10に示された動作に従ってPWM信号Spwm1,Spwm2を生成可能であれば、図11とは異なる構成とすることも可能である。例えば、実施の形態1と同様に、バッファ回路やFPGA等を適用して、図11の構成と同様の機能を有するようにPWM信号変換部205を適宜構成することが可能である。又、PWM信号Spwm1及びSpwm2一方のPWM信号の反転により、他方のPWM信号を生成する構成とすることも可能である。但し、実施の形態1でも述べた様に、反転前の信号及び反転後の信号の間に、別途デッドタイムを付与することが必要となる。
以上説明したように、実施の形態2に係る電力変換装置では、実施の形態1と同様に開始される過電流モードによってリアクトル電流ILを減少するととともに、電力変換装置100の交流側の電圧又は電流(代表的には、リアクトル電流指令値IL*)に係るゼロクロスタイミングで、過電流モードから定常動作時のPWM制御モードへ切替えることが可能である。
これにより、PWM制御モードの再開直後における、リアクトル電流指令値IL*に対するリアクトル電流ILの電流偏差が小さくなるので、安定的に電流制御を再開することができる。又、制御モードの切替タイミングが検出遅れ等によってゼロクロス点からずれた場合にも、リアクトル電流ILが比較的に小さい状態から、リアクトル電流指令値IL*に追従するためのPWM制御が開始されるので、制御動作が不安定化することを防止できる。
なお、実施の形態1及びその変形例においても、実施の形態2との組み合わせによって、過電流モードの終了タイミングを、商用系統130に係る交流波形(代表的には、リアクトル電流指令値IL*)のゼロクロスタイミングに対応して定めることも可能である。
実施の形態3.
実施の形態3では、電力変換装置の他の構成例に対する、本実施の形態に係る過電流モードの適用について説明する。
図12は、実施の形態3に係る実施の形態3に係る電力変換装置の構成を示す回路図である。
図12を参照して、実施の形態3に係る電力変換装置100♯は、実施の形態1で説明した電力変換装置100(図1)と比較して、インバータ回路100Aが、半導体スイッチング素子105及び106をさらに含む点で異なる。半導体スイッチング素子105及び106は、半導体スイッチング素子101〜104と同一の素子で構成することができる。半導体スイッチング素子105及び106は、接続点124及び125の間に、直列に電気的に接続される。半導体スイッチング素子105の正極は接続点124と電気的に接続され、半導体スイッチング素子106の負極は接続点125と電気的に接続され、半導体スイッチング素子105の負極と半導体スイッチング素子106の正極とが電気的に接続される。
駆動回路117は、半導体スイッチング素子105及び106の制御電極に対して、駆動制御信号S5及びS6を出力する。これにより、半導体スイッチング素子101〜104と同様に、半導体スイッチング素子105,106についても、制御回路115からの制御信号(PWM信号Spwm1,Spwm2)に従ってオンオフすることができる。
具体的には、系統電圧Vsysが正電圧の場合には、半導体スイッチング素子101及び104をPWM制御によりオンオフする一方で、半導体スイッチング素子106は、半導体スイッチング素子101及び104と相補にオンオフされる。さらに、半導体スイッチング素子105はオンに固定する一方で、半導体スイッチング素子102及び103はオフに固定される。これにより、図3でのPWM信号Spwm1*,Spwm2*に従ったPWM制御を実現することができる。
これに対して、系統電圧Vsysが負電圧の場合には、半導体スイッチング素子102及び103をPWM制御によりオンオフする一方で、半導体スイッチング素子105は、半導体スイッチング素子102及び103と相補にオンオフされる。さらに、半導体スイッチング素子106はオンに固定する一方で、半導体スイッチング素子101及び104はオフに固定される。これにより、図3でのPWM信号Spwm1*,Spwm2*に従ったPWM制御を実現することができる。
実施の形態3に係る電力変換装置100♯では、接続点124,125間のインバータ出力電圧Voが、+Vdc(半導体スイッチング素子101及び104のオン時),0(半導体スイッチング素子105及び106のオン時),−Vdc(半導体スイッチング素子102及び103のオン時)の3レベルで変化する。このため、電力変換装置100♯は、3レベルインバータとも称される。
実施の形態3に係る電力変換装置100♯に対しても、実施の形態1で説明した過電流モード(図6)を適用することができる。
図6及び図11を参照して、系統電圧Vsysが正電圧の場合には、半導体スイッチング素子101及び104をPWM信号Spwm1に従ってオンオフし(S1=S4=Spwm1)、半導体スイッチング素子106をPWM信号Spwm2に従ってオンオフされる(S6=Spwm2)。一方で、上述のように、半導体スイッチング素子102及び103はオフに固定され、半導体スイッチング素子105はオン固定される。これにより、PWM制御モードでは(時刻t2以前、及び、時刻t8以降)、半導体スイッチング素子101〜106によるPWMスイッチング動作により、リアクトル電流指令値に追従するようにリアクトル電流ILを制御することができる。
過電流モード中のPWMスイッチング動作停止期間では、PWM信号Spwm1=Spwm2=Lレベルとすることにより、半導体スイッチング素子101〜104,106をオフすることで、リアクトル電流ILを減少することができる。半導体スイッチング素子105については、オン固定を継続しても、他の半導体スイッチング素子101〜104,106と揃えてオフしてもよいが、以下の点で得失が存在する。
過電流モード中にも半導体スイッチング素子105をオン固定する場合には、半導体スイッチング素子101〜104のオフ中に、リアクトル電流ILは、半導体スイッチング素子105と、半導体スイッチング素子106の還流ダイオードとを通過しながら徐々に減少する。この場合には、過電流モード及びPWM制御モードの間で半導体スイッチング素子105の制御を共通化できる。
これに対して、過電流モード中に半導体スイッチング素子105をオフする場合には、半導体スイッチング素子101〜104のオフ中に、リアクトル電流ILは、半導体スイッチング素子102及び103の還流ダイオード及び平滑用コンデンサ110を含む経路を通過しながら徐々に減少する。この結果、半導体スイッチング素子105をオン固定する場合よりも、リアクトル電流ILの減少速度を高めることができる。
反対に、系統電圧Vsysが負電圧の場合には、半導体スイッチング素子102及び103をPWM信号Spwm2に従ってオンオフし(S2=S3=Spwm2)、半導体スイッチング素子105はPWM信号Spwm1に従ってオンオフされる(S5=Spwm1)。一方で、半導体スイッチング素子101及び104はオフに固定され、半導体スイッチング素子106はオン固定される。これにより、PWM制御モードでは、半導体スイッチング素子101〜106によるPWMスイッチング動作により、リアクトル電流指令値に追従するようにリアクトル電流ILを制御することができる。
過電流検出モード中のPWMスイッチング動作停止期間では、PWM信号Spwm1=Spwm2=Lレベルとすることにより、系統電圧Vsysが正電圧の場合と同様に、半導体スイッチング素子101〜104,106をオフすることで、リアクトル電流ILを減少することができる。上述のように、半導体スイッチング素子105については、オン固定を継続しても、他の半導体スイッチング素子101〜104,106と揃えてオフしてもよい。
なお、実施の形態3に係る電力変換装置100♯に対して、実施の形態1の変形例で説明した過電流モード(図8)を適用することも可能である。
図8及び図12を参照して、実施の形態1の変形による過電流モード中のPWMスイッチング動作停止期間では、系統電圧Vsysが正電圧である場合には、PWM信号Spwm1がLレベル、かつ、PWM信号Spwm2がHレベルに設定されるので、半導体スイッチング素子101〜104がオフされる一方で、半導体スイッチング素子106がオンされる。このため、PWMスイッチング動作停止期間では、半導体スイッチング素子105はオンオフのいずれであっても、リアクトル電流ILを減少することができる。
又、過電流モード中のPWMスイッチング動作停止期間において、系統電圧Vsysが負電圧である場合には、PWM信号Spwm1がHレベル、かつ、PWM信号Spwm2がLレベルに設定される。従って、半導体スイッチング素子101〜104がオフされる一方で、半導体スイッチング素子105がオンされる。このため、PWMスイッチング動作停止期間では、実施の形態1の変形例と同様に、半導体スイッチング素子106はオンオフのいずれであっても、リアクトル電流ILを減少することができる。
又、実施の形態3に係る電力変換装置100♯に対して、実施の形態2で説明した過電流モード(図10)を適用することも可能である。
図10及び図12を参照して、過電流モード中には、PWM信号Spwm1=Spwm2=Lレベルとすることにより、系統電圧Vsysが正電圧の場合には、半導体スイッチング素子101〜104,106をオフすることで、リアクトル電流ILを減少することができる。又、系統電圧Vsysが負電圧の場合には、半導体スイッチング素子101〜104,105をオフすることで、リアクトル電流ILを減少することができる。従って、過電流モードの終了タイミングを、商用系統130に係る交流波形(代表的には、リアクトル電流指令値IL*)のゼロクロスタイミングとすることにより、実施の形態2と同様の、過電流モード及び定常動作時のPWM制御モードの切替を実現することができる。
このように、3レベルインバータの構成を有する電力変換装置100♯に対しても、実施の形態1及びその変形例、並びに、実施の形態2で説明した過電流モードを、定常動作時のPWM制御モードから切替えて適用することが可能である。又、電力変換装置については、他の回路構成としてもよく、例えば、3レベル以上のマルチレベルインバータに対しても、同様の過電流モードを定常動作時のPWM制御モードから切替えて適用することが可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。