JPWO2019123906A1

JPWO2019123906A1 - 管理装置、及び電源システム

Info

Publication number: JPWO2019123906A1
Application number: JP2019560874A
Authority: JP
Inventors: 智徳國光
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2017-12-19
Filing date: 2018-11-15
Publication date: 2020-12-10
Anticipated expiration: 2038-11-15
Also published as: EP3731367A1; WO2019123906A1; JP7127064B2; EP3731367A4; US20210083331A1; US11588185B2; CN111492557A

Abstract

直列接続された複数のセル間の均等化処理において、部品構成の複雑化を抑えつつ電力効率を向上させるために、複数の電源回路（１２、２２、３２、４２）は、それぞれの直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）の両端電圧を用いて、当該直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）に含まれる複数のセルのうちの任意の１つを選択的に充電することが可能に構成されている。複数の放電回路（１３、２３、３３、４３）は、それぞれの直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）に蓄積された容量を放電することが可能に構成されている。制御回路（５０）は、複数の電源回路（１２、２２、３２、４２）を用いてそれぞれの直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）に含まれる複数のセルの状態を均等化し、複数の放電回路（１３、２３、３３、４３）を用いて前記複数の直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）の状態を均等化する。

Description

本発明は、蓄電部の状態を管理する管理装置、及び電源システムに関する。

近年、ハイブリッド車（ＨＶ）、プラグインハイブリッド車（ＰＨＶ）、電気自動車（ＥＶ）が普及してきている。これらの車にはキーデバイスとして二次電池が搭載される。車載用二次電池としては主に、ニッケル水素電池およびリチウムイオン電池が普及している。今後、エネルギー密度が高いリチウムイオン電池の普及が加速すると予想される。

リチウムイオン電池は常用領域と使用禁止領域が近接しているため、他の種類の電池より厳格な電圧管理が必要である。一般的に、リチウムイオン電池では電力効率の維持および安全性担保の観点から、直列接続された複数のセル間において電圧を均等化する均等化処理が実行される（例えば、特許文献１参照）。

均等化処理の方式としてはパッシブ方式が主流である。パッシブ方式は、直列接続された複数のセルにそれぞれ放電抵抗を接続し、最も電圧が低いセルの電圧に、他のセルの電圧を合わせように他のセルを放電する。

均等化処理の別の方式としてアクティブ方式がある。アクティブ方式では充電回路を備え、直列接続された複数のセルの内、最も高い電圧のセルの電圧に、他のセルの電圧を合わせるように他のセルを充電する。

特開２０１３−２２３３７８号公報

パッシブ方式では、均等化のためにセルに蓄積されたエネルギーの一部を廃棄する必要があり電力効率が低下する。また放電抵抗に電流が流れる際に発熱する。一方、アクティブ方式では各セルを充電するための充電回路が必要になるため、部品構成が複雑化し、コストも高くなる。

本発明はこうした状況に鑑みなされたものであり、その目的は、直列接続された複数のセル間の均等化処理において、部品構成の複雑化を抑えつつ電力効率を向上させる技術を提供することにある。

上記課題を解決するために、本発明のある態様の管理装置は、直列に接続される複数のセルを含む複数の直列セル群のそれぞれに接続される複数の電源回路であって、前記複数の電源回路が、それぞれの直列セル群の両端電圧を用いて、当該直列セル群に含まれる複数のセルのうちの任意の１つを選択的に充電することが可能に構成されている、前記複数の電源回路と、前記複数の直列セル群のそれぞれに接続される複数の放電回路であって、前記複数の放電回路が、それぞれの直列セル群に蓄積された容量を放電することが可能に構成されている、前記複数の放電回路と、前記複数の直列セル群に含まれる複数のセルの各電圧を検出する電圧検出回路と、前記電圧検出回路から各セルの電圧値を取得し、前記複数の電源回路と前記複数の放電回路を制御する制御回路とを備える。前記制御回路は、前記複数の電源回路を用いてそれぞれの直列セル群に含まれる複数のセルの状態を均等化し、前記複数の放電回路を用いて前記複数の直列セル群の状態を均等化する。

なお、以上の構成要素の任意の組み合わせ、本発明の表現を方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、直列接続された複数のセル間の均等化処理において、部品構成の複雑化を抑えつつ電力効率を向上させることができる。

本発明の実施の形態に係る電源システムの構成を示す図である。比較例１に係る電源システムの構成を示す図である。比較例２に係る電源システムの構成を示す図である。図４（ａ）−（ｃ）は、本発明の実施の形態に係る電源システムにおける均等化処理の一例を示す図である。

図１は、本発明の実施の形態に係る電源システム１の構成を示す図である。電源システム１は、複数の蓄電スタック（図１では第１蓄電スタック１０−第４蓄電スタック４０）と制御回路５０を備える。第１蓄電スタック１０は、第１蓄電モジュールＭ１、第１電圧検出回路１１、第１電源回路１２、複数のスイッチＳ１０−Ｓ１９、第１放電回路１３を備える。

第１蓄電モジュールＭ１は、複数のセルＥ１−Ｅ５）が直列接続されて形成される。セルには、リチウムイオン電池セル、ニッケル水素電池セル、鉛電池セル、電気二重層キャパシタセル、リチウムイオンキャパシタセル等を用いることができる。以下、本明細書ではリチウムイオン電池セル（公称電圧：３．６−３．７Ｖ）を使用する例を想定する。

第１電圧検出回路１１は、直列接続された複数のセルＥ１−Ｅ５の各ノードと複数の電圧線で接続され、隣接する２本の電圧線間の電圧をそれぞれ検出することにより、各セルＥ１−Ｅ５の電圧を検出する。第１電圧検出回路１１は例えば、ＡＳＩＣ（Application Specific Integrated Circuit）により構成される。第１電圧検出回路１１は、マルチプレクサ及びＡ／Ｄ変換器（不図示）を含む。マルチプレクサは、複数のセルＥ１−Ｅ５の各電圧値を所定の順番でＡ／Ｄ変換器に出力し、Ａ／Ｄ変換器は、マルチプレクサから入力されるアナログ信号をデジタル信号に変換する。

第１電源回路１２は、第１蓄電モジュールＭ１の両端電圧を降圧して複数のセルＥ１−Ｅ５の１つに充電する。図１では第１電源回路１２を絶縁型フライバックＤＣ／ＤＣコンバータで構成する例を示している。絶縁型フライバックＤＣ／ＤＣコンバータは、第１トランスＴ１、第１スイッチＳ１、第１ダイオードＤ１を備える。絶縁型フライバックＤＣ／ＤＣコンバータでは、第１トランスＴ１の一次巻線と二次巻線とが逆極性に接続される。なお、第１電源回路１２は、絶縁型フライバックＤＣ／ＤＣコンバータに限らず、第１蓄電モジュールＭ１の両端電圧を降圧して出力することが可能な絶縁型の電源回路であればどのような構成であってもよい。この種の電源回路としては、上述の絶縁型フライバックＤＣ／ＤＣコンバータ以外にも、絶縁型フォワードＤＣ／ＤＣコンバータなどが知られている。

第１トランスＴ１の一次巻線の両端は第１蓄電モジュールＭ１の両端に接続される。一次巻線の一端と第１蓄電モジュールＭ１の一端との間に第１スイッチＳ１が挿入される。第１トランスＴ１の二次巻線の一端に整流用の第１ダイオードＤ１が接続される。

第１トランスＴ１の二次巻線と、複数のセルＥ１−Ｅ５のいずれか１つの両端間が、複数のスイッチＳ１０−Ｓ１９を介して接続される。複数のセルＥ１−Ｅ５の各ノードには電圧線が接続される。第１電圧線、第３電圧線、及び第５電圧線は第１正極用配線Ｌｐ１で結合され、第２電圧線、第４電圧線、及び第６電圧線は第１負極用配線Ｌｐ１で結合される。第１電圧線−第６電圧線には、第１０スイッチＳ１０−第１６スイッチＳ１６がそれぞれ挿入される。

第１トランスＴ１の二次巻線の電流出力側の端子と第１正極用配線Ｌｐ１間が第１６スイッチＳ１６を介して接続され、二次巻線の電流出力側の端子と第１負極用配線Ｌｍ１間が第１７スイッチＳ１７を介して接続される。第１トランスＴ１の二次巻線の電流入力側の端子と第１正極用配線Ｌｐ１間が第１９スイッチＳ１９を介して接続され、二次巻線の電流入力側の端子と第１負極用配線Ｌｍ１間が第１８スイッチＳ１８を介して接続される。

第１放電回路１３は、直列接続された第５スイッチＳ５及び第１抵抗Ｒ１を含む。直列接続された第５スイッチＳ５及び第１抵抗Ｒ１は、第１蓄電モジュールＭ１の両端間に接続される。

第２蓄電スタック２０、第３蓄電スタック３０及び第４蓄電スタック４０の構成は、第１蓄電スタック１０の構成と同じであるため説明を省略する。第１蓄電モジュールＭ１−第４蓄電モジュールＭ４は直列接続され、１つの蓄電部を形成する。図１に示す例では各蓄電モジュールＭ１−Ｍ４に、直列接続された５セルが含まれるため、合計２０セルの直列回路が形成される。なお高電圧のモータが使用される場合、セルの直列数が増加される。例えば、高電圧（例えば、４００Ｖ程度）の電圧が必要なモータが使用される場合など、合計１００セルの直列回路が形成されることもある。典型的には、直列接続された５−２０セルを含む蓄電モジュールが、８個以上直列に接続されて１つの蓄電部が形成される。なお本実施の形態では、直列接続された５セルを含む蓄電モジュールを例に示しているが、蓄電モジュールに含まれるセルの数は、ＡＳＩＣや電源回路の耐圧に応じて設計されることが好ましい。また、本実施の形態では、電源システム１から蓄電部を除いた構成を総称して管理装置と呼ぶ。

制御回路５０は電源システム１全体を制御する。制御回路５０は例えば、マイクロプロセッサにより構成される。制御回路５０は、複数の電圧検出回路１１−４１とそれぞれ通信線により接続される。より具体的には、制御回路５０と複数の電圧検出回路１１−４１間は、フォトカプラ等の絶縁回路を介した、デジタル通信により接続される。電圧検出回路１１−４１は、直列接続された複数のセルの電圧を検出する必要があるため高電圧化する必要がある。一方、制御回路５０は、通常、１２Ｖの鉛電池から電源供給されて動作する。この電圧差を吸収するために両者は絶縁される必要がある。

制御回路５０は複数のセルＥ１−Ｅ２０のＳＯＣ(State Of Charge)、ＳＯＨ(State Of Health）を推定する。ＳＯＣは例えば、ＯＣＶ（Open Circuit Voltage）法または電流積算法により推定できる。ＳＯＨは、初期の満充電容量に対する現在の満充電容量の比率で規定され、数値が低いほど（０％に近いほど）劣化が進行していることを示す。ＳＯＨは、内部抵抗との相関関係をもとに推定することができる。内部抵抗は、電池に所定の電流を所定時間流した際に発生する電圧降下を、当該電流で割ることにより推定することができる。内部抵抗は温度が上がるほど低下する関係にあり、電池の劣化が進行するほど増加する関係にある。電池の劣化は充放電回数が増加するにつれ進行する。また電池の劣化は個体差や使用環境にも依存する。従って使用期間が長くになるにつれ基本的に、複数のセルＥ１−Ｅ２０の容量のばらつきが大きくなっていく。

制御回路５０は、複数の電圧検出回路１１−４４から各セルＥ１−Ｅ２０の電圧値を取得し、均等化処理を実行する。制御回路５０は、１つの蓄電モジュールを形成する複数のセル間の電圧を電源回路１２−４２を用いて均等化する（アクティブバランシング）とともに、複数の蓄電モジュールＭ１−Ｍ４間の電圧を放電回路１３−４３を用いて均等化する（パッシブバランシング）。

以下、第１蓄電モジュールＭ１のアクティブバランシングについて説明する。アクティブバランシングでは、複数のセルＥ１−Ｅ５の内、最も容量が少ないセルの容量を、最も容量が多いセルの容量まで充電する。当該最も容量が少ないセルの容量が当該最も容量が多いセルの容量に到達すると、同じ制御を繰り返し、全てのセルの容量が実質的に一致するまで繰り返す。

制御回路５０は、複数のセルＥ１−Ｅ５のＯＣＶ／ＳＯＣを取得／推定し、最もＯＣＶ／ＳＯＣが低いセルを特定する。制御回路５０は、当該セルの両端のノードに接続された２本の電圧線に挿入された２つのスイッチ、第１６スイッチＳ１６／第１７スイッチＳ１７、及び第１８スイッチＳ１８／第１９スイッチＳ１９をオン状態に制御する。例えば、第１セルＥ１を充電する場合、第１０スイッチＳ１０、第１１スイッチＳ１１、第１６スイッチＳ１６、及び第１８スイッチＳ１８をオン状態に制御する。また第２セルＥ２を充電する場合、第１１スイッチＳ１１、第１２スイッチＳ１２、第１７スイッチＳ１７、及び第１９スイッチＳ１９をオン状態に制御する。

制御回路５０は、第１スイッチＳ１をＰＷＭ(Pulse Width Modulation)制御する構成としてもよい。第１電源回路１２は、第１蓄電モジュールＭ１の両端電圧が入力され、入力された両端電圧を降圧して出力電圧を出力する。第１電源回路１２の出力側にセルを接続すると、セルの電圧に応じて充電電流が流れるが、第１スイッチＳ１をＰＷＭ(Pulse Width Modulation)制御することで、この充電電流の電流量を調整することができる。このように、第１電源回路１２の出力は、第１トランスＴ１の一次巻線と二次巻線の巻数比と、第１スイッチＳ１のデューティ比により調整することができる。なお、充電制御は、様々な方式を採用することができる。充電制御としては、典型的には、定電流定電圧方式（ＣＣ−ＣＶ）などが知られているが、第１蓄電モジュールＭ１の両端電圧を利用して対象のセルを充電できる方式であればどのような構成であってもよい。

以上のように最もＯＣＶ／ＳＯＣが低いセルを充電して、最もＯＣＶ／ＳＯＣが高いセルのＯＣＶ／ＳＯＣまで充電する制御を繰り返すことにより、制御回路５０は、複数のセルＥ１−Ｅ５間のＯＣＶ／ＳＯＣを実質的に一致させることができる。なお均等化の目標値として、複数のセルＥ１−Ｅ５間のＯＣＶ／ＳＯＣの代わりに充電可能量／放電可能量を使用してもよい。以上のアクティブバランシングを第２蓄電モジュールＭ２−第４蓄電モジュールＭ４でも実行する。

上述のアクティブバランシングは、各蓄電モジュール内のセル間のエネルギー移動であるため、各蓄電モジュールの両端電圧はアクティブバランシングの実行中、基本的に変動しない。従って制御回路５０は、上記アクティブバランシングと下記パッシブバランシングを同時並行で実行することができる。

制御回路５０は、複数の蓄電モジュールＭ１−Ｍ４のＯＣＶ／ＳＯＣを推定し、最もＯＣＶ／ＳＯＣが低い蓄電モジュールを特定する。制御回路５０は、最もＯＣＶ／ＳＯＣが低い蓄電モジュールに、他の複数の蓄電モジュールのＯＣＶ／ＳＯＣを合わせるために、他の複数の蓄電モジュールの各放電時間を決定する。制御回路５０は、各蓄電モジュールの現在のＯＣＶ／ＳＯＣと、均等化の目標とすべきＯＣＶ／ＳＯＣとの差分に基づく放電容量、及び放電用の抵抗Ｒ１−Ｒ４の抵抗値をもとに各放電時間を決定する。なお、複数の抵抗Ｒ１−Ｒ４の抵抗値は、同じ値とする。制御回路５０は、決定した各放電時間をもとに、他の複数の蓄電モジュールの各放電用のスイッチＳ５−Ｓ８のオン／オフを制御する。放電用のスイッチがオン状態の蓄電スタックでは、蓄電モジュールから放電用の抵抗に電流が流れ、蓄電モジュールのＯＣＶ／ＳＯＣが低下する。

制御回路５０は、第１スイッチＳ１、第５スイッチＳ５、第１０スイッチＳ１０−第１９スイッチＳ１９のオン／オフを指示する制御信号を第１電圧検出回路１１に送信し、第２スイッチＳ２、第６スイッチＳ６、第２０スイッチＳ２０−第２９スイッチＳ２９のオン／オフを指示する制御信号を第２電圧検出回路２１に送信し、第３スイッチＳ３、第７スイッチＳ７、第３０スイッチＳ３０−第３９スイッチＳ３９のオン／オフを指示する制御信号を第３電圧検出回路３１に送信し、第４スイッチＳ４、第８スイッチＳ８、第４０スイッチＳ４０−第４９スイッチＳ４９のオン／オフを指示する制御信号を第４電圧検出回路４１に送信する。第１電圧検出回路１１−第４電圧検出回路４１は、制御回路５０から受信した制御信号をもとに各スイッチＳ１−Ｓ４９のオン／オフを制御する。

図２は、比較例１に係る電源システム１の構成を示す図である。比較例１は、アクティブバランシングのみで均等化処理を実行する例である。比較例１では放電回路１３−４３は設けられない。比較例１では複数の蓄電モジュールＭ１−Ｍ４に対して、１つの電源回路１２が設けられる。正極用配線Ｌｐ１に奇数番の電圧線が接続され、負極用配線Ｌｍ１に偶数番の電圧線が接続される。

図３は、比較例２に係る電源システム１の構成を示す図である。比較例２は、パッシブバランシングのみで均等化処理を実行する例である。比較例２では、第１電源回路１２−第４電源回路４２、第１０スイッチＳ１０−第４９スイッチＳ４９は設けられない。比較例２では１つのセルごとに１つの放電回路が設けられる。具体的には、第１セルＥ１の両端に第１放電スイッチＳ５１と第１放電抵抗Ｒ５１が直列接続され、第２セルＥ２の両端に第２放電スイッチＳ５２と第２放電抵抗Ｒ５２が直列接続され、・・・、第２０セルＥ２０の両端に第２０放電スイッチＳ８５と第２０抵抗Ｒ８５が接続される。

図４（ａ）−（ｃ）は、本発明の実施の形態に係る電源システム１における均等化処理の一例を示す図である。図４（ａ）は、均等化処理前のセルＥ１−Ｅ２０の容量の状態を示す図である。図４（ａ）に示す図では、第１３セルＥ１３の容量が低下している。経年劣化や個体ばらつき等により、自己放電量が大きくなるセルが発生する場合がある。第１３セルＥ１３は、他のセルＥ１−Ｅ１２、Ｅ１４−Ｅ２０と比較して自己放電量が大きいセルである。

制御回路５０は、第３蓄電スタック３０においてアクティブバランシングを実行する。具体的には制御回路５０は、第３電圧検出回路３１に第３電源回路３２を使用して第１３セルＥ１３を充電するよう指示する。第３電圧検出回路３１は、第３２スイッチＳ３２、第３３スイッチＳ３３、第３６スイッチＳ３６、及び第３８スイッチＳ３８をオン状態に制御して、第３スイッチＳ３をＰＷＭ制御する。

図４（ｂ）は、第３蓄電スタック３０におけるアクティブセルバランシング終了後のセルＥ１−Ｅ２０の容量の状態を示す図である。アクティブセルバランシングは、第３蓄電モジュールＭ３内で完結しているため、第１３セルＥ１３の充電に伴い、第３蓄電モジュールＭ３内の他のセルＥ１０−Ｅ１２、Ｅ１３−Ｅ１５の容量が低下する。

制御回路５０は、第１蓄電スタック１０−第４蓄電スタック４０間でパッシブバランシングを実行する。具体的には制御回路５０は、第１電圧検出回路１１、第２電圧検出回路２１及び第４電圧検出回路４１に第１蓄電モジュールＭ１、第２蓄電モジュールＭ２及び第４蓄電モジュールＭ４の容量を、第３蓄電モジュールＭ３の容量まで放電するよう指示する。第１電圧検出回路１１、第２電圧検出回路２１及び第４電圧検出回路４１は、第５スイッチＳ５、第６スイッチＳ６及び第８スイッチＳ８をそれぞれオン状態に制御して、第１蓄電モジュールＭ１、第２蓄電モジュールＭ２及び第４蓄電モジュールＭ４の容量を放電する。

図４（ｃ）は、第１蓄電スタック１０−第４蓄電スタック４０間のパッシブバランシング終了後のセルＥ１−Ｅ２０の容量の状態を示す図である。図４（ｃ）では、全てのセルＥ１−Ｅ２０の容量が実質的に一致した状態となっている。なお比較例２に示したパッシブバランシングのみを使用した均等化処理を実行した場合、図４（ａ）の第１３セルＥ１３の容量まで、他のセルＥ１−Ｅ１２、Ｅ１４−２０の容量を放電する必要があり、本実施の形態に係る均等化処理と比較して効率が悪い。

以上説明したように本実施の形態によれば、各蓄電スタック内において複数のセル間のアクティブバランシングを実行し、複数の蓄電スタック間において複数の蓄電モジュール間のパッシブバランシングを実行する。これにより、部品構成の複雑化を抑えつつ電力効率を向上させることができる。

比較例２に示したようにパッシブバランシングのみで均等化する方式では、セル毎に放電抵抗を付加する必要があり、部品点数が多くなる。また放電抵抗に容量を放電する際に発熱する。高電圧が要求される用途ではセル数が多くなるため、均等化放電による損失が大きくなる。これに対して本実施の形態では、均等化放電による損失を大幅に削減することができる。

一方、比較例１に示したようにアクティブバランシングのみで均等化する方式では、蓄電部の総電圧（例えば、４００Ｖ程度）から、１つのセルを充電するための電圧（例えば、５Ｖ程度）を生成する必要があり、高耐圧の電源回路１２が必要となる。高耐圧の部品を使用すると回路全体が大型化する。

また１つの電源回路１２に全てのセルＥ１−Ｅ２０を接続する必要があるため配線が複雑化する。本実施の形態に係る電源システム１では、１つの蓄電スタック内でアクティブバランシングが完結するため、蓄電スタック内の基板上に電源回路と、当該電源回路と複数のセル間の配線を実装することができる。従って構成をシンプルにできる。一方、比較例１に係るアクティブバランシングのみで均等化する方式では、電源回路と複数のセル間の配線を蓄電スタックの外に這わせる必要があり、配線が複雑化し、配線長も長くなる。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

上述の実施の形態では１つの蓄電スタックに１つの電圧検出回路が搭載される例を説明した。この点、１つの蓄電スタックに複数の電圧検出回路が搭載される構成も可能である。例えば、直列接続された２０セルを含む蓄電スタックに２つの電圧検出回路が搭載され、各電圧検出回路が１０セル分の電圧を検出する構成も可能である。その場合、アクティブセルバランシングは１つの電圧検出回路で管理される複数のセル（この例では１０個）毎に実行される。この例では、１つの蓄電スタック内で独立した２つのアクティブバランシングが実行されることになる。

また上述の実施の形態では、蓄電スタックごとに１つの放電抵抗を設ける例を説明した。この点、放電抵抗の数は１つに限るものではなく、セル毎に放電抵抗を付加する構成も排除するものではない。

なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
直列に接続される複数のセル（Ｅ１−Ｅ５、Ｅ６−Ｅ１０、Ｅ１１−Ｅ５、Ｅ１６−Ｅ２０）を含む複数の直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）のそれぞれに接続される複数の電源回路（１２、２２、３２、４２）であって、前記複数の電源回路（１２、２２、３２、４２）が、それぞれの直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）の両端電圧を用いて、当該直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）に含まれる複数のセル（Ｅ１−Ｅ５、Ｅ６−Ｅ１０、Ｅ１１−Ｅ５、Ｅ１６−Ｅ２０）のうちの任意の１つを選択的に充電することが可能に構成されている、前記複数の電源回路（１２、２２、３２、４２）と、
前記複数の直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）のそれぞれに接続される複数の放電回路（１３、２３、３３、４３）であって、前記複数の放電回路（１３、２３、３３、４３）が、それぞれの直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）に蓄積された容量を放電することが可能に構成されている、前記複数の放電回路（１３、２３、３３、４３）と、
前記複数の直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）に含まれる複数のセル（Ｅ１−Ｅ５、Ｅ６−Ｅ１０、Ｅ１１−Ｅ５、Ｅ１６−Ｅ２０）の各電圧を検出する電圧検出回路（１１、２１、３１、４１）と、
前記電圧検出回路（１１、２１、３１、４１）から各セル（Ｅ１−Ｅ５、Ｅ６−Ｅ１０、Ｅ１１−Ｅ５、Ｅ１６−Ｅ２０）の電圧値を取得し、前記複数の電源回路（１２、２２、３２、４２）と前記複数の放電回路（１３、２３、３３、４３）を制御する制御回路（５０）とを備え、
前記制御回路（５０）は、前記複数の電源回路（１２、２２、３２、４２）を用いてそれぞれの直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）に含まれる複数のセル（Ｅ１−Ｅ５、Ｅ６−Ｅ１０、Ｅ１１−Ｅ５、Ｅ１６−Ｅ２０）の状態を均等化し、前記複数の放電回路（１３、２３、３３、４３）を用いて前記複数の直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）の状態を均等化することを特徴とする管理装置。
これによれば、部品構成の複雑化を抑えつつ電力効率を向上させた均等化処理を実現することができる。
［項目２］
前記放電回路（１３、２３、３３、４３）は、
前記直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）に蓄積された容量を放電するための１つの抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４）と、
前記直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）と前記抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４）との間に接続されたスイッチ（Ｓ５、Ｓ６、Ｓ７、Ｓ８）と、
を含むことを特徴とする項目１に記載の管理装置。
これによれば、放電用の抵抗とスイッチの数を減らすことができる。
［項目３］
前記制御回路（５０）は、前記直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）を形成する複数のセル（Ｅ１−Ｅ５、Ｅ６−Ｅ１０、Ｅ１１−Ｅ１５、Ｅ１６−Ｅ２０）間の均等化処理と、前記複数の直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）間の均等化処理を並行して実行することを特徴とする項目１または２に記載の管理装置。
これによれば、均等化処理にかかる時間を短縮することができる。
［項目４］
前記複数の直列セル群（Ｍ１、Ｍ２、Ｍ３、Ｍ４）が直列接続された蓄電部と、
前記蓄電部を管理する項目１から３のいずれか１項に記載の管理装置と、
を備えることを特徴とする電源システム（１）。
これによれば、部品構成の複雑化を抑えつつ電力効率を向上させた均等化処理を実現することができる。

１電源システム、１０−４０蓄電スタック、Ｍ１−Ｍ４蓄電モジュール、１１−４１電圧検出回路、１２−４２電源回路、１３−４３放電回路、Ｔ１−Ｔ４トランス、Ｄ１−Ｄ４ダイオード、Ｌｐ１−Ｌｐ４正極配線、Ｌｍ１−Ｌｍ４負極配線、Ｓ１−Ｓ４９スイッチ、Ｒ１−Ｒ８５抵抗、５０制御回路、Ｅ１−Ｅ２０セル。

Claims

直列に接続される複数のセルを含む複数の直列セル群のそれぞれに接続される複数の電源回路であって、前記複数の電源回路が、それぞれの直列セル群の両端電圧を用いて、当該直列セル群に含まれる複数のセルのうちの任意の１つを選択的に充電することが可能に構成されている、前記複数の電源回路と、
前記複数の直列セル群のそれぞれに接続される複数の放電回路であって、前記複数の放電回路が、それぞれの直列セル群に蓄積された容量を放電することが可能に構成されている、前記複数の放電回路と、
前記複数の直列セル群に含まれる複数のセルの各電圧を検出する電圧検出回路と、
前記電圧検出回路から各セルの電圧値を取得し、前記複数の電源回路と前記複数の放電回路を制御する制御回路とを備え、
前記制御回路は、前記複数の電源回路を用いてそれぞれの直列セル群に含まれる複数のセルの状態を均等化し、前記複数の放電回路を用いて前記複数の直列セル群の状態を均等化することを特徴とする管理装置。
前記放電回路は、
前記直列セル群に蓄積された容量を放電するための１つの抵抗と、
前記直列セル群と前記抵抗との間に接続されたスイッチと、
を含むことを特徴とする請求項１に記載の管理装置。
前記制御回路は、前記直列セル群を形成する複数のセル間の均等化処理と、前記複数の直列セル群間の均等化処理を並行して実行することを特徴とする請求項１または２に記載の管理装置。
前記複数の直列セル群が直列接続された蓄電部と、
前記蓄電部を管理する請求項１から３のいずれか１項に記載の管理装置と、
を備えることを特徴とする電源システム。