JP7260433B2 - 管理装置、電源システム - Google Patents

Description

本発明は、直列接続された複数のセルの状態を管理する管理装置、電源システムに関する。

近年、ハイブリッド車（ＨＶ）、プラグインハイブリッド車（ＰＨＶ）、電気自動車（ＥＶ）が普及してきている。これらの電動車両にはキーデバイスとして二次電池が搭載される。車載用二次電池としては主に、ニッケル水素電池およびリチウムイオン電池が普及している。今後、エネルギー密度が高いリチウムイオン電池の普及が加速すると予想される。

通常、車載用二次電池では安全性担保の観点から、電池の電圧、温度、電流が常時監視されている。特にリチウムイオン電池は常用領域と使用禁止領域が近接しているため厳格な電圧管理が必要であり、セル単位で電圧が計測されている（例えば、特許文献１参照）。リチウムイオン電池では電力効率の維持および安全性担保の観点から、直列接続された複数のセル間において容量を均等化する均等化処理が実行される。均等化処理の方式としてはパッシブ方式が主流である。パッシブ方式は、直列接続された複数のセルにそれぞれ放電抵抗を接続し、最も容量が低いセルの容量に、他のセルの容量を合わせるように他のセルを放電する。

一般的に車載用二次電池の温度はサーミスタを使用して計測される。通常、サーミスタは、１セルごとに１つ設置されるのではなく、複数のセルごとに１つ設置される。全てのセルにサーミスタを設置すると、コストが増大し、配線が複雑化する。具体的には、サーミスタの数、サーミスタと計測回路を繋ぐハーネスやコネクタの数、及び計測回路内のＡ／Ｄ変換器やマルチプレクサの数を増やす必要があり、全体的にコストが増大する。また電池と管理装置との間の配線も複雑化する。

特開２０１３－６８５３３号公報

近年、容量増加のニーズに伴いセルが大型化する傾向にあり、セルの発熱量が増加する傾向にある。安全性の観点からは、１セルごとに温度を監視することが望まれる。

本開示はこうした状況に鑑みなされたものであり、その目的は、コストを抑えつつ、直列接続された複数のセルの温度監視を強化する技術を提供することにある。

上記課題を解決するために、本開示のある態様の管理装置は、直列接続された複数のセルの各ノードに電圧計測線で接続され、当該複数のセルのそれぞれの電圧を計測する電圧計測回路と、隣接する２本の電圧計測線間のそれぞれに、前記複数のセルとそれぞれ並列に接続される複数の放電回路と、前記複数の電圧計測線上の、前記放電回路とのノードより前記電圧計測回路側にそれぞれ挿入される複数の挿入抵抗と、前記電圧計測回路により計測された前記複数のセルの電圧をもとに、前記複数の放電回路を制御することにより、前記複数のセル間の均等化処理を実行する制御回路と、を備える。前記複数の放電回路のそれぞれは、直列接続された放電抵抗とスイッチを含む。本管理装置は、温度に応じて抵抗値が変化する少なくとも１つの感温素子をさらに備える。前記感温素子は、前記電圧計測線上の前記挿入抵抗の前記電圧計測回路側のノードと、当該電圧計測線に接続された放電抵抗とスイッチとの間のノードとの間に接続され、前記制御回路は、当該スイッチのオン状態において前記電圧計測回路により計測された電圧をもとに前記感温素子の周囲の温度を推定する。

本開示によれば、コストを抑えつつ、直列接続された複数のセルの温度監視を強化することができる。

実施の形態１に係る電源システムの構成を示す図である。 実施の形態１に係る電源システムの基本単位構成を示す部分回路図である。 比較例に係る電源システムの基本単位構成を示す部分回路図である。 実施の形態２に係る電源システムの構成を示す図である。 実施の形態１に係る電源システムの２セル分の基本構成を示す部分回路図である。 実施の形態２に係る電源システムの２セル分の基本構成を示す部分回路図である。

（実施の形態１）
図１は、実施の形態１に係る電源システム１の構成を示す図である。電源システム１は、電動車両の駆動用電池として電動車両に搭載されて使用される。電源システム１は、蓄電モジュール１０及び管理装置２０を備える。蓄電モジュール１０は、直列接続された複数のセルＥ１－Ｅ３を含む。セルには、リチウムイオン電池セル、ニッケル水素電池セル、鉛電池セル、電気二重層キャパシタセル、リチウムイオンキャパシタセル等を用いることができる。以下、本明細書ではリチウムイオン電池セル（公称電圧：３．６－３．７Ｖ）を使用する例を想定する。

図１では単純化のため、３つのセルＥ１－Ｅ３が直列接続された蓄電モジュール１０を描いているが、実際の構成は、電源システム１に要求される電圧仕様に応じて、より多くのセルが直列接続される。また複数のセルが直並列接続されて容量が増強されることもある。

管理装置２０は、複数の放電回路、電圧計測回路３０及び制御回路４０を含む。直列接続された複数のセルＥ１－Ｅ３の各ノードと、電圧計測回路３０との間が複数の電圧計測線Ｌ１－Ｌ４で接続される。

複数の放電回路は、隣接する２本の電圧計測線間のそれぞれに、複数のセルＥ１－Ｅ３とそれぞれ並列に接続される。第１放電回路は、直列接続された第１放電抵抗Ｒｄ１と第１外部放電スイッチＱ１で構成され、第１電圧計測線Ｌ１と第２電圧計測線Ｌ２の間に、第１セルＥ１と並列に接続される。第２放電回路および第３放電回路も第１放電回路と同様に構成される。

外部放電スイッチＱ１－Ｑ３には半導体スイッチを使用することができる。図１に示す例では、Ｎチャンネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を使用している。

電圧計測回路３０の入力段において、複数の電圧計測線Ｌ１－Ｌ４のそれぞれに入力抵抗Ｒｆ１－Ｒｆ４が挿入される。また電圧計測回路３０の入力段において、隣接する２本の電圧計測線間のそれぞれに入力容量Ｃｆ１－Ｃｆ３が接続される。入力抵抗Ｒｆ１－Ｒｆ４と入力容量Ｃｆ１－Ｃｆ３はローパスフィルタを構成し、エイリアシングを抑制する。

電圧計測回路３０は、隣接する２本の電圧計測線間の電圧をそれぞれ計測することにより、各セルＥ１－Ｅ３の電圧を計測する。本実施の形態では電圧計測回路３０は、専用のカスタムＩＣであるＡＳＩＣ（Application Specific Integrated Circuit）により構成される。電圧計測回路３０は、図示しない、マルチプレクサ、Ａ／Ｄ変換器、及び通信回路を含む。

マルチプレクサは、複数のセルＥ１－Ｅ３の各入力チャンネルに入力される電圧を所定の順番でＡＤ変換器に出力する。Ａ／Ｄ変換器は、マルチプレクサから入力されるアナログ電圧を所定のタイミングでサンプリングし、サンプリングしたアナログ電圧をデジタル値に変換する。通信回路は、Ａ／Ｄ変換器でデジタル値に変換された複数のセルＥ１－Ｅ３の電圧値を制御回路４０に送信する。電圧計測回路３０は制御回路４０に対して高圧であるため、電圧計測回路３０と制御回路４０間は絶縁された状態で、通信線で接続される。なおＡＳＩＣ内において、マルチプレクサが設けられずに、入力チャンネルごとにＡ／Ｄ変換器が設けられる設計でもよい。

電圧計測回路３０はさらに、複数の内部放電スイッチＳ１－Ｓ３を含む。複数の内部放電スイッチＳ１－Ｓ３は、複数の外部放電スイッチＱ１－Ｑ３をそれぞれオン／オフ制御するための内部スイッチである。複数の内部放電スイッチＳ１－Ｓ３には半導体スイッチを使用することができる。

第１内部放電スイッチＳ１は第１ゲート信号線Ｇ１と第２ゲート信号線Ｇ２の間に接続される。第１ゲート信号線Ｇ１には、ツェナーダイオードＺＤ１と抵抗Ｒ１ａの並列回路と、抵抗Ｒ１ｂを介して第１セルＥ１の正極側の電圧が印加される。第２ゲート信号線Ｇ２には、ツェナーダイオードＺＤ２と抵抗Ｒ２ａの並列回路と、抵抗Ｒ２ｂを介して第１セルＥ１の負極側（第２セルＥ２の正極側）の電圧が印加される。

第１外部放電スイッチＱ１のゲート端子は、抵抗Ｒ２ａと抵抗Ｒ２ｂの分圧点に接続される。第１外部放電スイッチＱ１のソース端子は第１セルＥ１の負極に接続される。第１内部放電スイッチＳ１のオン状態では、第１外部放電スイッチＱ１のゲート－ソース間電圧が閾値電圧以上になり、第１外部放電スイッチＱ１もオン状態になる。この状態では、第１セルＥ１から第１放電抵抗Ｒｄ１に放電電流が流れ、第１セルＥ１の容量が低下する。一方、第１内部放電スイッチＳ１のオフ状態では、第１外部放電スイッチＱ１のゲート－ソース間電圧が閾値電圧未満になり、第１外部放電スイッチＱ１もオフ状態になる。この状態では、第１セルＥ１から第１放電抵抗Ｒｄ１に放電電流が流れず、第１セルＥ１の容量が維持される。

第２セルＥ２からの放電、第３セルＥ３からの放電も、第１セルＥ１からの放電と同様に、第２内部放電スイッチＳ２、第３内部放電スイッチＳ３のオン／オフ制御により実施することができる。

電圧計測回路３０の入力段において、隣接する２本のゲート信号線間のそれぞれに入力容量Ｃ１－Ｃ３が接続される。本実施の形態では電圧計測回路３０は、複数の内部放電スイッチＳ１－Ｓ３のそれぞれの両端電圧を計測できる機能を備えている。電圧計測回路３０は、第１内部放電スイッチＳ１のオフ状態において、第１内部放電スイッチＳ１の両端電圧を計測して、第１セルＥ１の電圧を検出することができる。

制御回路４０は、蓄電モジュール１０に含まれる複数のセルＥ１－Ｅ３の電圧、温度、電流を取得して複数のセルＥ１－Ｅ３を管理する。本実施の形態では制御回路４０は、図示しない、マイクロコンピュータ及び不揮発メモリ（例えば、ＥＥＰＲＯＭ、フラッシュメモリ）により構成される。

制御回路４０は、電圧計測回路３０から受信した複数のセルＥ１－Ｅ３の電圧値をもとに、複数のセルＥ１－Ｅ３間の均等化処理を実行する。一般的なパッシブセルバランス方式では、複数のセルＥ１－Ｅ３の内、最も容量が少ないセルの容量（以下、目標値という）まで、他のセルを放電する。なお目標値は、実容量、ＳＯＣ(State Of Charge)、ＯＣＶ（Open Circuit Voltage）のいずれかで規定されてもよい。ＯＣＶで規定される場合、最もＯＣＶが低いセルのＯＣＶが目標値となる。なお目標値は放電可能量または充電可能量で規定されてもよい。

制御回路４０は、複数のセルＥ１－Ｅ３の内、最も容量が少ないセルの計測値を目標値に設定し、当該目標値と他の複数のセルの計測値との差分をそれぞれ算出する。制御回路４０は、算出したそれぞれの差分をもとに当該他の複数のセルの放電量をそれぞれ算出し、算出したそれぞれの放電量をもとに当該他の複数のセルの放電時間をそれぞれ算出する。制御回路４０は、複数のセルの放電時間を含む均等化処理の制御信号を生成し、電圧計測回路３０に送信する。電圧計測回路３０は、制御回路４０から受信した制御信号をもとに、複数の内部放電スイッチＳ１－Ｓ３をそれぞれ指定された時間、オン状態に制御する。

図１において、複数の電圧計測線Ｌ１－Ｌ４上の、放電回路とのノードより電圧計測回路３０側にそれぞれ分圧抵抗Ｒｄｖ１－Ｒｄｖ３が挿入される。第１サーミスタＴ１が、第１電圧計測線Ｌ１上の第１分圧抵抗Ｒｄｖ１の電圧計測回路３０側のノードと、第１放電抵抗Ｒｄ１と第１外部放電スイッチＱ１との間のノードとの間に接続される。第２サーミスタＴ２、第３サーミスタＴ３も第１サーミスタＴ１と同様に接続される。

サーミスタＴ１－Ｔ３は、周囲の温度に応じて抵抗値が変化する感温素子である。当該感温素子として、ＮＴＣ（Negative Temperature Coefficient）サーミスタ、ＰＴＣ(Ppositive Temperature Coefficient）サーミスタ、ＣＴＲ(Critical Temperature Resistor)サーミスタ、白金測温抵抗体などを用いることができる。以下、本実施の形態ではチップ形のＮＴＣサーミスタを使用する例を想定する。

第１サーミスタＴ１は第１セルＥ１の近傍に設置され、第１サーミスタＴ１と第１セルＥ１が熱結合される。第１セルＥ１は自己に電流が流れることに伴う発熱とともに、管理装置２０からの放熱（特に第１放電抵抗Ｒｄ１からの放熱）の影響を受ける。同様に第２サーミスタＴ２は第２セルＥ２の近傍に設置され、第２サーミスタＴ２と第２セルＥ２が熱結合される。同様に第３サーミスタＴ３は第３セルＥ３の近傍に設置され、第３サーミスタＴ３と第３セルＥ３が熱結合される。

第１外部放電スイッチＱ１のオン状態において電圧計測回路３０は、第１分圧抵抗Ｒｄｖ１と第１サーミスタＴ１の分圧点Ｎｄ１の電圧を計測する。制御回路４０は、第１外部放電スイッチＱ１のオン状態において電圧計測回路３０により計測された電圧をもとに第１セルＥ１の温度を推定する。制御回路４０は、第１外部放電スイッチＱ１のオフ状態において電圧計測回路３０により計測された電圧をもとに第１セルＥ１の電圧を検出する。

直列接続された第１分圧抵抗Ｒｄｖ１と第１サーミスタＴ１の両端電圧は第１セルＥ１の計測電圧から検出でき、第１分圧抵抗Ｒｄｖ１の抵抗値は固定であるから、制御回路４０は分圧点Ｎｄ１の電圧から第１サーミスタＴ１の抵抗値を推定することができる。制御回路４０は、推定した第１サーミスタＴ１の抵抗値から第１セルＥ１の温度を推定することができる。制御回路４０は第１セルＥ１と同様に、第２セルＥ２、第３セルＥ３のそれぞれの温度を推定することができる。

上述のように第１セルＥ１の温度を計測する際、第１外部放電スイッチＱ１をオン状態にする必要があり、第１外部放電スイッチＱ１をオン状態にすると第１セルＥ１から第１放電抵抗Ｒｄ１に放電電流が流れる。無駄な容量減少を抑えるためには、制御回路４０は、温度計測期間を短くする必要がある。例えば１周期の期間が２ｓに設定されている場合、制御回路４０は１周期に１０ｍｓの期間、セルＥ１－Ｅ３の温度を計測する。

図１に示す例では、電圧計測回路３０、制御回路４０、電圧計測線Ｌ１－Ｌ４の入力抵抗Ｒｆ１－Ｒｆ４、電圧計測線Ｌ１－Ｌ４の入力容量Ｃｆ１－Ｃｆ３、ゲート信号線Ｇ１－Ｇ４の入力容量Ｃ１－Ｃ３がリジッド基板２０ｂに実装されている。なお制御回路４０は別のリジッド基板に実装されてもよい。その場合、制御回路４０が実装されたリジッド基板と、電圧計測回路３０が実装されたリジッド基板２０ｂとの間が通信線で接続される。

放電抵抗Ｒｄ１－Ｒｄ３、外部放電スイッチＱ１－Ｑ３、チップ形のサーミスタＴ１－Ｔ３、分圧抵抗Ｒｄｖ１－Ｒｄｖ３、抵抗Ｒ１ａ、１ｂ、２ａ、２ｂ、３ａ、３ｂ、４ａ、４ｂ、ツェナーダイオードＺＤ１－ＺＤがフレキシブル基板２０ａに実装されている。チップ形の複数のサーミスタＴ１－Ｔ３をフレキシブル基板２０ａに実装すれば、複数のサーミスタＴ１－Ｔ３を複数のセルＥ１－Ｅ３のそれぞれの近傍に配置することが可能となる。

これに対して、複数のサーミスタＴ１－Ｔ３を複数のセルＥ１－Ｅ３のそれぞれの外装缶に貼り付けることも考えられるが、その場合、複数のサーミスタＴ１－Ｔ３と、管理装置２０を実装した基板との間の配線とコネクタの数が増大する。この点、チップ形の複数のサーミスタＴ１－Ｔ３をフレキシブル基板２０ａに実装すれば、蓄電モジュール１０と管理装置２０を実装した基板との間で、温度計測に使用する配線とコネクタが不要となる。

上述のように第１外部放電スイッチＱ１のオン状態では、電圧計測回路３０は第１セルＥ１の両端電圧ではなく、第１分圧抵抗Ｒｄｖ１と第１サーミスタＴ１の分圧点Ｎｄ１の電圧を計測している。逆に言えば、第１外部放電スイッチＱ１のオン状態では、第１セルＥ１の電圧を計測することができなくなる。複数のセルＥ１－Ｅ３の均等化処理中においては、電圧計測回路３０は、放電中のセルの電圧を計測することができなくなる。

本実施の形態では制御回路４０は、車両の走行中（エンジン走行は除く）は均等化処理を実行せず、車両の停車中に均等化処理を実行する。特に車両が長期間停車する駐車時に、制御回路４０は均等化処理を実行する。なお本実施の形態では、放電抵抗Ｒｄ１－Ｒｄ３をフレキシブル基板２０ａに実装して、放電抵抗Ｒｄ１－Ｒｄ３の放熱性を高めている。従って、均等化処理中の放電電流を通常より大きくすることができ、均等化処理にかかる時間を短縮することができる。これにより、短い停車期間中の均等化処理でも、複数のセルＥ１－Ｅ３間の容量のばらつきを低減することができる。

本実施の形態において、第１分圧抵抗Ｒｄｖ１の抵抗値は、第１サーミスタＴ１の抵抗値の範囲に応じた値に設定される。例えば、第１分圧抵抗Ｒｄｖ１の抵抗値が、第１サーミスタＴ１の常温（２５℃）時の抵抗値に近似した値に設定されてもよい。また第１放電抵抗Ｒｄ１の抵抗値は、第１分圧抵抗Ｒｄｖ１の抵抗値より低い値に設定される。例えば、第１サーミスタＴ１の常温（２５℃）時の抵抗値が約１０ｋΩ、第１分圧抵抗Ｒｄｖ１の抵抗値が１０ｋΩ、第１放電抵抗Ｒｄ１の抵抗値が１０Ωに設定されてもよい。

図２は、実施の形態１に係る電源システム１の基本単位構成を示す部分回路図である。実施の形態１では、スイッチＱ１のオフ時に電圧計測回路３０により計測される電圧をもとに、セルＥ１の電圧を検出することができる。スイッチＱ１のオン時に電圧計測回路３０に計測される電圧をもとに、セルＥ１の温度を推定することができる。また、スイッチＱ１がオンの状態を継続することにより、セルＥ１から放電抵抗Ｒｄ１に放電電流を流し、セルＥ１の容量を調整することができる。このように実施の形態１に係る基本単位構成では、セルＥ１の電圧計測機能、セルＥ１の温度計測機能、セルＥ１の容量調整機能の３つの機能を実現できる。

図３は、比較例に係る電源システムの基本単位構成を示す部分回路図である。図３に示す比較例に係る基本単位構成は、図２に示した実施の形態１に係る基本単位構成から放電抵抗Ｒｄ１を省略した構成である（上記特許文献１の図１参照）。実施の形態１に係る基本単位構成と同様に、スイッチＱ１のオフ時に電圧計測回路３０により計測される電圧をもとに、セルＥ１の電圧を検出することができる。スイッチＱ１のオン時に電圧計測回路３０に計測される電圧をもとに、セルＥ１の温度を推定することができる。

比較例では、スイッチＱ１がオンの状態を継続しても、均等化処理用の放電を行うことは困難である。上述したように分圧抵抗Ｒｄｖ１の抵抗値は、サーミスタＴ１の常温時の抵抗値に近似した値に設定されるため、分圧抵抗Ｒｄｖ１には高抵抗が使用される。従って、スイッチＱ１のオン時にセルＥ１から放電される放電電流は極く小さな値となる。セルＥ１の容量を調整するには時間がかかり過ぎる。このように比較例に係る基本単位構成では、セルＥ１の電圧計測機能、セルＥ１の温度計測機能の２つの機能しか実現できない。

これに対して図２に示した実施の形態１に係る基本単位構成では、スイッチＱ１のオン時に、高抵抗の分圧抵抗Ｒｄｖ１と高抵抗のサーミスタＴ１の直列回路と並列に、低抵抗の放電抵抗Ｒｄ１が接続される状態となる。従って、スイッチＱ１のオン時に、セルＥ１から大きな放電電流を流すことができ、セルＥ１の容量を短時間で調整することができる。

以上説明したように実施の形態１によれば、コストの増大と配線の複雑化を抑えつつ、温度の計測点を増やすことができる。サーミスタの配線や計測回路を、既存の均等化放電回路や電圧計測回路と共用でき、サーミスタの数を増やしても、サーミスタ以外の部品コストの増大を抑えることができる。具体的には、電圧計測回路３０を構成するＡＳＩＣ内のマルチプレクサやＡ／Ｄ変換器を、電圧計測と温度計測で共用することができる。また、均等化処理に使用する放電スイッチを、電圧計測と温度計測の切り替えに活用することができる。従って、セルと同数のサーミスタを設置しても、コストの増大と配線の複雑化を最低限に抑えることができる。

（実施の形態２）
図４は、実施の形態２に係る電源システム１の構成を示す図である。以下、図１に示した実施の形態１に係る電源システム１の構成との相違点を説明する。実施の形態２では、図１に示した外部放電スイッチＱ１－Ｑ３、抵抗Ｒ１ａ、１ｂ、２ａ、２ｂ、３ａ、３ｂ、４ａ、４ｂ、ツェナーダイオードＺＤ１－ＺＤ４が省略される。実施の形態２ではフレキシブル基板２０ａに、放電抵抗Ｒｄ１－Ｒｄ３、チップ形のサーミスタＴ１－Ｔ３、分圧抵抗Ｒｄｖ１－Ｒｄｖ３が実装される。リジッド基板２０ｂの実装部品は、実施の形態１に係るリジッド基板２０ｂの実装部品と同様である。

第１内部放電スイッチＳ１のオン状態において、第１セルＥ１の両端が、第１放電抵抗Ｒｄ１、第１内部放電スイッチＳ１、第２放電抵抗Ｒｄ２を介して導通する。同様に第２内部放電スイッチＳ２のオン状態において、第２セルＥ２の両端が、第２放電抵抗Ｒｄ２、第２内部放電スイッチＳ２、第３放電抵抗Ｒｄ３を介して導通する。同様に第３内部放電スイッチＳ３のオン状態において、第３セルＥ３の両端が、第３放電抵抗Ｒｄ３、第３内部放電スイッチＳ３、第４放電抵抗Ｒｄ４を介して導通する。

このように実施の形態２では放電電流がＡＳＩＣ内を流れる。従って実施の形態２では、発熱耐性の高いＡＳＩＣを使用する必要がある。または、放電電流の値を実施の形態１より小さくする必要がある。または、その両方を実施する必要がある。

一般的に、リチウムイオン電池セルの電圧は、３．０～４．２５Ｖ程度の範囲で変動する。電圧計測回路３０を構成するＡＳＩＣ内のＡ／Ｄ変換器の入力電圧範囲は０～５Ｖに設計され、２．０～４．３Ｖ程度の範囲に精度保証範囲が設定されることが多い。

第１内部放電スイッチＳ１がオン状態において、第１分圧抵抗Ｒｄｖ１の分圧点Ｎｄ１側と反対側の端子には第１セルＥ１の電圧（約４．０Ｖ）が印加される。第１サーミスタＴ１の分圧点Ｎｄ１側と反対側の端子には、第１セルＥ１の電圧（約４．０Ｖ）を、第１放電抵抗Ｒｄ１と第２放電抵抗Ｒｄ２により１：１で分圧した電圧（約２．０Ｖ）が印加される。従って、第１分圧抵抗Ｒｄｖ１と第１サーミスタＴ１の分圧点Ｎｄ１の電圧は、２．０～４．０Ｖ程度の範囲の電圧を、第１分圧抵抗Ｒｄｖ１と第１サーミスタＴ１で分圧した値となる。

このように実施の形態２では、分圧点Ｎｄ１の電圧範囲が実施の形態１より狭くなるが、分圧点Ｎｄ１の電圧範囲（２．０～４．０Ｖ程度）は、上述したＡＳＩＣ内のＡ／Ｄ変換器の精度保証範囲（２．０～４．３Ｖ程度）に入りやすい電圧となる。

ＮＴＣサーミスタは、温度が高くなるほど抵抗値が低下する。例えば、ある一般的なＮＴＣサーミスタでは、常温時の抵抗値が約１０kΩ、低温時の抵抗値が約１００ｋΩ、高温時の抵抗値が約２ｋΩになる。電圧計測回路３０の入力段のローパスフィルタは、ＮＴＣサーミスタＴ１、放電抵抗Ｒｄ１、及び分圧抵抗Ｒｄｖ１の３つの素子の合成抵抗で構成される。放電抵抗Ｒｄ１が１０Ω程度、分圧抵抗Ｒｄｖ１が１０ｋΩ程度に設定され、上記ＮＴＣサーミスタが使用される場合、当該ローパスフィルタの低温時の抵抗値は約２ｋΩ、高温時の抵抗値は約１０ｋΩとなり、低温時と高温時の抵抗値の差が約５倍になる。

これに対して、約５ｋΩの入力抵抗Ｒｆ１－Ｒｆ３を挿入することにより、低温時の抵抗値を約１５ｋΩ、高温時の抵抗値を約７ｋΩにすることができる。低温時と高温時で抵抗値の差が約２倍になる。これにより、セルＥ１－Ｅ３の温度変化に伴う、電圧計測回路３０の入力段のローパスフィルタの定数の変化を低減することができる。例えば、入力抵抗Ｒｆ１－Ｒｆ３を挿入していない構成において、セルＥ１－Ｅ３が高温になると、ローパスフィルタが軽くなり過ぎて、エイリアシングを抑制することが困難になる。

以上説明したように実施の形態２によれば、実施の形態１と同様の効果を奏する。さらに実施の形態２では、放電経路をＡＳＩＣ内部に設けることにより、外部放電スイッチＱ１－Ｑ３、抵抗Ｒ１ａ、１ｂ、２ａ、２ｂ、３ａ、３ｂ、４ａ、４ｂ、ツェナーダイオードＺＤ１－ＺＤ４を省略することができる。これにより、部品点数を削減することができ、ＡＳＩＣの外部の回路構成を簡略化することができる。

図５は、実施の形態１に係る電源システム１の２セル分の基本構成を示す部分回路図である。図６は、実施の形態２に係る電源システム１の２セル分の基本構成を示す部分回路図である。図５の構成において、上下に隣接する第１外部放電スイッチＱ１と第２外部放電スイッチＱ２を同時にオン状態にしないように制御する。第１外部放電スイッチＱ１がオン、第２外部放電スイッチＱ２がオフの状態において、第２電圧計測線Ｌ２の電圧が第１セルＥ１の負極電圧と一致することを確保できる。図６の構成においても同様に、上下に隣接する第１内部放電スイッチＳ１と第２内部放電スイッチＳ２を同時にオン状態にしないように制御する。第１内部放電スイッチＳ１がオン、第２内部放電スイッチＳ２がオフの状態で、第２電圧計測線Ｌ２の電圧が第１セルＥ１の負極電圧と一致することを確保できる。

以上の考察を踏まえ、制御回路４０は、直列接続された複数のセルの温度を計測する際、奇数セルの温度と偶数セルの温度を交互に計測する。なお、複数のセルの温度を１つずつ順番に計測してもよい。

以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。

上述の実施の形態１、２では、全てのセルＥ１－Ｅ３に対してサーミスタＴ１－Ｔ３を設置する例を説明した。この点、必ずしも全てのセルにサーミスタを設置する必要はない。例えば、２セルに１つサーミスタを設置してもよい。１つ飛ばしでサーミスタを設置すれば、全てのサーミスタの温度を同時に計測することができる。

サーミスタが接続されない電圧計測線では、分圧抵抗Ｒｄｖがフィルタ抵抗として作用する。その場合、当該電圧計測線に挿入される入力抵抗Ｒｆは不要になる。

上述の実施の形態１、２では、サーミスタをセルの近傍に設置し、セルの温度を計測する例を説明した。この点、サーミスタを基板のホットスポットに設置し、基板の温度を計測するために使用してもよい。

上述の実施の形態１、２では電源システム１を車載用途に使用する例を説明した。この点、定置型蓄電用途、ノート型ＰＣやスマートフォンなどの電子機器用途にも適用可能である。

なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
直列接続された複数のセル（Ｅ１－Ｅ３）の各ノードに電圧計測線（Ｌ１－Ｌ４）で接続され、当該複数のセル（Ｅ１－Ｅ３）のそれぞれの電圧を計測する電圧計測回路（３０）と、
隣接する２本の電圧計測線間のそれぞれに、前記複数のセル（Ｅ１－Ｅ３）とそれぞれ並列に接続される複数の放電回路（Ｒｄ１－Ｒｄ３、Ｑ１－Ｑ３）と、
前記複数の電圧計測線（Ｌ１－Ｌ４）上の、前記放電回路（Ｒｄ１－Ｒｄ３、Ｑ１－Ｑ３）とのノードより前記電圧計測回路（３０）側にそれぞれ挿入される複数の挿入抵抗（Ｒｄｖ１－Ｒｄｖ３）と、
前記電圧計測回路（３０）により計測された前記複数のセル（Ｅ１－Ｅ３）の電圧をもとに、前記複数の放電回路（Ｒｄ１－Ｒｄ３、Ｑ１－Ｑ３）を制御することにより、前記複数のセル（Ｅ１－Ｅ３）間の均等化処理を実行する制御回路（４０）と、を備え、
前記複数の放電回路（Ｒｄ１－Ｒｄ３、Ｑ１－Ｑ３）のそれぞれは、直列接続された放電抵抗（Ｒｄ１－Ｒｄ３）とスイッチ（Ｑ１－Ｑ３）を含み、
本管理装置（２０）は、
温度に応じて抵抗値が変化する少なくとも１つの感温素子（Ｔ１－Ｔ３）をさらに備え、
前記感温素子（Ｔ１）は、前記電圧計測線（Ｌ１）上の前記挿入抵抗（Ｒｄｖ１）の前記電圧計測回路（３０）側のノードと、当該電圧計測線（Ｌ１）に接続された放電抵抗（Ｒｄ１）とスイッチ（Ｑ１）との間のノードとの間に接続され、
前記制御回路（４０）は、当該スイッチ（Ｑ１）のオン状態において前記電圧計測回路（３０）により計測された電圧をもとに前記感温素子（Ｔ１）の周囲の温度を推定することを特徴とする管理装置（２０）。
これによれば、コストを抑えつつ、複数のセル（Ｅ１－Ｅ３）の温度監視を強化することができる。
［項目２］
前記感温素子（Ｔ１－Ｔ３）は、前記複数のセル（Ｅ１－Ｅ３）と同数設置され、
前記複数の感温素子（Ｔ１－Ｔ３）のそれぞれは、前記複数のセル（Ｅ１－Ｅ３）のそれぞれの近傍に設置されることを特徴とする項目１に記載の管理装置（２０）。
これによれば、全てのセル（Ｅ１－Ｅ３）の温度を計測することができる。
［項目３］
前記挿入抵抗（Ｒｄｖ１－Ｒｄｖ３）の抵抗値は、前記感温素子（Ｔ１－Ｔ３）の抵抗値の範囲に応じた値に設定され、
前記放電抵抗（Ｒｄ１－Ｒｄ３）の抵抗値は、前記挿入抵抗（Ｒｄｖ１－Ｒｄｖ３）の抵抗値より低い値に設定されることを特徴とする項目１または２に記載の管理装置（２０）。
これによれば、温度計測機能と均等化放電機能を両立させることができる。
［項目４］
前記電圧計測線（Ｌ１－Ｌ４）上の、前記挿入抵抗（Ｒｄｖ１－Ｒｄｖ３）と前記感温素子（Ｔ１－Ｔ３）の分圧点より前記電圧計測回路（３０）側に挿入される入力抵抗（Ｒｆ１－Ｒｆ４）をさらに備えることを特徴とする項目１から３のいずれか１項に記載の管理装置（２０）。
これによれば、温度変化に伴う、電圧計測回路（３０）の入力段のローパスフィルタの定数の変化を低減することができる。
［項目５］
前記複数の放電抵抗（Ｒｄ１－Ｒｄ３）、及び前記少なくとも１つの感温素子（Ｔ１－Ｔ３）は、フレキシブル基板（２０ａ）に実装されることを特徴とする項目１から４のいずれか１項に記載の管理装置（２０）。
これによれば、感温素子（Ｔ１－Ｔ３）を複数のセル（Ｅ１－Ｅ３）の近傍に設置することができる。
［項目６］
直列接続された複数のセル（Ｅ１－Ｅ３）と、
前記複数のセル（Ｅ１－Ｅ３）を管理する項目１から５いずれか１項に記載の管理装置（２０）と、
を備えることを特徴とする電源システム（１）。
これによれば、コストを抑えつつ、複数のセル（Ｅ１－Ｅ３）の温度監視を強化された電源システム（１）を実現することができる。

１ 電源システム、 １０ 蓄電モジュール、 ２０ 管理装置、 ２０ａ フレキシブル基板、 ２０ｂ リジッド基板、 ３０ 電圧計測回路、 ４０ 制御回路、 Ｅ１－Ｅ３ セル、 Ｔ１－Ｔ３ サーミスタ、 Ｌ１－Ｌ４ 電圧計測線、 Ｇ１－Ｇ４ ゲート信号線、 Ｒｄ１－Ｒｄ４ 放電抵抗、 Ｑ１－Ｑ３ 外部放電スイッチ、 Ｒｄｖ１－Ｒｄｖ３ 分圧抵抗、 Ｒｆ１－Ｒｆ４ 入力抵抗、 Ｃｆ１－Ｃｆ３，Ｃ１－Ｃ３ 入力容量、 Ｓ１－Ｓ３ 内部放電スイッチ、 Ｒ１ａ，Ｒ１ｂ，Ｒ２ａ，Ｒ２ｂ，Ｒ３ａ，Ｒ３ｂ，Ｒ４ａ，Ｒ４ｂ 抵抗、 ＺＤ１，ＺＤ２，ＺＤ３，ＺＤ４ ツェナーダイオード。

Claims (6)

1. 直列接続された複数のセルの各ノードに電圧計測線で接続され、当該複数のセルのそれぞれの電圧を計測する電圧計測回路と、
   隣接する２本の電圧計測線間のそれぞれに、前記複数のセルとそれぞれ並列に接続される複数の放電回路と、
   前記複数の電圧計測線上の、前記放電回路とのノードより前記電圧計測回路側にそれぞれ挿入される複数の挿入抵抗と、
   前記電圧計測回路により計測された前記複数のセルの電圧をもとに、前記複数の放電回路を制御することにより、前記複数のセル間の均等化処理を実行する制御回路と、を備え、
   前記複数の放電回路のそれぞれは、直列接続された放電抵抗とスイッチを含み、
   本管理装置は、
   温度に応じて抵抗値が変化する少なくとも１つの感温素子をさらに備え、
   前記感温素子は、前記電圧計測線上の前記挿入抵抗の前記電圧計測回路側のノードと、当該電圧計測線に接続された放電抵抗とスイッチとの間のノードとの間に接続され、
   前記制御回路は、当該スイッチのオン状態において前記電圧計測回路により計測された電圧をもとに前記感温素子の周囲の温度を推定することを特徴とする管理装置。
2. 前記感温素子は、前記複数のセルと同数設置され、
   前記複数の感温素子のそれぞれは、前記複数のセルのそれぞれの近傍に設置されることを特徴とする請求項１に記載の管理装置。
3. 前記挿入抵抗の抵抗値は、前記感温素子の抵抗値の範囲に応じた値に設定され、
   前記放電抵抗の抵抗値は、前記挿入抵抗の抵抗値より低い値に設定されることを特徴とする請求項１または２に記載の管理装置。
4. 前記電圧計測線上の、前記挿入抵抗と前記感温素子の分圧点より前記電圧計測回路側に挿入される入力抵抗をさらに備えることを特徴とする請求項１から３のいずれか１項に記載の管理装置。
5. 前記複数の放電抵抗、及び前記少なくとも１つの感温素子は、フレキシブル基板に実装されることを特徴とする請求項１から４のいずれか１項に記載の管理装置。
6. 直列接続された複数のセルと、
   前記複数のセルを管理する請求項１から５いずれか１項に記載の管理装置と、
   を備えることを特徴とする電源システム。

Images