JPWO2019093465A1 - 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2019093465A1
JPWO2019093465A1 JP2019552397A JP2019552397A JPWO2019093465A1 JP WO2019093465 A1 JPWO2019093465 A1 JP WO2019093465A1 JP 2019552397 A JP2019552397 A JP 2019552397A JP 2019552397 A JP2019552397 A JP 2019552397A JP WO2019093465 A1 JPWO2019093465 A1 JP WO2019093465A1
Authority
JP
Japan
Prior art keywords
diffusion layer
silicon carbide
carbide semiconductor
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019552397A
Other languages
English (en)
Other versions
JP6746010B2 (ja
Inventor
文寿 山本
文寿 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019093465A1 publication Critical patent/JPWO2019093465A1/ja
Application granted granted Critical
Publication of JP6746010B2 publication Critical patent/JP6746010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

オフ耐圧を低下させずに炭化珪素半導体装置を製造する。炭化珪素半導体装置は、第１の導電型の炭化珪素半導体層（２、３、７）の表層に部分的に形成される、第２の導電型の第２の拡散層（９）と、少なくとも第２の拡散層の表層の一部に形成される、第２の導電型の第３の拡散層（１９）と、第３の拡散層の表層に部分的に形成される、第１の導電型の第４の拡散層（１１）とを備え、第３の拡散層は、第２の拡散層よりも浅く形成され、断面視において、第４の拡散層は第３の拡散層内に形成され、第３の拡散層は第２の拡散層に対して非対称となる。

Description

本願明細書に開示される技術は、炭化珪素半導体装置およびその製造方法に関するものである。
従来の、ＳｉＣ基板を用いた金属−酸化膜−半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＭＯＳＦＥＴ）などの炭化珪素半導体装置では、ＳｉＣ基板の表面を容易に酸化させることができないため、まず最初に、マーク工程において、段差形状であるマークがＳｉＣ基板の表面に形成される。そして、ゲート電極が形成されるまでの工程では当該マークを用いて写真製版が行われ、それぞれの工程においてイオン注入によって拡散層が形成される。
ＳｉＣ基板を用いる場合、注入されたイオンは熱処理によってほとんど拡散しない。よって、ソース領域とバックゲート領域（すなわち、ボディ領域）とを同じマークに基づいて形成すると、ソース領域の形成幅とバックゲート領域の形成幅との差がほとんどなくなり、結果として、半導体チップにおけるＭＯＳＦＥＴのオフ耐圧が低下する場合があった。
このような問題に対処する方法として、注入マスクの端部をテーパ形状とすることによって、イオン注入でバックゲート領域を形成した後に、バックゲート領域内にイオン注入でソース領域を形成する方法が開示されている（たとえば、特許文献１を参照）。
特開２００４−０３９７４４号公報
しかしながら、上記の方法でソース領域をバックゲート領域内に形成する場合、注入マスクの端部におけるテーパ形状の角度によって拡散の程度が異なり、結果として、ソース領域の形成幅とバックゲート領域の形成幅との差がほとんどない場合が生じていた。そのような場合には、炭化珪素半導体装置のオフ耐圧が低下してしまう。
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、オフ耐圧を低下させずに炭化珪素半導体装置を製造する技術を提供することを目的とするものである。
本願明細書に開示される技術の第１の態様は、第１の導電型の炭化珪素半導体層と、前記炭化珪素半導体層の表層に部分的に形成される、第２の導電型の第２の拡散層と、少なくとも前記第２の拡散層の表層の一部に形成される、第２の導電型の第３の拡散層と、前記第３の拡散層の表層に部分的に形成される、第１の導電型の第４の拡散層とを備え、前記第３の拡散層は、前記第２の拡散層よりも浅く形成され、断面視において、前記第４の拡散層は前記第３の拡散層内に形成され、断面視において、前記第３の拡散層は前記第２の拡散層に対して非対称となる位置に形成される。
本願明細書に開示される技術の第２の態様は、第１の導電型の炭化珪素半導体層の表層に、イオンの注入によって第２の導電型の第２の拡散層を部分的に形成し、前記炭化珪素半導体層の表面に、レジストパターンを形成し、前記レジストパターンから露出した状態の少なくとも前記第２の拡散層の表層の一部に、イオンの回転注入によって第２の導電型の第３の拡散層を形成し、前記レジストパターンから露出した状態の第３の拡散層の表層に、イオンの注入によって第１の導電型の第４の拡散層を部分的に形成する。
本願明細書に開示される技術の第１の態様は、第１の導電型の炭化珪素半導体層と、前記炭化珪素半導体層の表層に部分的に形成される、第２の導電型の第２の拡散層と、少なくとも前記第２の拡散層の表層の一部に形成される、第２の導電型の第３の拡散層と、前記第３の拡散層の表層に部分的に形成される、第１の導電型の第４の拡散層とを備え、前記第３の拡散層は、前記第２の拡散層よりも浅く形成され、断面視において、前記第４の拡散層は前記第３の拡散層内に形成され、断面視において、前記第３の拡散層は前記第２の拡散層に対して非対称となる位置に形成される。このような構成によれば、第２の拡散層の形成位置に対してたとえばソース領域の形成位置がずれ、ソース領域と炭化珪素半導体層との間の距離が小さくなる場合であっても、第３の拡散層によってソース領域と炭化珪素半導体層との間の距離が確保されるため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。そのため、歩留まりが改善する。
本願明細書に開示される技術の第２の態様は、第１の導電型の炭化珪素半導体層の表層に、イオンの注入によって第２の導電型の第２の拡散層を部分的に形成し、前記炭化珪素半導体層の表面に、レジストパターンを形成し、前記レジストパターンから露出した状態の少なくとも前記第２の拡散層の表層の一部に、イオンの回転注入によって第２の導電型の第３の拡散層を形成し、前記レジストパターンから露出した状態の第３の拡散層の表層に、イオンの注入によって第１の導電型の第４の拡散層を部分的に形成する。このような構成によれば、第２の拡散層の形成位置に対してたとえばソース領域の形成位置がずれ、ソース領域と炭化珪素半導体層との間の距離が小さくなる場合であっても、ソース領域を形成するレジストパターンと同じレジストパターンを用いつつ回転注入で形成される第３の拡散層によって、ソース領域と炭化珪素半導体層との間の距離が確保される。そのため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、ＭＯＳＦＥＴおよびマークの配置形態を例示する平面図である。 実施の形態に関する、炭化珪素半導体装置の構成を概略的に例示する平面図である。 図２における断面に対応する断面図である。 実施の形態に関する炭化珪素半導体装置の、エピタキシャル層が形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、マークが形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、ドレイン領域が形成される際のイオン注入までの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、バックゲート領域が形成される際のイオン注入までの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、Ｐ型の拡散層が形成される際のイオン注入までの工程を例示する断面図である。 写真製版時に、マークとしての凹部に対してパターンの位置がずれた場合の構成を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、オフ耐圧の原理を説明するための断面図である。 イオンを４５°より大きい角度で回転注入した場合の構成を例示する断面図である。 イオンを４５°以下の角度で回転注入した場合の構成を例示する断面図である。 Ｐ型の拡散層およびソース領域を形成するためのレジストの端部における角度を３０°とした場合の断面図である。 Ｐ型の拡散層およびソース領域を形成するためのレジストの端部における角度を４５°とした場合の断面図である。 Ｐ型の拡散層およびソース領域を形成するためのレジストの端部における角度を８０°とした場合の断面図である。 実施の形態に関する炭化珪素半導体装置の、ソース領域が形成される際のイオン注入までの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、ゲート電極が形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、層間酸化膜が形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、コンタクトが形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、配線が形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、配線が形成されるまでの工程を例示する断面図である。 写真製版時に、マークとしての凹部に対してパターンの位置がずれた場合の他の構成を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、ソース領域が形成される際のイオン注入までの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、層間酸化膜が形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、層間酸化膜が形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、コンタクトが形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、コンタクトが形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、配線が形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、配線が形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、配線が形成されるまでの工程を例示する断面図である。 実施の形態に関する炭化珪素半導体装置の、配線が形成されるまでの工程を例示する断面図である。
以下、添付される図面を参照しながら実施の形態について説明する。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
＜実施の形態＞
以下、本実施の形態に関する炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法について説明する。なお、以下の説明においては、第１の導電型がＮ型であり、第２の導電型がＰ型であるとする。
＜炭化珪素半導体装置の構成について＞
図１は、本実施の形態に関するＭＯＳＦＥＴおよびマークの配置形態を例示する平面図である。図１においては、ＭＯＳＦＥＴが配置される領域であるＭＯＳＦＥＴ領域８０１と、ＭＯＳＦＥＴ領域８０１の間に設けられる領域であるスクライブ領域８０２と、マークが配置される領域であるマーク領域８０３とが例示される。
図１に例示されるように、ＭＯＳＦＥＴ領域８０１は、平面視において複数配置される。また、マーク領域８０３は、スクライブ領域８０２に部分的に設けられる。
図２は、本実施の形態に関する炭化珪素半導体装置の構成を概略的に例示する平面図である。また、図３は、図２における断面９０１に対応する断面図である。
図２および図３に例示されるように、炭化珪素半導体装置は、Ｎ型のＳｉＣ基板１と、ＳｉＣ基板１の上面に形成されるＮ型のバッファ層２と、バッファ層２の上面に形成されるＮ型のエピタキシャル層３と、エピタキシャル層３の表層に形成される、Ｎ型の拡散層であるドレイン領域７と、ドレイン領域７の表層に部分的に形成される、Ｐ型の拡散層であるバックゲート領域９と、バックゲート領域９の表層に部分的に形成される、Ｎ型の拡散層であるソース領域１１と、ソース領域１１とドレイン領域７とに挟まれたバックゲート領域９上に、ゲート酸化膜を介して形成されるゲート電極１３と、ドレイン領域７上に形成されるオルト珪酸テトラエチル（ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ、すなわち、ＴＥＯＳ）酸化膜２０とを備える。なお、図２および図３においては、ゲート電極１３は、ＴＥＯＳ酸化膜２０上にも跨って形成される。
図４は、本実施の形態に関する炭化珪素半導体装置の、エピタキシャル層が形成されるまでの工程を例示する断面図である。図４においては、ＭＯＳＦＥＴが形成される領域であるＭＯＳＦＥＴ領域１０１と、マークが配置される領域であるマーク領域１０２とが例示される。
図４に例示されるように、ＭＯＳＦＥＴ領域１０１およびマーク領域１０２において、Ｎ型のＳｉＣ基板１の上面にＮ型のバッファ層２を成長させ、さらにバッファ層２の上面にＮ型のエピタキシャル層３を成長させる。
図５は、本実施の形態に関する炭化珪素半導体装置の、マークが形成されるまでの工程を例示する断面図である。図５においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
図５に例示されるように、エピタキシャル層３の上面にＴＥＯＳ酸化膜４を堆積させる。そして、写真製版を行うことによってマーク領域１０２におけるＴＥＯＳ酸化膜４を部分的に除去する。さらに、ドライエッチングによって、ＴＥＯＳ酸化膜４を除去することによって露出したエピタキシャル層３の上面に、凹部５を形成する。このようにして形成されたマーク領域１０２における凹部５は、ゲート電極１３が形成されるまでの写真製版に用いられるマークである。
図６は、本実施の形態に関する炭化珪素半導体装置の、ドレイン領域が形成される際のイオン注入までの工程を例示する断面図である。図６においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
図６に例示されるように、ＴＥＯＳ酸化膜４が除去されたエピタキシャル層３の上面にレジストを塗布し、さらに写真製版を行う。このとき、マーク領域１０２における凹部５にレジストマスクのマークを合わせて露光を行うと、パターン６を形成することができる。
そして、写真製版後に、Ｎ型のイオン種である窒素またはリンをエピタキシャル層３の上面から注入することによって、ドレイン領域の抵抗を下げるためのドレイン領域７を形成する。
次に、ＭＯＳＦＥＴ領域１０１から数十から数百μｍ離れたドレイン領域内（すなわち、図２のＴＥＯＳ酸化膜２０の外側の領域）にＰ型のイオン種であるアルミニウム、ボロンまたはＢＦ２を注入することによって、オフ耐圧を向上させるためのリング状のＰ型の拡散層（ここでは、図示しない）を形成する。
図７は、本実施の形態に関する炭化珪素半導体装置の、バックゲート領域が形成される際のイオン注入までの工程を例示する断面図である。図７においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
図７に例示されるように、ドレイン領域７の上面にレジストを塗布し、さらに凹部５をマークとして用いて写真製版を行う。そして、レジストにパターン８を形成し、Ｐ型のイオン種であるアルミニウム、ボロンまたはＢＦ２を注入することによって、Ｐ型の拡散層であるバックゲート領域９を形成する。ここで、Ｐ型イオン種の注入は、注入エネルギーを変えて複数回行われてもよい。
図８は、本実施の形態に関する炭化珪素半導体装置の、Ｐ型の拡散層が形成される際のイオン注入までの工程を例示する断面図である。図８においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
図８に例示されるように、パターン８を除去した後に、バックゲート領域９の上面およびドレイン領域７の上面にレジストを塗布し、さらに凹部５をマークとして用いて写真製版を行う。そして、レジストにパターン１０を形成し、Ｐ型のイオン種であるアルミニウム、ボロンまたはＢＦ２を０°よりも大きくかつ４５°以下の角度で、かつ、エネルギーが８０ｋｅＶ以下で回転注入することによって、Ｐ型の拡散層１９を形成する。
注入角度を小さくすると、Ｐ型の拡散層１９を浅く形成することができる。すなわち、Ｐ型の拡散層１９の深さは、注入角度によって調整することができる。
ここで、Ｐ型イオン種の注入は、注入角度および注入エネルギーを変えて複数回行われてもよい。なお、イオン注入を複数回行う場合にも、エネルギーは８０ｋｅＶ以下とする。また、レジストにパターン１０を形成する際には、バックゲート領域９の両端にかかるように形成する。
ここで、回転注入とは、イオンを注入する対象面の法線を軸として回転させながら、かつ、当該対象面に対して傾斜させてイオンを注入する注入方法である。
Ｐ型の拡散層１９は、後工程において連続注入されるソース領域１１よりも、たとえば０．５μｍ深く形成される。そして、このような深さにＰ型の拡散層１９を形成する際には、１００ｋｅＶ以上のエネルギーでのイオン注入は必要とされない。そのため、当該イオン注入によるレジストの電荷のチャージ、および、発泡などは生じない。
なお、Ｐ型の拡散層１９のイオン注入によるキャリア濃度は、Ｐ型の拡散層であるバックゲート領域９のイオン注入によるキャリア濃度とほぼ同等である。
図９は、写真製版時に、マークとしての凹部５に対してパターン１０の位置がずれた場合の構成を例示する断面図である。また、図１０は、本実施の形態に関する炭化珪素半導体装置の、オフ耐圧の原理を説明するための断面図である。
図９における半導体装置の断面視において、Ｐ型の拡散層１９がバックゲート領域９に対して非対称に形成されている。図９では、Ｐ型の拡散層１９がバックゲート領域９からはみ出して、換言すると、Ｐ型の拡散層１９がバックゲート領域９とドレイン領域７とに接触する位置に形成されている。
また、Ｐ型の拡散層１９がバックゲート領域９内に形成されている場合は、Ｐ型の拡散層１９の図９における右側における、バックゲート領域９の幅と、Ｐ型の拡散層１９の図９における左側における、バックゲート領域９の幅とが異なる。
上記の非対称な構造であれば、Ｐ型の拡散層１９を形成する際のマスクに、Ｎ型のソース領域１１を形成する際に使用されるマスクを用いることができるため、新たに別のマスクを用意する必要がない。また、Ｎ型のソース領域１１の外側にＰ型の拡散層１９を所定の距離だけ離して覆うように形成することができるため、Ｎ型のソース領域１１とドレイン領域７との間の距離を必ず一定以上に確保することができる。よって、耐圧不良が生じない。
図２２は、写真製版時に、マークとしての凹部５に対してパターン１０の位置がずれた場合の他の構成を例示する断面図である。
図２２における半導体装置の断面視において、Ｐ型の拡散層１９がバックゲート領域９に対して非対称に形成されている。図２２では、Ｐ型の拡散層１９とドレイン領域７との間の距離が、Ｐ型の拡散層１９左右で異なっている。具体的には、Ｐ型の拡散層１９の右側における間隔５５７は、Ｐ型の拡散層１９の左側における間隔５５８よりも小さい。
図９においては、パターン１０の位置がずれたことによって、後述の図２６に例示されるように、Ｐ型の拡散層１９の、右側に位置するゲート酸化膜１２と平面視において重なる幅５５１が、バックゲート領域９の当該ゲート酸化膜１２と平面視において重なる幅５５２よりも大きくなっている。また、後述の図２６に例示されるように、Ｐ型の拡散層１９の、左側に位置するゲート酸化膜１２と平面視において重なる幅５５３が、バックゲート領域９の当該ゲート酸化膜１２と平面視において重なる幅５５４以下となっている。
図１０に例示されるように、バックゲート領域９の表層における、ドレイン領域７とソース領域１１との間の距離５０４は、たとえば、０．４μｍ以上、かつ、０．６μｍ以下である。ここで、距離５０４は、実効チャネル長に対応する。
一方で、レジストにパターン８を形成する、バックゲート領域９を形成するための写真製版（図７を参照）と、レジストにパターン１０を形成する、ソース領域１１を形成するための写真製版とにおいて、ともに凹部５をマークとして用いている。当該マークに対するパターン１０の位置ずれが生じ、かつ、そのずれの方向が異なると、図１０における距離５０４は、たとえば、下限値の０．４μｍともなり得る。
さらに、図７に例示されたパターン８の形状、および、図８および図９に例示されたパターン１０の形状によっては、図１０における距離５０４は、下限値以下の長さともなり得る。
図１１は、イオンを４５°より大きい角度で回転注入した場合の構成を例示する断面図である。一方で、図１２は、イオンを４５°以下の角度で回転注入した場合の構成を例示する断面図である。
図１１における角度３１０は、４５°を示し、イオン注入３１１は、たとえば、４５°より大きい８０°の角度で回転注入した場合のイオン注入の様子を示し、Ｐ型の拡散層１９５は、イオン注入３１１によって形成されるＰ型の拡散層を示す。また、距離４０５は、イオン注入３１１で形成されるＰ型の拡散層１９５によって生じる、ソース領域１１とドレイン領域７との間の距離を表す。
図１２における角度３２０は、４５°を示し、イオン注入３２１は、たとえば、４５°の角度で回転注入した場合のイオン注入の様子を示し、Ｐ型の拡散層１９１は、イオン注入３２１によって形成されるＰ型の拡散層を示す。また、距離４０１は、イオン注入３２１で形成されるＰ型の拡散層１９１によって生じる、ソース領域１１とドレイン領域７との間の距離を表す。
また、図１２におけるイオン注入３２２は、たとえば、４５°以下である１０°の角度で回転注入した場合のイオン注入の様子を示し、Ｐ型の拡散層１９２は、イオン注入３２２によって形成されるＰ型の拡散層を示す。また、距離４０２は、イオン注入３２２で形成されるＰ型の拡散層１９２によって生じる、ソース領域１１とドレイン領域７との間の距離を表す。
図１１および図１２に例示されたように、４５°より大きい角度、たとえば、８０°の角度でイオンを回転注入した場合と、４５°以下の角度、たとえば、４５°の角度でイオンを回転注入した場合と、たとえば１０°の角度でイオンを回転注入した場合とで、それぞれ、Ｐ型の拡散層１９５、Ｐ型の拡散層１９１、および、Ｐ型の拡散層１９２が形成される。
Ｐ型の拡散層１９５によって生じる距離４０５、Ｐ型の拡散層１９１によって生じる距離４０１、および、Ｐ型の拡散層１９２によって生じる距離４０２を比較すると、回転注入されるイオンの対象面に対する角度が大きくなるにつれて、ソース領域１１とドレイン領域７との間の距離が小さくなることが分かる。
すなわち、図１０におけるソース領域１１とドレイン領域７との間の距離５０４は、回転注入されるイオンの対象面に対する角度を調整することによって、制御することができる。たとえば、３０°以上かつ４５°以下の角度範囲でイオンを回転注入することによって、良好な範囲にＰ型の拡散層１９を形成することができる。
次に、図１０を参照しつつ、炭化珪素半導体装置のオフ耐圧が得られるメカニズムについて説明する。図１０においては、ＳｉＣのＮ型のエピタキシャル層３の上面に、Ｎ型の拡散層であるドレイン領域７が形成される。ここで、エピタキシャル層３およびドレイン領域７はドレイン領域として機能する。
ドレイン領域７の表層においては、部分的にＰ型の拡散層であるバックゲート領域９が形成される。また、バックゲート領域９の表層においては、部分的にＮ型の拡散層であるソース領域１１が形成される。また、ソース領域１１とドレイン領域７とに挟まれたバックゲート領域９上に、ゲート酸化膜１２を介してゲート電極１３が形成される。ソース領域１１は、平面視でゲート電極１３まで延びている。また、ゲート電極１３を覆って、ＴＥＯＳ酸化膜１４が形成され、ＴＥＯＳ酸化膜１４を覆ってｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ（ＢＰＳＧ）膜１５が形成される。ＢＰＳＧ膜１５を覆ってＴＥＯＳ酸化膜１６が形成される。さらに、ＴＥＯＳ酸化膜１６およびソース領域１１を覆って、ソース電極１８が形成される。
図１０においては、強電界部５００と、Ｎ型の拡散層側に伸びる空乏層５０１と、Ｐ型の拡散層側に伸びる空乏層５０２とがそれぞれ示される。また、距離５０４は、バックゲート領域９の表層における、ドレイン領域７とソース領域１１との間の距離を示す。
図１０の、ソース電極１８とゲート電極１３とにそれぞれ０Ｖを印加し、エピタキシャル層３およびドレイン領域７に電圧を印加する。エピタキシャル層３およびドレイン領域７に電圧を印加していくと、Ｎ型の拡散層側に空乏層５０１が、Ｐ型の拡散層側に空乏層５０２がそれぞれ伸びる。
印加される電圧がある電圧値に到達すると、空乏層５０１および空乏層５０２がそれ以上伸びなくなり、強電界部５００で電界強度が強くなる。そして、強電界部５００においてアバランシェが起こる。そのときの電圧値がオフ耐圧となる。
したがって、Ｐ型の拡散層側に伸びる空乏層５０２が伸びきる前に、Ｎ型の拡散層であるソース領域１１に空乏層５０２が到達すると、その時点でドレイン−ソース間でリーク電流が発生し、オフ耐圧が低下する。そのため、ドレイン領域７とソース領域１１との間の距離である距離５０４が小さくなると、空乏層５０２のマージンが小さくなる。
ソース領域１１を形成するためのイオン注入を行った直後に、ソース領域１１を形成するためのレジストマスクをそのまま用いつつ、Ｐ型のイオン種を４５°以下の角度で回転注入してＰ型の拡散層１９を形成する。そうすると、Ｐ型の拡散層１９によって、ソース領域１１とドレイン領域７との間の距離である距離５０４がＰ型の拡散層側に伸びる空乏層の幅よりも大きくなる。そのため、オフ耐圧の低下を抑えることができる。
図１３は、Ｐ型の拡散層およびソース領域を形成するためのレジストの端部における角度を３０°とした場合の断面図である。また、図１４は、Ｐ型の拡散層およびソース領域を形成するためのレジストの端部における角度を４５°とした場合の断面図である。また、図１５は、Ｐ型の拡散層およびソース領域を形成するためのレジストの端部における角度を８０°とした場合の断面図である。
図１３、図１４、および、図１５に例示されるように、Ｐ型の拡散層を形成する際、写真製版後のレジスト端部の形状を台形６０１、台形６０２、および、台形６０３として、すなわち、レジスト端部にテーパ形状を形成してＰ型のイオン種を回転注入し、さらに、同じレジストを用いて、ソース領域１１を形成するためのＮ型のイオン種を注入する。なお、図１３、図１４、および、図１５には、Ｐ型のイオン種が回転注入される様子が、イオン注入３５１として示されている。
図１３に例示されるように、レジスト端部の傾斜角である角度２５１が３０°である場合、Ｐ型のイオン種を回転注入することによって形成されたＰ型の拡散層９５１によって、ソース領域１１とドレイン領域７との間に距離４５１が生じる。なお、Ｐ型の拡散層９５１は、Ｐ型のイオン種がイオン注入によって突き抜けるレジストの厚み７５１よりも厚みが小さいレジストの直下において形成されている。
また、図１４に例示されるように、レジスト端部の傾斜角である角度２５２が４５°である場合、Ｐ型のイオン種を回転注入することによって形成されたＰ型の拡散層９５２によって、ソース領域１１とドレイン領域７との間に距離４５２が生じる。なお、Ｐ型の拡散層９５２は、Ｐ型のイオン種がイオン注入によって突き抜けるレジストの厚み７５２よりも厚みが小さいレジストの直下において形成されている。
また、図１５に例示されるように、レジスト端部の傾斜角である角度２５３が８０°である場合、Ｐ型のイオン種を回転注入することによって形成されたＰ型の拡散層９５３によって、ソース領域１１とドレイン領域７との間に距離４５３が生じる。なお、Ｐ型の拡散層９５３は、Ｐ型のイオン種がイオン注入によって突き抜けるレジストの厚み７５３よりも厚みが小さいレジストの直下において形成されている。
レジスト端部の角度２５１が３０°である場合、レジスト端部の角度２５２が４５°である場合、および、レジスト端部の角度２５３が８０°である場合を比較すると、レジスト端部の角度が大きくなると、ソース領域１１とドレイン領域７との間の距離は小さくなることが分かる。
したがって、レジスト端部の傾斜角度を高い精度で形成しなければ、ドレイン領域とソース領域との間の距離がばらつき、ＭＯＳＦＥＴのオフ耐圧が低下する。換言すれば、レジスト端部の傾斜角度を制御することによって、ドレイン領域とソース領域との間の距離を調整することができる。レジストを形成する露光装置は、光をレジストに対して垂直に当てるように構成されているので、レジスト端部の形状は、ほぼ垂直に形成される。レジストに傾斜角度を設けない手法は、より簡易に形成できる点で好ましい。
図１６は、本実施の形態に関する炭化珪素半導体装置の、ソース領域が形成される際のイオン注入までの工程を例示する断面図である。図１６においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
イオンを４５°以下の角度で回転注入することによって形成されたＰ型の拡散層１９の表層に、パターン１０をそのまま利用して連続でＮ型のイオン種の窒素、リンまたは砒素を注入することによって、ソース領域１１を形成する。この場合、ソース領域１１はＰ型の拡散層１９よりも浅く形成される。なお、ソース領域１１を形成するイオン注入は、Ｐ型の拡散層１９を形成する前に行われてもよい。
図２３は、本実施の形態に関する炭化珪素半導体装置の、ソース領域が形成される際のイオン注入までの工程を例示する断面図である。
図２３における構成は、図２２に示された左右非対称に形成されているＰ型の拡散層１９を形成したレジストと同じレジストを用いて形成される。そのため、Ｎ型のソース領域１１とドレイン領域７との間の距離が、Ｎ型のソース領域１１の左右で異なっている。具体的には、Ｎ型のソース領域１１の右側における間隔５５９は、Ｎ型のソース領域１１の左側における間隔５６０よりも小さい。
間隔５５９が小さくなったため、Ｐ型の拡散層であるバックゲート領域９のみの不純物濃度では、（図１０で説明されたように、ドレイン領域７から空乏層が伸びる。そして、空乏層が、低い電圧でＮ型のソース領域１１に到達する。その結果、耐圧不良が生じる。
しかしながら、Ｐ型の拡散層１９を追加することによって、Ｎ型のソース領域１１とドレイン領域７との間にあるＰ型の拡散層のトータル濃度が濃くなるため、空乏層の伸びを抑えることができる。よって、耐圧低下が生じない。
次に、ドレイン領域７、バックゲート領域９、Ｐ型の拡散層１９およびソース領域１１の活性化のために、１７００℃以上のアニ−ル処理を行う。１７００℃以上のアニ−ル処理を行う際には、Ｓｉの消化が起きないようにするために、カーボン系の膜、たとえば、グラファイト膜などを成膜してからアニール処理を行う。そして、アニ−ル処理の後に、カーボン系の膜を除去する（ここでは、図示しない）。
次に、ドレイン領域７の上面に、ＴＥＯＳ酸化膜を、たとえば、８００ｎｍ以上、かつ、１５００ｎｍ以下でデポして写真製版を行う。そして、ＴＥＯＳ酸化膜をエッチングすることによって、フィールド酸化膜を形成する（ここでは、図示しない）。
図１７は、本実施の形態に関する炭化珪素半導体装置の、ゲート電極が形成されるまでの工程を例示する断面図である。図１７においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
図１７に例示されるように、アニール処理によって活性化した、ドレイン領域７、バックゲート領域９、Ｐ型の拡散層１９およびソース領域１１の上面を酸化させ、たとえば、厚さが３０ｎｍ以上、かつ、７０ｎｍ以下であるゲート酸化膜１２を形成する。
次に、ゲート酸化膜１２の上面にＮ型のポリシリコンをデポし、さらに、写真製版を行う。そして、ポリシリコンをドライエッチングすることによってゲート電極１３を形成する。
ここで、ゲート酸化膜１２は、ドレイン領域７とソース領域１１とに挟まれたバックゲート領域９の表面、および、ドレイン領域７とソース領域１１とに挟まれたＰ型の拡散層１９の表面にそれぞれ接触して形成される。
図１８は、本実施の形態に関する炭化珪素半導体装置の、層間酸化膜が形成されるまでの工程を例示する断面図である。図１８においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
図２４は、本実施の形態に関する炭化珪素半導体装置の、層間酸化膜が形成されるまでの工程を例示する断面図である。図２４においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
図２５は、本実施の形態に関する炭化珪素半導体装置の、層間酸化膜が形成されるまでの工程を例示する断面図である。図２５においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
パターン１０の位置がずれたことによって、図２４および図２５に例示されるように、Ｐ型の拡散層１９の、右側に位置するゲート酸化膜１２と平面視において重なる幅５５１が、バックゲート領域９の当該ゲート酸化膜１２と平面視において重なる幅５５２よりも大きくなっている。
また、図２４および図２５に例示されるように、Ｐ型の拡散層１９の、左側に位置するゲート酸化膜１２と平面視において重なる幅５５３が、バックゲート領域９の当該ゲート酸化膜１２と平面視において重なる幅５５４以下となっている。
図１８に例示されるように、ゲート酸化膜１２およびゲート電極１３を覆うようにＴＥＯＳ酸化膜１４をデポし、さらに、ＢＰＳＧ膜１５をＴＥＯＳ酸化膜１４の上面に、たとえば、３００ｎｍ以上、かつ、１０００ｎｍ以下の厚さでデポする。そして、ＢＰＳＧ膜１５の上面に、再度ＴＥＯＳ酸化膜１６をデポすることによって、層間酸化膜を形成する。
図１９は、本実施の形態に関する炭化珪素半導体装置の、コンタクトが形成されるまでの工程を例示する断面図である。図１９においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
図２６は、本実施の形態に関する炭化珪素半導体装置の、コンタクトが形成されるまでの工程を例示する断面図である。図２６においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
図２７は、本実施の形態に関する炭化珪素半導体装置の、コンタクトが形成されるまでの工程を例示する断面図である。図２７においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
ＴＥＯＳ酸化膜１６の上面にレジストを塗布し、さらに、写真製版を行う。そして、ウェットエッチングを行い、その後にドライエッチングを行うことによって、図１９に例示されるようなコンタクト１７を形成する。
コンタクト形成時のＴＥＯＳ酸化膜１６、ＢＰＳＧ膜１５およびＴＥＯＳ酸化膜１４のエッチングは、ドライエッチングのみであってもよいし、ドライエッチング後にウェットエッチングを行う方法であってもよい。
ここで、コンタクト１７を挟む一対のゲート酸化膜１２は、それぞれソース領域１１の表面の一部に接触する。そして、ソース領域１１の、コンタクト１７に対して右側に位置するゲート酸化膜１２と平面視において重なる幅５５５は、ソース領域１１の、コンタクト１７に対して左側に位置するゲート酸化膜１２と平面視において重なる幅よりも大きい（図２７を参照）。
図２０は、本実施の形態に関する炭化珪素半導体装置の、配線が形成されるまでの工程を例示する断面図である。図２０においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
また、図２１も、本実施の形態に関する炭化珪素半導体装置の、配線が形成されるまでの工程を例示する断面図である。図２１においても同様に、ＭＯＳＦＥＴ領域１０１とマーク領域１０２とが例示される。
まず、最表面における接触抵抗を下げるためにＮｉをスパッタし、さらに、写真製版を行う。そして、コンタクト形成後に剥き出しになったソース領域１１以外の表面に形成されたＮｉを除去し、さらに熱処理を行うことによってＮｉＳｉを形成する（ここでは、図示しない）。
次に、配線用のアルミニウムまたはＡｌＳｉをスパッタし、さらに、写真製版を行う。そして、当該アルミニウムまたはＡｌＳｉを除去することによって、図２０に例示されるような配線（すなわち、ソース電極１８）を形成する。
次に、最表面にＳｉＮ膜または導電性窒化膜をデポする。最後に、ポリイミドをデポする（ここでは、図示しない）。
図２０は、イオンを４５°の角度で回転注入することによってＰ型の拡散層１９を形成する際に、マスクずれが生じた場合の構成を例示する断面図である。
図２０に例示されるように、Ｐ型の拡散層１９は、ドレイン領域７の表層およびバックゲート領域９の表層に跨って形成される。また、Ｐ型の拡散層１９は、バックゲート領域９よりも浅く形成される。
また、Ｐ型の拡散層１９の、コンタクト１７に対して右側に位置するゲート酸化膜１２と平面視において重なる幅は、Ｐ型の拡散層１９の、コンタクト１７に対して左側に位置するゲート酸化膜１２と平面視において重なる幅よりも大きい。
図２０に例示されるように、ゲート電極１３のエッジ付近のＰ型の拡散層であるバックゲート領域９およびＰ型の拡散層１９は、左右非対称な形状である。すなわち、Ｐ型の拡散層１９の、ゲート酸化膜１２と平面視において重なる幅（すなわち、幅５５１および幅５５３）が、コンタクト１７の左右で異なる。
また、Ｐ型の拡散層であるバックゲート領域９は、ゲート酸化膜１２と平面視において重なる幅は、コンタクト１７の左右で同じである。
図２８、図２９、図３０および図３１は、本実施の形態に関する炭化珪素半導体装置の、配線が形成されるまでの工程を例示する断面図である。
図２８、図２９、図３０および図３１において、Ｐ型の拡散層であるバックゲート領域９は、ゲート酸化膜１２と平面視において重なる幅が、コンタクト１７の左右で異なる。具体的には、コンタクト１７の右側における幅５５２は、コンタクト１７の左側における幅５５４よりも小さい。
図２８、図２９、図３０および図３１では、ソース領域１１が内部に形成されたＰ型の拡散層１９と、バックゲート領域９とが非対称に形成される。すなわち、ソース領域１１が内部に形成されたＰ型の拡散層１９の左右方向の中心は、バックゲート領域９の左右方向の中心とはズレている。そして、ソース領域１１が内部に形成されたＰ型の拡散層１９の左側のバックゲート領域９の幅は、ソース領域１１が内部に形成されたＰ型の拡散層１９の右側のバックゲート領域９の幅とは異なる。
図２９および図３１では、Ｐ型のバックゲート領域９は、イオン注入、および、その後の活性化のために１７００℃以上のアニールを行うと、Ｓｉよりも拡散係数が小さいため、ほとんど拡散しないが、接合底部の角は丸くなる。同様にイオン注入で形成される場合、Ｐ型の拡散層１９の接合底部の角も丸くなる。
Ｐ型のバックゲート領域９とＰ型の拡散層１９の接合底部との角が丸くなると、Ｐ型の拡散領域の空乏層の広がりがスムーズになるため、耐圧のばらつきを抑えることができる。
一方で図２１は、イオンを４５°の角度で回転注入することによってＰ型の拡散層１９を形成する際に、マスクずれが生じなかった場合の構成を例示する断面図である。
図２１に例示されるように、マスクずれが生じなかった場合は、バックゲート領域９およびＰ型の拡散層１９は、左右対称な形状である。すなわち、Ｐ型の拡散層１９の、ゲート酸化膜１２と平面視において重なる幅が、コンタクト１７の左右で等しい。
なお、構造の形状が対称か非対称かについては、たとえば、走査型静電容量顕微鏡法（ｓｃａｎｎｉｎｇ ｃａｐａｃｉｔａｎｃｅ ｍｉｃｒｏｓｃｏｐｙ）によって、断面のｄＣ／ｄＶ像から対称か非対称かの判別が可能である。また、走査型静電容量顕微鏡法（ｓｃａｎｎｉｎｇ ｃａｐａｃｉｔａｎｃｅ ｍｉｃｒｏｓｃｏｐｙ）で、断面のキャリア濃度分布で濃度分布に近いプロファイルが得られる。
従来の構造では、Ｐ型の拡散層１９が設けられていないので、ソース領域１１を形成するためのマスクがバックゲート領域９を形成するためのマスクとの間で位置ズレを起こした場合、ソース領域１１がバックゲート領域９からはみ出す、または、ソース領域１１からバックゲート領域９までの距離が短くなる可能性がある。
しかし、ソース領域１１を形成するためのマスクを用いて、Ｐ型の拡散層１９を回転注入で形成することによって、ソース領域１１をＰ型の拡散層１９の内部に形成することができる。そのため、バックゲート領域９からソース領域１１がはみ出した場合でも、半導体装置の電気的特性を維持することができ、ソース領域１１からバックゲート領域９までの距離を十分に確保することができる。
本実施の形態では、写真製版時にマスクずれが生じた場合であっても、イオンを４５°以下の角度で回転注入することによってＰ型の拡散層１９を形成することで、ゲート電極に対してソース領域１１が非対称であっても、ソース領域１１とドレイン領域７との距離を確保することができる。
そのため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。なぜなら、炭化珪素半導体装置のオフ耐圧は、Ｐ型の拡散層に伸びる空乏層とＮ型の拡散層に伸びる空乏層とで決まり、本実施の形態における炭化珪素半導体装置によれば、強電界部５００においてアバランシェが起こる前に、Ｐ型の拡散層に伸びる空乏層がソース領域のＮ型の拡散層に到達しないためである。
また、バックゲート領域とソース領域とが台形のレジストを用いて形成された対称構造では、実効チャネル長を１．０μｍ未満にすることが難しい。本実施の形態では、バックゲート領域の一部を同じマスクを用いて回転注入して非対称構造にすることで、図２０におけるコンタクト１７に対して右側に、１．０μｍ未満の実効チャネル長を形成することができるため、炭化珪素半導体装置の特性が改善される。
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
以上に記載された実施の形態によれば、炭化珪素半導体装置は、第１の導電型の炭化珪素半導体層と、第２の導電型の第２の拡散層と、第２の導電型の第３の拡散層と、第１のゲート絶縁膜と、第２のゲート絶縁膜と、第１のゲート電極と、第２のゲート電極とを備える。ここで、炭化珪素半導体層は、たとえば、バッファ層２、エピタキシャル層３、および、ドレイン領域７に対応するものである。また、第２の拡散層は、たとえば、バックゲート領域９に対応するものである。また、第３の拡散層は、たとえば、Ｐ型の拡散層１９に対応するものである。また、第１のゲート絶縁膜および第２のゲート絶縁膜は、たとえば、１つのコンタクト１７を挟む一対のゲート酸化膜１２にそれぞれ対応するものである。また、第１のゲート電極および第２のゲート電極は、たとえば、１つのコンタクト１７を挟む一対のゲート電極１３にそれぞれ対応するものである。ドレイン領域７は、エピタキシャル層３の表層に形成される。バックゲート領域９は、ドレイン領域７の表層に部分的に形成される。Ｐ型の拡散層１９は、ドレイン領域７の表層およびバックゲート領域９の表層に跨って形成される。図２０において、あるコンタクト１７に対して右側に位置するゲート酸化膜１２は、バックゲート領域９の表面の一部、および、Ｐ型の拡散層１９の表面の一部にそれぞれ接触して形成される。図２０において、あるコンタクト１７に対して左側に位置するゲート酸化膜１２は、バックゲート領域９の表面の他の一部、および、Ｐ型の拡散層１９の表面の他の一部にそれぞれ接触して形成される。図２０において、あるコンタクト１７に対して右側に位置するゲート電極１３は、同様にあるコンタクト１７に対して右側に位置するゲート酸化膜１２に接触して形成される。図２０において、あるコンタクト１７に対して左側に位置するゲート電極１３は、同様にあるコンタクト１７に対して左側に位置するゲート酸化膜１２に接触して形成される。Ｐ型の拡散層１９は、バックゲート領域９よりも浅く形成される。また、Ｐ型の拡散層１９の、あるコンタクト１７に対して右側に位置するゲート酸化膜１２と平面視において重なる幅は、Ｐ型の拡散層１９の、あるコンタクト１７に対して左側に位置するゲート酸化膜１２と平面視において重なる幅よりも大きい。
このような構成によれば、バックゲート領域９の形成位置に対してソース領域１１の形成位置がずれ、ソース領域１１とドレイン領域７との間の距離が小さくなる場合であっても、Ｐ型の拡散層１９によってソース領域１１とドレイン領域７との間の距離が確保されるため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。そのため、歩留まりが改善する。
なお、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体装置は、第１の導電型の炭化珪素半導体層と、第２の導電型の第２の拡散層と、第２の導電型の第３の拡散層と、第１のゲート絶縁膜と、第１のゲート電極とを備える。ここで、炭化珪素半導体層は、たとえば、バッファ層２、エピタキシャル層３、および、ドレイン領域７に対応するものである。また、第２の拡散層は、たとえば、バックゲート領域９に対応するものである。また、第３の拡散層は、たとえば、Ｐ型の拡散層１９に対応するものである。また、第１のゲート絶縁膜は、たとえば、１つのコンタクト１７を挟むゲート酸化膜１２に対応するものである。また、第１のゲート電極は、たとえば、１つのコンタクト１７を挟むゲート電極１３に対応するものである。ドレイン領域７は、エピタキシャル層３の表層に形成される。バックゲート領域９は、ドレイン領域７の表層に部分的に形成される。Ｐ型の拡散層１９は、ドレイン領域７およびバックゲート領域９に接触する位置に形成される。図２０において、あるコンタクト１７に対して右側に位置するゲート酸化膜１２は、バックゲート領域９の表面の一部、および、Ｐ型の拡散層１９の表面の一部にそれぞれ接触して形成される。図２０において、あるコンタクト１７に対して左側に位置するゲート酸化膜１２は、バックゲート領域９の表面の他の一部、および、Ｐ型の拡散層１９の表面の他の一部にそれぞれ接触して形成される。図２０において、あるコンタクト１７に対して右側に位置するゲート電極１３は、同様にあるコンタクト１７に対して右側に位置するゲート酸化膜１２に接触して形成される。図２０において、あるコンタクト１７に対して左側に位置するゲート電極１３は、同様にあるコンタクト１７に対して左側に位置するゲート酸化膜１２に接触して形成される。
このような構成によれば、バックゲート領域９の形成位置に対してソース領域１１の形成位置がずれ、ソース領域１１とドレイン領域７との間の距離が小さくなる場合であっても、Ｐ型の拡散層１９によってソース領域１１とドレイン領域７との間の距離が確保されるため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。そのため、歩留まりが改善する。
なお、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、Ｐ型の拡散層１９の、あるコンタクト１７に対して右側に位置するゲート酸化膜１２と平面視において重なる幅は、バックゲート領域９の当該ゲート酸化膜１２と平面視において重なる幅よりも大きい。また、Ｐ型の拡散層１９の、あるコンタクト１７に対して左側に位置するゲート酸化膜１２と平面視において重なる幅は、バックゲート領域９の当該ゲート酸化膜１２と平面視において重なる幅以下である。このような構成によれば、バックゲート領域９からはみ出て形成されるＰ型の拡散層１９によってソース領域１１とドレイン領域７との間の距離が確保されるため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体装置は、Ｐ型の拡散層１９の表層に部分的に形成される、第１の導電型の第４の拡散層を備える。ここで、第４の拡散層は、たとえば、ソース領域１１に対応するものである。ゲート酸化膜１２は、少なくとも、ドレイン領域７とソース領域１１とに挟まれたバックゲート領域９の表面、および、ドレイン領域７とソース領域１１とに挟まれたＰ型の拡散層１９の表面にそれぞれ接触して形成される。このような構成によれば、Ｐ型の拡散層１９によってソース領域１１とドレイン領域７との間の距離が確保されるため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。
また、以上に記載された実施の形態によれば、あるコンタクト１７に対して右側に位置するゲート酸化膜１２は、ソース領域１１の表面の一部に接触して形成される。また、あるコンタクト１７に対して左側に位置するゲート酸化膜１２は、ソース領域１１の表面の他の一部に接触して形成される。また、ソース領域１１の、あるコンタクト１７に対して右側に位置するゲート酸化膜１２と平面視において重なる幅は、ソース領域１１の、あるコンタクト１７に対して左側に位置するゲート酸化膜１２と平面視において重なる幅よりも大きい。このような構成によれば、Ｐ型の拡散層１９によってソース領域１１とドレイン領域７との間の距離が確保されるため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。
また、以上に記載された実施の形態によれば、あるコンタクト１７に対して右側に位置するゲート酸化膜１２と平面視において重なる、ドレイン領域７とソース領域１１とに挟まれたＰ型の拡散層１９の幅は、１．０μｍ未満である。このような構成によれば、実効チャネル長が１．０μｍ未満である炭化珪素半導体装置を製造することができるため、炭化珪素半導体装置の特性を改善することができる。
以上に記載された実施の形態によれば、炭化珪素半導体装置の製造方法において、第１の導電型のエピタキシャル層３の表層に、イオンの注入によって第１の導電型のドレイン領域７を形成する。そして、ドレイン領域７の表層に、イオンの注入によって第２の導電型のバックゲート領域９を部分的に形成する。そして、バックゲート領域９の表面に、レジストパターンを形成する。ここで、レジストパターンは、たとえば、パターン１０に対応するものである。そして、パターン１０から露出した状態のドレイン領域７の表層およびバックゲート領域９の表層に跨って、４５°以下の角度でのイオンの回転注入によって第２の導電型のＰ型の拡散層１９を形成する。また、パターン１０から露出した状態の少なくともバックゲート領域９の表層に、イオンの注入によって第１の導電型のソース領域１１を部分的に形成する。そして、少なくとも、ドレイン領域７とソース領域１１とに挟まれたバックゲート領域９の表面、および、ドレイン領域７とソース領域１１とに挟まれたＰ型の拡散層１９の表面に、第１のゲート絶縁膜および第２のゲート絶縁膜を形成する。ここで、第１のゲート絶縁膜および第２のゲート絶縁膜は、たとえば、ゲート酸化膜１２に対応するものである。そして、ゲート酸化膜１２の表面に、それぞれゲート電極１３を形成する。ここで、Ｐ型の拡散層１９は、バックゲート領域９よりも浅く形成される。また、ソース領域１１は、Ｐ型の拡散層１９の表層に部分的に形成される。また、Ｐ型の拡散層１９の、あるコンタクト１７に対して右側に位置するゲート酸化膜１２と平面視において重なる幅は、Ｐ型の拡散層１９の、あるコンタクト１７に対して左側に位置するゲート酸化膜１２と平面視において重なる幅よりも大きい。
このような構成によれば、バックゲート領域９の形成位置に対してソース領域１１の形成位置がずれ、ソース領域１１とドレイン領域７との間の距離が小さくなる場合であっても、ソース領域１１を形成するレジストパターンと同じレジストパターンを用いつつ回転注入で形成されるＰ型の拡散層１９によって、ソース領域１１とドレイン領域７との間の距離が確保される。そのため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。そのため、歩留まりが改善する。
なお、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。
また、以上に記載された実施の形態によれば、３０°以上かつ４５°以下の角度でのイオンの回転注入によってＰ型の拡散層１９を形成する。このような構成によれば、当該角度範囲でのイオンの回転注入で形成されるＰ型の拡散層１９によって、ソース領域１１とドレイン領域７との間の距離が十分に確保される。そのため、炭化珪素半導体装置のオフ耐圧の低下を抑制することができる。
また、以上に記載された実施の形態によれば、パターン１０の端部は、テーパ形状である。このような構成によれば、テーパ形状によってＰ型の拡散層１９の形成範囲を制御することができるため、ソース領域１１とドレイン領域７との間の距離が十分に確保される。
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
したがって、例示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
また、以上に記載された実施の形態では、半導体基板がＮ型とされたが、Ｐ型とされる場合であってもよいものとする。すなわち、以上に記載された実施の形態では、炭化珪素半導体装置の例としてＭＯＳＦＥＴが説明されたが、炭化珪素半導体装置の例が絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＩＧＢＴ）である場合も想定することができるものとする。
なお、炭化珪素半導体装置の例がＩＧＢＴである場合には、ソース電極がエミッタ電極に対応し、かつ、ドレイン電極がコレクタ電極に対応するものとする。また、炭化珪素半導体装置の例がＩＧＢＴである場には、ドリフト層の下面にドリフト層とは逆の導電型の層が位置するが、ドリフト層の下面に位置する層は、ドリフト層の下面に新たに形成される層であってもよいし、以上に記載された実施の形態における場合のようにドリフト層が形成されるための半導体基板であってもよい。
１ ＳｉＣ基板、２ バッファ層、３ エピタキシャル層、４，１４，１６，２０ ＴＥＯＳ酸化膜、５ 凹部、６，８，１０ パターン、７ ドレイン領域、９ バックゲート領域、１１ ソース領域、１２ ゲート酸化膜、１３ ゲート電極、１５ ＢＰＳＧ膜、１７ コンタクト、１８ ソース電極、１９，１９１，１９２，１９５，９５１，９５２，９５３ 拡散層、１０１，８０１ ＭＯＳＦＥＴ領域、１０２，８０３ マーク領域、２５１，２５２，２５３，３１０，３２０ 角度、３１１，３２１，３２２，３５１ イオン注入、４０１，４０２，４０５，４５１，４５２，４５３，５０４ 距離、５００ 強電界部、５０１，５０２ 空乏層、５５１，５５２，５５３，５５４，５５５ 幅、５５７，５５８，５５９，５６０ 間隔、６０１，６０２，６０３ 台形、７５１，７５２，７５３ 厚み、８０２ スクライブ領域、９０１ 断面。

Claims (15)

  1. 第１の導電型の炭化珪素半導体層（２、３、７）と、
    前記炭化珪素半導体層（２、３、７）の表層に部分的に形成される、第２の導電型の第２の拡散層（９）と、
    少なくとも前記第２の拡散層（９）の表層の一部に形成される、第２の導電型の第３の拡散層（１９）と、
    前記第３の拡散層（１９）の表層に部分的に形成される、第１の導電型の第４の拡散層（１１）とを備え、
    前記第３の拡散層（１９）は、前記第２の拡散層（９）よりも浅く形成され、
    断面視において、前記第４の拡散層（１１）は前記第３の拡散層（１９）内に形成され、
    断面視において、前記第３の拡散層（１９）は前記第２の拡散層（９）に対して非対称となる位置に形成される、
    炭化珪素半導体装置。
  2. 前記第３の拡散層（１９）は、前記炭化珪素半導体層（２、３、７）および前記第２の拡散層（９）に接触する位置に形成される、
    請求項１に記載の炭化珪素半導体装置。
  3. 前記第２の拡散層（９）の表面の一部、および、前記第３の拡散層（１９）の表面の一部にそれぞれ接触して形成される第１のゲート絶縁膜（１２）と、
    前記第２の拡散層（９）の表面の他の一部、および、前記第３の拡散層（１９）の表面の他の一部にそれぞれ接触して形成される第２のゲート絶縁膜（１２）と、
    前記第１のゲート絶縁膜（１２）に接触して形成される第１のゲート電極（１３）と、
    前記第２のゲート絶縁膜（１２）に接触して形成される第２のゲート電極（１３）とをさらに備える、
    請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記第３の拡散層（１９）の前記第１のゲート絶縁膜（１２）と平面視において重なる幅は、前記第３の拡散層（１９）の前記第２のゲート絶縁膜（１２）と平面視において重なる幅よりも大きい、
    請求項３に記載の炭化珪素半導体装置。
  5. 前記第３の拡散層（１９）の前記第１のゲート絶縁膜（１２）と平面視において重なる幅は、前記第２の拡散層（９）の前記第１のゲート絶縁膜（１２）と平面視において重なる幅よりも大きく、
    前記第３の拡散層（１９）の前記第２のゲート絶縁膜（１２）と平面視において重なる幅は、前記第２の拡散層（９）の前記第２のゲート絶縁膜（１２）と平面視において重なる幅以下である、
    請求項４に記載の炭化珪素半導体装置。
  6. 前記第１のゲート絶縁膜（１２）および前記第２のゲート絶縁膜（１２）は、少なくとも、前記炭化珪素半導体層（２、３、７）と前記第４の拡散層（１１）とに挟まれた前記第２の拡散層（９）の表面、および、前記炭化珪素半導体層（２、３、７）と前記第４の拡散層（１１）とに挟まれた前記第３の拡散層（１９）の表面にそれぞれ接触して形成される、
    請求項４または請求項５に記載の炭化珪素半導体装置。
  7. 前記第１のゲート絶縁膜（１２）は、前記第４の拡散層（１１）の表面の一部に接触して形成され、
    前記第２のゲート絶縁膜（１２）は、前記第４の拡散層（１１）の表面の他の一部に接触して形成され、
    前記第４の拡散層（１１）の前記第１のゲート絶縁膜（１２）と平面視において重なる幅は、前記第４の拡散層（１１）の前記第２のゲート絶縁膜（１２）と平面視において重なる幅よりも大きい、
    請求項６に記載の炭化珪素半導体装置。
  8. 前記第１のゲート絶縁膜（１２）と平面視において重なる、前記炭化珪素半導体層（２、３、７）と前記第４の拡散層（１１）とに挟まれた前記第３の拡散層（１９）の幅は、１．０μｍ未満である、
    請求項６または請求項７に記載の炭化珪素半導体装置。
  9. 前記第３の拡散層（１９）は、前記炭化珪素半導体層（２、３、７）の表層および前記第２の拡散層（９）の表層に跨って形成される、
    請求項４から請求項８のうちのいずれか１項に記載の炭化珪素半導体装置。
  10. 第１の導電型の炭化珪素半導体層（２、３、７）の表層に、イオンの注入によって第２の導電型の第２の拡散層（９）を部分的に形成し、
    前記炭化珪素半導体層（２、３、７）の表面に、レジストパターン（１０）を形成し、
    前記レジストパターン（１０）から露出した状態の少なくとも前記第２の拡散層（９）の表層の一部に、イオンの回転注入によって第２の導電型の第３の拡散層（１９）を形成し、
    前記レジストパターン（１０）から露出した状態の第３の拡散層（１９）の表層に、イオンの注入によって第１の導電型の第４の拡散層（１１）を部分的に形成する、
    炭化珪素半導体装置の製造方法。
  11. ０°よりも大きくかつ４５°以下の角度でのイオンの回転注入によって第２の導電型の前記第３の拡散層（１９）を形成する、
    請求項１０に記載の炭化珪素半導体装置の製造方法。
  12. ３０°以上かつ４５°以下の角度でのイオンの回転注入によって第２の導電型の前記第３の拡散層（１９）を形成する、
    請求項１０または請求項１１に記載の炭化珪素半導体装置の製造方法。
  13. 前記レジストパターン（１０）の端部は、テーパ形状である、
    請求項１０から請求項１２のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
  14. 前記第３の拡散層（１９）は、前記第２の拡散層（９）よりも浅く形成され、
    前記第４の拡散層（１１）は、前記第３の拡散層（１９）の表層に部分的に形成される、
    請求項１０から請求項１３のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
  15. 少なくとも、前記炭化珪素半導体層（２、３、７）と前記第４の拡散層（１１）とに挟まれた前記第２の拡散層（９）の表面、および、前記炭化珪素半導体層（２、３、７）と前記第４の拡散層（１１）とに挟まれた前記第３の拡散層（１９）の表面に、第１のゲート絶縁膜（１２）および第２のゲート絶縁膜（１２）を形成し、
    前記第１のゲート絶縁膜（１２）の表面および前記第２のゲート絶縁膜（１２）の表面に、それぞれ第１のゲート電極（１３）および第２のゲート電極（１３）を形成し、
    前記第３の拡散層（１９）の前記第１のゲート絶縁膜（１２）と平面視において重なる幅は、前記第３の拡散層（１９）の前記第２のゲート絶縁膜（１２）と平面視において重なる幅よりも大きい、
    請求項１０から請求項１４のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2019552397A 2017-11-13 2018-11-09 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法 Active JP6746010B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017218380 2017-11-13
JP2017218380 2017-11-13
PCT/JP2018/041633 WO2019093465A1 (ja) 2017-11-13 2018-11-09 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019093465A1 true JPWO2019093465A1 (ja) 2020-04-23
JP6746010B2 JP6746010B2 (ja) 2020-08-26

Family

ID=66439287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019552397A Active JP6746010B2 (ja) 2017-11-13 2018-11-09 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20200279947A1 (ja)
JP (1) JP6746010B2 (ja)
CN (1) CN111316406A (ja)
DE (1) DE112018005451T5 (ja)
WO (1) WO2019093465A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116364758B (zh) * 2023-03-30 2023-11-14 苏州龙驰半导体科技有限公司 SiC MOS器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000514604A (ja) * 1996-07-11 2000-10-31 エービービー リサーチ リミテッド 電圧制御半導体装置のためのＳｉＣ層中にチャンネル領域層を形成する方法
JP2004207492A (ja) * 2002-12-25 2004-07-22 Mitsubishi Electric Corp 半導体素子の製造方法
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004363515A (ja) * 2003-06-09 2004-12-24 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US20160141412A1 (en) * 2014-11-19 2016-05-19 Hestia Power Inc. Silicon carbide semiconductor device and method of manufacture thereof
WO2016084141A1 (ja) * 2014-11-26 2016-06-02 株式会社日立製作所 半導体スイッチング素子および炭化珪素半導体装置の製造方法
WO2016104264A1 (ja) * 2014-12-25 2016-06-30 富士電機株式会社 半導体装置
WO2017081935A1 (ja) * 2015-11-12 2017-05-18 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4848607B2 (ja) * 2001-09-11 2011-12-28 株式会社デンソー 炭化珪素半導体装置の製造方法
JP3617507B2 (ja) 2002-07-01 2005-02-09 日産自動車株式会社 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置
JP4773169B2 (ja) * 2005-09-14 2011-09-14 エルピーダメモリ株式会社 半導体装置の製造方法
JP4675813B2 (ja) * 2006-03-31 2011-04-27 Ｏｋｉセミコンダクタ株式会社 半導体記憶装置およびその製造方法
JP5098214B2 (ja) * 2006-04-28 2012-12-12 日産自動車株式会社 半導体装置およびその製造方法
JP5452062B2 (ja) * 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5716591B2 (ja) * 2011-07-26 2015-05-13 三菱電機株式会社 半導体装置
JP5936513B2 (ja) * 2012-10-12 2016-06-22 三菱電機株式会社 横型高耐圧トランジスタの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000514604A (ja) * 1996-07-11 2000-10-31 エービービー リサーチ リミテッド 電圧制御半導体装置のためのＳｉＣ層中にチャンネル領域層を形成する方法
JP2004207492A (ja) * 2002-12-25 2004-07-22 Mitsubishi Electric Corp 半導体素子の製造方法
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004363515A (ja) * 2003-06-09 2004-12-24 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US20160141412A1 (en) * 2014-11-19 2016-05-19 Hestia Power Inc. Silicon carbide semiconductor device and method of manufacture thereof
WO2016084141A1 (ja) * 2014-11-26 2016-06-02 株式会社日立製作所 半導体スイッチング素子および炭化珪素半導体装置の製造方法
WO2016104264A1 (ja) * 2014-12-25 2016-06-30 富士電機株式会社 半導体装置
WO2017081935A1 (ja) * 2015-11-12 2017-05-18 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20200279947A1 (en) 2020-09-03
WO2019093465A1 (ja) 2019-05-16
CN111316406A (zh) 2020-06-19
DE112018005451T5 (de) 2020-07-30
JP6746010B2 (ja) 2020-08-26

Similar Documents

Publication Publication Date Title
JP6707498B2 (ja) シールドゲートを有する炭化珪素装置を形成する方法
US7569900B2 (en) Silicon carbide high breakdown voltage semiconductor device
US9899477B2 (en) Edge termination structure having a termination charge region below a recessed field oxide region
US7161208B2 (en) Trench mosfet with field relief feature
US9431479B2 (en) High breakdown voltage semiconductor device having a resurf layer
US20170301792A1 (en) Semiconductor Devices and a Method for Forming a Semiconductor Device
US9679989B2 (en) Insulated gate type switching device and method for manufacturing the same
US11251296B2 (en) MOSFET device with shielding region and manufacturing method thereof
JP5583846B2 (ja) 半導体装置
US8552492B2 (en) Semiconductor device
JP2013058575A (ja) 半導体装置及びその製造方法
JP2017038001A (ja) 半導体装置
TW201606857A (zh) 半導體裝置之製造方法
TW201310653A (zh) 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法
US9099435B2 (en) Method of manufacturing semiconductor device
JP6746010B2 (ja) 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法
KR100290913B1 (ko) 고전압 소자 및 그 제조방법
JP5378925B2 (ja) 半導体装置およびその製造方法
US7923330B2 (en) Method for manufacturing a semiconductor device
JP7192504B2 (ja) 半導体装置
US10374077B2 (en) Semiconductor device having auxiliary electrode formed in field plate region
US10453949B2 (en) Semiconductor device and method of manufacturing the same
US10008594B2 (en) High voltage semiconductor device
KR102062050B1 (ko) 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체
JP2020126932A (ja) トレンチゲート型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200804

R150 Certificate of patent or registration of utility model

Ref document number: 6746010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250