JPWO2019077661A1 - トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ - Google Patents

トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ Download PDF

Info

Publication number
JPWO2019077661A1
JPWO2019077661A1 JP2019544076A JP2019544076A JPWO2019077661A1 JP WO2019077661 A1 JPWO2019077661 A1 JP WO2019077661A1 JP 2019544076 A JP2019544076 A JP 2019544076A JP 2019544076 A JP2019544076 A JP 2019544076A JP WO2019077661 A1 JPWO2019077661 A1 JP WO2019077661A1
Authority
JP
Japan
Prior art keywords
layer
region
magnetization free
magnetic
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019544076A
Other languages
English (en)
Other versions
JP6628015B2 (ja
Inventor
智生 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2019077661A1 publication Critical patent/JPWO2019077661A1/ja
Application granted granted Critical
Publication of JP6628015B2 publication Critical patent/JP6628015B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/20—Ferrites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

ＴＭＲ素子（１）は，磁気トンネル接合素子部（２）と，磁気トンネル接合素子部の側面に設けられ，絶縁材料を含む側壁部（１７）と，を備え，磁気トンネル接合素子部は，参照層（３）と，磁化自由層（７）と，参照層と磁化自由層との間に積層方向に積層されたトンネルバリア層（５）と，磁化自由層のトンネルバリア層側とは反対側に積層されたキャップ層（９）とを有し，側壁部は，絶縁材料を含み，磁気トンネル接合素子部の参照層，トンネルバリア層，磁化自由層，及びキャップ層の少なくとも一つの側面を覆う第１領域（Ｒ１）を有し，第１領域は，磁気トンネル接合素子部の参照層，トンネルバリア層，磁化自由層，及びキャップ層の少なくとも一つを構成する元素（酸素を除く）の少なくとも一つを含有元素として含む。

Description

本発明は、トンネル磁気抵抗効果素子、磁気メモリ、内蔵型メモリ、及びトンネル磁気抵抗効果素子を作製する方法に関する。
磁化固定層としての参照層、非磁性スペーサ層、及び磁化自由層をこの順に積層させた構成を有する巨大磁気抵抗効果（ＧＭＲ）素子、及びトンネル磁気抵抗効果（ＴＭＲ）素子等の磁気抵抗効果素子が知られている。これらのうち、非磁性スペーサ層として絶縁層（トンネルバリア層）を用いたＴＭＲ素子は、非磁性スペーサ層として導電層を用いたＧＭＲ素子と比較して、一般的に素子抵抗が高いものの、高い磁気抵抗（ＭＲ比）を実現できる。そのため、ＴＭＲ素子は、磁気センサ、磁気ヘッド、及び磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）等に利用される素子として注目されている（例えば、下記特許文献１及び２）。
ＴＭＲ素子の磁化自由層の磁化方向を反転させる方法として、磁化自由層にスピン偏極電流を流し、電子スピンから磁化自由層にスピントランスファートルク（spin transfer torque, ＳＴＴ）を作用させる「スピン注入磁化反転」と呼ばれる技術が知られている。例えばＭＲＡＭにこの技術を適用することによって、磁化自由層の磁化方向を反転させるための磁界発生用の配線が不要になる等の理由により、メモリセルを小さくでき、高集積化が可能となる。一般的に、ＳＴＴによる磁化反転技術を用いたＭＲＡＭのことは“ＳＴＴ−ＭＲＡＭ”と呼ばれている。
ＳＴＴ−ＭＲＡＭといった半導体デバイスでは、その製造プロセスが、例えば摂氏３００度以上の高温雰囲気下でのアニール工程を含むことがある（例えば、下記特許文献４〜６）。高温雰囲気下でのアニール工程は、ＳＴＴ−ＭＲＡＭに含まれるＴＭＲ素子の膜質及び結晶性を向上させるために行われる。
特許第５５８６０２８号公報 特許第５９８８０１９号公報 米国特許第８９２１９６１号明細書 米国特許第８８６０１５６号明細書 米国特許第９００６７０４号明細書 米国特許第８５４２５２４号明細書
しかしながら、高温雰囲気下でのアニール工程によれば、ＴＭＲ素子の膜質及び結晶性が向上する一方で、例えば、ＴＭＲ素子の磁気トンネル接合素子部を構成する元素の一部が、拡散等によって当該磁気トンネル接合素子部の外側に設けられた側壁部に移ることがある。磁気トンネル接合素子部を構成する元素の一部が側壁部に移ると、磁気トンネル接合部に含まれる元素の組成がアニール工程前に比べて変化し、その結果、磁気トンネル接合素子部が所定の特性を満たさなくなることがある。高温雰囲気下でのアニール工程において、ＴＭＲ素子の膜質及び結晶性を向上させた上で、磁気トンネル接合素子部を構成する元素の側壁部への移動を抑制することが望まれる。
本発明は上述の課題に鑑みてなされたものであり、磁気トンネル接合素子部を構成する元素の側壁部への移動を低減できるＴＭＲ素子を提供することを目的とする。また、このＴＭＲ素子を備える磁気メモリ、及び当該磁気メモリを備える内蔵型メモリを提供することを目的とする。更に、磁気トンネル接合素子部を構成する元素の側壁部への移動を低減できるＴＭＲ素子を作製する方法を提供することを目的とする。
上述の課題を解決するため、本発明の一態様に係るトンネル磁気抵抗効果（ＴＭＲ）素子は、磁気トンネル接合素子部と、磁気トンネル接合素子部の側面に設けられ、絶縁材料を含む側壁部と、を備え、磁気トンネル接合素子部は、参照層と、磁化自由層と、参照層と磁化自由層との間に積層方向に積層されたトンネルバリア層と、磁化自由層のトンネルバリア層側とは反対側に積層されたキャップ層とを有し、側壁部は、上記絶縁材料を含み、磁気トンネル接合素子部の参照層、トンネルバリア層、磁化自由層、及びキャップ層の少なくとも一つの側面を覆う第１領域を有し、第１領域は、磁気トンネル接合素子部の参照層、トンネルバリア層、磁化自由層、及びキャップ層の少なくとも一つを構成する元素（酸素を除く）の少なくとも一つを含有元素として含む。
本発明の一態様に係るＴＭＲ素子によれば、磁気トンネル接合素子部の側面が上記絶縁材料を含む第１領域に覆われる。第１領域は磁気トンネル接合素子部のうち第１領域が覆う層を構成する元素を含有元素として含むので、第１領域に当該覆う層を構成する元素と異なる元素のみが存在する場合と比較して、当該覆う層と第１領域における上記含有元素に関するエントロピーが大きくなる。そのため、第１領域に当該覆う層を構成する元素と異なる元素のみが存在する場合と比較して、第１領域が覆う上記層を構成する上記元素は、熱力学的に当該覆う層から第１領域に向かって拡散し難くなる。その結果、ＴＭＲ素子が作製されるときに磁気トンネル接合素子部が高温雰囲気下でアニールされても、第１領域が、上記含有元素の側壁部への移動を低減する。磁気トンネル接合素子部を構成する元素の組成の変化が抑制されるので、本発明の一態様に係るＴＭＲ素子は、高いＭＲ比といった所定の特性を維持することができる。
さらに、本発明の一態様に係るＴＭＲ素子において、側壁部は、絶縁材料を含み、第１領域の外縁を覆う第２領域を有し、第１領域は、磁気トンネル接合素子部と第２領域との間に位置することができる。これにより、絶縁材料を含む第２領域が側壁部に設けられるので、側壁部の絶縁性が更に向上する。
さらに、本発明の一態様に係るＴＭＲ素子において、第１領域は、Ｂ、Ａｌ及びＳｉの少なくとも一つを上記含有元素として含む窒化物を有し、第２領域は、Ｂ、Ａｌ及びＳｉの少なくとも一つを含有元素として含む窒化物を有することができる。これにより、第１領域及び第２領域は、高い絶縁性を有する。また、これらの元素は、磁気トンネル接合素子部のアニール工程の際に磁気トンネル接合素子部と側壁部との間を相互に拡散することが少ないので、アニール工程の前後におけるＴＭＲ素子の素子抵抗の変化がより低減される。
さらに、本発明の一態様に係るＴＭＲ素子において、第１領域の外縁から参照層の側面までの距離が３ｎｍ以上であることができる。これにより、摂氏４００度といった高温雰囲気下での磁気トンネル接合素子部のアニールによっても、磁気トンネル接合素子部の参照層を構成する元素が側壁部に移動することが特に低減される。ＴＭＲ素子における磁気特性の低下が抑制される。
さらに、本発明の一態様に係るＴＭＲ素子において、第１領域の外縁からトンネルバリア層の側面までの距離が、第１領域の外縁からキャップ層の側面までの距離より大きくなることができる。これにより、ＴＭＲ素子の特性に大きな影響を及ぼすトンネルバリア層の元素の移動が特に低減される。
さらに、本発明の一態様に係るＴＭＲ素子において、第１領域は、Ｃｏ、Ｆｅ及びＴａの少なくとも一つを含有元素として含む窒化物を有することができる。これにより、第１領域がＣｏ、Ｆｅ及びＴａといった特に移動しやすい元素を含むので、第１領域によって、これらの元素のアニール時の移動が阻止される。そのため、磁気トンネル接合素子部を構成する元素の側壁部への移動を低減するという本発明の効果が特に有効に発揮される。
さらに、本発明の一態様に係るＴＭＲ素子において、参照層の磁化方向は、積層方向に沿った方向に実質的に固定されており、キャップ層は、垂直磁化誘起層を含み、垂直磁化誘起層は、磁化自由層に積層方向に沿った方向の磁気異方性を付与することができる。
さらに、本発明の一態様に係るＴＭＲ素子は、トンネルバリア層は、一般式：ＡＢ２Ｏ ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料からなることができる。
本発明の一態様に係るＴＭＲ素子によれば、トンネルバリア層は、多種の元素で置換することが可能な結晶構造のスピネル構造を有する酸化物材料からなる。これらの材料は磁化自由層に特に有効に積層方向に沿った方向の磁気異方性を付与できるため、磁化自由層の磁化容易軸の方向を特に安定して垂直方向にすることができる。
また、本発明の一態様に係る磁気メモリは、上述のいずれかのＴＭＲ素子を記憶素子として備える。
また、本発明の一態様に係る内蔵型メモリは、上述の磁気メモリを備える。
さらに、本発明の一態様に係るトンネル磁気抵抗効果素子（ＴＭＲ素子）を作製する方法は、参照層、トンネルバリア層、磁化自由層、及びキャップ層をこの順に積層した磁気抵抗積層膜を形成する工程と、磁気抵抗積層膜をエッチングして、参照層、トンネルバリア層、磁化自由層、及びキャップ層を含み、積層方向に沿って延びる磁気トンネル接合素子部を形成する工程と、絶縁材料を含み、磁気トンネル接合素子部の側面を覆う第１領域を形成する工程であって、前記第１領域は、前記磁気トンネル接合素子部の前記参照層、前記トンネルバリア層、前記磁化自由層、及び前記キャップ層の少なくとも一つの側面を覆う工程と、を備え、第１領域は、磁気トンネル接合素子部の前記参照層、前記トンネルバリア層、前記磁化自由層、及び前記キャップ層の前記少なくとも一つを構成する元素（酸素を除く）の少なくとも一つを含有元素として含む。
本発明の一態様に係るＴＭＲ素子を作製する方法によれば、磁気トンネル接合素子部を構成する元素を含む第１領域が形成される。第１領域は、磁気トンネル接合素子部の側面を覆うので、ＴＭＲ素子が作製されるときに磁気トンネル接合素子部が高温雰囲気下でアニールされても、第１領域が、磁気トンネル接合素子部のうち第１領域が接する層を構成する元素の側壁部への移動を低減する。磁気トンネル接合素子部がアニールされた後も、磁気トンネル接合素子部を構成する元素の組成の変化が抑制されるので、作製されたＴＭＲ素子は、高いＭＲ比といった所定の特性を維持することができる。
本発明によれば、磁気トンネル接合素子部を構成する元素の側壁部への移動を低減できるＴＭＲ素子が提供される。また、このＴＭＲ素子を備える磁気メモリ、及び当該磁気メモリを備える内蔵型メモリが提供される。更に、磁気トンネル接合素子部を構成する元素の側壁部への移動を低減できるＴＭＲ素子を作製する方法が提供される。
第１実施形態のＴＭＲ素子を備えるＭＲＡＭの平面断面図である。 第１実施形態に係るＭＲＡＭの縦断面の模式図である。 第１実施形態のＭＲＡＭの電気接続を示す図である。 第１実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。 図４の領域Ｖを拡大して示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第１実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第２実施形態に係るＴＭＲ素子近傍の断面を拡大して示す図である。 第２実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第２実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 第３実施形態に係るＭＲＡＭの縦断面の模式図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
（第１実施形態）
図１は、本実施形態に係る垂直磁化型のトンネル磁気抵抗効果素子（ＴＭＲ素子）を備える磁気メモリ（Magnetoresistive Random Access Memory, ＭＲＡＭ）の平面断面図であり、図２は、本実施形態に係るＭＲＡＭの縦断面の模式図である。図１は、図２のＭＲＡＭ１００のＩ−Ｉ線に沿った断面に対応している。なお、図１及びそれ以降の図には、必要に応じて三次元直交座標系Ｒを示している。三次元直交座標系Ｒを用いる場合には、各層の厚み方向をＺ軸方向とし、Ｚ軸に垂直な２つの直交軸をＸ軸及びＹ軸とする。
図１に示すように、本実施形態のＭＲＡＭ１００は、ＸＹ平面内にアレイ状（図１では５列５行）に配置された複数のＴＭＲ素子１を有する。複数のＴＭＲ素子１は、それぞれＭＲＡＭ１００の記憶素子として機能する。ＴＭＲ素子１は、詳細は後述するように、積層部ＳＴと、積層部ＳＴを埋め込む側壁部１７とを有する。また、図２に示すように、ＭＲＡＭ１００は、半導体基板５０と、トランジスタアレイ６０と、ビア配線部２５と、層間絶縁層２７と、ワード線ＷＬと、側壁部１７を含むＴＭＲ素子アレイ７０と、上部配線ＵＬと、上部配線ＵＬの上面を覆う絶縁体８０と、を備える。なお、図１及び図２において、ワード線ＷＬを除き、上部配線ＵＬとトランジスタアレイ６０とを接続する他の電気配線の図示は省略されている。
トランジスタアレイ６０は、半導体基板５０のＸＹ平面に沿って延びる主面上に設けられている。ＭＲＡＭ１００は、複数のＴＭＲ素子１をそれぞれ駆動するための、アレイ状に設けられた複数のトランジスタＴ（図３参照）を有する。複数のビア配線部２５及び複数のワード線ＷＬが、トランジスタアレイ６０上に設けられている。各ビア配線部２５は、トランジスタアレイ６０の複数のトランジスタＴの一つと、ＴＭＲ素子アレイ７０の複数のＴＭＲ素子１とを電気的に接続している。複数のビア配線部２５及び複数のワード線ＷＬは、層間絶縁層２７内に埋め込まれており、層間絶縁層２７によって互いに絶縁されている。
図３は、本実施形態のＭＲＡＭの電気接続を示す図である。図３では、ＴＭＲ素子アレイ７０の複数のＴＭＲ素子１のうち、５個のＴＭＲ素子１に関連する電気接続のみを示している。
図３に示すように、各ＴＭＲ素子１の一端は、各トランジスタＴのドレインＤに電気的に接続され、各ＴＭＲ素子１の他端は、ビット線ＢＬに電気的に接続されている。ビット線ＢＬは、上部配線ＵＬ（図２参照）に含まれている。各トランジスタＴのゲートは、各ワード線ＷＬに電気的に接続され、各トランジスタＴのソースＳは、ソース線ＳＬに電気的に接続されている。各トランジスタＴは、ＭＲＡＭ１００の記憶素子として機能し、１つのトランジスタＴと、それに電気的に接続された１つのトランジスタＴが、１つのメモリセルを構成する。
ＭＲＡＭ１００のメモリセルへのデータの書き込み時には、書き込み対象のＴＭＲ素子１に対応するワード線ＷＬに選択電圧を印加し、そのＴＭＲ素子１をオンにした状態で、書き込むデータ（「１」又は「０」）に対応した極性の電流がそのＴＭＲ素子１を流れるように、ビット線ＢＬとソース線ＳＬ間に電圧を印加する。この際の印加電圧の大きさは、そのＴＭＲ素子１の磁化自由層７（図４参照）に後述のようなスピン注入磁化反転を生じさせ得る大きさに設定する。これにより、そのＴＭＲ素子１の磁化自由層７（図４参照）の磁化方向を書き込むデータに対応した方向に設定する。
ＭＲＡＭ１００のメモリセルのデータの読み出し時には、読み出し対象のＴＭＲ素子１に対応するワード線ＷＬに選択電圧を印加し、そのＴＭＲ素子１をオンにした状態で、ビット線ＢＬとソース線ＳＬ間に書き込み時よりも小さい電圧を印加する。これにより、そのＴＭＲ素子１を経由してビット線ＢＬとソース線ＳＬ間に、そのＴＭＲ素子１に記憶されているデータに応じた大きさの電流が流れるため、その電流値を検出することによってデータの読み出しを行う。
続いて、本実施形態のＴＭＲ素子１のより詳細な構成について説明する。図４は、本実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。図４は、図２に示すＭＲＡＭ１００の縦断面のうち、一つのＴＭＲ素子近傍の断面を示している。図５は、図４の領域Ｖを拡大して示す図である。
図４及び図５に示すように、ＴＭＲ素子１は、積層部ＳＴと、積層部ＳＴの外側に設けられた側壁部１７とを備える。積層部ＳＴは、積層方向であるＺ軸方向に積層された複数の層で構成されており、例えば、ビア配線部２５上の下地層２１上に設けられた磁気トンネル接合素子部２と、磁気トンネル接合素子部２上に設けられたマスク層１５を有する。磁気トンネル接合素子部２は、磁化固定層として機能する参照層３、トンネルバリア層５、磁化自由層７、キャップ層９がこの順に積層されて構成されている。そのため、トンネルバリア層５は、参照層３と磁化自由層７との間にＺ軸方向に積層されており、キャップ層９は、磁化自由層７のトンネルバリア層５側とは反対側に積層されている。ＴＭＲ素子１では、トンネルバリア層５を介して磁化自由層７に流れたスピン偏極電流によって、磁化自由層７の磁化方向を反転させることができる。参照層３の磁化方向は、積層方向に沿った方向に実質的に固定されている。キャップ層９は、垂直磁化誘起層９ｄを含むことができて、垂直磁化誘起層９ｄは、磁化自由層７に積層方向に沿った方向の磁気異方性を付与する。
磁気トンネル接合素子部２は、例えば、トンネルバリア層５、磁化自由層７、及びキャップ層９の外側に窪み１０を有する。磁気トンネル接合素子部２では、参照層３とトンネルバリア層５との境界からトンネルバリア層５と磁化自由層７との境界に向かうに従って、トンネルバリア層５の側面５ｃは、例えば、トンネルバリア層５の幅Ｗ５が単調に減少するような傾斜を有することができる。磁化自由層７は、トンネルバリア層５の幅Ｗ５よりも小さい幅Ｗ７を有することができる。
また、磁気トンネル接合素子部２では、マスク層１５とキャップ層９との境界からキャップ層９と磁化自由層７との境界に向かうに従って、キャップ層９の側面９ｃは、例えば、キャップ層９の幅Ｗ９が単調に減少するような傾斜を有することができる。磁化自由層７は、キャップ層９の幅Ｗ９よりも小さい幅Ｗ７を有する。
なお、トンネルバリア層５及びキャップ層９において、側面５ｃ及び側面９ｃは、それぞれ、トンネルバリア層５の幅Ｗ５及びキャップ層９の幅Ｗ９が単調に変化する直線的な傾斜を有することができるが、側面５ｃ及び側面９ｃは、このような直線的な傾斜以外の傾斜を有していてもよい。例えば、側面５ｃ及び側面９ｃは、曲線的な傾斜を有していてもよく、それらの側面上に突起や窪みを有してもよい。
積層部ＳＴでは、ビア配線部２５は、導電性の材料で構成されており、例えば、Ｃｕ等の金属で構成されている。下地層２１は、導電性の材料からなり、例えば導電性酸化物、導電性窒化物、導電性酸窒化物、又はシリサイドで構成されている。そのため、本実施形態のＴＭＲ素子１の一端である参照層３の下面は、下地層２１及びビア配線部２５を介してトランジスタＴのドレインＤ（図３参照）に電気的に接続されている。
下地層２１は、積層部ＳＴの各層、特にトンネルバリア層５の平坦性を向上させるために設けられているため、下地層２１の上面の平坦性は、ビア配線部２５の上面の平坦性よりも高くなっている。下地層２１の上面は、高い平坦性を有してＸＹ平面に沿って延びており、その上面に積層部ＳＴが形成されている。ビア配線部２５及び下地層２１は、層間絶縁層２７に埋め込まれており、層間絶縁層２７によって、他のＴＭＲ素子１に電気的に接続されたビア配線部及び下地層から電気的に絶縁されている。
参照層３は、Ｃｏ、Ｃｏ-Ｆｅ合金、Ｃｏ-Ｆｅ-Ｂ合金等の強磁性材料で構成されている。参照層３の磁化方向は、Ｚ軸方向に沿った方向に実質的に固定されている。参照層３のＺ軸方向の厚さは、例えば３ｎｍ以上、１０ｎｍ以下とすることができる。また、参照層３は、各磁性層の磁化方向が垂直方向となるように、例えばＣｏ／ＰｔやＣｏ／Ｎｉなどの多層膜が繰り返し積層された構造を有することができる。
さらに、参照層３は、ＲｕやＩｒなどの薄膜を介したＲＫＫＹ相互作用を用いて、参照層３内で生じる磁界を相殺する構造を有することができる。この構造は、合成反強磁性（Synthetic Anti-Ferromagnet、ＳＡＦ）構造、即ち、強磁性材料で構成される２つの強磁性層と、当該２つの強磁性層の間に積層された非磁性層を有し、当該非磁性層を介して当該２つの強磁性層の磁化方向がＲＫＫＹ相互作用に基づく交換結合によって互いに反平行に結合している構造である。
トンネルバリア層５は、絶縁材料で構成されている。トンネルバリア層５は、後述のキャップ層９と同様の原理に基づき、磁化自由層７に垂直磁気異方性を誘起するように構成されていることが好ましい。磁化自由層７の垂直磁化がより安定し、磁化自由層７の膜厚を厚くすることが可能となるためである。磁化自由層７に垂直磁気異方性を誘起し得るトンネルバリア層５を構成する材料としては、例えば、ＭｇＯ、ＺｎＯ、ＧａＯＸ又は一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料等の酸化物材料を挙げることができる。
ただし、トンネルバリア層５は、磁化自由層７に垂直磁気異方性を誘起しないように構成されていてもよい。この場合、トンネルバリア層５は、ＡｌＮＸ、Ｃｕ（Ｉｎ０．８Ｇａ０．２）Ｓｅ２等で構成することができる。
トンネルバリア層５は、参照層３及び磁化自由層７間に電圧が印加された際、Ｚ軸方向に沿ってトンネルバリア層５にトンネル電流が流れる程度にＺ軸方向の厚さが薄い。トンネルバリア層５のＺ軸方向の厚さは、例えば、１ｎｍ以上、３ｎｍ以下とすることができる。
また、本実施形態では、トンネルバリア層５は、磁化自由層７のうち、磁化自由層７とトンネルバリア層５との界面近傍の領域に、Ｚ軸方向に沿った磁気異方性（垂直磁気異方性）を誘起する材料で構成されている。これにより、後述のキャップ層９と共に、磁化自由層７にＺ軸に沿った方向（垂直方向）の磁気異方性を付与する。ただし、キャップ層９の働き等によって磁化自由層７の磁化容易軸を十分に安定してＺ軸に沿った方向に向けることができれば、トンネルバリア層５は、磁化自由層７に垂直磁気異方性を誘起しない材料で構成されていてもよい。
磁化自由層７は、Ｆｅ、Ｃｏ-Ｆｅ、Ｃｏ-Ｆｅ-Ｂ及び強磁性のホイスラー合金等の強磁性材料で構成される。磁化自由層７の磁化方向は、実質的に固定されていない。
垂直磁化誘起層９ｄは、例えば、ＭｇＯ、ＺｎＯ、Ｇａ２Ｏ３又は一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料で構成されている。
垂直磁化誘起層９ｄは、トンネルバリア層５よりも、ＸＹ面内の単位面積当たりのＺ軸方向に沿った抵抗値が小さくなるように構成されていることが好ましい。特に、キャップ層９が絶縁材料で構成されている場合、キャップ層９のＺ軸方向の厚さは、トンネルバリア層５のＺ軸方向の厚さよりも薄いことが好ましい。
垂直磁化誘起層９ｄは、磁化自由層７のうち、磁化自由層７とキャップ層９との界面近傍の領域に、スピン・軌道相互作用に基づいて、Ｚ軸に沿った方向の磁気異方性（垂直磁気異方性）を誘起する材料で構成されている。これにより、上述のトンネルバリア層５と共に、磁化自由層７にＺ軸に沿った方向（垂直方向）の磁気異方性を付与する。
なお、キャップ層９は、垂直磁化誘起層９ｄを含んでいなくてもよい。その場合、参照層３の磁化方向は、積層方向に交差する方向（面内方向、即ちＸＹ平面に平行な方向）に沿って固定され、磁化自由層７の磁化容易軸は、面内方向に沿って設定されていてもよい。
磁化自由層７のＺ軸方向に沿った厚さは、上述のようなトンネルバリア層５及び垂直磁化誘起層９ｄの磁気異方性を付与する機能によって、磁化自由層７の磁化容易軸が安定してＺ軸に沿った方向となる程度に薄い。当該厚さは、例えば１ｎｍ以上、３ｎｍ以下とすることができる。
マスク層１５は、垂直磁化誘起層９ｄ上に積層されている。マスク層１５は、導電性の材料で構成されており、例えばＴａ、Ｒｕ、Ｗ、ＴａＮ、ＴｉＮ、ＣｕＮ等の金属で構成されている。そして、本実施形態のＴＭＲ素子１の他端であるマスク層１５の上面は、ビット線ＢＬ（図３参照）に電気的に接続されている。
側壁部１７は、絶縁材料で構成され、積層部ＳＴの側面を覆っている。これにより、側壁部１７は、ＴＭＲ素子１の積層部ＳＴと、他のＴＭＲ素子の積層部とを電気的に絶縁している。側壁部１７は、例えば、ＳｉＮ等の窒化物材料や、ＳｉＯＮ等の酸窒化物材料で構成されている。
また、側壁部１７は、絶縁材料からなる第１領域Ｒ１を有し、この第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃの少なくとも一部、すなわち、参照層３の側面３ｃ、トンネルバリア層５の側面５ｃ、磁化自由層７の側面７ｃ、及びキャップ層９の側面９ｃの少なくとも一つを覆っている。第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃの全てを覆ってよく、また、磁気トンネル接合素子部２の側面２ｃの一部のみを覆ってもよい。第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃの少なくとも一部と共に、マスク層１５の側面１５ｃを覆ってもよい。第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃの全てと、マスク層１５の側面１５ｃとを覆ってもよい。
絶縁材料からなる第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃの少なくとも一部、すなわち、参照層３の側面３ｃ、トンネルバリア層５の側面５ｃ、磁化自由層７の側面７ｃ、及びキャップ層９の側面９ｃの少なくとも一つの側面に接することができる。第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃの全てに接することができ、また、磁気トンネル接合素子部２の側面２ｃの一部のみに接することができる。第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃの少なくとも一部と共に、マスク層１５の側面１５ｃに接することができる。第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃの全てと、マスク層１５の側面１５ｃに接することができる。また、第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃの一部又は全部に沿って延びていることが好ましい。
絶縁材料からなる第１領域Ｒ１は、当該第１領域Ｒ１が覆っている又は接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９を構成する元素（酸素を除く）の少なくとも一つを含有元素として含む。例えば、第１領域Ｒ１は、当該元素の少なくとも一つを、当該元素の少なくとも一つの単体、当該元素の少なくとも一つを含む合金、当該単体の酸化物、窒化物、酸窒化物、当該合金の酸化物、窒化物、酸窒化物の態様で含む。例えば、第１領域Ｒ１が覆っている又は接している層が、ＣｏＦｅ層及びＭｇＯ層である場合、第１領域Ｒ１は、Ｃｏ、Ｆｅ及びＭｇのうちの少なくとも１つの元素の単体、当該元素を含む合金、当該単体の酸化物、窒化物、酸窒化物、当該合金の酸化物、窒化物、酸窒化物からなる。また、第１領域Ｒ１は、当該第１領域Ｒ１が覆っている又は接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９を構成する元素のうち、金属元素又は半導体元素のうちの少なくとも１つを、上述のような含有元素として含むことが好ましい。
絶縁材料からなる第１領域Ｒ１は、当該第１領域Ｒ１に接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９の少なくとも一つの主成分を含むことが好ましい。また、第１領域Ｒ１は、当該第１領域Ｒ１に接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９の少なくとも一つに含まれる元素を、その主成分として含むことが更に好ましい。また、第１領域Ｒ１は、当該第１領域Ｒ１に接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９の少なくとも一つの主成分を、その主成分として含むことが更に好ましい。これらの場合、後述のような、参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９を構成する元素が側壁部１７に移動することを第１領域Ｒ１が抑制する効果が、より有効に発揮される。なお、主成分とは、参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９に含まれる成分のうち、原子数比で最も多く含まれる成分のことを意味する。
ＴＭＲ素子１において、第１領域Ｒ１に接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９の少なくとも一つが、Ｃｏ、Ｆｅ及びＴａの少なくとも一つの元素を含有元素として含む場合、第１領域Ｒ１は、当該少なくとも一つの元素を含有元素として含む窒化物を有することが好ましい。
また、ＴＭＲ素子１において、第１領域Ｒ１に接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９の少なくとも一つが、Ｂ、Ａｌ及びＳｉの少なくとも一つの元素を含む場合、第１領域Ｒ１は、当該少なくとも一つの元素を含有元素として含む窒化物を有することが好ましい。
本実施形態では、側壁部１７は、絶縁材料からなり、第１領域Ｒ１の外縁Ｂ１を覆う第２領域Ｒ２を有することができる。第１領域Ｒ１は、磁気トンネル接合素子部２と第２領域Ｒ２との間に位置する。第１領域Ｒ１が、マスク層１５の側面１５ｃを更に覆うときには、マスク層１５と第２領域Ｒ２との間に位置することができる。第１領域Ｒ１がこれらの側面の一部にのみに接する場合、第１領域Ｒ１は、当該第１領域Ｒ１が接する層の元素を含有元素として含むことができる。このとき、これらの元素の磁気トンネル接合素子部２からの移動が低減される。絶縁材料からなる第２領域Ｒ２は、例えば、Ｂ、Ａｌ及びＳｉの少なくとも一つを含有元素として含む窒化物を有する。
ＴＭＲ素子１では、第１領域Ｒ１の外縁Ｂ１から参照層３の側面３ｃまでの距離Ｄ１が３ｎｍ以上であることができる。つまり、第１領域Ｒ１の外縁Ｂ１から参照層３の側面３ｃまでの最小距離が３ｎｍ以上であることができる。距離Ｄ１は、より好ましくは５ｎｍ以上であることができる。第１領域Ｒ１の外縁Ｂ１は、例えば、第１領域Ｒ１と第２領域Ｒ２との境界である。
第１領域Ｒ１の外縁Ｂ１からトンネルバリア層５の側面５ｃまでの距離Ｄ２が、第１領域Ｒ１の外縁Ｂ１からキャップ層９の側面９ｃまでの距離Ｄ３より大きくなることができる。つまり、第１領域Ｒ１の外縁Ｂ１からトンネルバリア層５の側面５ｃまでの最小距離が、第１領域Ｒ１の外縁Ｂ１からキャップ層９の側面９ｃまでの最小距離より大きくなることができる。
ＴＭＲ素子１では、上述のように磁化自由層７の磁化容易軸はＺ軸に沿った方向に設定されており、参照層３の磁化方向はＺ軸方向に沿った方向に実質的に固定されているため、磁化自由層７が外部磁場やＳＴＴの影響を実質的に受けていないときには、参照層３の磁化方向と磁化自由層７の磁化方向は、平行又は反平行となる。これらが平行な状態の積層部ＳＴと反平行な状態の積層部ＳＴは、互いにＺ軸方向に沿った電気抵抗値が異なるため、これらの２つの状態が、ＭＲＡＭ１００のメモリセルのデータである「１」及び「０」にそれぞれ対応している。
磁化自由層７の磁化方向の反転（即ち、ＭＲＡＭ１００においては、メモリセルへのデータの書き込み）は、スピン注入磁化反転によって行われる。具体的には、磁化自由層７の磁化方向を、参照層３の磁化方向と反平行の状態から平行な状態に反転させる場合、磁化自由層７から参照層３に向かう方向にトンネルバリア層５内にトンネル電流が流れるように（即ち、スピン偏極電子が参照層３から磁化自由層７に向かって移動するように）、積層部ＳＴのＺ軸方向の一端と他端間に電圧を印加する。これにより、磁化自由層７は、その磁化方向が参照層３の磁化方向と反平行の状態から平行な状態に向かって回転する方向のスピントランスファートルクをスピン偏極電子から受ける。当該電圧の大きさを、スピン注入磁化反転が起きる閾値以上にすることにより、磁化自由層７の磁化方向が反転する。
反対に、磁化自由層７の磁化方向を、参照層３の磁化方向と平行の状態から反平行な状態に反転させる場合、参照層３から磁化自由層７に向かう方向にトンネルバリア層５内にトンネル電流が流れるように（即ち、スピン偏極電子が磁化自由層７から参照層３に向かって移動するように）、積層部ＳＴのＺ軸方向の一端と他端間に電圧を印加する。これにより、磁化自由層７は、その磁化方向が参照層３の磁化方向と平行の状態から反平行な状態に向かって回転する方向のスピントランスファートルクをスピン偏極電子から受ける。当該電圧の大きさを、スピン注入磁化反転が起きる閾値以上にすることにより、磁化自由層７の磁化方向が反転する。
本実施形態に係るＴＭＲ素子１によれば、磁気トンネル接合素子部２の側面２ｃが絶縁材料からなる第１領域Ｒ１に覆われる。第１領域Ｒ１は磁気トンネル接合素子部２のうち第１領域Ｒ１が接する層を構成する元素を含有元素として含むので、第１領域Ｒ１に当該接する層を構成する元素と異なる元素のみが存在する場合と比較して、当該接する層と第１領域Ｒ１における上記含有元素に関するエントロピーが大きくなる。そのため、第１領域Ｒ１に当該接する層を構成する元素と異なる元素のみが存在する場合と比較して、第１領域Ｒ１が接する上記層を構成する上記元素は、熱力学的に当該接する層から第１領域Ｒ１に向かって拡散し難くなる。その結果、ＴＭＲ素子１が作製されるときに磁気トンネル接合素子部２が高温雰囲気下でアニールされても、第１領域Ｒ１が、上記元素の側壁部１７への移動を低減する。磁気トンネル接合素子部２を構成する元素の組成の変化が抑制されるので、ＴＭＲ素子１は、高いＭＲ比といった所定の特性を維持することができる。
さらに、本実施形態に係るＴＭＲ素子１において、側壁部１７は、絶縁材料からなり、第１領域Ｒ１の外縁Ｂ１を覆う第２領域Ｒ２を有し、第１領域Ｒ１は、磁気トンネル接合素子部２と第２領域Ｒ２との間に位置することができる。これにより、絶縁材料からなる第２領域Ｒ２が側壁部１７に設けられるので、側壁部１７の絶縁性が更に向上する。
さらに、本実施形態に係るＴＭＲ素子１において、第１領域は、Ｂ、Ａｌ及びＳｉの少なくとも一つを含有元素として含む窒化物を有し、第２領域は、Ｂ、Ａｌ及びＳｉの少なくとも一つを含有元素として含む窒化物を有する。これにより、第１領域Ｒ１及び第２領域Ｒ２は、高い絶縁性を有する。また、第１領域Ｒ１に接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９の少なくとも一つが、例えば、Ｂ、Ａｌ及びＳｉの少なくとも一つを含むときに、ＴＭＲ素子１は元素の移動を低減できる。すなわち、Ｂ、Ａｌ及びＳｉの少なくとも一つを含む窒化物は、磁気トンネル接合素子部２のアニール工程の後も磁気トンネル接合素子部２と側壁部１７との間を相互に拡散することが少ないので、アニール工程の前後におけるＴＭＲ素子１の素子抵抗の変化が低減される。これらの第１領域Ｒ１及び第２領域Ｒ２は、磁気トンネル接合素子部２に含まれる各層がＢ、Ａｌ及びＳｉといった元素を含むときに、ＴＭＲ素子１の素子抵抗の変化を特に有効に低減できる。
さらに、本実施形態に係るＴＭＲ素子１において、第１領域Ｒ１の外縁Ｂ１から参照層３の側面３ｃまでの距離Ｄ１が３ｎｍ以上であることができる。これにより、摂氏４００度といった高温雰囲気下での磁気トンネル接合素子部２のアニールによっても、磁気トンネル接合素子部２の参照層３を構成する元素が側壁部１７に移動することが特に低減される。ＴＭＲ素子１における磁気特性の低下が抑制される。距離Ｄ１が５ｎｍ以上であるときには、磁気トンネル接合素子部２を構成する元素が側壁部１７に移動することがより低減される。
さらに、本実施形態に係るＴＭＲ素子において、第１領域Ｒ１の外縁Ｂ１からトンネルバリア層５の側面５ｃまでの距離が、第１領域Ｒ１の外縁Ｂ１からキャップ層９の側面９ｃまでの距離より大きくなることができる。これにより、ＴＭＲ素子の特性に大きな影響を及ぼすトンネルバリア層５の元素の移動が特に低減される。
さらに、本実施形態に係るＴＭＲ素子１において、第１領域Ｒ１は、Ｃｏ、Ｆｅ及びＴａの少なくとも一つを含有元素として含む窒化物を有することができる。これにより、第１領域Ｒ１に接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９の少なくとも一つが、例えば、Ｃｏ、Ｆｅ及びＴａの少なくとも一つを含むときに、ＴＭＲ素子１は元素の移動を有効に低減できる。すなわち、第１領域がＣｏ、Ｆｅ及びＴａといった特に移動しやすい元素を含むので、第１領域によって、これらの元素のアニール時の移動が阻止される。そのため、磁気トンネル接合素子部を構成する元素の側壁部への移動を低減するという本発明の効果が特に有効に発揮される。
さらに、本実施形態に係るＴＭＲ素子１において、キャップ層９は、垂直磁化誘起層９ｄを含み、垂直磁化誘起層９ｄは、磁化自由層７に積層方向に沿った方向の磁気異方性を付与することができる。
本実施形態に係るＴＭＲ素子１によれば、トンネルバリア層５は、多種の元素で置換することが可能な結晶構造のスピネル構造を有する酸化物材料からなる。これらの材料は磁化自由層７に特に有効に積層方向に沿った方向の磁気異方性を付与できるため、磁化自由層７の磁化容易軸の方向を特に安定して垂直方向にすることができる。
そのような本実施形態のＴＭＲ素子の製造方法の具体例について説明する。図６〜図１６は、本実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図であり、上述の図４に示すＴＭＲ素子近傍の断面に対応している。
具体例の製造方法においては、まず、図６に示すように、トランジスタアレイ６０上の前面に下部層間絶縁層２７ａを形成した後に、下部層間絶縁層２７ａ上に開口を有するレジスト４１を形成する。下部層間絶縁層２７ａは、層間絶縁層２７と同様の材料からなる。レジスト４１の開口は、後述のビア配線部２５を形成する領域に対応している。
続いて、図７に示すように、レジスト４１をマスクとして用いて下部層間絶縁層２７ａを、例えば反応性イオンエッチング（ＲＩＥ）法等のドライエッチング法でエッチングし、その後レジスト４１を除去することによって、下部層間絶縁層２７ａにトランジスタアレイ６０に至る深さの開口を形成する。
次に、図８に示すように、下部層間絶縁層２７ａの開口を埋め込むように、Ｃｕ等の金属からなるビア配線部２５を形成した後に、ビア配線部２５と下部層間絶縁層２７ａ上に導電性の材料からなる下地層２１を形成する。ビア配線部２５の形成前に、下部層間絶縁層２７ａの開口の側面にＴａ等の導電性材料からなる下地層を形成してもよい。
次に、図９に示すように、下地層２１上にレジスト４３を形成する。レジスト４３は、ビア配線部２５の全体及び下部層間絶縁層２７ａの一部の垂直方向上方に形成されており、後述の上部層間絶縁層２７ｂが形成される領域の垂直方向上方には形成されていない。
続いて、図１０に示すように、レジスト４３をマスクとして用いて下地層２１を反応性イオンエッチング（ＲＩＥ）法等のドライエッチング法で選択的にエッチングし、当該エッチングされた領域に上部層間絶縁層２７ｂを形成し、その後レジスト４３を除去する。その後、下地層２１と上部層間絶縁層２７ｂの表面を、化学機械研磨（ＣＭＰ）等によって研磨して平坦化する。これにより、下地層２１の上面の平坦性は、ビア配線部２５の上面の平坦性よりも高くなる。上部層間絶縁層２７ｂは、層間絶縁層２７と同様の材料からなり、下部層間絶縁層２７ａと上部層間絶縁層２７ｂとで、層間絶縁層２７を構成する。
次に、図１１に示すように、下地層２１及び層間絶縁層２７上の全面に参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９（垂直磁化誘起層９ｄ）をこの順に積層した磁気抵抗積層膜４を形成し、また、当該磁気抵抗積層膜４の上にマスク層１５を形成した後に、マスク層１５の表面の一部にレジスト５１を形成する。レジスト５１は、ビア配線部２５の垂直方向上方及び下地層２１の一部の垂直方向上方に形成されている。なお、必要に応じて、下地層２１及び層間絶縁層２７と、参照層３との間において、下地層２１及び層間絶縁層２７上の全面を覆うＴａ等の導電材料からなるシード層を形成してもよい。
続いて、図１２に示すように、レジスト５１をマスクとして用いてＲＩＥ法等のドライエッチング法でマスク層１５を選択的にエッチングし、垂直磁化誘起層９ｄの表面を露出させる。
次に、図１３に示すように、レジスト５１を除去した後に、レジスト５１をマスクとして用いてＲＩＥ法等のドライエッチング法で垂直磁化誘起層９ｄ、磁化自由層７、トンネルバリア層５、及び参照層３をエッチングし、下地層２１及び層間絶縁層２７が露出したところでエッチングを止める。積層方向に延びる磁気トンネル接合素子部２が形成される。
続いて、図１４に示すように、ドライエッチング法、具体的には、イオンビームエッチング（ＩＢＥ）法及びＲＩＥ法のいずれか一つの方法、又は、これら二つの方法によって、磁化自由層７の側面をエッチングする。例えば、ＩＢＥ法では、アルゴン、クリプトン又はキセノンといった希ガスのイオンビームを磁化自由層７の側面に向けて照射する。イオンビームの照射方向は、例えば、磁化自由層７の面内方向と１０〜２５度の角度を有する。本実施形態では、磁化自由層７の側面に向けてイオンビームを照射するが、イオンビームの幅は磁化自由層７の厚さよりも大きいので、垂直磁化誘起層９ｄ及びトンネルバリア層５の側面もエッチングされる。この結果、垂直磁化誘起層９ｄ及びトンネルバリア層５の幅が、共に磁化自由層７に近づくに従って小さくなることができる。磁化自由層７の硬度は、例えば、垂直磁化誘起層９ｄ及びトンネルバリア層５の硬度より低い。マスク層１５は、例えば、ハフニウム（Ｈｆ）及びＴａといった原子番号７２番以上の重金属を含むので、マスク層１５のエッチングが抑制される。
次に、図１５に示すように、イオンビームデポジション（ＩＢＤ）法又はスパッタリング法といった方法により、磁気トンネル接合素子部２の側面２ｃを覆う第１領域Ｒ１を形成する。第１領域Ｒ１に接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９の少なくとも一つが、例えば、Ｂ、Ａｌ及びＳｉの少なくとも一つを含むときに、第１領域Ｒ１は、Ｂ、Ａｌ及びＳｉの少なくとも一つを含有元素として含む。第１領域Ｒ１に接している参照層３、トンネルバリア層５、磁化自由層７、及びキャップ層９の少なくとも一つが、例えば、Ｃｏ、Ｆｅ及びＴａの少なくとも一つを含有元素として含む窒化物を有するときに、第１領域Ｒ１は、Ｃｏ、Ｆｅ及びＴａの少なくとも一つを含有元素として含む窒化物を有するように形成される。
第１領域Ｒ１は、この後、ＩＢＥ法といったドライエッチング法により加工される。このドライエッチング法では、例えば、第１領域Ｒ１は、その外縁Ｂ１と参照層３の側面３ｃまでの距離Ｄ１が３ｎｍ以上となるように加工される。また、例えば、第１領域Ｒ１は、その外縁Ｂ１とトンネルバリア層５の側面５ｃまでの距離Ｄ２が、第１領域Ｒ１の外縁Ｂ１からキャップ層９の側面９ｃまでの距離Ｄ３より大きくなるように加工される。
続いて、図１６に示すように、第１領域Ｒ１の外縁Ｂ１を覆う第２領域Ｒ２が設けられて、側壁部１７が形成される。第２領域Ｒ２は、原子層堆積（ＡＬＤ）法又はスパッタ法といった方法で設けられる。第２領域Ｒ２は、絶縁材料で構成され、例えば、Ｂ、Ａｌ及びＳｉの少なくとも一つを含む窒化物を有する。第１領域Ｒ１は、磁気トンネル接合素子部２と第２領域Ｒ２との間に位置する。第１領域Ｒ１は、マスク層１５の側面１５ｃを覆うことができて、マスク層１５と第２領域Ｒ２との間に位置することができる。本具体例では、マスク層１５及び側壁部１７上に上部電極層３１を更に形成することによって、ＴＭＲ素子１が完成する。
本実施形態に係るＴＭＲ素子を作製する方法によれば、磁気トンネル接合素子部２を構成する元素を含有元素として含む第１領域Ｒ１が形成される。第１領域Ｒ１は、磁気トンネル接合素子部２の側面２ｃを覆うので、ＴＭＲ素子１が作製されるときに磁気トンネル接合素子部２が高温雰囲気下でアニールされても、第１領域Ｒ１が、磁気トンネル接合素子部２のうち第１領域Ｒ１が接する層を構成する元素の側壁部１７への移動を低減する。磁気トンネル接合素子部２がアニールされた後も、磁気トンネル接合素子部２を構成する元素の組成の変化が抑制されるので、ＴＭＲ素子１は、高いＭＲ比といった所定の特性を維持することができる。
（第２実施形態）
図１７は、第２実施形態に係るＴＭＲ素子近傍の断面を拡大して示す図である。図１７は、第１実施形態の図５に対応する領域Ｖａを示す。第２実施形態のＴＭＲ素子１ａは、領域Ｖａの構成を除き、第１実施形態のＴＭＲ素子１と同様の構成を有する。
図１７に示すように、ＴＭＲ素子１ａは、積層部ＳＴａと、積層部ＳＴａの外側に設けられた側壁部１７ａとを備える。積層部ＳＴａは、例えば、下地層２１上に設けられた磁気トンネル接合素子部２ａと、磁気トンネル接合素子部２ａ上に設けられたマスク層１５ａを有する。磁気トンネル接合素子部２ａは、磁化固定層として機能する参照層３、トンネルバリア層５ａ、磁化自由層７ａ、及びキャップ層９ａがこの順に積層されて構成されている。参照層３の磁化方向は、積層方向に沿った方向に実質的に固定されており、キャップ層９ａは、垂直磁化誘起層９ｅを含むことができる。垂直磁化誘起層は、磁化自由層７に積層方向に沿った方向の磁気異方性を付与する。
磁気トンネル接合素子部２ａにおいては、トンネルバリア層５ａ、磁化自由層７ａ、及びキャップ層９ａは、互いにほぼ同一の幅を有することができる。磁化自由層７ａの幅Ｗ７ａは、キャップ層９の幅Ｗ９ａより大きくなることができ、また、トンネルバリア層５の幅Ｗ５ａは、磁化自由層７の幅Ｗ７ａより大きくなることができる。
ＴＭＲ素子１ａでは、第１領域Ｒ１ａの外縁Ｂ１ａから参照層３の側面３ｓまでの距離Ｄ１ａが３ｎｍ以上であることができる。より好ましくは、距離Ｄ１ａが５ｎｍ以上であることができる。第１領域Ｒ１ａの外縁Ｂ１ａからトンネルバリア層５ａの側面５ｓまでの距離Ｄ２ａが、第１領域Ｒ１ａと第２領域Ｒ２ａとの界面Ｂ２ａからキャップ層９ａの側面９ｓまでの距離Ｄ３ａより大きくなることができる。
図１８及び図１９は、第２実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図であり、第１実施形態の図４に示すＴＭＲ素子近傍の断面に対応している。
第２実施形態の具体例の製造方法においては、まず、第１実施形態の製造方法の図６〜図１３に示す工程と同様の工程を行う。すなわち、初めに、トランジスタアレイ６０上にビア配線部２５、層間絶縁層２７、及び下地層２１を形成する。続いて、層間絶縁層２７及び下地層２１の上に磁気トンネル接合素子部２及びマスク層１５を形成し、次に、下地層２１及び層間絶縁層２７が露出するところまで磁気トンネル接合素子部２をエッチングする。
第２実施形態では、第１実施形態と異なり、図１４に示すような磁気トンネル接合素子部２ａの側面２ｃのエッチングを行うことなく、図１８に示すように、磁気トンネル接合素子部２ａの側面２ｓを覆う第１領域Ｒ１ａを形成する。磁気トンネル接合素子部２ａにおいては、トンネルバリア層５ａ、磁化自由層７ａ、及びキャップ層９ａは、互いにほぼ同一の幅を有することができる。第１領域Ｒ１ａの形成は、ＩＢＤ法又はスパッタリング法といった方法によることができる。第１領域Ｒ１ａに接している参照層３ａ、トンネルバリア層５ａ、磁化自由層７ａ、及びキャップ層９ａの少なくとも一つが、例えば、Ｂ、Ａｌ及びＳｉの少なくとも一つを含むときに、第１領域Ｒ１ａは、Ｂ、Ａｌ及びＳｉの少なくとも一つを含有元素として含む。第１領域Ｒ１ａに接している参照層３ａ、トンネルバリア層５ａ、磁化自由層７ａ、及びキャップ層９ａの少なくとも一つが、例えば、Ｃｏ、Ｆｅ及びＴａの少なくとも一つを含有元素として含む窒化物を有するときに、第１領域Ｒ１ａは、Ｃｏ、Ｆｅ及びＴａの少なくとも一つを含有元素として含む窒化物を有するように形成される。
第１領域Ｒ１ａは、ＩＢＥ法といったドライエッチング法により加工される。このドライエッチング法では、例えば、第１領域Ｒ１ａは、その外縁Ｂ１ａから参照層３の側面３ｃまでの距離が３ｎｍ以上となるように加工される。また、例えば、第１領域Ｒ１ａは、その外縁Ｂ１ａとトンネルバリア層５ａの側面５ｓまでの距離が、第１領域Ｒ１ａの外縁Ｂ１ａからキャップ層９の側面９ｓまでの距離より大きくなるように加工される。
続いて、図１９に示すように、第１領域Ｒ１ａを囲むように第２領域Ｒ２ａが設けられて、側壁部１７ａが形成される。第２領域Ｒ２ａは、絶縁材料で構成され、例えば、Ｂ、Ａｌ及びＳｉの少なくとも一つを続いて、含む窒化物を有する。第１領域Ｒ１ａは、磁気トンネル接合素子部２ａと第２領域Ｒ２ａとの間に位置する。第１領域Ｒ１ａは、マスク層１５の側面１５ｓを覆うことができて、マスク層１５ａと第２領域Ｒ２ａとの間に位置することができる。本具体例では、マスク層１５ａ及び側壁部１７ａ上に上部電極層３１を更に形成することによって、ＴＭＲ素子１ａが完成する。
（第３実施形態）
図２０は、第３実施形態に係るＭＲＡＭの縦断面の模式図である。第３実施形態に係るＭＲＡＭ１００ｂは、プロセッサー９０をさらに備える点において、第１実施形態の基本態様のＭＲＡＭ１００と異なる。ＭＲＡＭ１００ｂにおいて、プロセッサー９０の回路作成の工程に組み込まれる形で、ＭＲＡＭ部分も作成されているため、プロセッサー９０とＭＲＡＭ１００ｂのＭＲＡＭ部分とは統合されている。そのため、ＭＲＡＭ１００ｂは、内蔵型メモリとなる。これにより、プロセッサー９０とＭＲＡＭ部分とのデータのやり取りが高速化される。また、プロセッサー９０の上部にＭＲＡＭ部分が設置されるため、デバイス全体の集積度を高くすることができる。
１…ＴＭＲ素子、２…磁気トンネル接合素子部、３…参照層、５…トンネルバリア層、７…磁化自由層、９…キャップ層、１７…側壁部、Ｂ１…外縁、Ｒ１…第１領域、Ｒ２…第２領域。

Claims (11)

  1. 磁気トンネル接合素子部と、前記磁気トンネル接合素子部の側面に設けられ、絶縁材料を含む側壁部と、
    を備え、
    前記磁気トンネル接合素子部は、参照層と、磁化自由層と、前記参照層と前記磁化自由層との間に積層方向に積層されたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層側とは反対側に積層されたキャップ層とを有し、
    前記側壁部は、前記絶縁材料を含み、前記磁気トンネル接合素子部の前記参照層、前記トンネルバリア層、前記磁化自由層、及び前記キャップ層の少なくとも一つの側面を覆う第１領域を有し、
    前記第１領域は、前記磁気トンネル接合素子部の前記参照層、前記トンネルバリア層、前記磁化自由層、及び前記キャップ層の前記少なくとも一つを構成する元素（酸素を除く）の少なくとも一つを含有元素として含む、トンネル磁気抵抗効果素子。
  2. 前記側壁部は、前記絶縁材料を含み、前記第１領域の外縁を覆う第２領域を有し、
    前記第１領域は、前記磁気トンネル接合素子部と前記第２領域との間に位置する、請求項１に記載のトンネル磁気抵抗効果素子。
  3. 前記第１領域は、Ｂ、Ａｌ及びＳｉの少なくとも一つを前記含有元素として含む窒化物を有し、前記第２領域は、Ｂ、Ａｌ及びＳｉの少なくとも一つを含有元素として含む窒化物を有する請求項２に記載のトンネル磁気抵抗効果素子。
  4. 前記第１領域の外縁から前記参照層の側面までの距離が３ｎｍ以上である、請求項２又は３に記載のトンネル磁気抵抗効果素子。
  5. 前記第１領域の外縁から前記トンネルバリア層の側面までの距離が、前記第１領域の外縁から前記キャップ層の側面までの距離より大きい、請求項１〜４のいずれか一項に記載のトンネル磁気抵抗効果素子。
  6. 前記第１領域は、Ｃｏ、Ｆｅ及びＴａの少なくとも一つを前記含有元素として含む窒化物を有する、請求項１〜５のいずれか一項に記載のトンネル磁気抵抗効果素子。
  7. 前記参照層の磁化方向は、前記積層方向に沿った方向に実質的に固定されており、
    前記キャップ層は、垂直磁化誘起層を含み、
    前記垂直磁化誘起層は、前記磁化自由層に前記積層方向に沿った方向の磁気異方性を付与する、請求項１〜６のいずれか一項に記載のトンネル磁気抵抗効果素子。
  8. 前記トンネルバリア層は、一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料からなる、請求項１〜７のいずれか一項に記載のトンネル磁気抵抗効果素子。
  9. 請求項１〜８のいずれか一項に記載のトンネル磁気抵抗効果素子を記憶素子として備える磁気メモリ。
  10. 請求項９に記載の磁気メモリを備える内蔵型メモリ。
  11. 参照層、トンネルバリア層、磁化自由層、及びキャップ層をこの順に積層した磁気抵抗積層膜を形成する工程と、
    前記磁気抵抗積層膜をエッチングして、前記参照層、前記トンネルバリア層、前記磁化自由層、及び前記キャップ層を含み、積層方向に沿って延びる磁気トンネル接合素子部を形成する工程と、
    絶縁材料を含み、前記磁気トンネル接合素子部の側面を覆う第１領域を形成する工程であって、前記第１領域は、前記磁気トンネル接合素子部の前記参照層、前記トンネルバリア層、前記磁化自由層、及び前記キャップ層の少なくとも一つの側面を覆う工程と、
    を備え、
    前記第１領域は、前記磁気トンネル接合素子部の前記参照層、前記トンネルバリア層、前記磁化自由層、及び前記キャップ層の前記少なくとも一つを構成する元素（酸素を除く）の少なくとも一つを含有元素として含む、トンネル磁気抵抗効果素子を作製する方法。
JP2019544076A 2017-10-16 2017-10-16 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ Active JP6628015B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/037417 WO2019077661A1 (ja) 2017-10-16 2017-10-16 トンネル磁気抵抗効果素子、磁気メモリ、内蔵型メモリ、及びトンネル磁気抵抗効果素子を作製する方法

Publications (2)

Publication Number Publication Date
JPWO2019077661A1 true JPWO2019077661A1 (ja) 2019-11-14
JP6628015B2 JP6628015B2 (ja) 2020-01-08

Family

ID=66174001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019544076A Active JP6628015B2 (ja) 2017-10-16 2017-10-16 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ

Country Status (4)

Country Link
US (1) US10573449B2 (ja)
JP (1) JP6628015B2 (ja)
CN (1) CN111226324B (ja)
WO (1) WO2019077661A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019077662A1 (ja) * 2017-10-16 2019-04-25 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP6658982B2 (ja) * 2017-10-16 2020-03-04 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
US10937945B2 (en) 2019-01-22 2021-03-02 International Business Machines Corporation Structured pedestal for MTJ containing devices
CN112310273B (zh) * 2019-07-29 2023-04-07 中电海康集团有限公司 磁性隧道结及其制备方法
US11031058B2 (en) 2019-09-03 2021-06-08 Western Digital Technologies, Inc. Spin-transfer torque magnetoresistive memory device with a free layer stack including multiple spacers and methods of making the same
US11972785B2 (en) 2021-11-15 2024-04-30 International Business Machines Corporation MRAM structure with enhanced magnetics using seed engineering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299726A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、磁気再生装置及び磁気記憶装置
JP2013131781A (ja) * 2005-09-07 2013-07-04 Magic Technologies Inc 磁気メモリセル
US20140103469A1 (en) * 2012-10-11 2014-04-17 Headway Technologies, Inc. Seed Layer for Multilayer Magnetic Materials
WO2015141673A1 (ja) * 2014-03-18 2015-09-24 株式会社 東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
JP6103123B1 (ja) * 2016-09-02 2017-03-29 Tdk株式会社 磁気抵抗効果素子、磁気センサ及び磁気メモリ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283000A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
US8542524B2 (en) 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
EP2421063B1 (en) 2009-04-16 2015-04-08 National Institute for Materials Science Ferromagnetic tunnel junction structure, and magnetoresistive effect element and spintronics device each comprising same
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
JP5988019B2 (ja) 2012-02-27 2016-09-07 国立研究開発法人物質・材料研究機構 強磁性トンネル接合体とそれを用いた磁気抵抗効果素子及びスピントロニクスデバイス
US8860156B2 (en) 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US8921961B2 (en) 2012-09-14 2014-12-30 Headway Technologies, Inc. Storage element for STT MRAM applications
WO2015045205A1 (ja) * 2013-09-25 2015-04-02 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法および製造システム
KR102259870B1 (ko) * 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US20160072047A1 (en) * 2014-09-08 2016-03-10 Satoshi Seto Semiconductor memory device and manufacturing method thereof
US10475564B2 (en) * 2016-06-29 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299726A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、磁気再生装置及び磁気記憶装置
JP2013131781A (ja) * 2005-09-07 2013-07-04 Magic Technologies Inc 磁気メモリセル
US20140103469A1 (en) * 2012-10-11 2014-04-17 Headway Technologies, Inc. Seed Layer for Multilayer Magnetic Materials
WO2015141673A1 (ja) * 2014-03-18 2015-09-24 株式会社 東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
JP6103123B1 (ja) * 2016-09-02 2017-03-29 Tdk株式会社 磁気抵抗効果素子、磁気センサ及び磁気メモリ

Also Published As

Publication number Publication date
US20190180900A1 (en) 2019-06-13
US10573449B2 (en) 2020-02-25
JP6628015B2 (ja) 2020-01-08
CN111226324B (zh) 2023-08-29
WO2019077661A1 (ja) 2019-04-25
CN111226324A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
JP6628015B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP6200471B2 (ja) 磁気メモリ
JP6139444B2 (ja) 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
JP6923213B2 (ja) 磁性積層膜、磁気メモリ素子、磁気メモリ、及びその製造方法
JP5150531B2 (ja) 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
CN110010637B (zh) 一种自旋轨道矩磁阻式随机存储器及制备方法
JPWO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP5686626B2 (ja) 磁気メモリ及びその製造方法
JP2013115400A (ja) 記憶素子、記憶装置
JP6658982B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US20190279907A1 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
JP2007317733A (ja) メモリ
JP2012244051A (ja) 磁気抵抗素子及び磁気記憶装置
US11264290B2 (en) Tunnel magnetoresistive effect element and magnetic memory
JP3935049B2 (ja) 磁気記憶装置及びその製造方法
US11114609B2 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
JP6410004B1 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
KR102574163B1 (ko) 자기 메모리 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190815

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190815

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190815

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6628015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150