JPWO2018181077A1 - 積層型電子部品および積層型電子部品モジュール - Google Patents

積層型電子部品および積層型電子部品モジュール Download PDF

Info

Publication number
JPWO2018181077A1
JPWO2018181077A1 JP2019509748A JP2019509748A JPWO2018181077A1 JP WO2018181077 A1 JPWO2018181077 A1 JP WO2018181077A1 JP 2019509748 A JP2019509748 A JP 2019509748A JP 2019509748 A JP2019509748 A JP 2019509748A JP WO2018181077 A1 JPWO2018181077 A1 JP WO2018181077A1
Authority
JP
Japan
Prior art keywords
dielectric constant
low dielectric
electronic component
insulator layer
constant insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019509748A
Other languages
English (en)
Other versions
JP6750728B2 (ja
Inventor
良太 浅井
良太 浅井
洋介 松下
洋介 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018181077A1 publication Critical patent/JPWO2018181077A1/ja
Application granted granted Critical
Publication of JP6750728B2 publication Critical patent/JP6750728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

高い接着強度で一体化され、かつ、低誘電率絶縁体層の上下両側に形成された電極同士の間に発生するクロストークが抑制された積層型電子部品を提供する。積層された複数の絶縁体層を備え、絶縁体層の少なくとも1層は低誘電率絶縁体層であり、低誘電率絶縁体層は、その低誘電率絶縁体層よりも比誘電率の高い接着剤によって、積層方向に隣接する他の低誘電率絶縁体層と、または、積層方向に隣接するその低誘電率絶縁体層よりも比誘電率の高い高誘電率絶縁体層と接合され、接合された低誘電率絶縁体層同士の間、または、接合された低誘電率絶縁体層と高誘電率絶縁体層との間に電極が形成されたものとする。

Description

本発明は、積層型電子部品に関する。
また、本発明は、本発明の積層型電子部品に他の電子部品を実装した積層型電子部品モジュールに関する。
本発明にとって参考となる積層型電子部品が、特許文献1(特開2009-55071号公報)に開示されている。図4に、特許文献1に開示された積層型電子部品(回路基板)1000を示す。
積層型電子部品1000は、下側に配置された絶縁体層(絶縁層)101と、上側に配置された絶縁体層(絶縁層)102とを備えている。絶縁体層101、102は、ガラスエポキシ、ガラスセラミック、樹脂などによって作製されている。
絶縁体層101と絶縁体層102との間に、複数の電極(信号配線)103が形成されている。なお、電極103は、絶縁体層101の上側主面に予め形成されていたものである。
絶縁体層101と絶縁体層102とが、絶縁体層101、102よりも誘電率が低い材質からなる配線間絶縁部104を介して接合されている。図4から分かるように、絶縁体層101と絶縁体層102との間に、電極103と配線間絶縁部104とが交互に形成されている。
積層型電子部品1000において、配線間絶縁部104の誘電率を絶縁体層101、102の誘電率よりも低くしたのは、隣接して形成された電極103同士の間に発生するクロストーク(伝送される信号の混信)を抑制するためである。すなわち、隣接して形成された電極103同士の間に誘電率の高い材質が存在すると、電極103同士の間に浮遊容量が形成され、電極103同士の間にクロストークが発生する虞がある。そこで、積層型電子部品1000は、隣接して形成された電極103同士の間に、絶縁体層101、102よりも誘電率が低い材質からなる配線間絶縁部104を形成することによって、電極103同士の間に発生する浮遊容量を低減させ、電極103同士の間に発生するクロストークを抑制するようにしている。
なお、積層型電子部品1000では、絶縁体層101と絶縁体層102とを配線間絶縁部104を介して接合しているが、積層型電子部品において、絶縁体層が樹脂などで作製されている場合には、積層された絶縁体層同士を直接に接合することも可能である。たとえば、樹脂で作製された複数の絶縁体層を、間に必要な電極を挟み込んだうえで積層し、加熱しながら、上下方向から加圧することによって、積層された絶縁体層同士を直接に接合することができる。
特開2009-55071号公報
上述したとおり、積層型電子部品1000は、絶縁体層101と絶縁体層102との間の同一の層間に隣接して形成された、電極103同士の間に発生するクロストークを抑制することを目的として、電極103同士の間に、絶縁体層101、102よりも誘電率が低い材質からなる配線間絶縁部104が形成されている。
しかしながら、近時、積層型電子部品の小型化が進み、絶縁体層の1層あたりの厚みが小さくなるにつれて、絶縁体層の同一の層間に隣接して形成された電極同士の間に発生するクロストークだけではなく、絶縁体層を挟んで上下に隣接して異なる層間に形成された電極同士の間に発生するクロストークが大きな問題になってきている。
絶縁体層の同一の層間に隣接して形成された電極同士の間に発生するクロストークは、上述した積層型電子部品1000のように間に誘電率が低い材質からなる配線間絶縁部104を形成する方法や、あるいは、電極同士の間の距離を大きくする方法によって、浮遊容量を小さくして、比較的容易に抑制することがきる。
これに対し、隣接して異なる層間に形成された電極同士の間に発生するクロストークを抑制するのは、それほど容易ではない。たとえば、隣接して異なる層間に形成された電極同士の間の距離は、間に介在される絶縁体層の厚みの大きさによって決まるため、電極同士の間の距離を大きくして浮遊容量の低減をはかり、クロストークの発生を抑制することは難しい。
そこで、別の方法として、絶縁体層に、誘電率の低い材質を使い、隣接して異なる層間に形成された電極同士の間での浮遊容量を低減させる方法が検討される。たとえば、絶縁体層に、フッ素系樹脂などの誘電率の低い物資を使えば、隣接して異なる層間に形成された電極同士の間の浮遊容量を低減させることができ、電極同士の間に発生するクロストークを抑制することができるものと考えられる。
しかしながら、フッ素系樹脂などの誘電率の低い材質によって作製された絶縁体層には、接着性が低いという問題がある。すなわち、一般に、樹脂においては、誘電率の低さと、接着性の高さとが、トレードオフの関係にある。言い換えると、一般に、誘電率の高い樹脂は接着性が高いが、誘電率の低い樹脂は接着性が低い。
したがって、フッ素系樹脂などの誘電率の低い材質によって作製された複数の絶縁体層を積層し、一体化させるためには、高温を加えながら、大きな圧力で長時間加圧することが必要になる。しかしながら、積層された複数の絶縁体層を、高温を加えながら、大きな圧力で長時間加圧すると、完成した積層型電子部品の形状が歪んで外観不良を起こすという問題や、完成した積層型電子部品の電気的特性にばらつきが発生するという問題がある。また、高温、および、大きな圧力をかける必要があるため、積層型電子部品の製造装置が大型化し、かつ、高価になるという問題がある。また、長時間、加熱および加圧をしなければならないので、製造に要する時間が長くなり、生産性の低い積層型電子部品になってしまうという問題がある。
さらに、フッ素系樹脂などの誘電率の低い材質によって作製された複数の絶縁体層を積層し、加熱、加圧によって一体化させて作製した積層型電子部品には、完成後に、接合された絶縁体層同士の界面が剥離する虞があるという問題がある。
本発明の積層型電子部品は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の積層型電子部品は、積層された複数の絶縁体層を備え、絶縁体層の少なくとも1層は低誘電率絶縁体層であり、低誘電率絶縁体層は、その低誘電率絶縁体層よりも比誘電率の高い接着剤によって、積層方向に隣接する他の低誘電率絶縁体層と、または、積層方向に隣接するその低誘電率絶縁体層よりも比誘電率の高い高誘電率絶縁体層と接合され、接合された低誘電率絶縁体層同士の間に、または、接合された低誘電率絶縁体層と高誘電率絶縁体層との間に電極が形成されたものとした。
なお、電極は、少なくとも1つの低誘電率絶縁体層同士の間、または、少なくとも1つの低誘電率絶縁体層と高誘電率絶縁体層との間に形成されていればよく、電極が形成されていない低誘電率絶縁体層同士の接合や、電極が形成されていない低誘電率絶縁体層と高誘電率絶縁体層との接合が存在してもよい。
比誘電率の高い接着剤による、低誘電率絶縁体層同士の接合、または、低誘電率絶縁体層と高誘電率絶縁体層との接合は、電極が形成されていない領域においておこなうようにしてもよい。なお、接着性に関しては、電極が形成されていない領域において接合を確保すれば、十分な強度を得ることができる。
低誘電率絶縁体層の比誘電率は、3.5以下であることが望ましい。この場合には、低誘電率絶縁体層を間に挟んで上下に形成された電極同士の間に発生する浮遊容量を、効果的に低減させることができるからである。たとえば、積層型電子部品として小型のアンテナを作製する場合があるが、モバイル機器などに使用されることを目的とした限られた容積の中で、従来の比誘電率が3.5を超えるPCB(Poly Chlorinated Biphenyl;ポリ塩化ビフェニル)などで絶縁体層を構成した場合には、アンテナ電極と、隣接する他の層間に形成された電極との間に浮遊容量が発生してしまい、電波を放射できなくなる(アンテナではなくキャパシタになってしまう)場合があったが、絶縁体層を比誘電率3.5以下の低誘電率絶縁体層として構成すれば、このような問題を容易に解決することができる。
低誘電率絶縁体層の比誘電率は、3.0以下であることが、さらに望ましい。この場合には、低誘電率絶縁体層を間に挟んで上下に形成された電極同士の間に発生する浮遊容量を、さらに効果的に低減させることができるからである。
低誘電率絶縁体層は、たとえば、樹脂によって作製することができる。樹脂としては、たとえば、フッ素系樹脂を使用することができる。
高誘電率絶縁体層は、たとえば、セラミックによって作製することができる。
低誘電率絶縁体層の電極が形成された面と反対側の面に第2の電極が形成され、絶縁体層の積層方向に透視したとき、電極と第2の電極とが少なくとも部分的に重なっているようにしても良い。電極と第2の電極とが重なっていても、電極と第2の電極との間に、比誘電率の低い低誘電率絶縁体層が介在されているため、電極と第2の電極との間に発生する浮遊容量が低減されており、電極と第2の電極との間に発生するクロストークが抑制されているからである。
なお、接合された低誘電率絶縁体層同士の間、または、接合された低誘電率絶縁体層と高誘電率絶縁体層との間に、2つの電極を形成する場合、2つの電極同士の間の距離は、最低でも低誘電率絶縁体層の厚みよりも大きくすることが好ましい。2つの電極同士の間の距離が大きいほど、2つの電極同士の間に発生する浮遊容量の大きさが小さくなるからである。
本発明の積層型電子部品に、他の電子部品を実装することによって、積層型電子部品モジュールを作製することができる。
本発明の積層型電子部品は、低誘電率絶縁体層が、その低誘電率絶縁体層よりも比誘電率の高い接着剤によって、積層方向に隣接する他の低誘電率絶縁体層または高誘電率絶縁体層と接合されているため、低誘電率絶縁体層と低誘電率絶縁体層とが、または、低誘電率絶縁体層および高誘電率絶縁体層とが高い接着強度で一体化されている。
また、本発明の積層型電子部品は、低誘電率絶縁体層の上下両側に形成された電極同士の間では、極めて小さな浮遊容量しか発生せず、クロストークの発生が抑制されている。
第1実施形態にかかる積層型電子部品(多層配線基板)100を示す断面図である。 第2実施形態にかかる積層型電子部品(多層配線基板)200を示す断面図である。 第3実施形態にかかる積層型電子部品モジュール300を示す断面図である。 特許文献1に開示された積層型電子部品1000を示す断面図である。
以下、図面とともに、本発明を実施するための形態について説明する。なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
[第1実施形態]
図1に、第1実施形態にかかる積層型電子部品100を示す。積層型電子部品100は、具体的には、多層配線基板である。なお、図1は、積層型電子部品(多層配線基板)100の断面図である。
積層型電子部品100は、6層の低誘電率絶縁体層1a〜1fを備えている。低誘電率絶縁体層1a〜1fは、たとえば、比誘電率が約2のフッ素系樹脂によって作製されている。
低誘電率絶縁体層1a〜1fは、低誘電率絶縁体層1a〜1fよりも比誘電率の高い接着剤2によって接合され、一体化されている。接着剤2は、具体的には、たとえば、エポキシ樹脂を主成分として作製されており、比誘電率は約5である。
低誘電率絶縁体層1aの上側主面に、電子部品を実装するための、ランド電極3が形成されている。
低誘電率絶縁体層1fの下側主面に、積層型電子部品100を、電子機器の基板などに実装するための、実装用電極4が形成されている。
低誘電率絶縁体層1bと低誘電率絶縁体層1cとの間、低誘電率絶縁体層1cと低誘電率絶縁体層1dとの間、および、低誘電率絶縁体層1dと低誘電率絶縁体層1eとの間に、それぞれ、電極5が形成されている。電極5は、主に、配線電極、インダクタ電極、グランド電極などである。ただし、電極5が、キャパシタ電極である場合もある。
なお、本実施形態の積層型電子部品100においては、低誘電率絶縁体層1bと低誘電率絶縁体層1cとの間、低誘電率絶縁体層1cと低誘電率絶縁体層1dとの間に、および、低誘電率絶縁体層1dと低誘電率絶縁体層1eとの間に、それぞれ、2つの電極5が形成されている。そして、各層間において、2つの電極5の間の距離が、低誘電率絶縁体層1a〜1fの厚みよりも、十分に大きく設定されている。そのため、同一の層間に形成された2つの電極5の間には、極めて小さな浮遊容量しか発生せず、2つの電極5の間に発生するクロストークが抑制されている。
低誘電率絶縁体層1a〜1fには、それぞれ、上下両主面間を貫通して、上下両主面間の電気的接続をはかる導電ビア6が形成されている。
積層型電子部品100は、内部に、電極5と導電ビア6とを使って、内部配線回路が構成されている。そして、内部配線回路は、ランド電極3および実装用電極4と、それぞれ、電気的に接続されている。
ランド電極3、実装用電極4、電極5、導電ビア6は、たとえば、銅箔によって作製されている。ランド電極3および実装用電極4の表面には、ニッケル、金、錫などからなるめっき層が、単層に、または、複数層に形成される場合がある。
積層型電子部品100は、低誘電率絶縁体層1a〜1fの積層方向に透視したとき、低誘電率絶縁体層1cの上下両側に形成された電極5同士が重なり、かつ、低誘電率絶縁体層1dの上下両側に形成された電極5同士が重なっている。
しかしながら、積層型電子部品100においては、低誘電率絶縁体層1c、1dの比誘電率が約2と低いため、低誘電率絶縁体層1cの上下両側に形成された電極5同士の間、および、低誘電率絶縁体層1dの上下両側に形成された電極5同士の間では、極めて小さな浮遊容量しか発生しない。したがって、低誘電率絶縁体層1cの上下両側に形成された電極5同士の間、および、低誘電率絶縁体層1dの上下両側に形成された電極5同士の間では、クロストークの発生が抑制されている。
なお、本発明の積層型電子部品においては、複数の低誘電率絶縁体層同士を接合する接着剤に、低誘電率絶縁体層よりも比誘電率の高い接着剤を使用することが重要である。なぜなら、上述したとおり、一般に、樹脂においては、誘電率(比誘電率)の低さと、接着性の高さとが、トレードオフの関係にあるため、低誘電率絶縁体層よりも比誘電率の低い接着剤を使用したのでは、低誘電率絶縁体層同士の接合における接着性を向上させることができないからである。
また、積層型電子部品100においては、低誘電率絶縁体層1a〜1fが、低誘電率絶縁体層1a〜1fよりも比誘電率が高い、エポキシ樹脂を主成分とする接着剤2によって接合されているため、低誘電率絶縁体層1a〜1fが高い接着力で接合されて、一体化されている。すなわち、上述したとおり、接着剤の主成分である樹脂は、一般に、比誘電率が高いほど接着性が高いからである。したがって、積層型電子部品100は、完成後に、低誘電率絶縁体層1a〜1fが剥離してしまうようなことがない。
また、本実施形態においては、低誘電率絶縁体層よりも比誘電率が高い接着剤2は、電極5には形成されていない。これは、電極5に高い誘電率の部材が存在すると、低誘電率絶縁体層の上下両側に形成された電極5同士の間で、クロストークが発生することがあるが、本実施形態のような構成とすれば、そのような虞は低減できるからである。したがって、電極5には接着剤2は形成されていなくてもよい。なお、接着性に関しては、電極5が形成されていない領域において接合を確保すれば、十分な強度を得ることができる。
積層型電子部品100は、たとえば、次の方法で製造することができる。
まず、樹脂シートからなる低誘電率絶縁体層1a〜1fを、それぞれ用意する。
次に、低誘電率絶縁体層1a〜1f、それぞれに、導電ビア6を形成するための貫通孔を形成する。貫通孔は、たとえば、レーザー光の照射により形成する。
次に、低誘電率絶縁体層1a〜1f、それぞれの、少なくとも一方の主面上に、銅箔を付着させる。付着は、たとえば、銅箔を低誘電率絶縁体層1a〜1fの主面上に熱圧着することによっておこなう。この時、銅箔は、上記貫通孔の内壁にも付着され、導電ビア6が形成される。
次に、低誘電率絶縁体層1a〜1fの主面上に付着された銅箔を、それぞれ所望の形状にエッチングして、ランド電極3、実装用電極4、電極5を形成する。
次に、ランド電極3、実装用電極4、電極5、導電ビア6が形成された低誘電率絶縁体層1a〜1fを、接着剤2によって、所望の順番に接合する。
最後に、ランド電極3、実装用電極4の表面に、必要に応じてめっきを施し、積層型電子部品100を完成させる。
なお、上記においては、便宜上、1つの積層型電子部品100を製造する場合を示して説明したが、工業的な製造ラインにおいては、個々の低誘電率絶縁体層1a〜1fがマトリックス状に多数配置されたマザー樹脂シートを用意して、多数の積層型電子部品100を一括して製造したうえで、完成後に、個々の積層型電子部品100に分割する場合が多い。
[第2実施形態]
図2に、第2実施形態にかかる積層型電子部品(多層配線基板)200を示す。図2は、積層型電子部品200の断面図である。
第2実施形態にかかる積層型電子部品200は、第1実施形態にかかる積層型電子部品100の構成の一部に変更を加えた。具体的には、積層型電子部品100では、全ての絶縁体層を低誘電率絶縁体層1a〜1fで形成していたが、積層型電子部品200では、上側4層の絶縁体層を低誘電率絶縁体層1a〜1dで形成し、下側5層の絶縁体層を高誘電率絶縁体層17a〜17eで形成した。
上述したとおり、積層型電子部品200は、4層の低誘電率絶縁体層1a〜1dを備えている。低誘電率絶縁体層1a〜1dは、たとえば、比誘電率が約2のフッ素系樹脂によって作製されている。
また、積層型電子部品200は、5層の高誘電率絶縁体層17a〜17eを備えている。高誘電率絶縁体層17a〜17eは、たとえばセラミックによって作製されており、低誘電率絶縁体層1a〜1dの比誘電率よりも高い約5の比誘電率を備えている。
低誘電率絶縁体層1a〜1dは、低誘電率絶縁体層1a〜1dよりも比誘電率の高い接着剤2によって接合され、一体化されている。一方、高誘電率絶縁体層17a〜17eは、上述したとおりセラミックにより作製されたものであり、焼成した際に一体化されてセラミック積層体18が構成されている。そして、低誘電率絶縁体層1dの下側主面と、高誘電率絶縁体層17aの上側主面(セラミック積層体18の上側主面)とが、接着剤2によって接合されている。
低誘電率絶縁体層1aの上側主面に、電子部品を実装するための、ランド電極3が形成されている。
高誘電率絶縁体層17eの下側主面に、積層型電子部品200を、電子機器の基板などに実装するための、実装用電極14が形成されている。
低誘電率絶縁体層1bと低誘電率絶縁体層1cとの間、低誘電率絶縁体層1cと低誘電率絶縁体層1dとの間、および、低誘電率絶縁体層1dと高誘電率絶縁体層17aとの間に、それぞれ、電極5が形成されている。
低誘電率絶縁体層1a〜1dには、それぞれ、上下両主面間を貫通して、上下両主面間の電気的接続をはかる導電ビア6が形成されている。
高誘電率絶縁体層17bと高誘電率絶縁体層17cとの間、および、高誘電率絶縁体層17cと高誘電率絶縁体層17dとの間に、それぞれ、電極15が形成されている。
高誘電率絶縁体層17a〜17eには、それぞれ、上下両主面間を貫通して、上下両主面間の電気的接続をはかる導電ビア16が形成されている。
ランド電極3、電極5、導電ビア6は、たとえば、銅箔によって作製されている。ランド電極3の表面には、ニッケル、金、錫などからなるめっき層が、単層に、または、複数層に形成される場合がある。
一方、実装用電極14、電極15、導電ビア16は、たとえば、銅あるいは銀などを主成分とする導体材料によって形成されている。実装用電極14の表面には、ニッケル、金、錫などからなるめっき層が、単層に、または、複数層に形成される場合がある。
低誘電率絶縁体層1a〜1dおよび高誘電率絶縁体層17a〜17eの積層方向に透視したとき、低誘電率絶縁体層1cの上下両側に形成された電極5同士が重なり、かつ、低誘電率絶縁体層1dの上下両側に形成された電極5同士が重なっている。しかしながら、低誘電率絶縁体層1c、1dの比誘電率が約2と低いため、低誘電率絶縁体層1cの上下両側に形成された電極5同士の間、および、低誘電率絶縁体層1dの上下両側に形成された電極5同士の間では、極めて小さな浮遊容量しか発生しない。したがって、低誘電率絶縁体層1cの上下両側に形成された電極5同士の間、および、低誘電率絶縁体層1dの上下両側に形成された電極5同士の間では、クロストークの発生が抑制されている。
また、低誘電率絶縁体層1a〜1dおよび高誘電率絶縁体層17a〜17eの積層方向に透視したとき、高誘電率絶縁体層17cの上下両側に形成された電極15同士が重なっている。高誘電率絶縁体層17cが高い比誘電率を備えているため、高誘電率絶縁体層17cの上下両側に形成された電極15同士の間には大きな容量が発生する。したがって、電極15はキャパシタ電極として利用するのに適しており、電極15同士の間に発生する容量によってキャパシタを構成することができる。
積層型電子部品200は、たとえば、次の方法で製造することができる。
まず、高誘電率絶縁体層17a〜17e(セラミック積層体18)を作製するための、セラミックグリーンシートを作製する。
具体的には、それぞれ所定量のセラミック原料と樹脂材料と有機溶剤とを混合し、混練して、セラミックスラリーを作製する。
次に、セラミックスラリーを樹脂フィルム上に塗工し、乾燥させてセラミックグリーンシートを作製する。
次に、セラミックグリーンシートに、導電ビア16を形成するための貫通孔を形成する。貫通孔は、たとえば、レーザー光を照射するなどの方法によって形成する。
次に、セラミックグリーンシートに形成した貫通孔の内部に、導電性ペーストを充填する。
次に、セラミックグリーンシートの主面に、必要に応じて、スクリーン印刷などの方法によって導電性ペーストを塗布し、実装用電極14と電極15とを形成するための導電性ペーストパターンを形成する。
次に、セラミックグリーンシートを積層し、加熱しながら上下方向から加圧することによって一体化させ、未焼成セラミック積層体を作製する。
なお、ここでは、1つの未焼成セラミック積層体を作製する場合を示して説明したが、多数のセラミックグリーンシートがマトリックス状に配置されたマザーセラミックグリーンシートを作製し、マザー未焼成積層体を作製したうえで、マザー未焼成積層体を個々に分割して未焼成セラミック積層体を作製するようにしても良い。
次に、未焼成セラミック積層体を所定のプロファイルで焼成して、高誘電率絶縁体層17a〜17eが積層されたセラミック積層体18を得る。
次に、セラミック積層体18の上側主面(高誘電率絶縁体層17a)上に、ランド電極3、電極5、導電ビア6が形成された低誘電率絶縁体層1a〜1dを、接着剤2によって、所定の順番で接合する。なお、ランド電極3、電極5、導電ビア6が形成された低誘電率絶縁体層1a〜1dの作製方法については、第1実施形態において説明した。
最後に、ランド電極3、実装用電極14の表面に、必要に応じてめっきを施し、積層型電子部品200を完成させる。
[第3実施形態]
図3に、第3実施形態にかかる積層型電子部品モジュール300を示す。ただし、図3は、積層型電子部品モジュール300の断面図である。
積層型電子部品モジュール300は、第1実施形態にかかる積層型電子部品(多層配線基板)100の上側主面に形成されたランド電極3に、はんだ29によって、電子部品30を実装したものからなる。
このように、本発明の積層型電子部品に、別の電子部品を実装することによって、積層型電子部品モジュールを作製することができる。
以上、第1実施形態にかかる積層型電子部品(多層配線基板)100、第2実施形態にかかる積層型電子部品(多層配線基板)200、および、第3実施形態にかかる積層型電子部品モジュール300について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
たとえば、積層型電子部品100では低誘電率絶縁体層1a〜1fにフッ素系樹脂を使用し、200では低誘電率絶縁体層1a〜1dにフッ素系樹脂を使用したが、低誘電率絶縁体層の材質はフッ素系樹脂には限定されず、イミド系樹脂など、他の比誘電率の低い材質を使用しても良い。
また、積層型電子部品100では6層の低誘電率絶縁体層1a〜1f、積層型電子部品200では4層の低誘電率絶縁体層1a〜1dおよび5層の高誘電率絶縁体層17a〜17eを形成したが、縁体層の層数は任意であり、適宜、増減することができる。
1a〜1f・・・低誘電率絶縁体層
2・・・接着剤
3・・・ランド電極
4、14・・・実装用電極
5、15・・・電極
6、16・・・導電ビア
17a〜17e・・・高誘電率絶縁体層
18・・・セラミック積層体
29・・・はんだ
30・・・電子部品
100、200・・・積層型電子部品(多層配線基板)
300・・・積層型電子部品モジュール

Claims (10)

  1. 積層された複数の絶縁体層を備え、
    前記絶縁体層の少なくとも1層は低誘電率絶縁体層であり、
    前記低誘電率絶縁体層は、当該低誘電率絶縁体層よりも比誘電率の高い接着剤によって、積層方向に隣接する他の低誘電率絶縁体層と、または、積層方向に隣接する当該低誘電率絶縁体層よりも比誘電率の高い高誘電率絶縁体層と接合され、
    接合された前記低誘電率絶縁体層同士の間に、または、接合された前記低誘電率絶縁体層と前記高誘電率絶縁体層との間に電極が形成された積層型電子部品。
  2. 比誘電率の高い前記接着剤による、前記低誘電率絶縁体層同士の接合、または、前記低誘電率絶縁体層と前記高誘電率絶縁体層との接合が、
    前記電極が形成されていない領域においておこなわれている、請求項1に記載された積層型電子部品。
  3. 前記低誘電率絶縁体層の比誘電率が、3.5以下である、請求項1または2に記載された積層型電子部品。
  4. 前記低誘電率絶縁体層の比誘電率が、3.0以下である、請求項3に記載された積層型電子部品。
  5. 前記低誘電率絶縁体層が樹脂によって作製された、請求項1ないし4のいずれか1項に記載された積層型電子部品。
  6. 前記樹脂がフッ素系樹脂である、請求項5に記載された積層型電子部品。
  7. 前記高誘電率絶縁体層がセラミックによって作製された、請求項1ないし6のいずれか1項に記載された積層型電子部品。
  8. 前記低誘電率絶縁体層の前記電極が形成された面と反対側の面に第2の電極が形成され、前記絶縁体層の積層方向に透視したとき、前記電極と前記第2の電極とが少なくとも部分的に重なっている、請求項1ないし7のいずれか1項に記載された積層型電子部品。
  9. 接合された前記低誘電率絶縁体層同士の間、または、接合された前記低誘電率絶縁体層と前記高誘電率絶縁体層との間に、2つの前記電極が形成され、2つの前記電極同士の間の距離が、前記低誘電率絶縁体層の厚みよりも大きい、請求項1ないし8のいずれか1項に記載された積層型電子部品。
  10. 請求項1ないし9のいずれか1項に記載された積層型電子部品に、他の電子部品が実装された積層型電子部品モジュール。
JP2019509748A 2017-03-27 2018-03-25 積層型電子部品および積層型電子部品モジュール Active JP6750728B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017061983 2017-03-27
JP2017061983 2017-03-27
PCT/JP2018/011950 WO2018181077A1 (ja) 2017-03-27 2018-03-25 積層型電子部品および積層型電子部品モジュール

Publications (2)

Publication Number Publication Date
JPWO2018181077A1 true JPWO2018181077A1 (ja) 2020-02-06
JP6750728B2 JP6750728B2 (ja) 2020-09-02

Family

ID=63677378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019509748A Active JP6750728B2 (ja) 2017-03-27 2018-03-25 積層型電子部品および積層型電子部品モジュール

Country Status (2)

Country Link
JP (1) JP6750728B2 (ja)
WO (1) WO2018181077A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160953A (ja) * 1985-01-09 1986-07-21 Nec Corp 半導体集積回路
JPH02296882A (ja) * 1989-05-11 1990-12-07 Japan Gore Tex Inc 多層印刷回路基板用接着シート
JPH11205012A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp 高周波回路
JP2001144452A (ja) * 1999-11-15 2001-05-25 Nec Corp 多層プリント基板
JP2004363425A (ja) * 2003-06-06 2004-12-24 Hitachi Ltd 受動素子内蔵基板
US20080116558A1 (en) * 2006-11-21 2008-05-22 Samsung Electronics Co., Ltd. Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160953A (ja) * 1985-01-09 1986-07-21 Nec Corp 半導体集積回路
JPH02296882A (ja) * 1989-05-11 1990-12-07 Japan Gore Tex Inc 多層印刷回路基板用接着シート
JPH11205012A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp 高周波回路
JP2001144452A (ja) * 1999-11-15 2001-05-25 Nec Corp 多層プリント基板
JP2004363425A (ja) * 2003-06-06 2004-12-24 Hitachi Ltd 受動素子内蔵基板
US20080116558A1 (en) * 2006-11-21 2008-05-22 Samsung Electronics Co., Ltd. Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package

Also Published As

Publication number Publication date
WO2018181077A1 (ja) 2018-10-04
JP6750728B2 (ja) 2020-09-02

Similar Documents

Publication Publication Date Title
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
JP6094287B2 (ja) アンテナ一体型モジュールの製造方法およびアンテナ一体型モジュール
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US20180146554A1 (en) Wiring substrate and method for manufacturing same
KR101516531B1 (ko) 회로판, 및 회로판의 제조 방법
KR20130015661A (ko) 다층 세라믹 기판 및 그의 제조방법
WO2015076121A1 (ja) 多層配線基板およびこれを備えるプローブカード
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
WO2013141339A1 (ja) 多層配線基板およびその製造方法
US20160242287A1 (en) Multilayer substrate and method for manufacturing the same
JPWO2014174710A1 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP6750728B2 (ja) 積層型電子部品および積層型電子部品モジュール
JP2015185550A (ja) 多層高周波基板、アンテナ装置
KR100908674B1 (ko) 회로기판의 제조방법 및 그 회로기판 및 그 회로기판을이용한 회로모듈
WO2017069093A1 (ja) 多層セラミック基板およびその製造方法
WO2017183135A1 (ja) 回路基板、回路基板の製造方法及び電子装置
US10231342B2 (en) Component built-in substrate
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2008251850A (ja) 半導体装置および半導体装置の製造方法
JP2002359141A (ja) 積層電子部品の製造方法
JP5036591B2 (ja) 配線基板
JP2009129933A (ja) 多層プリント配線板及び多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6750728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150