JPWO2018142822A1 - Display device and projection display device - Google Patents
Display device and projection display device Download PDFInfo
- Publication number
- JPWO2018142822A1 JPWO2018142822A1 JP2018565994A JP2018565994A JPWO2018142822A1 JP WO2018142822 A1 JPWO2018142822 A1 JP WO2018142822A1 JP 2018565994 A JP2018565994 A JP 2018565994A JP 2018565994 A JP2018565994 A JP 2018565994A JP WO2018142822 A1 JPWO2018142822 A1 JP WO2018142822A1
- Authority
- JP
- Japan
- Prior art keywords
- light
- substrate
- light shielding
- shielding film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 142
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims description 70
- 239000010410 layer Substances 0.000 description 169
- 238000000034 method Methods 0.000 description 35
- 230000004048 modification Effects 0.000 description 33
- 238000012986 modification Methods 0.000 description 33
- 230000003287 optical effect Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 210000002858 crystal cell Anatomy 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000009751 slip forming Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
本開示の一実施形態の表示装置は、液晶層を間に対向配置された第1基板および第2基板を備え、第1基板は、支持基板と、支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、複数の走査線および複数の信号線の交差部にそれぞれ設けられたTFT素子と、導電性を有する材料によって形成されると共に、平面視において、複数の走査線に沿って設けられた遮光膜とを有する。A display device according to an embodiment of the present disclosure includes a first substrate and a second substrate that are opposed to each other with a liquid crystal layer interposed therebetween. The first substrate is provided on the support substrate and the plurality of substrates that intersect with each other. Scanning lines and a plurality of signal lines, TFT elements respectively provided at intersections of the plurality of scanning lines and the plurality of signal lines, and a plurality of scanning lines in a plan view. And a light shielding film provided along the line.
Description
本開示は、例えば、光変調装置として用いられる表示装置およびこれを備えた投射型表示装置に関する。 The present disclosure relates to, for example, a display device used as a light modulation device and a projection display device including the same.
近年、オフィスだけでなく、家庭でもスクリーンに映像を投影する投射型の液晶表示装置(LCD:Liquid Crystal Display)が広く利用されている。投射型液晶表示装置(液晶プロジェクタ)は、光源からの光をライトバルブで変調することにより画像光を生成し、スクリーンに投射して表示を行うものである。ライトバルブ(光変調装置)は、液晶パネルで構成されており、例えば各画素が外部からの映像信号に応じてアクティブマトリクス駆動されることにより、光を変調するようになっている。 2. Description of the Related Art In recent years, not only offices but also homes, projection-type liquid crystal display devices (LCD: Liquid Crystal Display) that project images onto a screen have been widely used. A projection-type liquid crystal display device (liquid crystal projector) generates image light by modulating light from a light source with a light valve, and displays the image light on a screen for display. The light valve (light modulation device) is composed of a liquid crystal panel, and modulates light by, for example, each pixel being driven in an active matrix according to a video signal from the outside.
液晶パネルは、高輝度化の要望が高く、画素の開口率を向上させることが求められている。しかしながら、開口率を向上させることは、TFTの遮光面積を減少させることになる。遮光面積の減少によってTFTのPN接合箇所(具体的には、LDD;Lightly Doped Drain)に光が当たると光リーク電流が発生し、このリーク電流によりフリッカ等の画質の劣化が発生する。 Liquid crystal panels are highly demanded to increase brightness and are required to improve the aperture ratio of pixels. However, improving the aperture ratio reduces the light shielding area of the TFT. When light is applied to the PN junction portion (specifically, LDD; Lightly Doped Drain) of the TFT due to the reduction of the light shielding area, a light leak current is generated, and the image quality such as flicker is deteriorated due to the leak current.
これに対して、例えば特許文献1,2では、半導体層の両脇に一対の溝を設け、この溝内に遮光層を設けることで半導体層の遮光性を向上させ、リーク電流の発生を抑えた電気光学装置(表示装置)が開示されている。また、特許文献3では、開口領域と非開口領域との間に、開口領域から外れようとする光を開口領域に導く光学面が形成された電気光学装置が開示されている。
On the other hand, in
上記のように、開口率と遮光性とは、基本的にトレードオフの関係にあるが、液晶パネルには、高輝度化と画質の向上との両立が求められている。 As described above, the aperture ratio and the light shielding property are basically in a trade-off relationship, but the liquid crystal panel is required to achieve both high luminance and improvement in image quality.
高輝度化と画質の向上とを両立させることが可能な表示装置および投射型表示装置を提供することが望ましい。 It is desirable to provide a display device and a projection display device that can achieve both high brightness and improved image quality.
本開示の一実施形態の表示装置は、液晶層を間に対向配置された第1基板および第2基板を備え、第1基板は、支持基板と、支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、複数の走査線および複数の信号線の交差部にそれぞれ設けられたTFT素子と、導電性を有する材料によって形成されると共に、平面視において、複数の走査線に沿って設けられた遮光膜とを有するものである。 A display device according to an embodiment of the present disclosure includes a first substrate and a second substrate that are opposed to each other with a liquid crystal layer interposed therebetween. The first substrate is provided on the support substrate and the plurality of substrates that intersect with each other. Scanning lines and a plurality of signal lines, TFT elements respectively provided at intersections of the plurality of scanning lines and the plurality of signal lines, and a conductive material, and in a plan view, the plurality of scanning lines And a light-shielding film provided along the line.
本開示の一実施形態の投射型表示装置は、光源からの光を変調する光変調装置を有し、光変調装置として、上記本開示の一実施形態の表示装置を備えたものである。 A projection display device according to an embodiment of the present disclosure includes a light modulation device that modulates light from a light source, and includes the display device according to the embodiment of the present disclosure as the light modulation device.
本開示の一実施形態の表示装置および一実施形態の投射型表示装置では、平面視において、第1基板を構成する支持基板上に設けられた複数の走査線に沿って、導電性を有する材料を含む遮光膜を形成するようにした。これにより、画素の開口を制約することなく、画素毎に設けられたTFT素子の遮光性を向上させることが可能となる。 In the display device according to the embodiment of the present disclosure and the projection display device according to the embodiment, a material having conductivity along a plurality of scanning lines provided on a support substrate constituting the first substrate in a plan view. A light-shielding film containing is formed. Accordingly, it is possible to improve the light shielding property of the TFT element provided for each pixel without restricting the opening of the pixel.
本開示の一実施形態の表示装置および一実施形態の投射型表示装置によれば、平面視において、複数の走査線に沿って、導電性を有する遮光膜を形成するようにしたので、画素の開口率を制約することなく、TFT素子の遮光性が向上する。よって、高輝度化と画質の向上とを両立させることが可能となる。 According to the display device of one embodiment of the present disclosure and the projection type display device of the one embodiment, the conductive light shielding film is formed along the plurality of scanning lines in a plan view. The light shielding property of the TFT element is improved without restricting the aperture ratio. Therefore, it is possible to achieve both higher luminance and improved image quality.
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。 Note that the effects described here are not necessarily limited, and may be any effects described in the present disclosure.
以下、本開示における実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比などについても、それらに限定されるものではない。
1.第1の実施の形態(平面視において、走査線に沿って遮光膜を形成した例)
1−1.液晶パネルの構成
1−2.駆動基板の製造方法
1−3.投射型表示装置の全体構成
1−4.作用・効果
2.第2の実施の形態(トランジスタの上方にも遮光膜を形成した例)
3.第3の実施の形態(貫通孔の形成と走査線の分離を一括で行う例)
4.変形例1(走査線とゲート電極とを直接接続する例)
5.変形例2(有効画素領域外においてゲート電極に電位を供給する例)
6.第4の実施の形態(第1配線を形成した後に遮光膜および開口を形成する例)
7.変形例3(第3配線を形成した後に遮光膜および開口を形成する例)
8.変形例4(ボトムゲート型のトランジスタの例)Hereinafter, embodiments of the present disclosure will be described in detail with reference to the drawings. The description will be given in the following order. The following description is one specific example of the present disclosure, and the present disclosure is not limited to the following aspects. In addition, the present disclosure is not limited to the arrangement, dimensions, dimensional ratio, and the like of each component illustrated in each drawing.
1. First embodiment (an example in which a light shielding film is formed along a scanning line in a plan view)
1-1. Configuration of liquid crystal panel 1-2. Manufacturing method of drive substrate 1-3. Overall configuration of projection display apparatus 1-4. Action / Effect Second embodiment (example in which a light shielding film is also formed above a transistor)
3. Third embodiment (example in which through holes are formed and scanning lines are separated in a lump)
4). Modification 1 (example in which a scanning line and a gate electrode are directly connected)
5. Modification 2 (Example in which a potential is supplied to the gate electrode outside the effective pixel region)
6). Fourth Embodiment (Example in which a light shielding film and an opening are formed after the first wiring is formed)
7. Modification 3 (example in which a light shielding film and an opening are formed after the third wiring is formed)
8). Modification 4 (example of bottom-gate transistor)
<1.第1の実施の形態>
図1は、本開示の第1の実施の形態に係る表示装置(液晶パネル1)の平面構成を模式的に表したものである。図2は、図1に示した液晶パネル1全体の断面構成を模式的に表したものである。この液晶パネル1は、複数の画素Pがマトリクス状に配置された画素領域1Aと、その周辺の周辺領域1Bとを有し(図9参照)、例えば投射型表示装置(プロジェクタ100、図8参照)において光変調装置(空間光変調部130)として用いられるものである。液晶パネル1は、液晶セル60(液晶層)を間に、駆動基板40A(第1基板)と対向基板50(第2基板)とが対向配置されている。本実施の形態の液晶パネル1では、平面視において、駆動基板40Aに設けられた複数の走査線WSLに沿って導電性を有する遮光膜15が設けられた構成を有する。<1. First Embodiment>
FIG. 1 schematically shows a planar configuration of a display device (liquid crystal panel 1) according to the first embodiment of the present disclosure. FIG. 2 schematically shows a cross-sectional configuration of the entire
なお、「走査線WSLに沿って」とは、走査線WSL上または走査線WSLの端面に接して設けられている場合と共に、走査線WSLと遮光膜15との間に他の層(例えば、絶縁膜12)が介在して場合を含む。本実施の形態では、遮光膜15が走査線WSL上に設けられた例を示している。
Note that “along the scanning line WSL” means a case where it is provided on the scanning line WSL or in contact with the end face of the scanning line WSL, and another layer (for example, between the scanning line WSL and the light shielding film 15). This includes the case where the insulating film 12) is interposed. In the present embodiment, an example in which the
(1−1.液晶パネルの構成)
液晶パネル1は、上記のように、対向配置された駆動基板40Aと対向基板50との間に液晶セル60を有する。液晶セル60には、駆動基板40A側および対向基板50側にそれぞれ配向膜61,62が設けられており、液晶セル60の周縁は、封止材63によって封止されている。駆動基板40Aおよび対向基板50の液晶セル60とは反対側の面(面S2側,面S1側)には、それぞれ偏光板42,52が設けられている。(1-1. Configuration of liquid crystal panel)
As described above, the
図3は、図1に示したI−I線における画素トランジスタ13を含む、隣接配置された2つの画素Pにおける駆動基板40Aの断面構成を模式的に表したものである。図4は、図1に示したII−II線における駆動基板40Aの断面構成を模式的に表したものである。図5は、III−III線における駆動基板40Aの断面構成を模式的に表したものである。駆動基板40Aは、例えばX軸方向およびY軸方向にそれぞれ延伸し、互いに交差する複数の走査線WSLおよび複数の信号線DTLが設けられている。駆動基板40Aには、入射した光を反射または透過する開口領域Xと、開口領域Xの周囲に設けられた非開口領域Yとを有し、この非開口領域Yに、互いに交差する複数の走査線WSLおよび複数の信号線DTLや後述する画素トランジスタ13が設けられている。駆動基板40Aは、例えば、支持基板41上(面S1側)に、画素トランジスタ13(TFT素子)等が設けられたTFT層10と、各種配線(配線層21,22,23)が設けられた多層配線層20と、画素電極31とがこの順に積層された構成を有する。
FIG. 3 schematically shows a cross-sectional configuration of the
TFT層10には、支持基板41上に、例えば複数の走査線WSLと、各走査線WSL上に、絶縁膜12を介して画素トランジスタ13が設けられており、画素トランジスタ13上には、絶縁膜14が設けられている。各画素トランジスタ13は、貫通孔H(図6B参照)によって画素P毎に離間して形成されている。この貫通孔Hは、平面視において、例えば、複数の走査線WSLの形成領域に沿って形成され、その底面は支持基板41まで達している。本実施の形態では、詳細は後述するが、積層方向(Z軸方向)において、画素トランジスタ13の側面を含む貫通孔Hの側面(面S3)に遮光膜15が形成されており、これによって、斜めに入射した光の画素トランジスタ13への照射が効率よく低減される。各画素トランジスタ13の間には、平坦化層16が設けられており、貫通孔Hは、この平坦化層16によって埋設されている。多層配線層20は、TFT層10上に設けられており、層間絶縁層26を間に、例えば信号線DTLや共通接続線COM(図示せず)を構成する配線を含む配線層21,22,23がこの順に設けられている。
In the
支持基板41は、例えば石英基板であり、例えば矩形状の面形状(表示画面に平行な面形状)を有する。
The
走査線WSLは、例えばX軸方向に延伸すると共に、一部がY軸方向に延在している。具体的には、走査線WSLは、画素トランジスタ13のLDD領域(LDD領域13c)の直下(対向領域)およびその周辺に延在している。走査線WSLは、例えば、タングステン(W),チタン(Ti),モリブデン(Mo),クロム(Cr)およびタンタル(Ta)等の金属膜あるいはこれらの合金膜によって構成されている。走査線WSLのZ軸方向の膜厚(以下、単に厚みという)は、例えば10nm以上500nm以下である。
For example, the scanning line WSL extends in the X-axis direction and partly extends in the Y-axis direction. Specifically, the scanning line WSL extends immediately below (opposed region) and around the LDD region (
絶縁膜12,14は、例えば酸化シリコン(SiO2)膜や窒化シリコン(Si3N4)膜あるいはその積層膜によって構成されている。絶縁膜12は、走査線WSL上に設けられており、絶縁膜12上には画素トランジスタ13が設けられている。絶縁膜14は、画素トランジスタ13のゲート絶縁膜13Bおよびゲート電極13Cを覆うように設けられている。絶縁膜12の厚みは、例えば50nm以上1μm以下である。絶縁膜14の厚みは、例えば100nm以上1μm以下である。The insulating
画素トランジスタ13は、LDD(Lightly Doped Drain)構造を有している。画素トランジスタ13は、半導体層13Aと、半導体層13A(特に、チャネル領域13a)に電界を印加するゲート電極13Cと、半導体層13Aとゲート電極13Cとを互いに絶縁分離するゲート絶縁膜13Bとを有している。半導体層13Aは、ゲート電極13Cと対向する位置にチャネル領域13aを有し、さらにチャネル領域13aの両側に設けられたLDD領域13cと、LDD領域13cのさらに外側にそれぞれ設けられたソース・ドレイン領域13bとを有している。本実施の形態では、画素トランジスタ13は、ゲート電極13Cが遮光膜15を介して走査線WSLに電気的に接続され、一方のソース・ドレイン領域13bが信号線DTLに電気的に接続され、他方のソース・ドレイン領域13bが画素電極31に電気的に接続されている。
The
チャネル領域13a、ソース・ドレイン領域13bおよびLDD領域13c、は、上記のように、ともに、例えば、同一層(半導体層13A)に形成されており、例えば、非晶質シリコン膜や多結晶シリコン膜等により構成されている。半導体層13Aを多結晶シリコン膜で構成する場合には、ソース・ドレイン領域13bは、例えばn型不純物等の不純物がドーピングされ、低抵抗化されている。LDD領域13cには、ソース・ドレイン領域13bよりも不純物濃度が低くなるように不純物がドーピングされている。
The
ゲート絶縁膜13Bは、半導体層13Aとゲート電極13Cとを電気的に絶縁するためのものである。ゲート絶縁膜13Bは、例えば酸化シリコン膜あるいは窒化シリコン膜等によって構成されており、例えば熱酸化法あるいはCVD(Chemical Vapor Deposition:化学気相成長)法にて形成される。
The
ゲート電極13Cは、ゲート絶縁膜13Bを介して半導体層13AをX軸方向に跨ぐように設けられている。半導体層13Aでは、ゲート電極13Cとの対向領域がチャネル領域13aとなっている。ゲート電極13Cは導電性を有する材料によって形成されている。具体的には、例えば、非晶質シリコン膜や多結晶シリコン膜、あるいは、W,Ti,Mo,CrおよびTa等の金属膜およびこれらの合金膜によって構成されている。また、ゲート電極13Cは、図3に示したように、ポリシリコンやアモルファスシリコン等の導電性を有する材料によって形成された導電膜13dと、上記から選ばれた金属膜13e(あるいは、合金膜)とが積層された構造としてもよい。ゲート電極13Cの厚みは、例えば10nm以上であることが好ましい。上限は、例えば1μm以下である。
The
なお、本実施の形態の画素トランジスタ13は、半導体層13Aが、Y軸方向に延在する例を示したがこれに限らず、X軸方向に延在するように構成することもできる。但し、本実施の形態のように、信号線DTLがY軸方向に延伸する場合には、半導体層13AはY軸方向に延在させる方が、レイアウト効率に優れている。
In addition, although the
遮光膜15は、斜めに入射した光の画素トランジスタ13への照射を低減するためのものであり、駆動基板40Aの製造過程において形成される貫通孔Hの側面(面S3)に形成されている。この貫通孔Hは、上記のように、平面視において、複数の走査線WSLおよび複数の信号線DTLの形成領域に沿って形成されている。具体的には、貫通孔Hの周端が、走査線WSLと重なるように形成されている。これにより、遮光膜15は、平面視において、画素トランジスタ13を内包するように形成される。また、遮光膜15は、半導体層13Aとゲート電極13Cとの間およびその両側に拡張して設けられている。具体的には、遮光膜15は、画素トランジスタ13の積層方向(Z軸方向)において走査線WSL上から絶縁膜14の上端まで連続して形成されている。遮光膜15は、例えば、遮光性を有し、且つ、導電性を有する材料によって形成されている。具体的な材料として、W,Mo,Ti,アルミニウム(Al)および銅(Cu)等が挙げられる。導電性を有する材料を用いて遮光膜15を形成することによって、ゲート電極13Cと走査線WSLとは、図4に示したように、遮光膜15を介して電気的に接続される。遮光膜15の厚みは、例えば5nm以上200nm以下であることが好ましい。
The
なお、図1では、平面視において、遮光膜15が走査線WSLの周縁部上に連続して形成されている例を示したがこれに限らない。遮光膜15は、少なくとも画素トランジスタ13のPN接合箇所、具体的には、LDD領域13cの両側に形成されていればよく、画素トランジスタ13を含むその周縁に形成されていることが望ましい。よって、例えば、隣り合う画素トランジスタ13の間に形成されている走査線WSLに対応する領域には遮光膜15が形成されていなくても構わない。換言すると、遮光膜15は、平面視において、駆動基板40Aに設けられた走査線WSLに沿って断続的に形成されていても構わない。
Although FIG. 1 shows an example in which the
平坦化層16は、絶縁膜12,14と同様に、SiO2膜やSi3N4膜あるいはその積層膜によって構成されている。平坦化層16は、貫通孔Hを埋設してTFT層10の表面を平坦化するものである。このため、図3等では、貫通孔Hを埋設すると共に、絶縁膜14を覆う例を示したが、必ずしも絶縁膜14上に形成する必要はない。平坦化層16の厚みは、走査線11や画素トランジスタ13等を構成する各部の厚みによるが、例えば、支持基板41から200nm以上2μm以下であることが好ましい。Similar to the insulating
配線層21,22,23は、層間絶縁層26を間に設けられた、例えば信号線DTLや共通接続線COM(図示せず)を構成するものである。配線層21,22,23は、例えば、Al,Cu,W,Ti,Mo,CrおよびTa等の金属膜およびこれらの合金膜によって構成されている。配線層21,22,23は、例えばコンタクト24,25等によって適宜、電気的に接続されている。配線層21,22,23の厚みは、例えば100nm以上1μm以下であることが好ましい。
The wiring layers 21, 22, and 23 constitute, for example, the signal line DTL and the common connection line COM (not shown) provided with the interlayer insulating
信号線DTLは、例えばY軸方向に延伸すると共に、例えば半導体層13Aの直上(対向領域、例えば配線21A)に設けられている。信号線DTLは、半導体層13Aのソース・ドレイン領域13bにおいて、平坦化層16、絶縁膜14およびゲート絶縁膜13Bを貫通するコンタクト17によって半導体層13Aと電気的に接続されている。
The signal line DTL extends, for example, in the Y-axis direction, and is provided, for example, immediately above the
層間絶縁層26は、絶縁膜12,14および平坦化層16と同様に、SiO2膜やSi3N4膜あるいはその積層膜によって構成されている。層間絶縁層26は、配線層21,22,23の間を絶縁分離しており、また適宜平坦化がなされている。層間絶縁層26の厚みは、積層される配線層の数によって変わるが、各配線層間(配線層21と配線層22との間、配線層22と配線層23との間)の膜厚は、例えば200nm以上1μmであることが好ましい。Similar to the insulating
画素電極31は、画素P毎に設けられ、例えば透明導電膜よりなる。透明導電膜の材料としては、例えばインジウム錫酸化物(ITO),インジウム亜鉛酸化物(IZO),酸化亜鉛(ZnO)あるいはIGZO(インジウム,ガリウム,亜鉛含有酸化物)と呼ばれる酸化物半導体が挙げられる。
The
対向基板50は、例えば、支持基板51と、支持基板51の液晶セル60との対向面(面S2側)に設けられた共通電極53とが積層された構成を有する。
The counter substrate 50 has a configuration in which, for example, a support substrate 51 and a
支持基板51は、例えば石英基板よりなる。支持基板51には、例えば図示しないカラーフィルタおよび遮光層(ブラックマトリクス層)が設けられ、これらが例えばオーバーコート膜(図示せず)によって覆われている。共通電極53は、このオーバーコート膜上に設けられている。
The support substrate 51 is made of, for example, a quartz substrate. For example, a color filter and a light shielding layer (black matrix layer) (not shown) are provided on the support substrate 51, and these are covered with, for example, an overcoat film (not shown). The
共通電極53は、例えば各画素Pに共通の電極となっており、画素電極31と共に液晶セル60へ電圧を供給するものである。共通電極53は、上記画素電極31と同様に、例えば上述した透明導電膜によって構成されている。
The
液晶セル60は、画素電極31および共通電極53を通じて供給される映像電圧に応じて、そこを透過する光の透過率を制御する機能を有する。液晶セル60は、例えばVA(Vertical Alignment)モード、TN(Twisted Nematic)モード、ECB(Electrically controlled birefringence)モード、FFS(Fringe Field Switching)モードあるいはIPS(In Plane Switching)モード等により表示駆動される液晶を含むものである。液晶セル60の液晶材料は特に限定されない。
The
配向膜61,62は、液晶セル60の配向制御を行うためのものであり、例えば酸化シリコン膜等の無機材料膜により構成されている。配向膜61,62の厚みは、例えば50nm以上360nm以下程度である。配向膜61,62は、例えば蒸着法により成膜される。配向膜61は、画素電極31を覆うように形成されており、配向膜62は、共通電極53を覆うように形成されている。
The alignment films 61 and 62 are for controlling the alignment of the
封止材63は、液晶セル60を駆動基板40Aと対向基板50との間に封止するためのものである。封止材63は、例えば、高分子材料等の絶縁性材料により形成されている。具体的には、エポキシ樹脂またはアクリル樹脂等が挙げられる。
The sealing material 63 is for sealing the
偏光板42,52は、例えばクロスニコル配置されたものであり、ある一定の振動方向の光(偏光)のみを通過させるようになっている。 The polarizing plates 42 and 52 are, for example, arranged in crossed Nicols, and allow only light (polarized light) in a certain vibration direction to pass therethrough.
(1−2.駆動基板の製造方法)
本実施の形態の液晶パネル1を構成する駆動基板40Aは、例えば、次のようにして製造することができる。(1-2. Manufacturing method of driving substrate)
The
図6A〜図6Eは、駆動基板40Aの製造方法を工程順に表したものである。まず、図6Aに示したように、支持基板41上に、例えばCVD法あるいはスパッタ法を用いて、例えばW膜を成膜したのち、パターニング工程を経て走査線11を形成する。続いて、支持基板41および走査線11上に、例えばCVD法を用いて、例えば酸化シリコン膜を成膜して絶縁膜12を形成する。このとき、必要に応じてCMP法等を用いて絶縁膜12の表面を平坦化する。次に、絶縁膜12上に、例えばCVD法を用いて、例えばポリシリコン膜を成膜したのち、必要に応じて結晶化工程を行う。その後、パターニング工程を経て半導体層13Aを形成する。続いて、絶縁膜12および半導体層13A上に、熱酸化法やCVD法を用いて、例えばシリコン酸化膜を成膜してゲート絶縁膜13Bを形成する。次に、必要に応じて半導体層13Aに不純物の注入を行い、チャネル領域13aを形成する。なお、不純物の注入はゲート絶縁膜13Bの形成前に行ってもよい。続いて、ゲート絶縁膜13B上に、例えばCVD法を用いて、例えばポリシリコン膜およびW膜を成膜したのち、パターニング工程を経て導電膜13dおよび金属膜13eの積層膜からなるゲート電極13Cを形成する。その後、必要に応じて半導体層13Aに不純物の注入および不純物活性化のための熱アニールを行い、LDD領域13cおよびソース・ドレイン領域13bを形成する。次に、ゲート絶縁膜13Bおよびゲート電極13C上に、例えばCVD法を用いて、例えば酸化シリコン膜を成膜して絶縁膜14を形成する。このとき、必要に応じてCMP法等を用いて絶縁膜14の表面を平坦化する。
6A to 6E show the manufacturing method of the
続いて、図6Bに示したように、非開口領域Yを覆うように絶縁膜14上にレジスト膜81を形成し、このレジスト膜81をマスクとして、例えばRIE(Reactive Ion Etching)やウェットエッチングにより貫通孔Hを形成する。なお、このとき、複数の走査線WSL(走査線11)と複数の信号線DTLとの交差部に設けられたゲート電極13C近傍の貫通孔Hの端部は、図7に示したように、貫通孔Hの端部(貫通孔端)とゲート電極13Cとの端部との距離(貫通孔Hとの重なり量)が約−0.2μm以上となるように形成することが好ましい。ここでは、ゲート電極13Cと貫通孔Hとが重なる場合をプラス(+)とする。これにより、走査線11とゲート電極13Cとの合わせずれが生じても、矩形形状を有するゲート電極13Cの4つの角のいずれかにおいて、遮光膜15を介して走査線11とゲート電極13Cとを電気的に接続させることが可能となる。
Subsequently, as shown in FIG. 6B, a resist
この後、図6Cに示したように、例えばCVD法、スパッタ法またはALD(Atomic Layer Deposition)法等を用いて、遮光膜15となる、例えばW膜15aを非開口領域Yの上面、貫通孔Hの側面および底面に連続して形成する。
Thereafter, as shown in FIG. 6C, the
次に、図6Dに示したように、例えばRIEを用いてW膜15aの加工を行う。具体的には、貫通孔Hの側面以外のW膜15aを選択的に除去する。これにより、貫通孔Hの側面(面S3)にのみ遮光膜15が形成される。なお、図6D等では、遮光膜15のX軸方向の厚みが下端から上端まで一定である例を示したがこれに限らない。例えば、上記のようにRIEによってW膜の加工を行った場合には、上端部分の遮光膜15の厚みは、RIE等の製造工程によって上端に向かって徐々に薄くなる。
Next, as shown in FIG. 6D, the
続いて、図6Eに示したように、例えばCVD法を用いて貫通孔Hを埋設すると共に、絶縁膜14上を覆う酸化シリコン膜を成膜し、平坦化層16を形成する。このとき、必要に応じてCMP法等を用いて平坦化層16の表面を平坦化する。次に、平坦化層16、絶縁膜14およびゲート絶縁膜13Bを貫通して半導体層13Aと接するコンタクト17を形成する。続いて、例えばCVD法を用いて、Al膜を成膜したのち、パターニング工程を経て配線21A,21Bを含む配線層21を形成する。次に、例えばCVD法を用いて、平坦化層16および配線層21上に、例えば酸化シリコン膜を成膜する。
Subsequently, as shown in FIG. 6E, the through hole H is buried using, for example, a CVD method, and a silicon oxide film covering the insulating
以降、同様の方法を用いて、配線層22,23、酸化シリコン膜および配線層21(配線21A)と配線層22、配線層22と配線層23、配線層23と画素電極31とを電気的に接続するコンタクト24,25を形成する。なお、ここでは、配線層22と配線層23とを電気的に接続するコンタクトは図示していない。これにより、多層配線層20が形成される。最後に、層間絶縁層26上に画素電極31を形成することにより、図3等に示した駆動基板40Aが完成する。
Thereafter, the wiring layers 22 and 23, the silicon oxide film and the wiring layer 21 (
(1−3.投射型表示装置の全体構成)
図8は、本開示の液晶パネル1を備えたプロジェクタ100の全体構成の一例を表したものである。プロジェクタ100は、例えば、3板式の透過型プロジェクタであり、例えば、発光部110、光路分岐部120、空間光変調部130、合成部140および投影部150を有している。(1-3. Overall Configuration of Projection Display Device)
FIG. 8 illustrates an example of the overall configuration of the
発光部110は、空間光変調部130の被照射面に照射する光束を供給するものであり、例えば、白色光源のランプと、そのランプの背後に形成された反射鏡とを含んで構成されている。この発光部110は、必要に応じて、ランプの光111が通過する領域(光軸AX上)に、何らかの光学素子を有していてもよい。例えば、ランプの光軸AX上に、ランプからの光111のうち可視光以外の光を減光するフィルタと、空間光変調部130の被照射面上の照度分布を均一にするオプティカルインテグレータとをランプ側からこの順に設けることが可能である。
The
光路分岐部120は、発光部110から出力された光111を波長帯の互いに異なる複数の色光に分離して、各色光を空間光変調部130の被照射面に導くものである。光路分岐部120は、例えば、図8に示したように、1つのクロスミラー121と、2つのミラー122と、2つのミラー123とを含んで構成されている。クロスミラー121は、発光部110から出力された光111を波長帯の互いに異なる複数の色光に分離する共に各色光の光路を分岐するものである。クロスミラー121は、例えば、光軸AX上に配置されており、互いに異なる波長選択性を持つ2枚のミラーを互いに交差させて連結して構成されている。ミラー122,123は、クロスミラー121により光路分岐された色光(図8では赤色光111R,青色光111B)を反射するものであり、光軸AXとは異なる場所に配置されている。ミラー122は、クロスミラー121に含まれる一のミラーによって光軸AXと交差する一の方向に反射された光(図8では赤色光111R)を空間光変調部130Rの被照射面に導くように配置されている。ミラー123は、クロスミラー121に含まれる他のミラーによって光軸AXと交差する他の方向に反射された光(図8では青色光111B)を空間光変調部130Bの被照射面に導くように配置されている。発光部110から出力された光111のうちクロスミラー121を透過して光軸AX上を通過する光(図8では緑色光111G)は、光軸AX上に配置された空間光変調部130Gの被照射面に入射するようになっている。
The optical
空間光変調部130は、例えば、図2等に示した液晶パネル1を用いて構成されており、図示しない情報処理装置から入力された映像信号Dinに応じて、複数の色光を色光ごとに変調して色光ごとに変調光を生成するものである。この空間光変調部130は、例えば、赤色光111Rを変調する空間光変調部130Rと、緑色光111Gを変調する空間光変調部130Gと、青色光111Bを変調する空間光変調部130Bとを含む。
The spatial
空間光変調部130Rは、合成部140の一の面との対向領域に配置されている。この空間光変調部130Rは、入射した赤色光111Rを映像信号Dinに基づいて変調して赤画像光112Rを生成し、この赤画像光112Rを空間光変調部130Rの背後にある合成部140の一の面に出力するようになっている。空間光変調部130Gは、合成部140の他の面との対向領域に配置されている。この空間光変調部130Gは、入射した緑色光111Gを映像信号Dinに基づいて変調して緑画像光112Gを生成し、この緑画像光112Gを空間光変調部130Rの背後にある合成部140の他の面に出力するようになっている。空間光変調部130Bは、合成部140のその他の面との対向領域に配置されている。この空間光変調部130Bは、入射した青色光111Bを映像信号Dinに基づいて変調して青画像光112Bを生成し、この青画像光112Bを空間光変調部130Rの背後にある合成部140のその他の面に出力するようになっている。
Spatial
合成部140は、複数の変調光を合成して画像光を生成するものである。この合成部140は、例えば、光軸AX上に配置されており、例えば、4つのプリズムを接合して構成されたクロスプリズムである。これらのプリズムの接合面には、例えば、多層干渉膜等により、互いに異なる波長選択性を持つ2つの選択反射面が形成されている。一の選択反射面は、例えば、空間光変調部130Rから出力された赤画像光112Rを光軸AXと平行な方向に反射して投影部150の方向に導くようになっている。また、他の選択反射面は、例えば、空間光変調部130Bから出力された青画像光112Bを光軸AXと平行な方向に反射して投影部150の方向に導くようになっている。また、空間光変調部130Gから出力された緑画像光112Gは、2つの選択反射面を透過して、投影部150の方向に進むようになっている。結局、合成部140は、空間光変調部130R,130G,130Bによってそれぞれ生成された画像光を合成して画像光113を生成し、生成した画像光113を投影部150に出力するように機能する。
The combining
投影部150は、合成部140から出力された画像光113をスクリーン200上に投影して画像を表示させるものである。この投影部150は、例えば、光軸AX上に配置されており、例えば、投影レンズによって構成されている。
The
図9は、空間光変調部130R,130G,130Bの全体構成の一例を表したものである。空間光変調部130R,130G,130Bは、例えば、上述した液晶パネル1と、液晶パネル1を駆動する駆動回路70とを備えたものである。駆動回路70は、表示制御部71と、データドライバ72と、ゲートドライバ73とを有している。
FIG. 9 illustrates an example of the overall configuration of the spatial
液晶パネル1は、複数の画素Pがマトリクス状に形成された画素領域1Aと、その周辺領域1Bとを有する。液晶パネル1は、各画素Pをデータドライバ72およびゲートドライバ73によってアクティブ駆動することにより、外部から入力された映像信号Dinに基づく画像を表示するものである。
The
液晶パネル1は、行方向に延在する複数の走査線WSLと、列方向に延在する複数の信号線DTLと、行方向あるいは列方向に延在する複数の共通接続線COMとを有している。信号線DTLと走査線WSLとの交差部分に対応して、画素Pが設けられている。各信号線DTLは、データドライバ72の出力端(図示せず)に接続されている。各走査線WSLは、ゲートドライバ73の出力端(図示せず)に接続されている。各共通接続線COMは、例えば、固定の電位を出力する回路の出力端(図示せず)に接続されている。
The
表示制御部71は、例えば供給される映像信号Dinを1画面ごと(1フレームの表示ごと)にフレームメモリに格納して保持するものである。表示制御部71は、また、例えば、液晶パネル1を駆動するデータドライバ72およびゲートドライバ73が連動して動作するように制御する機能を有している。具体的には、表示制御部71は、例えば、データドライバ72に走査タイミング制御信号を供給し、データドライバ72に、フレームメモリに保持されている画像信号に基づいた1水平ライン分の画像信号と表示タイミング制御信号を供給するようになっている。
The
データドライバ72は、例えば表示制御部71から供給される1水平ライン分の映像信号Dinを、各画素Pに信号電圧として供給するものである。具体的には、データドライバ72は、例えば、映像信号Dinに対応する信号電圧を、ゲートドライバ73により選択された1水平ラインを構成する各画素Pに、信号線DTLを介してそれぞれ供給するものである。
The
ゲートドライバ73は、例えば表示制御部71から供給される走査タイミング制御信号に応じて、駆動対象の画素Pを選択する機能を有している。具体的には、ゲートドライバ73は、例えば、走査線WSLを介して、選択パルスを画素Pの画素トランジスタ13のゲート電極13Cに印加することにより、画素領域1Aにマトリクス状に形成されている画素Pのうちの1行を駆動対象として選択するようになっている。そして、これらの画素Pでは、データドライバ72から供給される信号電圧に応じて、1水平ラインの表示がなされる。このようにして、ゲートドライバ73は、例えば、時分割的に1水平ラインずつ順次走査を行い、表示領域全体に亘った表示を行うようになっている。
The
次に、画素Pの回路構成について説明する。図10は、画素Pの回路構成の一例を表わしたものである。画素Pは、液晶素子2と、液晶素子2を駆動する画素回路3とを有している。液晶素子2および画素回路3は、走査線WSLおよび信号線DTLの交差部分に対応して設けられている。液晶素子2は、液晶セル60と、液晶セル60を挟み込む画素電極31および共通電極53とにより構成されている。画素回路3は、液晶素子2に信号電圧を書き込むトランジスタ(画素トランジスタ13)と、液晶素子2に書き込んだ電圧を保持する蓄積容量27とにより構成されている。蓄積容量27は所定の間隙を介して互いに対向する一対の容量電極で構成されており、一方の容量電極は半導体層13Aのソース・ドレイン領域13bに接続されており、他方の容量電極は共通接続線COMに接続されている。
Next, the circuit configuration of the pixel P will be described. FIG. 10 illustrates an example of a circuit configuration of the pixel P. The pixel P includes a
(1−4.作用・効果)
前述したように、液晶パネルは高輝度化の要望が高く、高輝度化を実現するためには、画素の開口率を向上させる必要がある。しかしながら、開口率を向上させることは、TFTの遮光面積を減少させることとなり、特に、液晶パネルを投射型表示装置の光変調装置(ライトバルブ)として用いる場合には、光源からの強い光によってリーク電流が発生し、フリッカ等の画質の劣化の原因となる。(1-4. Action and effect)
As described above, the liquid crystal panel is highly demanded to increase the luminance, and in order to realize the higher luminance, it is necessary to improve the aperture ratio of the pixel. However, improving the aperture ratio reduces the light shielding area of the TFT. In particular, when a liquid crystal panel is used as a light modulation device (light valve) of a projection display device, leakage due to strong light from the light source. An electric current is generated, which causes deterioration of image quality such as flicker.
このように、開口率と遮光性とは、基本的にトレードオフの関係にあり、開口率を向上させつつ、遮光性も担持することが可能な液晶パネルの開発が進められている。例えば、半導体層上に設けられたゲート電極を走査線へのコンタクトを兼ねて半導体層の両脇に埋め込むことで半導体層への光の入射を防ぐ電気光学装置が開発されている。しかしながら、この電気光学装置では、ゲート電極によるコンタクトを非開口領域に形成するため、開口率を向上させることは困難となる。また、ゲート電極の埋め込みは、半導体層の両脇の一部分に形成されているため、このゲート電極の埋め込みがない部分の遮光性は低いままである。 Thus, the aperture ratio and the light shielding property are basically in a trade-off relationship, and development of a liquid crystal panel capable of supporting the light shielding property while improving the aperture ratio is underway. For example, an electro-optical device has been developed in which a gate electrode provided on a semiconductor layer is embedded on both sides of the semiconductor layer so as to serve as a contact with a scanning line, thereby preventing light from entering the semiconductor layer. However, in this electro-optical device, since the contact by the gate electrode is formed in the non-opening region, it is difficult to improve the aperture ratio. Further, since the buried gate electrode is formed on a part of each side of the semiconductor layer, the light shielding property of the portion where the gate electrode is not buried remains low.
この他、例えば、非開口領域に設けられた遮光層とTFTとの間にさらに中間遮光層を設け、この中間遮光層を、半導体層の周縁に設けた溝まで延在させることで、遮光性を向上させた表示装置が開発されている。しかしながら、この表示装置では、非開口領域に中間遮光層を延在させる溝を設けるため、開口率の向上に対して不利となる。また、溝の深さを制御することが難しく、さらに、TFTの下方の設けられた走査線と溝との間には隙間があるため、この隙間から光が入射する虞がある。 In addition, for example, an intermediate light-shielding layer is further provided between the light-shielding layer provided in the non-opening region and the TFT, and this intermediate light-shielding layer extends to the groove provided in the peripheral edge of the semiconductor layer, thereby shielding light. A display device with improved performance has been developed. However, this display device is disadvantageous for improving the aperture ratio because the groove for extending the intermediate light shielding layer is provided in the non-opening region. In addition, it is difficult to control the depth of the groove, and there is a gap between the scanning line provided below the TFT and the groove, and thus light may enter through this gap.
更に、例えば、開口領域と非開口領域との間に光学面を設け、これによって斜め入射した光を開口領域側に反射して遮光性および光の利用効率を向上させた電気光学装置が開発されている。しかしながら、この電気光学装置では、光学面はSiN等の光透過性を有する膜で形成されているため、遮光性に対して大きな効果を得ることは難しい。 Furthermore, for example, an electro-optical device has been developed in which an optical surface is provided between the opening region and the non-opening region, thereby reflecting obliquely incident light to the opening region side to improve the light shielding performance and the light utilization efficiency. ing. However, in this electro-optical device, since the optical surface is formed of a light-transmitting film such as SiN, it is difficult to obtain a great effect on the light shielding property.
これに対して、本実施の形態の液晶パネル1では、平面視において、画素トランジスタ13を構成する半導体層13Aおよびゲート電極13Cを上方に備える複数の走査線WSL(走査線11)に沿って、画素トランジスタ13の側面を覆うように積層方向(Z軸方向)に延在する遮光膜15を形成するようにした。これにより、画素トランジスタ13の周囲に遮光膜15が形成されるようになり、斜め方向から入射した光の画素トランジスタ13(特に、半導体層13AのLDD領域13c)への侵入経路を大幅に減少させることが可能となる。即ち、画素トランジスタ13の遮光性を向上させることが可能となる。また、導電性を有する材料を用いて遮光膜15を形成するようにしたので、別途、走査線11とゲート電極13Cとのコンタクトを配置することなく、走査線11とゲート電極13Cとを電気的に接続することができる。よって、開口率を向上させることが可能となる。
On the other hand, in the
以上、本実施の形態では、平面視において、複数の走査線WSLに沿って遮光膜15を形成するようにしたので、画素トランジスタ13の周囲に遮光膜15が形成されようになる。よって、画素トランジスタ13の遮光性が向上し、画質を向上させることが可能となる。また、導電性を有する材料を用いて遮光膜15を形成するようにしたので、別途、走査線11とゲート電極13Cとのコンタクトを配置することなく、走査線11とゲート電極13Cとを電気的に接続することがでるようになる。よって、開口率を向上させることができるようになり、高輝度化を実現することが可能となる。即ち、高輝度化と画質の向上とを両立することが可能となる。
As described above, in the present embodiment, since the
以下、本開示の第2〜第4の実施の形態および変形例1〜4について説明する。なお、上記第1の実施の形態と同一の構成要素については同一の符号を付し説明を省略する。 Hereinafter, the second to fourth embodiments and the first to fourth modifications of the present disclosure will be described. Note that the same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
<2.第2の実施の形態>
図11は、本開示の第2の実施の形態に係る液晶パネル1を構成する駆動基板40Bの断面構成を表したものである。本実施の形態の駆動基板40Bでは、遮光膜15を、平面視において、駆動基板40Aに設けられた複数の走査線WSL沿って設ける(遮光膜15A)と共に、画素トランジスタ13の上方(遮光膜15B)にも設けられた構成を有する。なお、図11に示した駆動基板40Bは、図1に示したI−I線における画素トランジスタ13を含む、隣接配置された2つの画素Pにおける断面構成を模式的に表したものである。<2. Second Embodiment>
FIG. 11 illustrates a cross-sectional configuration of the
図12は、図11に示した駆動基板40Bを製造する際の一工程を表したものである。上記第1の実施の形態における駆動基板40Aと同様の方法を用いて画素トランジスタ13上に設けられた絶縁膜14(非開口領域Yの上面)および貫通孔Hの側面に、遮光膜15(遮光膜15A,15B)となる、例えばW膜15aを形成する。次に、図12に示したように、W膜15aの側面および上面を覆う、所望のパターンを有するレジスト膜82を形成する。具体的には、レジスト膜82は、配線層21と半導体層13Aとを電気的に接続するコンタクト17を形成する位置に開口82Hが設けられている。この後、例えばRIEを用いてW膜15aの加工を行ったのち、上記第1の実施の形態と同様の方法を用いて駆動基板40Bを製造する。これにより、貫通孔Hの側面と共に、画素トランジスタ13の上方を覆う遮光膜15が形成された駆動基板40Bが完成する。
FIG. 12 shows one process when manufacturing the
以上のように、本実施の形態では、画素トランジスタ13の側面と共に、上方を覆う遮光膜15を形成するようにしたので、駆動基板40B内を伝播する迷光の画素トランジスタ13への侵入を防ぐことが可能となる。よって、画素トランジスタ13に対する遮光性がさらに向上させることが可能となる。
As described above, in the present embodiment, the
なお、第1の実施の形態では、遮光膜15は走査線11の上面から絶縁膜14の上面まで設けた例を示したが、これに限らない。例えば、図11に示したように、支持基板41の上面から走査線11の端面(側面)を覆うように形成してもよい。
In the first embodiment, the example in which the
<3.第3の実施の形態>
図13は、本開示の第3の実施の形態に係る液晶パネル1を構成する駆動基板40Cの断面構成を表したものである。本実施の形態の駆動基板40Cでは、走査線11、絶縁膜12、および絶縁膜14が同一端面を有し、その端面に遮光膜15が、支持基板41の上面から絶縁膜14の上端にかけて形成された構成を有する。なお、図13に示した駆動基板40Cは、図1に示したI−I線における画素トランジスタ13を含む、隣接配置された2つの画素Pにおける断面構成を模式的に表したものである。<3. Third Embodiment>
FIG. 13 illustrates a cross-sectional configuration of a drive substrate 40C configuring the
図14Aおよび図14Bは、図13に示した駆動基板40Cを製造する際の工程の一部を表したものである。まず、図14Aに示したように、支持基板41上に、例えばCVD法あるいはスパッタ法を用いて、走査線11となる例えばW膜11aを成膜する。この後、パターニング工程を行ってもよいが、非開口領域におけるW膜11aの分離は行わないものとする。続いて、W膜11a上に絶縁膜12となる酸化シリコン膜12aを形成したのち、上記第1の実施の形態と同様に、半導体層13Aを形成したのち、ゲート絶縁膜13Bとなる、例えば酸化シリコン膜13x、ゲート電極13Cおよび絶縁膜14となる、例えば酸化シリコン膜14aを順に形成する。
14A and 14B show a part of a process for manufacturing the drive substrate 40C shown in FIG. First, as shown in FIG. 14A, for example, a
次に、図14Bに示したように、絶縁膜14上に非開口領域Yを覆うように対応する領域にレジスト膜83を形成し、このレジスト膜81をマスクとして、例えばRIEやウェットエッチングにより支持基板41まで達する貫通孔Hを形成する。このとき、非開口領域Yの走査線11となるW膜11aの分離も行われる。この後、上記第1の実施の形態と同様の方法を用いて駆動基板40Cを製造する。これにより、走査線11、絶縁膜12、および絶縁膜14が同一端面を有する駆動基板40Cが完成する。
Next, as shown in FIG. 14B, a resist
以上のように、本実施の形態では、貫通孔Hを、走査線11、絶縁膜12、および絶縁膜14を一括でエッチングしてその側面に導電性を有する遮光膜15を形成するようにした。これにより、遮光膜15の走査線11、絶縁膜12および絶縁膜14の側面は同一面(面S3)を形成するようになる。即ち、遮光膜15によって走査線11とゲート電極13Cとを位置合わせなしに電気的に接続することが可能となる。よって、貫通孔Hと走査線11との合わせずれを考慮する必要がなくなり、より開口率を向上させることが可能となる。
As described above, in the present embodiment, the
<4.変形例1>
図15は、本開示の変形例に係る液晶パネル1を構成する駆動基板40Dの平面構成を模式的に表したものである。図16は、図15に示したIV−IV線における断面構成を表したものである。本変形例の駆動基板40Dでは、ゲート電極13Cは、X軸方向に延伸して隣り合う画素P間に連続して形成されている。具体的には、走査線11の上方に、走査線11と対向してX軸方向に延伸して形成されており、隣り合う画素Pの間に形成された貫通孔13Hを介して走査線11と電気的に接続されている点が上記第1の実施の形態とは異なる。<4.
FIG. 15 schematically illustrates a planar configuration of the drive substrate 40 </ b> D constituting the
なお、貫通孔13Hは、第1の実施の形態と同様に、支持基板41上に走査線11、絶縁膜12、半導体層13Aおよびゲート絶縁膜13Bを形成したのち、ゲート絶縁膜13B上にレジスト膜をパターニングし、このレジスト膜をマスクとしてRIE等により形成する。貫通孔13Hを形成した後は、第1の実施の形態と同様に、例えばCVD法を用いて、貫通孔13Hを埋設しつつ、ゲート絶縁膜13B上に例えばポリシリコン膜を成膜したのち、パターニング工程を経てゲート電極13Cを形成する。以降、第1の実施の形態と同様の工程を経ることで駆動基板40Dが完成する。
As in the first embodiment, the through
以上のように、本変形例では、走査線11とゲート電極13Cとの接続を、遮光膜15を介することなく半導体層13Aとは離れた位置にて行うようにしたので、上記第1の実施の形態と比較して、走査線11とゲート電極13Cとを容易に接続することが可能となる。また、貫通孔13Hに遮光性は求められていないため、レイアウトの自由度が向上し、開口率をさらに向上させることが可能となる。
As described above, in the present modification, the connection between the scanning
なお、本変形例では、ゲート電極13Cの電位は、走査線11から直接供給されるため、遮光膜15の電位は任意で構わなく、例えば電気的にフローティングとなっていても構わない。従って、平面視において、側面に遮光膜15を形成する貫通孔Hの端部とゲート電極13Cの端部との距離(貫通孔Hとの重なり量)は、−0.2μm未満としてもよい。
In this modification, since the potential of the
<5.変形例2>
図17は、本開示の変形例に係る液晶パネル1を構成する駆動基板40Eの平面構成を模式的に表したものである。図18は、図17に示したV−V線における断面構成を表したものである。本変形例では、ゲート電極13Cは、周辺領域1Bにおいてコンタクト18を介して配線層21と電気的に接続されており、この配線層21から電位が供給されるようになっている。<5.
FIG. 17 schematically illustrates a planar configuration of the drive substrate 40 </ b> E that configures the
なお、本変形例では、遮光膜15は走査線11と同電位となっている。また、平面視において、側面に遮光膜15を形成する貫通孔Hの端部とゲート電極13Cの端部との距離(貫通孔Hとの重なり量)は、−0.2μm未満で形成されている。
In the present modification, the
以上のように、本変形例では、周辺領域1Bにおいて、コンタクト18を介してゲート電極13Cと配線層21と接続し、この配線層21からゲート電極13Cに電位を供給するようにしたので、上記変形例1と比較して、走査線11とゲート電極13Cとの接続工程を削減することができる。
As described above, in this modified example, in the
また、本変形例では、走査線WSL(走査線11)は、画素トランジスタ13の裏面遮光膜となる。よって、走査線11の電位を、画素トランジスタ13の保持特性にとって最適な値とすることによって、電界に起因した画素トランジスタ13のリーク電流を低減させ、さらなる画質の向上を図ることが可能となる。なお、本変形例における走査線11および遮光膜15はフローティング電位でも構わないが、ある電位に固定することによって、容量カップリングの影響を低減することが可能となる。これにより、さらに画質を向上させることが可能となる。
In the present modification, the scanning line WSL (scanning line 11) is a back light shielding film of the
<6.第4の実施の形態>
図19は、本開示の第4の実施の形態に係る液晶パネル1を構成する駆動基板40Fの平面構成を模式的に表したものであり、図20は、図19に示したVI−VI線における画素トランジスタ13を含む、隣接配置された2つの画素Pにおける断面構成を模式的に表したものである。本実施の形態の駆動基板40Fは、遮光膜15が支持基板41の上面から配線層21(具体的には、配線21A)の上端まで連続して設けられると共に、半導体層13Aと配線21Aとが遮光膜15を介して電気的に接続された構成を有する。また、走査線WSLは、X軸方向において画素P毎に分離されている。<6. Fourth Embodiment>
FIG. 19 schematically illustrates a planar configuration of the
図21A〜図21Cは、図19に示した駆動基板40Fを製造する際の工程の一部を表したものである。まず、上記第1の実施の形態における駆動基板40Aと同様の方法を用いて絶縁膜14まで形成する。なお、このとき、半導体層13Aは、Y軸方向の一方の端面が走査線11の端面よりも外側になるようにパターニングする。次に、図21Aに示したように、絶縁膜14およびゲート絶縁膜13Bを貫通するコンタクト17を形成する。続いて、例えばCVD法を用いて、Al膜を成膜したのち、パターニング工程を経て配線層21(配線21A,21B)を形成する。このとき、配線21Aの開口領域X側の端面は、下方に設けられている走査線11の端面よりも外側且つ、半導体層13Aの端面と同一または内側になるように形成する。次に、絶縁膜14および配線層21上にレジスト膜84を形成する。このとき、配線21Aの開口領域X側の端面は露出させておく。次に、レジスト膜84および配線21Aをマスクとして例えばRIEやウェットエッチングにより貫通孔Hを形成する。これにより、半導体層13Aの端面が露出すると共に、配線層21(配線21A)の端面と同一面を有する側面(面S3a)が形成される。なお、配線21B側の側面(面S3b)では、半導体層13Aの端面は、ゲート絶縁膜13Bによって覆われている。
21A to 21C show a part of the process for manufacturing the
続いて、レジスト膜84を除去したのち、図21Bに示したように、例えばCVD法を用いて、遮光膜15となる、例えばW膜15aを、非開口領域Yの上面、貫通孔Hの側面および底面に連続して形成する。次に、図21Cに示したように、例えばRIEを用いて配線層21の端面と貫通孔Hの側面部以外のW膜15aを除去して遮光膜15を形成する。これにより、半導体層13Aと配線21Aとが遮光膜15を介して電気的に接続される。なお、配線21Aは、信号線DTLであり、これにより、半導体層13Aには信号線DTLの電位が供給される。
Subsequently, after removing the resist
この後、例えばCVD法を用いて貫通孔Hを埋設すると共に、絶縁膜14および配線層21を覆う酸化シリコン膜を成膜し、平坦化層16を形成する。このとき、必要に応じてCMP法等を用いて平坦化層16の表面を平坦化する。続いて、第1の実施の形態と同様に、配線層22,23、酸化シリコン膜、配線層21と配線層22、配線層22と配線層23、配線層23と画素電極31とを電気的に接続するコンタクト24,25および画素電極31を形成する。これにより、図19に示した駆動基板40Fが完成する。なお、ここでは、配線層22と配線層23とを電気的に接続するコンタクトは図示していない。
Thereafter, the through hole H is buried by using, for example, a CVD method, and a silicon oxide film covering the insulating
なお、図19では、Y軸方向に延在する遮光膜15が隣り合う画素Pの間において分離している例を示したが、連続していてもよい。これは、本実施の形態では、走査線11とゲート電極13Cとは電気的に接続しないように配置されているからである。
Although FIG. 19 shows an example in which the
以上のように、本実施の形態では、配線層21を形成したのちに配線層21(具体的には、配線21A)をマスクとして、配線21Aの端面および半導体層13Aの端面を含む側面(面S3a)を有する貫通孔Hを形成し、その貫通孔Hの側面(面S3aおよび面S3b)に遮光膜15を形成するようにした。これにより、半導体層13Aと信号線DTLである配線21Aとが遮光膜15を介して電気的に接続され、上記第1の実施の形態における図3に示したように、半導体層13Aと配線層21とを接続するためのコンタクト17を形成する必要がなくなり、このコンタクト17の面積分、非開口領域を削減することが可能となる。即ち、開口率をさらに向上させることが可能となる。
As described above, in the present embodiment, after the
また、本実施の形態では、配線層21を形成したのちに、配線層21の端面を含む貫通孔Hの側面に遮光膜15を形成するようにしたので、本実施の形態の遮光膜15は、第1の実施の形態における遮光膜15よりもZ軸方向に高く形成される。よって、画素トランジスタ13に対する遮光性がさらに向上し、画質をさらに向上させることが可能となる。
In the present embodiment, after the
<7.変形例3>
図22は、本開示の変形例に係る液晶パネル1を構成する駆動基板40Gの断面構成を表したものである。本変形例の駆動基板40Gは、配線層23を形成したのちに、遮光膜15を形成したものである。また、貫通孔Hは、半導体層13Aの端面と配線層23の端面とが同一面(面S3d)を形成するように設けられている。このため、遮光膜15は、支持基板41の上面から配線層23の上端まで連続して形成されると共に、半導体層13Aと配線層23とを電気的に接続する。なお、半導体層13Aのもう一方の端面は、ゲート絶縁膜13Bによって覆われている(面S3c)。配線層23は、コンタクト25を介して画素電極31と電気的に接続されている。このため、本変形例では、走査線WSLはX軸方向およびY軸方向共に画素P毎に分離されており、走査線WSLに沿って形成される遮光膜15は、画素P毎に分離して形成されている。なお、図22に示した駆動基板40Fは、図19に示したVI−VI線における画素トランジスタ13を含む、隣接配置された2つの画素Pにおける断面構成を模式的に表したものである。<7.
FIG. 22 illustrates a cross-sectional configuration of the drive substrate 40 </ b> G that configures the
本変形例の駆動基板40Gは、貫通孔Hおよび遮光膜15を配線層23を形成した後に設ける以外は、上記第4の実施の形態と同様の方法を用いて製造することができる。
The drive substrate 40G of this modification can be manufactured using the same method as in the fourth embodiment except that the through hole H and the
以上のように、本変形例では、配線層23を形成したのちに配線層23の端面と半導体層13Aの端面とを含む側(面S3d)を有する貫通孔Hを形成し、その貫通孔Hの側面(面S3cおよび面S3d)に遮光膜15を形成するようにした。これにより、半導体層13Aと配線層23とは、遮光膜15を介して電気的に接続される。また、半導体層13Aは、この遮光膜15、配線層23およびコンタクト25を介して画素電極31と電気的に接続される。これにより、上記第4の実施の形態と同様に、半導体層13Aと配線層21とを接続するためのコンタクト17を形成する必要がなくなり、このコンタクト17の面積分、非開口領域を削減することが可能となる。
As described above, in the present modification, after the
また、本変形例では、配線層23を形成したのちに、配線層23の端面を含む貫通孔Hの側面に遮光膜15を形成するようにしたので、第4の実施の形態における遮光膜15よりもZ軸方向にさらに高い遮光膜15が形成される。よって、画素トランジスタ13に対する遮光性がさらに向上させることが可能となる。更に、本変形例では、画素電極31のすぐ下から遮光膜15が形成されるため、遮光膜15を光反射率の高い材料を用いて形成することで、導波路としての効果が得られ、光利用効率を向上させることが可能となる。
Further, in this modification, after the
<8.変形例4>
図23は、本開示の変形例に係る液晶パネル1を構成する駆動基板40Hの平面構成を模式的に表したものである。図24は、図23に示したVII−VII線における画素トランジスタ13を含む、隣接配置された2つの画素Pにおける断面構成を模式的に表したものである。上記第1〜第4の実施の形態および変形例1〜3では、画素P毎に設けられる画素トランジスタ13としてトップゲート型のトランジスタを例に示したがこれに限らず、図24に示したようにボトムゲート型のトランジスタであってもよい。本変形例の駆動基板40Hは、支持基板41上に、ボトムゲート型の画素トランジスタ93を有するTFT層90と、上記第1の実施の形態等と同様の構成を有する多層配線層20と、画素電極31とがこの順に積層された構成を有する。<8. Modification 4>
FIG. 23 schematically illustrates a planar configuration of the
画素トランジスタ93は、支持基板41側から順に、走査線WSLを兼ねるゲート電極93C、ゲート絶縁膜93Bおよび半導体層93Aがこの順に積層された構成を有する。半導体層93A上には、絶縁膜92および絶縁膜94がこの順に積層されている。各画素Pの間は、貫通孔Hによって分離されており、同一面を有するゲート絶縁膜93B、絶縁膜92,94の端面に沿って遮光膜95が形成されている。貫通孔Hは平坦化層96によって埋設されており、平坦化層96は、例えば絶縁膜94上にも形成されており、TFT層90の表面を平坦化している。TFT層90と多層配線層20とは、平坦化層96、絶縁膜94および絶縁膜92を貫通すると共に、半導体層93Aと配線層21とを接続するコンタクト97によって電気的に接続されている。
The
以上、第1〜第4の実施の形態および変形例1〜4を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、本開示の液晶パネル1の構造は、投射型表示装置に限らず、遮光が必要な半導体装置の全てに適用することができる。更に、上記実施の形態等では、表示素子として液晶素子を用いた例をあげたが、これに限らず、例えば有機EL(Electro Luminescence)素子や、CLED(Crystal Light Emitting Diode)を用いてもかまわない。
The first to fourth embodiments and the first to fourth modifications have been described above, but the present disclosure is not limited to these embodiments and the like, and various modifications can be made. For example, the structure of the
なお、本開示の表示装置および投射型表示装置は、以下のような構成であってもよい。
(1)
液晶層を間に対向配置された第1基板および第2基板を備え、
前記第1基板は、
支持基板と、
前記支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、
前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたTFT素子と、
導電性を有する材料によって形成されると共に、平面視において、前記複数の走査線に沿って設けられた遮光膜と
を有する表示装置。
(2)
前記TFT素子は、前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたゲート電極と、前記複数の走査線上にそれぞれ設けられた半導体層とを有し、
前記遮光膜は、前記複数の走査線と前記複数の信号線とを含む配線、前記ゲート電極および前記半導体層のいずれかと電気的に接続されている、前記(1)に記載の表示装置。
(3)
前記遮光膜は、平面視において、前記複数の走査線に沿って連続して設けられている、前記(1)または(2)に記載の表示装置。
(4)
前記TFT素子は、平面視において前記遮光膜によって囲まれている、前記(1)乃至(3)のうちのいずれかに記載の表示装置。
(5)
前記遮光膜は、前記TFT素子の側面を、前記ゲート電極と前記半導体層との間およびその両側に拡張して設けられている、前記(2)乃至(4)のうちのいずれかに記載の表示装置。
(6)
前記半導体層はLDD(Lightly Doped Drain)領域を含む、前記(2)乃至(5)のうちのいずれかに記載の表示装置。
(7)
前記第1基板は、前記支持基板側から、それぞれ絶縁膜を介して前記走査線、前記半導体層および前記ゲート電極がこの順に積層されており、
前記遮光膜は、積層方向において、前記支持基板の表面または前記走査線の表面から前記ゲート電極の上方まで延在している、前記(2)乃至(6)のうちのいずれかに記載の表示装置。
(8)
前記第1基板は、前記支持基板側から、前記走査線を兼ねた前記ゲート電極および前記半導体層が絶縁膜を介してこの順に積層されており、
前記遮光膜は、積層方向において、前記支持基板の表面から半導体層の上方まで延在している、前記(2)乃至(6)のうちのいずれかに記載の表示装置。
(9)
前記第1基板は、複数の画素を有すると共に、前記複数の画素毎に設けられた開口領域と、前記開口領域の周囲に設けられた非開口領域とを有し、
前記遮光膜は、前記開口領域および前記非開口領域の一部を含んで形成された貫通孔の側面に形成されている、前記(1)乃至(8)のうちのいずれかに記載の表示装置。
(10)
光源からの光を変調する光変調装置を有し、
前記光変調装置は、
液晶層を間に対向配置された第1基板および第2基板を備え、
前記第1基板は、
支持基板と、
前記支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、
前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたTFT素子と、
導電性を有する材料によって形成されると共に、平面視において、前記複数の走査線に沿って設けられた遮光膜と
を有する投射型表示装置。Note that the display device and the projection display device of the present disclosure may have the following configurations.
(1)
A first substrate and a second substrate disposed opposite to each other with a liquid crystal layer therebetween,
The first substrate is
A support substrate;
A plurality of scanning lines and a plurality of signal lines provided on the support substrate and intersecting each other;
TFT elements respectively provided at intersections of the plurality of scanning lines and the plurality of signal lines;
And a light-shielding film provided along the plurality of scanning lines in a plan view.
(2)
The TFT element includes a gate electrode provided at each of intersections of the plurality of scanning lines and the plurality of signal lines, and a semiconductor layer provided on each of the plurality of scanning lines,
The display device according to (1), wherein the light shielding film is electrically connected to any one of a wiring including the plurality of scanning lines and the plurality of signal lines, the gate electrode, and the semiconductor layer.
(3)
The display device according to (1) or (2), wherein the light shielding film is continuously provided along the plurality of scanning lines in a plan view.
(4)
The display device according to any one of (1) to (3), wherein the TFT element is surrounded by the light shielding film in a plan view.
(5)
The light shielding film according to any one of (2) to (4), wherein a side surface of the TFT element is provided between the gate electrode and the semiconductor layer and on both sides thereof. Display device.
(6)
The display device according to any one of (2) to (5), wherein the semiconductor layer includes an LDD (Lightly Doped Drain) region.
(7)
In the first substrate, the scanning line, the semiconductor layer, and the gate electrode are stacked in this order from the support substrate side through insulating films, respectively.
The display according to any one of (2) to (6), wherein the light shielding film extends from the surface of the support substrate or the surface of the scanning line to above the gate electrode in the stacking direction. apparatus.
(8)
In the first substrate, the gate electrode that also serves as the scanning line and the semiconductor layer are stacked in this order via an insulating film from the support substrate side,
The display device according to any one of (2) to (6), wherein the light shielding film extends from a surface of the support substrate to above the semiconductor layer in a stacking direction.
(9)
The first substrate includes a plurality of pixels, an opening region provided for each of the plurality of pixels, and a non-opening region provided around the opening region,
The display device according to any one of (1) to (8), wherein the light shielding film is formed on a side surface of a through hole formed including a part of the opening region and the non-opening region. .
(10)
A light modulation device for modulating light from the light source;
The light modulation device comprises:
A first substrate and a second substrate disposed opposite to each other with a liquid crystal layer therebetween,
The first substrate is
A support substrate;
A plurality of scanning lines and a plurality of signal lines provided on the support substrate and intersecting each other;
TFT elements respectively provided at intersections of the plurality of scanning lines and the plurality of signal lines;
And a light-shielding film provided along the plurality of scanning lines in a plan view.
本出願は、日本国特許庁において2017年2月1日に出願された日本特許出願番号2017−016621号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。 This application claims priority on the basis of Japanese Patent Application No. 2017-016621 filed on February 1, 2017 at the Japan Patent Office. The entire contents of this application are hereby incorporated by reference. Incorporated into.
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。 Those skilled in the art will envision various modifications, combinations, subcombinations, and changes, depending on design requirements and other factors, which are within the scope of the appended claims and their equivalents. It is understood that
Claims (10)
前記第1基板は、
支持基板と、
前記支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、
前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたTFT素子と、
導電性を有する材料によって形成されると共に、平面視において、前記複数の走査線に沿って設けられた遮光膜と
を有する表示装置。A first substrate and a second substrate disposed opposite to each other with a liquid crystal layer therebetween,
The first substrate is
A support substrate;
A plurality of scanning lines and a plurality of signal lines provided on the support substrate and intersecting each other;
TFT elements respectively provided at intersections of the plurality of scanning lines and the plurality of signal lines;
And a light-shielding film provided along the plurality of scanning lines in a plan view.
前記遮光膜は、前記複数の走査線と前記複数の信号線とを含む配線、前記ゲート電極および前記半導体層のいずれかと電気的に接続されている、請求項1に記載の表示装置。The TFT element includes a gate electrode provided at each of intersections of the plurality of scanning lines and the plurality of signal lines, and a semiconductor layer provided on each of the plurality of scanning lines,
2. The display device according to claim 1, wherein the light shielding film is electrically connected to any one of a wiring including the plurality of scanning lines and the plurality of signal lines, the gate electrode, and the semiconductor layer.
前記遮光膜は、積層方向において、前記支持基板の表面または前記走査線の表面から前記ゲート電極の上方まで延在している、請求項2に記載の表示装置。In the first substrate, the scanning line, the semiconductor layer, and the gate electrode are stacked in this order from the support substrate side through insulating films, respectively.
The display device according to claim 2, wherein the light shielding film extends from a surface of the support substrate or a surface of the scanning line to above the gate electrode in the stacking direction.
前記遮光膜は、積層方向において、前記支持基板の表面から半導体層の上方まで延在している、請求項2に記載の表示装置。In the first substrate, the gate electrode that also serves as the scanning line and the semiconductor layer are stacked in this order via an insulating film from the support substrate side,
The display device according to claim 2, wherein the light shielding film extends from a surface of the support substrate to above the semiconductor layer in a stacking direction.
前記遮光膜は、前記開口領域および前記非開口領域の一部を含んで形成された貫通孔の側面に形成されている、請求項1に記載の表示装置。The first substrate includes a plurality of pixels, an opening region provided for each of the plurality of pixels, and a non-opening region provided around the opening region,
The display device according to claim 1, wherein the light shielding film is formed on a side surface of a through hole formed including a part of the opening region and the non-opening region.
前記光変調装置は、
液晶層を間に対向配置された第1基板および第2基板を備え、
前記第1基板は、
支持基板と、
前記支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、
前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたTFT素子と、
導電性を有する材料によって形成されると共に、平面視において、前記複数の走査線に沿って設けられた遮光膜と
を有する投射型表示装置。A light modulation device for modulating light from the light source;
The light modulation device comprises:
A first substrate and a second substrate disposed opposite to each other with a liquid crystal layer therebetween,
The first substrate is
A support substrate;
A plurality of scanning lines and a plurality of signal lines provided on the support substrate and intersecting each other;
TFT elements respectively provided at intersections of the plurality of scanning lines and the plurality of signal lines;
And a light-shielding film provided along the plurality of scanning lines in a plan view.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017016621 | 2017-02-01 | ||
JP2017016621 | 2017-02-01 | ||
PCT/JP2017/046963 WO2018142822A1 (en) | 2017-02-01 | 2017-12-27 | Display device and projection display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018142822A1 true JPWO2018142822A1 (en) | 2019-11-21 |
JP7028192B2 JP7028192B2 (en) | 2022-03-02 |
Family
ID=63040194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018565994A Active JP7028192B2 (en) | 2017-02-01 | 2017-12-27 | Display device and projection type display device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7028192B2 (en) |
CN (1) | CN110226121B (en) |
WO (1) | WO2018142822A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7327184B2 (en) * | 2020-01-30 | 2023-08-16 | セイコーエプソン株式会社 | electro-optical devices and electronic devices |
JP7435087B2 (en) | 2020-03-17 | 2024-02-21 | セイコーエプソン株式会社 | Electro-optical devices and electronic equipment |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002196362A (en) * | 2000-12-25 | 2002-07-12 | Sharp Corp | Liquid crystal display device and method for manufacturing the same |
JP2011071476A (en) * | 2009-08-25 | 2011-04-07 | Canon Inc | Thin film transistor, display device using the same, and method of manufacturing thin film transistor |
JP3197990U (en) * | 2015-03-31 | 2015-06-11 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
CN104950541A (en) * | 2015-07-20 | 2015-09-30 | 深圳市华星光电技术有限公司 | BOA-type liquid crystal display panel and manufacturing method thereof |
JP2016009719A (en) * | 2014-06-23 | 2016-01-18 | 株式会社ジャパンディスプレイ | Thin film semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3684578B2 (en) * | 1998-03-19 | 2005-08-17 | セイコーエプソン株式会社 | Liquid crystal device and electronic device |
JP4285158B2 (en) * | 2003-08-29 | 2009-06-24 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
-
2017
- 2017-12-27 JP JP2018565994A patent/JP7028192B2/en active Active
- 2017-12-27 WO PCT/JP2017/046963 patent/WO2018142822A1/en active Application Filing
- 2017-12-27 CN CN201780084744.8A patent/CN110226121B/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002196362A (en) * | 2000-12-25 | 2002-07-12 | Sharp Corp | Liquid crystal display device and method for manufacturing the same |
JP2011071476A (en) * | 2009-08-25 | 2011-04-07 | Canon Inc | Thin film transistor, display device using the same, and method of manufacturing thin film transistor |
JP2016009719A (en) * | 2014-06-23 | 2016-01-18 | 株式会社ジャパンディスプレイ | Thin film semiconductor device |
JP3197990U (en) * | 2015-03-31 | 2015-06-11 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
CN104950541A (en) * | 2015-07-20 | 2015-09-30 | 深圳市华星光电技术有限公司 | BOA-type liquid crystal display panel and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN110226121B (en) | 2022-09-30 |
WO2018142822A1 (en) | 2018-08-09 |
JP7028192B2 (en) | 2022-03-02 |
CN110226121A (en) | 2019-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8823071B2 (en) | Electro-optical device and electronic apparatus | |
US9823530B2 (en) | Electro-optical apparatus and electronic apparatus | |
JP3197990U (en) | Electro-optical device and electronic apparatus | |
JP6044358B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP5794013B2 (en) | Electro-optical device and electronic apparatus | |
JP2016080956A (en) | Electro-optic device, method for manufacturing electro-optic device, and electronic equipment | |
JP5919636B2 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
US11081588B2 (en) | Electro-optical device and electronic apparatus | |
JP6977561B2 (en) | Semiconductor device and projection type display device | |
JP2018136477A (en) | Electro-optical device and electronic apparatus | |
WO2018142822A1 (en) | Display device and projection display device | |
TW201634995A (en) | Electro-optical device and electronic apparatus | |
JP2010096966A (en) | Electro-optical apparatus, method for manufacturing same, and electronic device | |
JP2007187921A (en) | Electrooptical apparatus, its manufacturing method, and electronic device | |
JP5919890B2 (en) | Electro-optical device and electronic apparatus | |
JP5609583B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP2012181308A (en) | Electro-optical device and electronic device | |
JP2020034822A (en) | Electro-optical device and electronic apparatus | |
JP7409236B2 (en) | Electro-optical devices and electronic equipment | |
JP5975141B2 (en) | Electro-optical device and electronic apparatus | |
JP2012252033A (en) | Electro-optical device and electronic apparatus | |
JP7434996B2 (en) | Electro-optical devices and electronic equipment | |
US9383633B2 (en) | Electro-optical device and electronic apparatus | |
JP2022007339A (en) | Electro-optic device and electronic apparatus | |
JP6236827B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220131 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7028192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |