JPWO2018134882A1 - メモリアクセス装置、画像処理装置、および撮像装置 - Google Patents

Abstract

同一のデータバスに接続され、アドレス空間が複数のバンクに分けられたメモリへのアクセスを要求するアクセス要求を出力する複数の処理ブロックと、データバスに接続され、処理ブロックのそれぞれから出力されたアクセス要求を調停し、受け付けたアクセス要求に応じて、接続されたメモリへのアクセスを制御すると共に、メモリの動作状態を表す動作情報を出力するメモリ制御部と、複数の処理ブロックの内、優先度が高い少なくとも１つの処理ブロックを高優先処理ブロックとしたとき、動作情報に基づいて、高優先処理ブロックがメモリの複数のバンクに連続してアクセスする際に指定するバンクの順番を変更し、変更した順番でバンクを指定する高優先処理ブロックのアクセス要求を出力するアクセス選択部と、を備える。

Description

本発明は、メモリアクセス装置、画像処理装置、および撮像装置に関する。

静止画用カメラ、動画用カメラ、医療用内視鏡カメラ、または産業用内視鏡カメラなどの撮像装置では、搭載されたシステムＬＳＩなどの画像処理装置によって、様々な画像処理が行われる。画像処理装置には、撮像装置における様々な画像処理を行うための複数の処理ブロックが内蔵されており、それぞれの処理ブロックは、システムＬＳＩの内部に設けられたデータバスに接続されている。また、撮像装置に搭載される画像処理装置などの多くのシステムＬＳＩでは、接続された１つのＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を、内蔵している複数の処理ブロックで共有している。そして、それぞれの処理ブロックは、データバスを介したＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送によってＤＲＡＭにアクセスする。このとき、それぞれの処理ブロックは、ＤＭＡ転送によるＤＲＡＭへのアクセス要求（いわゆる、ＤＭＡ要求）と、アドレスやアクセス方向（書き込みまたは読み出し）などのＤＲＡＭへのアクセスに関する情報（アクセス情報）を出力する。

また、複数の処理ブロックで１つのＤＲＡＭを共有する構成の画像処理装置には、内蔵している複数の処理ブロックのそれぞれから出力されるＤＭＡ転送のアクセス要求を調停する調停回路（いわゆる、ＤＭＡ調停回路）を備えている。調停回路は、それぞれの処理ブロックから出力されるＤＲＡＭへのアクセス要求を適切に調停しながら、ＤＲＡＭに対する実際のアクセスを制御している。調停回路は、基本的に、それぞれの処理ブロックの優先順位を表す優先度に基づいて、ＤＲＡＭへのアクセス要求を受け付ける（許可する）処理ブロックを決定する。このため、システムＬＳＩでは、緊急度が高く、高い頻度でＤＲＡＭにアクセスを行う処理ブロックの優先度を高く設定することによって、ＤＲＡＭが接続されたデータバスにおけるデータの流れ、つまり、バス帯域を確保することができる。これにより、システムＬＳＩを搭載した撮像装置のシステム全体としての性能（パフォーマンス）を満足させることができる。

ところで、通常のＤＲＡＭには、一度アクセスしたアドレスの記憶領域（バンク）はバンクビジー状態となり、再び同一のバンクにアクセスする際には、所定の時間（一定時間）以上の時間を空ける必要があるという制約がある。このため、複数の処理ブロックで１つのＤＲＡＭを共有する構成の画像処理装置では、いずれかの処理ブロックがアクセスしようとしたバンクがバンクビジー状態となっている場合、この処理ブロックが出力したアクセス要求の受け付けが、バンクビジー状態が解消されるまで待たされることになる。これは、優先度を高く設定した処理ブロックにおけるＤＲＡＭへのアクセスにおいても同様である。そして、画像処理装置において、それぞれの処理ブロックが出力したアクセス要求の受け付けが待たされる状態が頻発すると、優先度の高い処理ブロックであっても、目標とするバス帯域を確保することが困難になってしまう。これは、画像処理装置を搭載した撮像装置のシステムに破綻をきたす要因となる。

そこで、例えば、特許文献１のような半導体記憶装置（マルチポートメモリ）の技術が開示されている。特許文献１には、コア動作中のバンクと同一のバンクに対してアクセスが要求された場合に、アクセス要求を入力したポートに対してビジー信号を出力するよう構成された制御回路（つまり、調停回路）を備えた半導体記憶装置が開示されている。特許文献１に開示された半導体記憶装置では、ビジー信号の通知機能によって、アクセスに通常以上の時間がかかるビジー状態のバンクであることを、半導体記憶装置の外部で判断することができる。

日本国特開２００３−２７２３７８号公報

しかしながら、特許文献１に開示された技術には、出力されたビジー信号に基づいて、どのように同一のバンクに対する連続したアクセスを防止するのかに関して開示されていない。つまり、特許文献１に開示された技術には、優先度の高い処理ブロックのアクセスがバンクビジーによって待たされることがないようにすることによってバス帯域を確保し、ＤＲＡＭに対するアクセスの効率を高めるための技術は開示されていない。

本発明は、上記の課題認識に基づいてなされたものであり、複数の処理ブロックがＤＲＡＭを共有する場合に、優先度の高い処理ブロックが、バス帯域を確保することができるメモリアクセス装置、画像処理装置、および撮像装置を提供することを目的としている。

本発明の第１の態様によれば、メモリアクセス装置は、同一のデータバスに接続され、アドレス空間が複数のバンクに分けられたメモリへのアクセスを要求するアクセス要求を出力する複数の処理ブロックと、前記データバスに接続され、前記処理ブロックのそれぞれから出力された前記アクセス要求を調停し、受け付けた前記アクセス要求に応じて、接続された前記メモリへのアクセスを制御すると共に、前記メモリの動作状態を表す動作情報を出力するメモリ制御部と、前記複数の処理ブロックの内、優先度が高い少なくとも１つの前記処理ブロックを高優先処理ブロックとしたとき、前記動作情報に基づいて、前記高優先処理ブロックが前記メモリの複数の前記バンクに連続してアクセスする際に指定する前記バンクの順番を変更し、変更した順番で前記バンクを指定する前記高優先処理ブロックの前記アクセス要求を出力するアクセス選択部と、を備える。

本発明の第２の態様によれば、上記第１の態様のメモリアクセス装置において、前記アクセス選択部は、前記高優先処理ブロックが連続してアクセスするそれぞれの前記バンクへのアクセスごとに、前記動作情報に基づいて指定する前記バンクの順番を変更してもよい。

本発明の第３の態様によれば、上記第１の態様または上記第２の態様のメモリアクセス装置において、前記アクセス選択部は、出力した前記アクセス要求が、メモリ制御部に受け付けられていない期間の間、変化した前記動作情報に基づいて、指定する前記バンクの順番をさらに変更してもよい。

本発明の第４の態様によれば、上記第１の態様から上記第３の態様のいずれか一態様のメモリアクセス装置において、前記メモリ制御部は、前記メモリの動作状態を表す複数の前記動作情報を出力し、前記アクセス選択部は、複数の前記動作情報に基づいて指定する前記バンクの順番を変更してもよい。

本発明の第５の態様によれば、上記第１の態様から上記第４の態様のいずれか一態様のメモリアクセス装置において、前記高優先処理ブロックが前記メモリとの間で受け渡しをするデータを、それぞれの前記バンクに対応させて一時的に保存し、保存したそれぞれの前記バンクに対応する前記データの転送を並列に要求するバッファ部、をさらに備え、前記アクセス選択部は、前記動作情報に基づいて、前記バッファ部から並列に要求されたそれぞれの前記バンクに前記データを転送する際に指定する前記バンクの順番を変更してもよい。

本発明の第６の態様によれば、上記第５の態様のメモリアクセス装置において、前記バッファ部および前記アクセス選択部は、前記高優先処理ブロックの内部に構成されてもよい。

本発明の第７の態様によれば、上記第５の態様のメモリアクセス装置において、前記バッファ部および前記アクセス選択部は、前記高優先処理ブロックの外部に構成されてもよい。

本発明の第８の態様によれば、上記第１の態様から上記第７の態様のいずれか一態様のメモリアクセス装置において、前記メモリ制御部は、前記アクセス要求を受け付けたタイミングから、同一の前記バンクへのアクセスを行うことができない所定の時間を表す前記動作情報を出力してもよい。

本発明の第９の態様によれば、上記第１の態様から上記第８の態様のいずれか一態様のメモリアクセス装置において、前記動作情報は、同一の前記バンクへのアクセスを行うことができない所定の時間内であるか否かを、前記バンクごとに表した情報であり、前記アクセス選択部は、前記動作情報に基づいて、同一の前記バンクへのアクセスを行うことができない所定の時間内であるバンクへのアクセスを回避するように、指定する前記バンクの順番を変更してもよい。

本発明の第１０の態様によれば、上記第１の態様から上記第９の態様のいずれか一態様のメモリアクセス装置において、前記動作情報は、同一の前記バンクへのアクセスを行うことができない所定の時間が経過するまでに要する時間を、前記バンクごとに表した情報であり、前記アクセス選択部は、前記動作情報に基づいて、同一の前記バンクへのアクセスを行うことができない所定の時間が経過するまでに要する時間が、予め定めた閾値よりも小さい場合には、同一の前記バンクへのアクセスを回避せず、同一の前記バンクへのアクセスを行うことができない所定の時間が経過するまでに要する時間が、予め定めた閾値以上である場合には、同一の前記バンクへのアクセスを回避するように、指定する前記バンクの順番を変更してもよい。

本発明の第１１の態様によれば、上記第１の態様から上記第１０の態様のいずれか一態様のメモリアクセス装置において、前記メモリ制御部は、前記処理ブロックのそれぞれから出力された前記アクセス要求を調停するアービトレーション部と、前記アービトレーション部が受け付けた前記アクセス要求に応じて前記メモリへのアクセスを制御するメモリアクセス部と、を備え、前記動作情報は、前記アービトレーション部および前記メモリアクセス部のいずれか一方または両方が出力してもよい。

本発明の第１２の態様によれば、画像処理装置は、同一のデータバスに接続され、アドレス空間が複数のバンクに分けられたメモリへのアクセスを要求するアクセス要求を出力する複数の処理ブロックと、前記データバスに接続され、前記処理ブロックのそれぞれから出力された前記アクセス要求を調停し、受け付けた前記アクセス要求に応じて、接続された前記メモリへのアクセスを制御すると共に、前記メモリの動作状態を表す動作情報を出力するメモリ制御部と、前記複数の処理ブロックの内、優先度が高い少なくとも１つの前記処理ブロックを高優先処理ブロックとしたとき、前記動作情報に基づいて、前記高優先処理ブロックが前記メモリの複数の前記バンクに連続してアクセスする際に指定する前記バンクの順番を変更し、変更した順番で前記バンクを指定する前記高優先処理ブロックの前記アクセス要求を出力するアクセス選択部と、を具備したメモリアクセス装置、を備える。

本発明の第１３の態様によれば、撮像装置は、同一のデータバスに接続され、アドレス空間が複数のバンクに分けられたメモリへのアクセスを要求するアクセス要求を出力する複数の処理ブロックと、前記データバスに接続され、前記処理ブロックのそれぞれから出力された前記アクセス要求を調停し、受け付けた前記アクセス要求に応じて、接続された前記メモリへのアクセスを制御すると共に、前記メモリの動作状態を表す動作情報を出力するメモリ制御部と、前記複数の処理ブロックの内、優先度が高い少なくとも１つの前記処理ブロックを高優先処理ブロックとしたとき、前記動作情報に基づいて、前記高優先処理ブロックが前記メモリの複数の前記バンクに連続してアクセスする際に指定する前記バンクの順番を変更し、変更した順番で前記バンクを指定する前記高優先処理ブロックの前記アクセス要求を出力するアクセス選択部と、を具備したメモリアクセス装置を備える画像処理装置、を備える。

上記各態様によれば、複数の処理ブロックがＤＲＡＭを共有する場合に、優先度の高い処理ブロックが、バス帯域を確保することができるメモリアクセス装置、画像処理装置、および撮像装置を提供することができるという効果が得られる。

本発明の第１の実施形態におけるメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の概略構成を示したブロック図である。 本発明の第１の実施形態におけるメモリアクセス装置の概略構成を示したブロック図である。 本発明の第１の実施形態におけるメモリアクセス装置においてアクセスするバンクを変更する処理の処理手順を示したフローチャートである。 本発明の第１の実施形態におけるメモリアクセス装置においてＤＲＡＭをアクセスするタイミングの一例を示したタイミングチャートである。 本発明の第２の実施形態におけるメモリアクセス装置においてアクセスするバンクを変更する処理の処理手順を示したフローチャートである。 本発明の第２の実施形態におけるメモリアクセス装置においてＤＲＡＭをアクセスするタイミングの一例を示したタイミングチャートである。 本発明の第３の実施形態におけるメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の概略構成を示したブロック図である。 本発明の第４の実施形態におけるメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の概略構成を示したブロック図である。 本発明の第４の実施形態におけるメモリアクセス装置においてアクセスするバンクを変更する処理の処理手順を示したフローチャートである。 本発明の第５の実施形態におけるメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の概略構成を示したブロック図である。 本発明の第５の実施形態におけるメモリアクセス装置においてアクセスするバンクを変更する処理の処理手順を示したフローチャートである。 本発明の第５の実施形態におけるメモリアクセス装置においてＤＲＡＭをアクセスするタイミングの一例を示したタイミングチャートである。 本発明の第６の実施形態におけるメモリアクセス装置においてアクセスするバンクを変更する処理の処理手順を示したフローチャートである。 本発明の第６の実施形態におけるメモリアクセス装置においてＤＲＡＭをアクセスするタイミングの一例を示したタイミングチャートである。 本発明におけるメモリアクセス装置を構成するメモリ制御部の動作タイミングの一例を示したタイミングチャートである。

（第１の実施形態）
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明においては、本発明の第１の実施形態のメモリアクセス装置が、例えば、静止画用カメラや動画用カメラなどの撮像装置に搭載されている画像処理装置に備えられている場合について説明する。

図１は、本発明の第１の実施形態におけるメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の概略構成を示したブロック図である。図１に示した撮像装置１は、イメージセンサ１０と、画像処理装置２０と、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３０と、表示装置４０と、を備えている。また、画像処理装置２０は、撮像入力部２２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０と、メモリ制御部２６０と、を備えている。画像処理装置２０では、撮像入力部２２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０と、メモリ制御部２６０とのそれぞれが、共通のデータバス２１０に接続されている。また、メモリ制御部２６０は、アービトレーション部２６０１と、メモリアクセス部２６０２と、を備えている。

撮像装置１は、イメージセンサ１０によって被写体の静止画像または動画像を撮影する。そして、撮像装置１は、撮影した静止画像に応じた表示画像を表示装置４０に表示させる。また、撮像装置１は、撮影した動画像に応じた表示画像を表示装置４０に表示させる。なお、撮像装置１は、撮影した静止画像や動画像に応じた記録画像を、不図示の記録媒体に記録させることもできる。

イメージセンサ１０は、撮像装置１に備えた不図示のレンズによって結像された被写体の光学像を光電変換する固体撮像装置である。例えば、イメージセンサ１０は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：電荷結合素子）イメージセンサや、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）イメージセンサに代表される固体撮像装置である。イメージセンサ１０は、撮像した被写体の光学像に応じた画素信号を、画像処理装置２０に備えた撮像入力部２２０に出力する。

ＤＲＡＭ３０は、撮像装置１に備えた画像処理装置２０において処理される様々なデータを記憶するメモリ（データ記憶部）である。ＤＲＡＭ３０は、画像処理装置２０に備えたメモリ制御部２６０を介してデータバス２１０に接続されている。ＤＲＡＭ３０は、画像処理装置２０におけるそれぞれの処理段階の画像のデータを記憶する。例えば、ＤＲＡＭ３０は、イメージセンサ１０から出力された画素信号に基づいて撮像入力部２２０が出力した画素のデータを記憶する。また、例えば、ＤＲＡＭ３０は、画像処理装置２０に備えた画像処理部２３０が生成した画像（静止画像、動画像、表示画像）、画像処理装置２０に備えたＪＰＥＧ処理部２４０が生成した画像（記録画像、表示画像）などの画像のデータを記憶する。

表示装置４０は、画像処理装置２０に備えた表示処理部２５０から出力された表示画像を表示する表示装置である。表示装置４０には、表示する表示画像の大きさ、つまり、画素数が異なる様々な表示装置がある。例えば、表示装置４０には、ＶＧＡ（６４０×４８０）サイズの画像を表示するＴＦＴ（薄膜トランジスター：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）や、ＥＶＦ（Ｅｌｅｃｔｒｏｎｉｃ Ｖｉｅｗ Ｆｉｎｄｅｒ：電子ビューファインダ）など、撮像装置１に搭載され、撮影する被写体を確認するためのビューファインダとして動作する小型の表示装置がある。また、例えば、表示装置４０には、フルＨＤ（１９２０×１０８０）サイズの画像を表示するＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ ＴｅｌｅＶｉｓｉｏｎ）や、４Ｋ２Ｋ（３８４０×２１６０）サイズの画像を表示するＵＨＤＴＶ（Ｕｌｔｒａ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ ＴｅｌｅＶｉｓｉｏｎ）など、撮像装置１に着脱できる構成であり、静止画像や動画像に応じた表示画像を表示して確認するための大型の表示装置もある。

画像処理装置２０は、イメージセンサ１０から出力された画素信号に対して予め定めた画像処理を行って、静止画像や動画像を生成する。また、画像処理装置２０は、生成した静止画像や動画像に応じた表示画像を生成する。そして、画像処理装置２０は、生成した表示画像を表示装置４０に表示させる。また、画像処理装置２０は、生成した静止画像や動画像に応じた記録画像を生成し、生成した記録画像を不図示の記録媒体に記録させることもできる。

画像処理装置２０では、撮像入力部２２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０とのそれぞれが、画像処理装置２０において実行する画像処理の処理機能を実現する処理ブロックである。画像処理装置２０では、撮像入力部２２０、画像処理部２３０、ＪＰＥＧ処理部２４０、および表示処理部２５０のそれぞれが、データバス２１０を介したＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送によってＤＲＡＭ３０にアクセスする。画像処理装置２０では、処理ブロックとメモリ制御部２６０との組み合わせによって、メモリアクセス装置を構成している。

なお、画像処理装置２０では、撮像入力部２２０とメモリ制御部２６０との組み合わせ、画像処理部２３０とメモリ制御部２６０との組み合わせ、ＪＰＥＧ処理部２４０とメモリ制御部２６０との組み合わせ、および表示処理部２５０とメモリ制御部２６０との組み合わせの全てが、本発明の第１の実施形態のメモリアクセス装置でなくてもよい。画像処理装置２０では、それぞれの処理ブロックに、画像処理を実行するときにＤＲＡＭ３０にアクセスする際の優先順位、つまり、ＤＭＡ転送を行う際の優先順位を表す優先度が設定されている。この優先度は、撮像装置１が実行する動作、いわゆる、動作モードごとに、異なる優先度であってもよい。例えば、撮像装置１の動作モードが、被写体の撮影を行う撮影モードである場合、被写体の撮影、および撮影する被写体を確認するための表示画像、いわゆる、ライブビュー画像（スルー画像）の表示に、リアルタイム性が求められる。この場合、画像処理装置２０においてリアルタイム性が求められる機能を実現するための処理ブロックのＤＭＡ転送によるＤＲＡＭ３０のアクセスが待たされると、撮像装置１のシステムとしての動作に破綻をきたしてしまう。このため、画像処理装置２０においては、リアルタイム性が求められる機能を実現するための処理ブロックの優先度を高く設定し、リアルタイム性が求められる優先度が高い処理ブロックのＤＭＡ転送が待たされないようにする。より具体的には、画像処理装置２０に備えた撮像入力部２２０と表示処理部２５０とに、高い優先度が設定する。この場合、画像処理装置２０では、撮像入力部２２０とメモリ制御部２６０との組み合わせ、および表示処理部２５０とメモリ制御部２６０との組み合わせが、本発明の第１の実施形態のメモリアクセス装置となる。

なお、以下の説明においては、説明を容易にするため、撮像入力部２２０とメモリ制御部２６０との組み合わせのみが、本発明の第１の実施形態のメモリアクセス装置（以下、「メモリアクセス装置２００」という）であるものとして説明する。

メモリ制御部２６０は、データバス２１０に接続されている画像処理装置２０内のそれぞれの処理ブロックからのＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求（ＤＭＡ要求）を調停し、いずれかの処理ブロックからのＤＲＡＭ３０へのアクセス要求を受け付ける。アービトレーション部２６０１は、メモリ制御部２６０において、それぞれの処理ブロックからのＤＲＡＭ３０へのアクセス要求を調停する調停回路（ＤＭＡ調停回路、いわゆる、アービター）である。アービトレーション部２６０１は、画像処理装置２０に備えたそれぞれの処理ブロックの優先度に基づいて、アクセス要求信号を出力してきたそれぞれの処理ブロックの中から、ＤＲＡＭ３０へのアクセス要求を受け付ける（許可する）処理ブロックを決定する。そして、アービトレーション部２６０１は、それぞれの処理ブロックからのＤＲＡＭ３０へのアクセス要求を調停した結果、アクセス要求を受け付ける（許可する）と決定した処理ブロックに、アクセス要求を受け付けたことを通知するためのアクセス受け付け信号（いわゆる、ＤＭＡ許可信号）を出力する。

また、メモリ制御部２６０は、アクセス要求を受け付けた処理ブロックとＤＲＡＭ３０との間でのデータバス２１０を介したデータの受け渡しを制御する。メモリアクセス部２６０２は、メモリ制御部２６０において、アクセス要求を受け付けた処理ブロックからの要求に応じて、ＤＲＡＭ３０との間でのデータの受け渡し、つまり、ＤＭＡ転送を行うＤＲＡＭコントローラーである。メモリアクセス部２６０２は、アービトレーション部２６０１がアクセス要求を受け付けた処理ブロックから出力されたアドレスやアクセス方向（書き込みまたは読み出し）などのＤＲＡＭ３０へのアクセスに関する情報（アクセス情報）に基づいて、ＤＲＡＭ３０を制御する。そして、メモリアクセス部２６０２は、アクセス要求を受け付けた処理ブロックがデータバス２１０に出力したデータのＤＲＡＭ３０への転送（書き込み）、およびＤＲＡＭ３０から取得（読み出し）したデータのアクセス要求を受け付けた処理ブロックへの出力を行う。

また、メモリ制御部２６０は、アクセス要求を受け付けた処理ブロックからの要求に応じたＤＲＡＭ３０の制御に基づいて、接続されているＤＲＡＭ３０の動作状態を表す情報を通知する機能を備えている。より具体的には、メモリ制御部２６０は、ＤＲＡＭ３０の記憶領域（バンク）が、所定の時間（一定時間）アクセスすることができないバンクビジー状態であるか否かの情報を、ＤＲＡＭ３０のそれぞれのバンクごとに通知する機能を備えている。メモリ制御部２６０は、ＤＲＡＭ３０の動作状態を表す情報（以下、「動作情報」という）を、共にメモリアクセス装置２００を構成する処理ブロックである撮像入力部２２０に出力する。なお、メモリ制御部２６０では、接続されているＤＲＡＭ３０の動作状態がわかる構成要素であれば、メモリ制御部２６０に備えたアービトレーション部２６０１や、メモリアクセス部２６０２、不図示の構成要素など、いずれの構成要素がＤＲＡＭ３０の動作情報を出力してもよい。図１に示した撮像装置１では、メモリ制御部２６０に備えたアービトレーション部２６０１が、共にメモリアクセス装置２００を構成する撮像入力部２２０に、ＤＲＡＭ３０のそれぞれのバンクがバンクビジー状態であるか否かを表す動作状態（以下、「バンクビジー状態信号」という）を出力する構成を示している。

なお、メモリ制御部２６０が出力するＤＲＡＭ３０の動作情報は、バンクビジー状態であるか否かを表す動作状態（バンクビジー状態信号）に限定されるものではなく、ＤＲＡＭ３０の動作状態を表す他の情報が含まれていてもよい。このＤＲＡＭ３０の動作状態を表す他の情報は、上述したバンクビジー状態であるか否かを表す動作情報に代えた情報であってもよいし、上述したバンクビジー状態であるか否かを表す動作情報に加えた情報であってもよい。このＤＲＡＭ３０の他の動作情報も、メモリ制御部２６０に備えたアービトレーション部２６０１や、メモリアクセス部２６０２、不図示の構成要素など、いずれの構成要素が出力してもよい。なお、メモリ制御部２６０が、ＤＲＡＭ３０の動作状態を複数の動作情報によって通知する場合、例えば、バンクビジー状態であるか否かを表す動作情報と、ＤＲＡＭ３０の他の動作情報との両方の動作情報を出力する場合、それぞれの動作情報は、同じ構成要素が出力してもよいし、異なる構成要素が出力してもよい。

撮像入力部２２０は、イメージセンサ１０から出力された画素信号のデータをＤＲＡＭ３０に記憶させる（書き込む）処理ブロックである。撮像入力部２２０は、本発明の第１の実施形態のメモリアクセス装置２００を構成する処理ブロックでもある。撮像入力部２２０は、画素信号のデータをＤＲＡＭ３０に記憶させる（書き込む）際に、ＤＭＡ転送によってＤＲＡＭ３０にアクセスする。撮像入力部２２０は、高い優先度のＤＭＡ転送によって優先的にＤＲＡＭ３０にアクセスする処理ブロック（以下、「高優先処理ブロック」という）である。

撮像入力部２２０は、イメージセンサ１０から出力された画素信号のデータ（以下、「入力画像データ」という）を一時的に保存する。そして、撮像入力部２２０は、保存した入力画像データをＤＲＡＭ３０に出力して記憶させる（書き込む）際に、まず、ＤＲＡＭ３０へのアクセス要求信号（ＤＭＡ要求信号）と、入力画像データを記憶させるＤＲＡＭ３０の記憶領域（バンクを含む）を指定するアドレス（ＤＭＡアドレス）と、ＤＲＡＭ３０に対する書き込みのアクセス方向であることを表すアクセス方向信号（ＤＭＡライト信号）とを、メモリ制御部２６０に出力する。このとき、撮像入力部２２０は、メモリ制御部２６０から出力されたバンクビジー状態信号に基づいて、入力画像データを記憶させるためにＤＲＡＭ３０のバンクを指定する順番を変更する。

より具体的には、撮像入力部２２０は、ＤＲＡＭ３０のバンクを予め定めた順番で指定するのではなく、バンクビジー状態信号によってバンクビジー状態になっていることが表されているＤＲＡＭ３０のバンクへのアクセスを回避するように、アクセス要求信号と共にメモリ制御部２６０に出力するアドレスによって指定するバンクの順番を変更する。例えば、撮像入力部２２０は、バンクビジー状態信号がバンクビジー状態ではないことを表しているＤＲＡＭ３０のバンクから先に指定する、つまり、すでに他の処理ブロックによってアクセスされてバンクビジー状態になっているバンクと異なるバンクを指定するように、出力するアドレスによって指定するバンクの順番を変更する。

そして、撮像入力部２２０は、出力したアクセス要求信号がメモリ制御部２６０に受け付けられた後に、つまり、メモリ制御部２６０からアクセス受け付け信号（ＤＭＡ許可信号）が入力された後に、一時的に保存した入力画像データの内、指定したアドレスに対応する入力画像データを、メモリ制御部２６０に出力してＤＲＡＭ３０に出力して記憶させる（書き込ませる）。これにより、撮像入力部２２０は、同一のバンクにアクセスする際には所定の時間（一定時間）以上の時間を空ける必要があるというＤＲＡＭ３０におけるアクセスの制約を回避した順番でＤＲＡＭ３０にアクセスして、入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる）ためのバス帯域を確保することができる。

なお、撮像入力部２２０は、イメージセンサ１０から出力された画素信号に対して予め定めた撮像処理を施して生成した画像のデータを、入力画像データとしてメモリ制御部２６０を介してＤＲＡＭ３０に出力する構成であってもよい。この構成の場合、撮像入力部２２０は、一時的に保存した入力画像データをＤＲＡＭ３０に出力する際に撮像処理を施す構成であってもよいし、イメージセンサ１０から出力された画素信号に対して撮像処理を施してから一時的に保存する構成であってもよい。なお、撮像入力部２２０がイメージセンサ１０から出力された画素信号に対して施す撮像処理としては、キズ補正やシェーディング補正などの、いわゆる、前処理がある。しかし、本発明においては、撮像入力部２２０がイメージセンサ１０から出力された画素信号に対して施す撮像処理に関しては、特に制限はしない。

画像処理部２３０は、ＤＲＡＭ３０に記憶された入力画像データを取得し（読み出し）、取得した入力画像データに対して予め定めた画像処理を施して生成した静止画像のデータ（以下、「静止画像データ」という）や、動画像のデータ（以下、「動画像データ」という）をＤＲＡＭ３０に記憶させる（書き込む）処理ブロックである。画像処理部２３０は、ＤＲＡＭ３０から入力画像データを取得する（読み出す）際、および静止画像データや動画像データをＤＲＡＭ３０に記憶させる（書き込む）際に、ＤＭＡ転送によってＤＲＡＭ３０にアクセスする。

画像処理部２３０は、ＤＲＡＭ３０から入力画像データを取得する（読み出す）際に、まず、ＤＲＡＭ３０へのアクセス要求信号（ＤＭＡ要求信号）と、入力画像データを取得するＤＲＡＭ３０の記憶領域（バンクを含む）を指定するアドレス（ＤＭＡアドレス）と、ＤＲＡＭ３０に対する読み出しのアクセス方向であることを表すアクセス方向信号（ＤＭＡリード信号）とを、メモリ制御部２６０に出力する。そして、画像処理部２３０は、出力したアクセス要求信号がメモリ制御部２６０に受け付けられた後に、つまり、メモリ制御部２６０からアクセス受け付け信号（ＤＭＡ許可信号）が入力された後に、メモリ制御部２６０がＤＲＡＭ３０から読み出して出力された入力画像データを一時的に保存する。そして、画像処理部２３０は、保存した入力画像データに対して予め定めた画像処理を施して、静止画像データや動画像データを生成し、生成した静止画像データや動画像データを一時的に保存する。

また、画像処理部２３０は、保存した静止画像データや動画像データをＤＲＡＭ３０に出力して記憶させる（書き込む）際に、まず、ＤＲＡＭ３０へのアクセス要求信号（ＤＭＡ要求信号）と、静止画像データや動画像データを記憶させるＤＲＡＭ３０の記憶領域（バンクを含む）を指定するアドレス（ＤＭＡアドレス）と、ＤＲＡＭ３０に対する書き込みのアクセス方向であることを表すアクセス方向信号（ＤＭＡライト信号）とを、メモリ制御部２６０に出力する。そして、画像処理部２３０は、出力したアクセス要求信号がメモリ制御部２６０に受け付けられた後に、つまり、メモリ制御部２６０からアクセス受け付け信号（ＤＭＡ許可信号）が入力された後に、静止画像データや動画像データを、メモリ制御部２６０に出力してＤＲＡＭ３０に出力して記憶させる（書き込ませる）。

なお、画像処理部２３０は、静止画像データや動画像データをＤＲＡＭ３０に出力する際に、一時的に保存した入力画像データに対して画像処理を施す構成であってもよいし、メモリ制御部２６０がＤＲＡＭ３０から読み出して出力された入力画像データに対して画像処理を施して静止画像データや動画像データを生成してから一時的に保存する構成であってもよい。なお、画像処理部２３０が入力画像データに対して施す画像処理としては、ノイズ除去処理、ＹＣ変換処理、リサイズ処理など、静止画像や動画像に対して行う種々の画像処理がある。しかし、本発明においては、画像処理部２３０が入力画像データに対して施す画像処理に関しては、特に制限はしない。

なお、画像処理部２３０は、メモリ制御部２６０と組み合わせて、本発明の第１の実施形態のメモリアクセス装置を構成することができる。しかし、撮像装置１において画像処理部２３０は、入力画像データ、および静止画像データや動画像データのＤＭＡ転送に時間的な制約が少ない（優先的にＤＭＡ転送を行う必要がない）ため、優先度が高い他の処理ブロックによってＤＲＡＭ３０がアクセスされていないときにＤＭＡ転送を行えればよい。つまり、画像処理部２３０は、撮像入力部２２０よりも優先度が低い処理ブロック（以下、「低優先処理ブロック」という）である。このため、撮像装置１において画像処理部２３０は、本発明の第１の実施形態のメモリアクセス装置を構成する処理ブロックとして構成されていない。

ＪＰＥＧ処理部２４０は、ＤＲＡＭ３０に記憶された静止画像データを取得し（読み出し）、取得した静止画像データに対して、静止画像を記録するためのＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）圧縮処理を施して生成した記録画像のデータ（以下、「記録画像データ」という）を、ＤＲＡＭ３０に記憶させる（書き込む）処理ブロックである。ＪＰＥＧ処理部２４０は、ＤＲＡＭ３０から静止画像データ取得する（読み出す）際、および記録画像データをＤＲＡＭ３０に記憶させる（書き込む）際に、ＤＭＡ転送によってＤＲＡＭ３０にアクセスする。ＪＰＥＧ処理部２４０も、画像処理部２３０と同様の方法によって、ＤＲＡＭ３０に対してＤＭＡ転送のアクセスを行う。

なお、ＪＰＥＧ処理部２４０も、画像処理部２３０と同様に、記録画像データをＤＲＡＭ３０に出力する際に、一時的に保存した静止画像データに対してＪＰＥＧ圧縮処理を施す構成であってもよいし、メモリ制御部２６０がＤＲＡＭ３０から読み出して出力された静止画像データに対してＪＰＥＧ圧縮処理を施して記録画像データを生成してから一時的に保存する構成であってもよい。なお、ＪＰＥＧ処理部２４０は、不図示の記録媒体に記録された記録画像データに対応する静止画像データを生成するＪＰＥＧ伸張処理を行う構成であってもよい。

なお、ＪＰＥＧ処理部２４０は、メモリ制御部２６０と組み合わせて、画像処理部２３０と同様に、本発明の第１の実施形態のメモリアクセス装置を構成することができる。しかし、撮像装置１においてＪＰＥＧ処理部２４０は、ＤＲＡＭ３０からの静止画像データの取得（読み出し）や、記録画像データのＤＲＡＭ３０への記憶（書き込み）に時間的な制約が少ないため、画像処理部２３０と同様に、低い優先度のＤＭＡ転送によってＤＲＡＭ３０にアクセスする低優先処理ブロックである。このため、撮像装置１においてＪＰＥＧ処理部２４０は、本発明の第１の実施形態のメモリアクセス装置を構成する処理ブロックとして構成されていない。

表示処理部２５０は、ＤＲＡＭ３０に記憶された静止画像データや動画像データを取得し（読み出し）、取得した静止画像データや動画像データに応じた表示画像を表示装置４０に表示させる処理ブロックである。表示処理部２５０は、ＤＲＡＭ３０から静止画像データや動画像データを取得する（読み出す）際に、ＤＭＡ転送によってＤＲＡＭ３０にアクセスする。表示処理部２５０も、画像処理部２３０やＪＰＥＧ処理部２４０と同様の方法によって、ＤＲＡＭ３０に対してＤＭＡ転送のアクセスを行う。

なお、表示処理部２５０は、メモリ制御部２６０がＤＲＡＭ３０から読み出して出力された静止画像データや動画像データに対して予め定めた表示処理を施して生成した表示画像を表示装置４０に出力する構成であってもよい。この構成の場合、表示処理部２５０は、一時的に保存した静止画像データや動画像データを表示装置４０に出力する際に表示処理を施す構成であってもよいし、メモリ制御部２６０がＤＲＡＭ３０から読み出して出力された静止画像データや動画像データに対して表示処理を施してから一時的に保存する構成であってもよい。なお、表示処理部２５０が静止画像データや動画像データに対して施す表示処理としては、例えば、表示装置４０が表示する画像のサイズに表示画像のサイズを変換する処理や、例えば、撮影日時などの静止画像や動画像に関する様々な情報を表示させるためのオンスクリーンディスプレイ（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ：ＯＳＤ）画像を重畳する処理などがある。しかし、本発明においては、表示処理部２５０が静止画像データや動画像データに対して施す表示処理に関しては、特に制限はしない。

なお、表示処理部２５０は、メモリ制御部２６０と組み合わせて、本発明の第１の実施形態のメモリアクセス装置を構成することができる。例えば、撮像装置１の動作モードによって、表示処理部２５０が、高い優先度のＤＭＡ転送によって優先的にＤＲＡＭ３０にアクセスする高優先処理ブロックとなった場合、表示処理部２５０は、メモリ制御部２６０と組み合わせることによって、本発明の第１の実施形態のメモリアクセス装置を構成することができる。より具体的には、撮像装置１の動作モードが、被写体の撮影を行う撮影モードである場合、表示処理部２５０は、表示画像（ライブビュー画像：スルー画像）を表示装置４０に逐次表示させるため、静止画像データや動画像データを、ＤＭＡ転送によってＤＲＡＭ３０から逐次取得する（読み出す）必要がある処理ブロックとなる。この場合、表示処理部２５０も、撮像入力部２２０と同様に、高優先処理ブロックとなり、メモリ制御部２６０から出力されたバンクビジー状態信号に基づいて、静止画像データや動画像データを読み出すためにＤＲＡＭ３０のバンクを指定する順番を変更する、本発明の第１の実施形態のメモリアクセス装置を構成する処理ブロックとなる。この場合、表示処理部２５０も、撮像入力部２２０と同様の方法によって、ＤＲＡＭ３０に対してＤＭＡ転送のアクセスを行う。

より具体的には、表示処理部２５０は、ＤＲＡＭ３０から静止画像データや動画像データを取得する（読み出す）際に、まず、ＤＲＡＭ３０へのアクセス要求信号（ＤＭＡ要求信号）と、静止画像データや動画像データを取得するＤＲＡＭ３０の記憶領域（バンクを含む）を指定するアドレス（ＤＭＡアドレス）と、ＤＲＡＭ３０に対する読み出しのアクセス方向であることを表すアクセス方向信号（ＤＭＡリード信号）とを、メモリ制御部２６０に出力する。このとき、表示処理部２５０は、ＤＲＡＭ３０のバンクを予め定めた順番で指定するのではなく、撮像入力部２２０と同様に、バンクビジー状態信号によってバンクビジー状態になっていることが表されているＤＲＡＭ３０のバンクへのアクセスを回避するように、アクセス要求信号と共にメモリ制御部２６０に出力するアドレスによって指定するバンクの順番を変更する。例えば、表示処理部２５０は、撮像入力部２２０と同様に、バンクビジー状態信号がバンクビジー状態ではないことを表しているＤＲＡＭ３０のバンクから先に指定するように、出力するアドレスによって指定するバンクの順番を変更する。つまり、表示処理部２５０も、撮像入力部２２０と同様に、すでに他の処理ブロックによってアクセスされてバンクビジー状態になっているバンクと異なるバンクを指定するように、出力するアドレスによって指定するバンクの順番を変更する。

そして、表示処理部２５０は、出力したアクセス要求信号がメモリ制御部２６０に受け付けられた後に、つまり、メモリ制御部２６０からアクセス受け付け信号（ＤＭＡ許可信号）が入力された後に、メモリ制御部２６０がＤＲＡＭ３０から読み出して出力された静止画像データや動画像データを一時的に保存する。そして、表示処理部２５０は、保存した静止画像データや動画像データに応じた表示画像を表示装置４０に出力して表示させる。これにより、表示処理部２５０は、同一のバンクにアクセスする際には所定の時間（一定時間）以上の時間を空ける必要があるというＤＲＡＭ３０におけるアクセスの制約を回避した順番でＤＲＡＭ３０にアクセスして、静止画像データや動画像データに応じた表示画像を表示装置４０に出力して表示させるためのバス帯域を確保することができる。

ただし、上述したように、撮像装置１では、説明を容易にするため、表示処理部２５０とメモリ制御部２６０との組み合わせを、本発明の第１の実施形態のメモリアクセス装置としていない。

このような構成によって、撮像装置１は、イメージセンサ１０によって被写体の静止画像や動画像を撮影し、撮影した静止画像や動画像に応じた表示画像を表示装置４０に表示させる。また、撮像装置１は、イメージセンサ１０によって撮影した静止画像や動画像に応じた記録画像を、不図示の記録媒体に記録させることもできる。

そして、撮像装置１では、画像処理装置２０に備えたそれぞれの処理ブロックの内、ＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求を行う際に、アクセス要求信号と共にメモリ制御部２６０に出力するアドレスによって指定するバンクの順番を変更する処理ブロックが、メモリ制御部２６０と組み合わされて、本発明の第１の実施形態のメモリアクセス装置２００を構成する。言い換えれば、画像処理装置２０において、高い優先度のＤＭＡ転送によって優先的にＤＲＡＭ３０にアクセスする高優先処理ブロックが、メモリ制御部２６０と組み合わされて、メモリアクセス装置２００を構成する。

なお、上述したように、第１の実施形態では、撮像入力部２２０とメモリ制御部２６０との組み合わせのみが本発明の第１の実施形態のメモリアクセス装置（メモリアクセス装置２００）であるものとしている。しかし、上述したように、撮像装置１では、撮像装置１の動作モードによって、高優先処理ブロックとなる処理ブロックが異なる。このため、撮像装置１では、それぞれの動作モードごとに、本発明の第１の実施形態のメモリアクセス装置を構成するためにメモリ制御部２６０と組み合わされる処理ブロックが異なる。例えば、上述した説明において低優先処理ブロックであるものとして説明した画像処理部２３０やＪＰＥＧ処理部２４０も、高優先処理ブロックとなり、メモリ制御部２６０と組み合わせて、本発明の第１の実施形態のメモリアクセス装置を構成することもある。より具体的には、撮像装置１の動作モードが、複数の静止画像を連続して高速に撮影する高速連写モードである場合、撮像入力部２２０は、イメージセンサ１０から出力されたそれぞれのフレームの入力画像データを、ＤＭＡ転送によってＤＲＡＭ３０に逐次記憶させる（書き込む）必要がある処理ブロック（高優先処理ブロック）となる。しかし、高速連写モードでは、ＤＲＡＭ３０の記憶容量が、連続して撮影することができる静止画像の枚数（連写枚数）を制限する要因となり、１枚の静止画像の記憶に要するＤＲＡＭ３０の記憶容量が少なければ、連写枚数を増加させることができる。そして、撮像装置１においては、イメージセンサ１０から出力された入力画像データよりも、ＪＰＥＧ処理部２４０によってＪＰＥＧ圧縮処理が施された記録画像データの方が、必要とするＤＲＡＭ３０の記憶容量が少ないと考えることができる。このため、撮像装置１では、撮像入力部２２０と同等ではないにしても、画像処理部２３０およびＪＰＥＧ処理部２４０の優先度も高くすることによって、１枚の静止画像の記憶に要するＤＲＡＭ３０の記憶容量を減少させるようにすることが考えられる。この場合、撮像装置１では、画像処理部２３０およびＪＰＥＧ処理部２４０のそれぞれも、高優先処理ブロックと同様の動作をさせる、つまり、ＤＭＡ転送においてアクセス要求信号と共にメモリ制御部２６０に出力するアドレスによって指定するバンクの順番を変更する処理ブロックとしてもよい。つまり、撮像装置１において、画像処理部２３０およびＪＰＥＧ処理部２４０のそれぞれも、メモリ制御部２６０と組み合わせることによって、本発明の第１の実施形態のメモリアクセス装置を構成させてもよい。

次に、本発明の第１の実施形態のメモリアクセス装置２００の構成および動作について説明する。図２は、本発明の第１の実施形態におけるメモリアクセス装置２００の概略構成を示したブロック図である。図２には、図１に示した撮像装置１の構成において、メモリアクセス装置２００を構成する高優先処理ブロックである撮像入力部２２０の概略構成を示している。撮像入力部２２０は、バッファ部２２０１とアクセス選択部２２０２とを備えている。なお、図２においては、撮像入力部２２０に備えた構成要素の内、イメージセンサ１０から出力された入力画像データをＤＲＡＭ３０に記憶させる際に、ＤＲＡＭ３０のバンクを指定する順番を変更する機能を実現するための構成要素のみを示している。つまり、図２においては、一般的な撮像装置に備えた撮像入力部の機能を実現するための構成要素を省略している。

なお、図２には、バンク−０〜バンク−１５の１６個のバンクが構成されているＤＲＡＭ３０に対応する撮像入力部２２０の概略構成を示している。そして、図２においては、バッファ部２２０１とアクセス選択部２２０２とに入力または出力されるそれぞれの信号において、対応するＤＲＡＭ３０のバンク（バンク−０〜バンク−１５）を区別するため、それぞれの信号名に続く「−」の後に、対応するバンクを示す「数字」を示している。例えば、図２においてバッファ部２２０１とアクセス選択部２２０２との間でやり取りするバンクアクセス要求信号を、「バンクアクセス要求信号−０」〜「バンクアクセス要求信号−１５」として表している。また、同様に、図２においてバッファ部２２０１とアクセス選択部２２０２との間でやり取りするバンクアドレス、バンクデータ、およびバンクアクセス許可信号のそれぞれを、「バンクアドレス−０」〜「バンクアドレス−１５」、「バンクデータ−０」〜「バンクデータ−１５」、「バンクアクセス許可信号−０」〜「バンクアクセス許可信号−１５」として表している。また、例えば、図２においてアクセス選択部２２０２に入力されるメモリ制御部２６０からのバンクビジー状態信号を、「バンクビジー状態信号−０」〜「バンクビジー状態信号−１５」として表している。

バッファ部２２０１は、イメージセンサ１０から撮像入力部２２０に出力された入力画像データを一時的に保存（バッファリング）する記憶部である。バッファ部２２０１は、ＤＲＡＭ３０に構成されたバンクに対応する形式で、入力画像データを一時的に保存する。図２には、バッファ部２２０１内の（ａ）に、バッファ部２２０１の記憶領域の構成の一例を示している。より具体的には、ＤＲＡＭ３０に１６個のバンクが構成されているため、バッファ部２２０１内の（ａ）には、ＤＲＡＭ３０に構成された１６個のバンク−０〜バンク−１５のそれぞれの対応するアドレス（バンクアドレス）と、データ（入力画像データ）とが対応付けられている記憶領域の構成の一例を示している。

バッファ部２２０１は、バッファリングしたそれぞれの入力画像データを、アクセス選択部２２０２に出力する。このとき、バッファ部２２０１は、ＤＲＡＭ３０に構成されたそれぞれのバンクに対応する入力画像データの転送を並列に要求する。より具体的には、ＤＲＡＭ３０に構成されたそれぞれのバンクへの入力画像データの転送を要求するバンクアクセス要求信号と、入力画像データを転送するＤＲＡＭ３０のバンクを指定するバンクアドレスとを、アクセス選択部２２０２に並列に出力する。そして、バッファ部２２０１は、出力したバンクアクセス要求信号がアクセス選択部２２０２に受け付けられてバンクアクセス許可信号が入力された後に、受け付けられたバンクアクセス要求信号に対応するバンクデータ、つまり、一時的に保存した入力画像データを、アクセス選択部２２０２に出力する。

さらに具体的には、図２に示した概略構成では、バッファ部２２０１は、ＤＲＡＭ３０に構成されたバンク−０〜バンク−１５のそれぞれへの入力画像データの転送を要求するための「バンクアクセス要求信号−０」〜「バンクアクセス要求信号−１５」と、「バンクアドレス−０」〜「バンクアドレス−１５」とを並列に、アクセス選択部２２０２に出力する。そして、バッファ部２２０１は、並列に出力した「バンクアクセス要求信号−０」〜「バンクアクセス要求信号−１５」のいずれかがアクセス選択部２２０２によって受け付けられた後、アクセス選択部２２０２から出力された「バンクアクセス許可信号−０」〜「バンクアクセス許可信号−１５」のいずれかに対応する「バンクデータ−０」〜「バンクデータ−１５」のいずれかを、アクセス選択部２２０２に出力する。

アクセス選択部２２０２は、バッファ部２２０１から並列に要求された入力画像データの転送の要求に応じて、ＤＭＡ転送によってＤＲＡＭ３０に転送するためのデータ（入力画像データ）の受け渡しを制御する。このとき、アクセス選択部２２０２は、メモリ制御部２６０から出力されたバンクビジー状態信号に基づいて、入力画像データをＤＲＡＭ３０に転送する際に指定するバンクの順番を変更する。より具体的には、アクセス選択部２２０２は、まず、ＤＲＡＭ３０に構成されたそれぞれのバンクに対応するバンクビジー状態信号−０〜バンクビジー状態信号−１５に基づいて、バッファ部２２０１から並列に要求された入力画像データの転送を受け付けるバンクを選択する。そして、アクセス選択部２２０２は、選択したバンクに対する入力画像データのＤＭＡ転送を要求するためのアクセス要求信号と、選択したバンクを指定するアドレスおよびアクセス方向信号とを、メモリ制御部２６０に出力する。

その後、アクセス選択部２２０２は、出力したアクセス要求がメモリ制御部２６０によって受け付けられ、メモリ制御部２６０からアクセス受け付け信号が入力されると、選択したバンクに対する入力画像データの転送を受け付けることを表すバンクアクセス許可信号、つまり、選択したバンクに対応するバンクアクセス許可信号を、バッファ部２２０１に出力する。これにより、アクセス選択部２２０２には、選択したバンクに対応するバンクデータ、つまり、アクセス要求信号と共にメモリ制御部２６０に出力しているアドレスに対応する入力画像データが、バッファ部２２０１から出力される。アクセス選択部２２０２は、バッファ部２２０１から出力されたバンクデータを、ＤＲＡＭ３０に転送する（書き込む）データとして、データバス２１０を介してメモリ制御部２６０に出力する。これにより、メモリ制御部２６０は、アクセス要求を受け付けた撮像入力部２２０、つまり、アクセス選択部２２０２がデータバス２１０に出力したデータを、ＤＲＡＭ３０に転送する（書き込む）。

なお、アクセス選択部２２０２は、バンクビジー状態信号−０〜バンクビジー状態信号−１５のいずれもバンクビジー状態ではないことを表している場合には、バンク−０〜バンク−１５の順番でそれぞれのバンクを指定し、バッファ部２２０１から順番に出力されたバンクデータを、ＤＲＡＭ３０に転送する（書き込む）データとしてメモリ制御部２６０に出力する。しかし、アクセス選択部２２０２は、バンクビジー状態信号−０〜バンクビジー状態信号−１５のいずれかがバンクビジー状態であることを表している場合には、上述したように、バンクビジー状態であるバンクへのアクセスを回避するように、バッファ部２２０１から順番に出力されたバンクデータをＤＲＡＭ３０に転送する際に指定するそれぞれのバンクの順番を変更する。

ここで、アクセス選択部２２０２がバンクデータをＤＲＡＭ３０に転送する際に指定するバンクの順番を変更する処理について説明する。図３は、本発明の第１の実施形態におけるメモリアクセス装置２００においてアクセスするバンクを変更する処理、つまり、指定するバンクの順番を変更する処理の処理手順を示したフローチャートである。なお、以下の説明においては、ＤＲＡＭ３０のそれぞれのバンクに対応するバンクビジー状態信号が、メモリ制御部２６０から逐次出力されているものとして説明する。

バッファ部２２０１にイメージセンサ１０から撮像入力部２２０に出力された入力画像データがバッファリングされると、バッファ部２２０１は、バッファリングした入力画像データのＤＲＡＭ３０に構成されたそれぞれのバンクへの転送を要求するバンクアクセス要求信号とバンクアドレスとを並列に、アクセス選択部２２０２に出力する。これにより、アクセス選択部２２０２は、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、バンクビジー状態になっているバンクがあるか否かを判定する（ステップＳ１１０）。

ステップＳ１１０において、バンクビジー状態になっているバンクがない、つまり、ＤＲＡＭ３０に構成された全てのバンクがバンクビジー状態ではないと判定した場合（ステップＳ１１０の“ＮＯ”）、アクセス選択部２２０２は、ステップＳ１４０に進む。

一方、ステップＳ１１０において、バンクビジー状態になっているバンクがあると判定した場合（ステップＳ１１０の“ＹＥＳ”）、アクセス選択部２２０２は、バンクビジー状態になっているバンクを確認する（ステップＳ１２０）。

続いて、アクセス選択部２２０２は、ステップＳ１２０において確認した結果に基づいて、バンクを指定する順番を変更する（ステップＳ１３０）。より具体的には、アクセス選択部２２０２は、予め定めた順番で指定するバンクの内、バンクビジー状態になっているバンクの順番を後ろに回して、バンクビジー状態ではないバンクから先に指定するように、バンクを指定する順番を変更する。

続いて、アクセス選択部２２０２は、ＤＲＡＭ３０のバンクを指定する順番にアクセス要求をメモリ制御部２６０に出力し、バッファ部２２０１にバッファリングされた入力画像データを、ＤＲＡＭ３０に順次転送する（ステップＳ１４０）。より具体的には、ステップＳ１１０において、バンクビジー状態になっているバンクがないと判定した場合、アクセス選択部２２０２は、ＤＲＡＭ３０のバンクを指定する予め定めた順番にアクセス要求をメモリ制御部２６０に出力して、それぞれのバンクに対応するバンクデータ（入力画像データ）を、ＤＲＡＭ３０に順次転送する。一方、ステップＳ１１０において、バンクビジー状態になっているバンクがあると判定した場合、アクセス選択部２２０２は、ステップＳ１３０において変更した順番にアクセス要求をメモリ制御部２６０に出力して、それぞれのバンクに対応するバンクデータ（入力画像データ）を、ＤＲＡＭ３０に順次転送する。

次に、画像処理装置２０においてＤＲＡＭ３０にデータを転送する動作の一例について説明する。図４は、本発明の第１の実施形態におけるメモリアクセス装置２００においてＤＲＡＭ３０をアクセスする、つまり、バンクを指定するタイミングの一例を示したタイミングチャートである。図４には、高優先処理ブロックである撮像入力部２２０と、低優先処理ブロック（例えば、画像処理部２３０やＪＰＥＧ処理部２４０）とのそれぞれがＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求を出力する場合のタイミングの一例を示している。より具体的には、図４には、撮像入力部２２０と低優先処理ブロックとのそれぞれがＤＲＡＭ３０へのアクセス要求を行う際に出力する「アクセス要求信号」と、バンクを指定する「アドレス」とのそれぞれのタイミングの一例を示している。なお、アクセス要求信号は、“Ｈｉｇｈ”レベルでＤＲＡＭ３０へのアクセスを要求することを表し、“Ｌｏｗ”レベルでＤＲＡＭ３０へのアクセスを要求しないことを表している。また、図４には、撮像入力部２２０と低優先処理ブロックとのそれぞれから出力されたアクセス要求を受け付けたバンクを「アクセス受け付け」として示している。なお、撮像入力部２２０では、上述したように、撮像入力部２２０に備えたアクセス選択部２２０２が、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、指定するバンクの順番を変更する。このため、図４には、撮像入力部２２０が出力するアドレスとして、アクセス選択部２２０２が順番を変更する前のアドレスを「アドレス（変更前）」として示し、アクセス選択部２２０２が順番を変更した後のアドレスを「アドレス（変更後）」として示している。また、図４には、メモリ制御部２６０が出力するＤＲＡＭ３０のそれぞれのバンクに対応する「バンクビジー状態信号」を併せて示している。なお、バンクビジー状態信号は、“Ｈｉｇｈ”レベルでバンクビジー状態であることを表し、“Ｌｏｗ”レベルでバンクビジー状態ではないことを表している。

図４に示したタイミングチャートは、ＤＲＡＭ３０に１６個のバンクが構成されており、撮像入力部２２０が、ＤＲＡＭ３０に構成された８つのバンクを連続して指定するアクセス要求を行う場合のタイミングの一例である。なお、以下の説明においては、アクセス選択部２２０２に予め定められたＤＲＡＭ３０のバンクを指定する順番が、「アドレス（変更前）」に示したように、バンク−０→バンク−１→バンク−２→・・・→バンク−６→バンク−７の順番であるものとして説明する。また、以下の説明においては、メモリ制御部２６０が、それぞれのバンクに対応するバンクビジー状態信号を逐次出力しているものとして説明する。

図４に示したタイミングチャートの一例では、メモリ制御部２６０が、低優先処理ブロックから出力されたアクセス要求信号に応じて、低優先処理ブロックから指定されたバンクに対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しを制御、つまり、ＤＭＡ転送を行っている。メモリ制御部２６０が、低優先処理ブロックからのアクセス要求に応じたデータの受け渡しの制御を行うと、低優先処理ブロックから指定されたＤＲＡＭ３０のバンクはバンクビジー状態になり、一定時間が経過した後にバンクビジー状態が解消されて、再び同一のバンクに対するアクセス要求を受け付けることができる状態となる。メモリ制御部２６０は、アクセス要求を受け付けたことによってバンクビジー状態となったバンクに対応するバンクビジー状態信号を、“Ｈｉｇｈ”レベルにする。図４に示したタイミングチャートの一例では、低優先処理ブロックから指定されたバンク−３、バンク−１、およびバンク−０に対応するバンクビジー状態信号−３、バンクビジー状態信号−１、およびバンクビジー状態信号−０が順次“Ｈｉｇｈ”レベルになっている。そして、メモリ制御部２６０は、一定時間が経過してそれぞれのバンクにおけるバンクビジー状態が解消されると、それぞれのバンクビジー状態信号を“Ｌｏｗ”レベルにする。

その後、図４に示したタイミングチャートの一例では、撮像入力部２２０が、タイミングｔ１から、８つのバンクを連続して指定するアクセス要求を行う。このとき、撮像入力部２２０は、タイミングｔ１においてＤＲＡＭ３０への最初のアクセス要求を出力する前に、アクセス選択部２２０２が、メモリ制御部２６０から出力されているそれぞれのバンクに対応するバンクビジー状態信号に基づいて、指定するバンクの順番を決定する。図４に示したタイミングチャートの一例では、タイミングｔ１の直前にメモリ制御部２６０から出力されているバンクビジー状態信号が、バンク−０、バンク−１、およびバンク−３がバンクビジー状態であることを表している。このため、アクセス選択部２２０２は、バンクビジー状態になっているバンクに対するアクセスを後ろに回して、バンクビジー状態になっていないバンクに対するアクセスを先に行うように、指定するバンクの順番を決定する。図４に示したタイミングチャートの一例では、アクセス選択部２２０２が、バンク−２→バンク−４→バンク−５→バンク−６→バンク−７→バンク−０→バンク−１→バンク−３の順番でそれぞれのバンクを指定すると決定した場合の一例を示している。

なお、アクセス選択部２２０２がそれぞれのバンクを指定する順番は、図４に示したタイミングチャートの一例において示した順番に限定されるものではない。つまり、バンクビジー状態であるバンクへのアクセスを回避すると共に、バンク−０〜バンク−７を網羅している順番であれば、アクセス選択部２２０２がそれぞれのバンクを指定する順番は、どのような順番であってもよい。例えば、図４に示したタイミングチャートの一例と同様に、タイミングｔ１の直前にメモリ制御部２６０から出力されているバンクビジー状態信号が、バンク−０、バンク−１、およびバンク−３がバンクビジー状態であることを表している場合において、アクセス選択部２２０２は、バンク−４→バンク−５→バンク−６→バンク−７→バンク−０→バンク−１→バンク−２→バンク−３の順番を、それぞれのバンクを指定する順番として決定してもよい。

そして、撮像入力部２２０（アクセス選択部２２０２）は、タイミングｔ１から、決定した順番で８つのバンクを連続して指定するアクセス要求信号をメモリ制御部２６０に順次出力する。つまり、撮像入力部２２０は、図４に示したタイミングチャートの一例のように、バンクビジー状態になっているバンクに対するアクセスを回避したアクセス要求信号を、メモリ制御部２６０に出力する。これにより、メモリ制御部２６０は、撮像入力部２２０から出力されたそれぞれのアクセス要求信号に応じて、撮像入力部２２０から指定されたバンクビジー状態になっていないバンクに対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しを制御、つまり、ＤＭＡ転送を行う。図４に示したタイミングチャートの一例では、メモリ制御部２６０が、タイミングｔ２〜タイミングｔ９のそれぞれのタイミングにおいて撮像入力部２２０から指定されたそれぞれのバンクに対するアクセス要求を受け付けて、ＤＭＡ転送を行うタイミングを示している。このとき、メモリ制御部２６０は、撮像入力部２２０から指定されたそれぞれのバンクに対するアクセス要求を受け付けると、アクセス要求を受け付けたことによってバンクビジー状態となったそれぞれのバンクに対応するバンクビジー状態信号を、“Ｈｉｇｈ”レベルにする。なお、それぞれのバンクは、一定時間が経過した後にバンクビジー状態が解消されるため、メモリ制御部２６０は、バンクビジー状態が解消されたときに、それぞれのバンクに対応するバンクビジー状態信号を“Ｌｏｗ”レベルにする。

このような構成および動作によって、本発明の第１の実施形態のメモリアクセス装置２００では、ＤＲＡＭ３０に備えたバンクビジー状態になっているバンクに対するアクセスを回避したデータの受け渡し制御（ＤＭＡ転送）を行う。これにより、本発明の第１の実施形態のメモリアクセス装置２００では、撮像入力部２２０によるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部２２０が入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる）ためのバス帯域を確保することができる。

なお、本発明の第１の実施形態のメモリアクセス装置２００が、指定するバンクの順番を変更せずに、予め定められた順番、つまり、バンク−０→バンク−１→バンク−２→・・・→バンク−６→バンク−７の順番で、アクセス要求信号を出力した場合、メモリ制御部２６０は、低優先処理ブロックによって指定されたバンク−０のバンクビジー状態が解消された後にアクセス要求を受け付けることになる。図４に示したタイミングチャートの一例では、例えば、タイミングｔ４のときに、メモリ制御部２６０がバンク−０に対するアクセス要求を受け付けることになる。なお、指定するバンクの順番を変更しない場合の動作のタイミングは、バンクビジー状態になっているバンクに対するアクセスを回避せずにアクセス要求信号を出力する従来のメモリアクセス装置の動作のタイミングに相当する。

これに対して、本発明の第１の実施形態のメモリアクセス装置２００では、バンクビジー状態になっているバンクに対するアクセスを回避した順番でそれぞれのバンクを指定したアクセス要求をすることにより、図４に示したタイミングチャートの一例のように、タイミングｔ２のときに、メモリ制御部２６０がバンク−０に対するアクセス要求を受け付ける。つまり、本発明の第１の実施形態のメモリアクセス装置２００では、従来のメモリアクセス装置よりも早いタイミングで、バンク−０に対するアクセス要求を受け付ける。これにより、本発明の第１の実施形態のメモリアクセス装置２００では、連続した一連のアクセス要求によるデータの転送（ＤＲＡＭ３０に構成された８つのバンクを連続して指定するＤＭＡ転送）が終了するまでの期間も短縮することができる。

本第１の実施形態によれば、同一のデータバス（データバス２１０）に接続され、アドレス空間が複数のバンクに分けられたメモリ（ＤＲＡＭ３０）へのアクセスを要求するアクセス要求を出力する複数の処理ブロック（撮像入力部２２０、画像処理部２３０、ＪＰＥＧ処理部２４０、表示処理部２５０）と、データバス２１０に接続され、処理ブロックのそれぞれから出力されたアクセス要求を調停し、受け付けたアクセス要求に応じて、接続されたＤＲＡＭ３０へのアクセスを制御すると共に、ＤＲＡＭ３０の動作状態を表す動作情報（バンクビジー状態信号）を出力するメモリ制御部（メモリ制御部２６０）と、複数の処理ブロックの内、優先度が高い少なくとも１つの処理ブロック（例えば、撮像入力部２２０）を高優先処理ブロックとしたとき、バンクビジー状態信号に基づいて、高優先処理ブロックがＤＲＡＭ３０の複数のバンクに連続してアクセスする際に指定するバンクの順番を変更し、変更した順番でバンクを指定する高優先処理ブロックのアクセス要求を出力するアクセス選択部（アクセス選択部２２０２）と、を備える、メモリアクセス装置（メモリアクセス装置２００）が構成される。

また、本第１の実施形態によれば、高優先処理ブロックがＤＲＡＭ３０との間で受け渡しをするデータ（例えば、入力画像データ）を、それぞれのバンクに対応させて一時的に保存し、保存したそれぞれのバンクに対応する入力画像データ（バンクデータ）の転送を並列に要求するバッファ部（バッファ部２２０１）、をさらに備え、アクセス選択部２２０２は、バンクビジー状態信号に基づいて、バッファ部２２０１から並列に要求されたそれぞれのバンクに入力画像データ（バンクデータ）を転送する際に指定するバンクの順番を変更する、メモリアクセス装置２００が構成される。

また、本第１の実施形態によれば、バッファ部２２０１およびアクセス選択部２２０２は、高優先処理ブロック（例えば、撮像入力部２２０）の内部に構成される、メモリアクセス装置２００が構成される。

また、本第１の実施形態によれば、バンクビジー状態信号は、同一のバンクへのアクセスを行うことができない所定の時間内であるか否か（バンクビジー状態になっているバンクがあるか否か）を、バンクごとに表した情報（動作情報）であり、アクセス選択部２２０２は、バンクビジー状態信号に基づいて、同一のバンクへのアクセスを行うことができない所定の時間内である（バンクビジー状態である）バンクへのアクセスを回避するように、指定するバンクの順番を変更する、メモリアクセス装置２００が構成される。

また、本第１の実施形態によれば、メモリ制御部２６０は、処理ブロックのそれぞれから出力されたアクセス要求を調停するアービトレーション部（アービトレーション部２６０１）と、アービトレーション部２６０１が受け付けたアクセス要求に応じてＤＲＡＭ３０へのアクセスを制御するメモリアクセス部（メモリアクセス部２６０２）と、を備え、バンクビジー状態信号は、アービトレーション部２６０１およびメモリアクセス部２６０２のいずれか一方または両方が出力する、メモリアクセス装置２００が構成される。

また、本第１の実施形態によれば、同一のデータバス（データバス２１０）に接続され、アドレス空間が複数のバンクに分けられたメモリ（ＤＲＡＭ３０）へのアクセスを要求するアクセス要求を出力する複数の処理ブロック（撮像入力部２２０、画像処理部２３０、ＪＰＥＧ処理部２４０、表示処理部２５０）と、データバス２１０に接続され、処理ブロックのそれぞれから出力されたアクセス要求を調停し、受け付けたアクセス要求に応じて、接続されたＤＲＡＭ３０へのアクセスを制御すると共に、ＤＲＡＭ３０の動作状態を表す動作情報（バンクビジー状態信号）を出力するメモリ制御部（メモリ制御部２６０）と、複数の処理ブロックの内、優先度が高い少なくとも１つの処理ブロック（例えば、撮像入力部２２０）を高優先処理ブロックとしたとき、バンクビジー状態信号に基づいて、高優先処理ブロックがＤＲＡＭ３０の複数のバンクに連続してアクセスする際に指定するバンクの順番を変更し、変更した順番でバンクを指定する高優先処理ブロックのアクセス要求を出力するアクセス選択部（アクセス選択部２２０２）と、を具備したメモリアクセス装置（メモリアクセス装置２００）、を備える、画像処理装置（画像処理装置２０）が構成される。

また、本第１の実施形態によれば、同一のデータバス（データバス２１０）に接続され、アドレス空間が複数のバンクに分けられたメモリ（ＤＲＡＭ３０）へのアクセスを要求するアクセス要求を出力する複数の処理ブロック（撮像入力部２２０、画像処理部２３０、ＪＰＥＧ処理部２４０、表示処理部２５０）と、データバス２１０に接続され、処理ブロックのそれぞれから出力されたアクセス要求を調停し、受け付けたアクセス要求に応じて、接続されたＤＲＡＭ３０へのアクセスを制御すると共に、ＤＲＡＭ３０の動作状態を表す動作情報（バンクビジー状態信号）を出力するメモリ制御部（メモリ制御部２６０）と、複数の処理ブロックの内、優先度が高い少なくとも１つの処理ブロック（例えば、撮像入力部２２０）を高優先処理ブロックとしたとき、バンクビジー状態信号に基づいて、高優先処理ブロックがＤＲＡＭ３０の複数のバンクに連続してアクセスする際に指定するバンクの順番を変更し、変更した順番でバンクを指定する高優先処理ブロックのアクセス要求を出力するアクセス選択部（アクセス選択部２２０２）と、を具備したメモリアクセス装置（メモリアクセス装置２００）を備える画像処理装置（画像処理装置２０）、を備える、撮像装置（撮像装置１）が構成される。

上述したように、本発明の第１の実施形態のメモリアクセス装置２００では、メモリ制御部２６０が、接続されているＤＲＡＭ３０のそれぞれのバンクがバンクビジー状態であるか否かを表すバンクビジー状態信号（ＤＲＡＭ３０の動作情報）を出力する。そして、本発明の第１の実施形態のメモリアクセス装置２００では、撮像入力部２２０（高優先処理ブロック）が、最初のアクセス要求を出力する直前のバンクビジー状態信号に基づいて、それぞれのアクセス要求において、バンクビジー状態になっているバンクを指定しない（バンクビジー状態になっているバンクに対するアクセスを回避する）ように、それぞれのバンクを指定する順番を決定する。これにより、本発明の第１の実施形態のメモリアクセス装置２００では、撮像入力部２２０（高優先処理ブロック）によるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部２２０（高優先処理ブロック）がＤＲＡＭ３０に対してアクセスする（入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる））ためのバス帯域を確保することができる。

なお、上述した説明では、本発明の第１の実施形態のメモリアクセス装置２００が、撮像入力部２２０（高優先処理ブロック）とメモリ制御部２６０との組み合わせによって構成される場合の一例について説明したが、上述したように、高優先処理ブロックは、撮像装置１の動作モードによって異なる。このため、本発明の第１の実施形態のメモリアクセス装置を構成する高優先処理ブロックとメモリ制御部２６０との組み合わせは、撮像入力部２２０とメモリ制御部２６０との組み合わせに限定されるものではない。しかし、本発明の第１の実施形態のメモリアクセス装置が、撮像入力部２２０とは異なる高優先処理ブロックとメモリ制御部２６０との組み合わせであっても、その動作は、上述した撮像入力部２２０とメモリ制御部２６０との組み合わせにおける動作から容易に考えることができる。従って、本発明の第１の実施形態のメモリアクセス装置が撮像入力部２２０とは異なる高優先処理ブロックとメモリ制御部２６０との組み合わせである場合における構成や動作に関する詳細な説明は省略する。

なお、本発明の第１の実施形態では、メモリアクセス装置２００を構成する高優先処理ブロックである撮像入力部２２０が、最初のアクセス要求を出力する直前のバンクビジー状態信号に基づいて、ＤＲＡＭ３０に備えたバンクを指定する順番を決定する場合を示した。しかし、撮像入力部２２０がＤＲＡＭ３０に備えたバンクを指定する順番を決定する方法は、最初のアクセス要求を出力する直前のバンクビジー状態信号に基づいて決定する方法でなくてもよい。例えば、撮像入力部２２０が、それぞれのアクセス要求を出力する直前のバンクビジー状態信号に基づいて、バンクを指定する順番を決定してもよい。つまり、撮像入力部２２０は、それぞれのアクセス要求ごとに、指定するバンクを決定してもよい。

（第２の実施形態）
次に、本発明の第２の実施形態のメモリアクセス装置について説明する。本発明の第２の実施形態のメモリアクセス装置は、メモリアクセス装置を構成する高優先処理ブロックが、それぞれのアクセス要求において指定するバンクを、それぞれのアクセス要求ごとに決定する構成である。

なお、以下の説明においても、本発明の第２の実施形態のメモリアクセス装置が、例えば、静止画用カメラや動画用カメラなどの撮像装置に搭載されている画像処理装置に備えられている場合について説明する。本発明の第２の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成は、図１に示した第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１の概略構成と同様である。従って、本発明の第２の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成に関する詳細な説明は省略し、図１に示した第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１の構成要素と同様の構成要素を表すときには同一の符号を用いて説明する。また、本発明の第２の実施形態のメモリアクセス装置の構成は、図２に示した第１の実施形態のメモリアクセス装置２００の概略構成と同様である。従って、本発明の第２の実施形態のメモリアクセス装置の構成に関する詳細な説明は省略し、図２に示した第１の実施形態のメモリアクセス装置２００の構成要素と同様の構成要素を表すときには同一の符号を用いて説明する。

ただし、本発明の第２の実施形態のメモリアクセス装置（以下、「メモリアクセス装置２０１」という）では、それぞれのアクセス要求ごとに指定するバンクを決定するため、アクセス選択部の動作が、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２の動作と異なる。以下の説明においては、メモリアクセス装置２０１に備えるアクセス選択部を「アクセス選択部２２１２」といい、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２と区別する。また、以下の説明においては、アクセス選択部２２１２を備えたメモリアクセス装置２０１を構成する撮像入力部を「撮像入力部２２１」といい、アクセス選択部２２０２を備えた第１の実施形態のメモリアクセス装置２００を構成する撮像入力部２２０と区別する。また、以下の説明においては、メモリアクセス装置２０１を備えた画像処理装置を「画像処理装置２１」といい、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と区別する。

次に、本発明の第２の実施形態のメモリアクセス装置２０１の動作、つまり、アクセス選択部２２１２がバンクデータをＤＲＡＭ３０に転送する際に指定するバンクの順番を変更する処理について説明する。図５は、本発明の第２の実施形態におけるメモリアクセス装置２０１においてアクセスするバンクを変更する処理、つまり、指定するバンクの順番を変更する処理の処理手順を示したフローチャートである。なお、以下の説明においても、ＤＲＡＭ３０のそれぞれのバンクに対応するバンクビジー状態信号が、メモリ制御部２６０から逐次出力されているものとして説明する。

バッファ部２２０１にイメージセンサ１０から撮像入力部２２１に出力された入力画像データがバッファリングされると、バッファ部２２０１は、バッファリングした入力画像データのＤＲＡＭ３０に構成されたそれぞれのバンクへの転送を要求するバンクアクセス要求信号とバンクアドレスとを並列に、アクセス選択部２２１２に出力する。これにより、アクセス選択部２２１２は、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、指定する予定のバンクがバンクビジー状態であるか否かを判定する（ステップＳ２１０）。ここで、指定する予定のバンクとは、アクセス選択部２２１２に予め定められたＤＲＡＭ３０のバンクを指定する順番が、バンク−０→バンク−１→バンク−２→・・・→バンク−６→バンク−７の順番である場合、バンク−０が、最初に指定する予定のバンクである。

ステップＳ２１０において、指定する予定のバンクがバンクビジー状態であると判定した場合（ステップＳ２１０の“ＹＥＳ”）、アクセス選択部２２１２は、指定するバンクの順番を変更する（ステップＳ２２０）。例えば、ステップＳ２１０において、最初に指定する予定のバンク−０がバンクビジー状態であると判定した場合、アクセス選択部２２１２は、次に指定する予定のバンク−１に変更する。なお、アクセス選択部２２１２は、順番を変更したバンク−０を、バンク−１のアクセスが終了した後において最初に指定する予定のバンクとしてもよいし、予め定められた一連のバンク、つまり、バンク−７のアクセスが終了した後において最初に指定する予定のバンクとしてもよい。そして、アクセス選択部２２１２は、ステップＳ２１０に戻って、指定する予定のバンク（バンク−１）がバンクビジー状態であるか否かを判定する。メモリアクセス装置２０１では、アクセス選択部２２１２が、ステップＳ２１０およびステップＳ２２０の処理を、指定する予定のバンクがバンクビジー状態ではないと判定するまで繰り返す。

一方、ステップＳ２１０において、指定する予定のバンクがバンクビジー状態ではないと判定した場合（ステップＳ２１０の“ＮＯ”）、アクセス選択部２２１２は、ステップＳ２３０に進む。

続いて、アクセス選択部２２１２は、ステップＳ２１０においてバンクビジー状態ではないと判定したバンクに対するアクセス要求をメモリ制御部２６０に出力し、バッファ部２２０１にバッファリングされたバンクデータ（入力画像データ）を、ＤＲＡＭ３０に転送する（ステップＳ２３０）。

続いて、アクセス選択部２２１２は、アクセス選択部２２１２に予め定められた全てのバンクに対応するバンクデータ（入力画像データ）のＤＲＡＭ３０への転送が終了したか否かを判定する（ステップＳ２４０）。ステップＳ２４０において、予め定められた全てのバンクに対応するバンクデータ（入力画像データ）のＤＲＡＭ３０への転送が終了したと判定した場合（ステップＳ２４０の“ＹＥＳ”）、アクセス選択部２２１２は、指定するバンクの順番を変更する処理を終了する。一方、ステップＳ２４０において、予め定められた全てのバンクに対応するバンクデータ（入力画像データ）のＤＲＡＭ３０への転送が終了していないと判定した場合（ステップＳ２４０の“ＮＯ”）、アクセス選択部２２１２は、ステップＳ２１０に戻って、ステップＳ２１０〜ステップＳ２４０の処理を繰り返す。つまり、アクセス選択部２２１２は、バンクデータ（入力画像データ）の転送が終了していないバンクに対するバンクビジー状態であるか否かを判定と、順番の変更と、アクセス要求のメモリ制御部２６０への出力およびバンクデータ（入力画像データ）の転送とを、予め定められた全てのバンクに対応するバンクデータ（入力画像データ）のＤＲＡＭ３０への転送が終了するまで繰り返す。

次に、画像処理装置２１においてＤＲＡＭ３０にデータを転送する動作の一例について説明する。図６は、本発明の第２の実施形態におけるメモリアクセス装置２０１においてＤＲＡＭ３０をアクセスする、つまり、バンクを指定するタイミングの一例を示したタイミングチャートである。図６には、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、高優先処理ブロックである撮像入力部２２１と、低優先処理ブロック（例えば、画像処理部２３０やＪＰＥＧ処理部２４０）とのそれぞれがＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求を出力する場合のタイミングの一例を示している。より具体的には、図６には、撮像入力部２２１と低優先処理ブロックとのそれぞれがＤＲＡＭ３０へのアクセス要求を行う際に出力する「アクセス要求信号」と、バンクを指定する「アドレス」とのそれぞれのタイミングの一例を示している。なお、アクセス要求信号は、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、“Ｈｉｇｈ”レベルでＤＲＡＭ３０へのアクセスを要求することを表し、“Ｌｏｗ”レベルでＤＲＡＭ３０へのアクセスを要求しないことを表している。また、図６には、撮像入力部２２１と低優先処理ブロックとのそれぞれから出力されたアクセス要求を受け付けたバンクを「アクセス受け付け」として示している。なお、撮像入力部２２１では、上述したように、撮像入力部２２１に備えたアクセス選択部２２１２が、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、指定するバンクの順番を変更する。このため、図６でも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、撮像入力部２２１が出力するアドレスとして、アクセス選択部２２１２が順番を変更する前のアドレスを「アドレス（変更前）」として示し、アクセス選択部２２１２が順番を変更した後のアドレスを「アドレス（変更後）」として示している。また、図６には、メモリ制御部２６０が出力するＤＲＡＭ３０のそれぞれのバンクに対応する「バンクビジー状態信号」を併せて示している。なお、バンクビジー状態信号は、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、“Ｈｉｇｈ”レベルでバンクビジー状態であることを表し、“Ｌｏｗ”レベルでバンクビジー状態ではないことを表している。

図６に示したタイミングチャートも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートと同様に、ＤＲＡＭ３０に１６個のバンクが構成されており、撮像入力部２２１が、ＤＲＡＭ３０に構成された８つのバンクを連続して指定するアクセス要求を行う場合のタイミングの一例である。なお、以下の説明においては、アクセス選択部２２１２に予め定められたＤＲＡＭ３０のバンクを指定する順番が、「アドレス（変更前）」に示したように、バンク−０→バンク−１→バンク−２→・・・→バンク−６→バンク−７の順番であるものとして説明する。また、以下の説明においても、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、メモリ制御部２６０が、それぞれのバンクに対応するバンクビジー状態信号を逐次出力しているものとして説明する。

図６に示したタイミングチャートの一例でも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、メモリ制御部２６０が、低優先処理ブロックから出力されたアクセス要求信号に応じて、低優先処理ブロックから指定されたバンクに対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を行っている。図６に示したタイミングチャートの一例でも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、低優先処理ブロックから指定されたバンク−３、バンク−１、およびバンク−０に対応するそれぞれのバンクビジー状態信号が順次“Ｈｉｇｈ”レベルになっている。そして、メモリ制御部２６０は、一定時間が経過してそれぞれのバンクにおけるバンクビジー状態が解消されると、それぞれのバンクビジー状態信号を“Ｌｏｗ”レベルにする。

その後、図６に示したタイミングチャートの一例でも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、撮像入力部２２１が、タイミングｔ１から、８つのバンクを連続して指定するアクセス要求を行う。このとき、撮像入力部２２１は、ＤＲＡＭ３０へのアクセス要求を出力するそれぞれのタイミングの前に、アクセス選択部２２１２が、メモリ制御部２６０から出力されているそれぞれのバンクに対応するバンクビジー状態信号に基づいて、指定するバンクを決定する。図６に示したタイミングチャートの一例では、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、タイミングｔ１の直前にメモリ制御部２６０から出力されているバンクビジー状態信号が、バンク−０、バンク−１、およびバンク−３がバンクビジー状態であることを表している。このため、アクセス選択部２２１２は、最初に指定する予定のバンク−０および次に指定する予定のバンク−１がバンクビジー状態になっているバンクであると判定し、その次に指定する予定のバンク−２を、タイミングｔ１においてアクセス要求するバンクに決定する。つまり、アクセス選択部２２１２は、バンクビジー状態になっているバンク−０およびバンク−１に対するアクセスを回避するように、バンク−２を指定するバンクに決定する。

そして、撮像入力部２２１（アクセス選択部２２１２）は、タイミングｔ１において、決定したバンク−２を指定するアクセス要求信号を、メモリ制御部２６０に出力する。これにより、メモリ制御部２６０は、撮像入力部２２１から出力されたバンク−２に対するアクセス要求信号に応じて、バンクビジー状態になっていないバンク−２に対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を行う。このとき、メモリ制御部２６０は、撮像入力部２２１から出力されたバンク−２に対するアクセス要求を受け付けると、タイミングｔ２において、アクセス要求を受け付けたことによってバンクビジー状態となったバンク−２に対応するバンクビジー状態信号−２を、“Ｈｉｇｈ”レベルにする。なお、バンク−２は、一定時間が経過した後にバンクビジー状態が解消されるため、メモリ制御部２６０は、バンクビジー状態が解消されたときに、バンク−２に対応するバンクビジー状態信号−２を“Ｌｏｗ”レベルにする。

その後、アクセス選択部２２１２は、次のバンクのアクセス要求を出力するタイミングｔ３の前に、メモリ制御部２６０から出力されているそれぞれのバンクに対応するバンクビジー状態信号に基づいて、指定するバンクを決定する。図６に示したタイミングチャートの一例では、タイミングｔ３の直前にメモリ制御部２６０から出力されているバンクビジー状態信号が、バンク−０、バンク−１、およびバンク−２がバンクビジー状態であることを表している。このため、アクセス選択部２２１２は、最初に指定する予定のバンク−０および次に指定する予定のバンク−１がバンクビジー状態になっているバンクであると判定し、その次に指定する予定のバンク−３を、タイミングｔ３においてアクセス要求するバンクに決定する。つまり、アクセス選択部２２１２は、バンクビジー状態になっているバンク−０およびバンク−１に対するアクセスを回避するように、バンク−３を指定するバンクに決定する。なお、バンク−２は、すでにアクセス要求を行っているバンクであるため、タイミングｔ３における判定の対象から除外されている。

そして、アクセス選択部２２１２は、タイミングｔ３において、決定したバンク−３を指定するアクセス要求信号を、メモリ制御部２６０に出力する。これにより、メモリ制御部２６０は、撮像入力部２２１から出力されたバンク−３に対するアクセス要求信号に応じて、バンクビジー状態になっていないバンク−３に対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を行う。このとき、メモリ制御部２６０は、タイミングｔ４において、撮像入力部２２１から出力されたアクセス要求を受け付けたことによってバンクビジー状態となったバンク−３に対応するバンクビジー状態信号−３を、“Ｈｉｇｈ”レベルにする。なお、バンク−３も、一定時間が経過した後にバンクビジー状態が解消されるため、メモリ制御部２６０は、バンクビジー状態が解消されたときに、バンク−３に対応するバンクビジー状態信号−３を“Ｌｏｗ”レベルにする。

以降、同様に、アクセス選択部２２１２は、次のバンクのアクセス要求を出力するそれぞれのタイミングの前に、それぞれのバンクに対応するバンクビジー状態信号に基づいて指定するバンクを決定する。なお、上述したように、アクセス選択部２２１２は、いずれかのタイミングにおいてすでにアクセス要求を行っているバンクは、判定する対象から順次除外して、指定するバンクを決定する。より具体的には、図６に示したタイミングチャートの一例では、タイミングｔ５の直前のバンクビジー状態信号が、バンク−０、バンク−２、およびバンク−３がバンクビジー状態であることを表しているため、アクセス選択部２２１２は、最初に指定する予定のバンク−０がバンクビジー状態になっているバンクであると判定し、その次に指定する予定のバンク−１を、タイミングｔ５においてアクセス要求するバンクに決定する。また、タイミングｔ６の直前のバンクビジー状態信号が、バンク−１、バンク−２、およびバンク−３がバンクビジー状態であることを表しているため、アクセス選択部２２１２は、最初に指定する予定のバンク−０を、タイミングｔ６においてアクセス要求するバンクに決定する。また、タイミングｔ７の直前のバンクビジー状態信号が、バンク−０、バンク−１、およびバンク−３がバンクビジー状態であることを表しているため、アクセス選択部２２１２は、最初に指定する予定のバンク−４を、タイミングｔ７においてアクセス要求するバンクに決定する。また、タイミングｔ８の直前のバンクビジー状態信号が、バンク−０、バンク−１、およびバンク−４がバンクビジー状態であることを表しているため、アクセス選択部２２１２は、最初に指定する予定のバンク−５を、タイミングｔ８においてアクセス要求するバンクに決定する。また、タイミングｔ９の直前のバンクビジー状態信号が、バンク−０、バンク−４、およびバンク−５がバンクビジー状態であることを表しているため、アクセス選択部２２１２は、最初に指定する予定のバンク−６を、タイミングｔ９においてアクセス要求するバンクに決定する。また、タイミングｔ１０の直前のバンクビジー状態信号が、バンク−４、バンク−５、およびバンク−６がバンクビジー状態であることを表しているため、アクセス選択部２２１２は、最初に指定する予定のバンク−７を、タイミングｔ１０においてアクセス要求するバンクに決定する。

このように、図６に示したタイミングチャートの一例では、アクセス選択部２２１２によって、それぞれのバンクが、バンク−２→バンク−３→バンク−０→バンク−１→バンク−４→バンク−５→バンク−６→バンク−７の順番に、アクセス要求するバンクに決定される。そして、同様に、アクセス選択部２２１２は、決定したバンクを指定するアクセス要求信号を、メモリ制御部２６０に順次出力する。これにより、メモリ制御部２６０は、撮像入力部２２１から出力されたバンクに対するアクセス要求信号に応じて、バンクビジー状態になっていないバンクに対するアクセス要求を順次受け付けて、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を順次行う。

なお、アクセス選択部２２１２が、それぞれのバンクを指定する順番を、図６に示したタイミングチャートの一例のようにすることによって、例えば、バンク−４〜バンク−７のように、アクセス選択部２２１２に予め定められたＤＲＡＭ３０のバンクを指定する順番から大きく変わらない順番で、バンクビジー状態であるバンクへのアクセスを回避することができる。しかし、アクセス選択部２２１２がそれぞれのバンクを指定する順番は、図６に示したタイミングチャートの一例において示した順番に限定されるものではない。つまり、メモリアクセス装置２０１においても、第１の実施形態のメモリアクセス装置２００と同様に、バンクビジー状態であるバンクへのアクセスを回避すると共に、バンク−０〜バンク−７を網羅している順番であれば、アクセス選択部２２１２がそれぞれのバンクを指定する順番は、どのような順番であってもよい。

このような構成および動作によって、本発明の第２の実施形態のメモリアクセス装置２０１では、ＤＲＡＭ３０に備えたそれぞれのバンクに対するアクセス要求ごとにバンクビジー状態になっているバンクを判定し、バンクビジー状態になっているバンクに対するアクセスを回避したデータの受け渡し制御（ＤＭＡ転送）を行う。これにより、本発明の第２の実施形態のメモリアクセス装置２０１でも、第１の実施形態のメモリアクセス装置２００と同様に、撮像入力部２２１によるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部２２１が入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる）ためのバス帯域を確保することができる。また、本発明の第２の実施形態のメモリアクセス装置２０１でも、第１の実施形態のメモリアクセス装置２００と同様に、連続した一連のアクセス要求によるデータの転送（ＤＲＡＭ３０に構成された８つのバンクを連続して指定するＤＭＡ転送）が終了するまでの期間も短縮することができる。

本第２の実施形態によれば、アクセス選択部（アクセス選択部２２１２）は、高優先処理ブロック（例えば、撮像入力部２２１）が連続してアクセスするそれぞれのバンクへのアクセスごとに、動作情報（バンクビジー状態信号）に基づいて指定するバンクの順番を変更する、メモリアクセス装置（メモリアクセス装置２０１）が構成される。

上述したように、本発明の第２の実施形態のメモリアクセス装置２０１では、メモリ制御部２６０が、接続されているＤＲＡＭ３０のそれぞれのバンクがバンクビジー状態であるか否かを表すバンクビジー状態信号（ＤＲＡＭ３０の動作情報）を出力する。そして、本発明の第２の実施形態のメモリアクセス装置２０１では、撮像入力部２２１（高優先処理ブロック）が、それぞれのアクセス要求ごとに、直前のバンクビジー状態信号に基づいて、バンクビジー状態になっているバンクを指定しない（バンクビジー状態になっているバンクに対するアクセスを回避する）ように、指定するバンクの順番を決定する。これにより、本発明の第２の実施形態のメモリアクセス装置２０１でも、第１の実施形態のメモリアクセス装置２００と同様に、撮像入力部２２１（高優先処理ブロック）によるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部２２１（高優先処理ブロック）がＤＲＡＭ３０に対してアクセスする（入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる））ためのバス帯域を確保することができる。

なお、上述した説明では、第１の実施形態のメモリアクセス装置２００と同様に、本発明の第２の実施形態のメモリアクセス装置２０１が、撮像入力部２２１（高優先処理ブロック）とメモリ制御部２６０との組み合わせによって構成される場合の一例について説明した。しかし、本発明の第２の実施形態のメモリアクセス装置においても、第１の実施形態のメモリアクセス装置と同様に、高優先処理ブロックは、撮像装置１の動作モードによって異なる。このため、本発明の第２の実施形態のメモリアクセス装置においても、第１の実施形態のメモリアクセス装置と同様に、メモリアクセス装置を構成する高優先処理ブロックとメモリ制御部２６０との組み合わせは、撮像入力部２２１とメモリ制御部２６０との組み合わせに限定されるものではない。そして、本発明の第２の実施形態のメモリアクセス装置においても、第１の実施形態のメモリアクセス装置と同様に、メモリアクセス装置が、撮像入力部２２１とは異なる高優先処理ブロックとメモリ制御部２６０との組み合わせであっても、その動作は、上述した撮像入力部２２１とメモリ制御部２６０との組み合わせにおける動作から容易に考えることができる。従って、本発明の第２の実施形態のメモリアクセス装置においても、メモリアクセス装置が撮像入力部２２１とは異なる高優先処理ブロックとメモリ制御部２６０との組み合わせである場合における構成や動作に関する詳細な説明は省略する。

なお、本発明の第１の実施形態および第２の実施形態では、メモリアクセス装置を構成する高優先処理ブロックである撮像入力部（撮像入力部２２０または撮像入力部２２１）が、メモリ制御部２６０から出力されたバンクビジー状態信号に基づいて、入力画像データを記憶させるためにＤＲＡＭ３０のバンクを指定する順番を変更する構成を示した。しかし、ＤＲＡＭ３０のバンクを指定する順番を変更する構成は、第１の実施形態および第２の実施形態において説明したように、メモリアクセス装置を構成する高優先処理ブロックが行う構成に限定されるもではない。例えば、高優先処理ブロックの外部に、ＤＲＡＭ３０のバンクを指定する順番を変更する構成要素を備える構成であってもよい。つまり、メモリアクセス装置を構成する高優先処理ブロックの内部で、ＤＲＡＭ３０のバンクを指定する順番を変更する構成でなくてもよい。

（第３の実施形態）
次に、本発明の第３の実施形態のメモリアクセス装置について説明する。本発明の第３の実施形態のメモリアクセス装置は、メモリアクセス装置を構成する高優先処理ブロックの外部の構成要素によって、ＤＲＡＭ３０のバンクを指定する順番を変更する構成である。なお、以下の説明においては、本発明の第３の実施形態のメモリアクセス装置が、例えば、静止画用カメラや動画用カメラなどの撮像装置に搭載されている画像処理装置に備えられている場合について説明する。

図７は、本発明の第３の実施形態におけるメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の概略構成を示したブロック図である。本発明の第３の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成は、図１に示した第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０を搭載した撮像装置１と同様の構成要素を含んでいる。従って、本発明の第３の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成要素において、第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０を搭載した撮像装置１の構成要素と同様の構成要素には、同一の符号を付与し、それぞれの構成要素に関する詳細な説明は省略する。

図７に示した撮像装置２は、イメージセンサ１０と、画像処理装置５０と、ＤＲＡＭ３０と、表示装置４０と、を備えている。また、画像処理装置５０は、撮像入力部５２０と、中間バッファ部５２１と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０と、メモリ制御部５６０と、を備えている。画像処理装置５０では、中間バッファ部５２１と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０と、メモリ制御部５６０とのそれぞれが、共通のデータバス２１０に接続されている。また、メモリ制御部５６０は、アービトレーション部５６０１と、メモリアクセス部５６０２と、を備えている。

撮像装置２も、第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０を搭載した撮像装置１と同様に、イメージセンサ１０によって被写体の静止画像または動画像を撮影する。そして、撮像装置２も、撮像装置１と同様に、撮影した静止画像に応じた表示画像を表示装置４０に表示させる。また、撮像装置２も、撮像装置１と同様に、撮影した動画像に応じた表示画像を表示装置４０に表示させる。なお、撮像装置２も、撮像装置１と同様に、撮影した静止画像や動画像に応じた記録画像を、不図示の記録媒体に記録させることもできる。

画像処理装置５０は、図１に示した第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０と同様に、イメージセンサ１０から出力された画素信号に基づいた静止画像や動画像の生成、生成した静止画像や動画像に応じた表示画像の生成と表示装置４０への表示、生成した静止画像や動画像に応じた記録画像の生成と不図示の記録媒体への記録を行う。

画像処理装置５０では、撮像入力部５２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０とのそれぞれが、画像処理装置５０において実行する画像処理の処理機能を実現する処理ブロックである。画像処理装置５０では、撮像入力部５２０、画像処理部２３０、ＪＰＥＧ処理部２４０、および表示処理部２５０のそれぞれが、ＤＭＡ転送によってＤＲＡＭ３０にアクセスする。画像処理装置５０では、処理ブロックと、この処理ブロックに対応するデータ転送ブロックと、メモリ制御部５６０との組み合わせによって、本発明の第３の実施形態のメモリアクセス装置を構成している。なお、画像処理装置５０でも、第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０と同様に、それぞれの処理ブロックに、画像処理を実行するときにＤＲＡＭ３０にアクセスする（ＤＭＡ転送を行う）際の優先度が設定されている。このため、画像処理装置５０でも、第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０と同様に、それぞれの処理ブロックと、それぞれの処理ブロックに対応するデータ転送ブロックと、メモリ制御部５６０との組み合わせの全てが、本発明の第３の実施形態のメモリアクセス装置でなくてもよい。つまり、画像処理装置５０でも、第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０と同様に、高優先処理ブロックと、この高優先処理ブロックに対応するデータ転送ブロックと、メモリ制御部５６０との組み合わせによって、メモリアクセス装置を構成している。

ここで、データ転送ブロックは、対応する高優先処理ブロックとメモリ制御部５６０との間で、データバス２１０を介したＤＭＡ転送によるデータの受け渡しを行うブロックである。データ転送ブロックは、ＤＭＡ転送によってＤＲＡＭ３０との間でデータの受け渡しを行う際に、データバス２１０を介してメモリ制御部５６０との間で受け渡しを行うデータ（以下、「転送データ」という）を一時的に保存（バッファリング）する。また、データ転送ブロックは、ＤＭＡ転送によってＤＲＡＭ３０との間で転送データの受け渡しを行う際に、メモリ制御部５６０から出力されたバンクビジー状態信号に基づいて、ＤＲＡＭ３０のバンクを指定する順番を変更する。

なお、以下の説明においては、説明を容易にするため、第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０と同様に、撮像入力部５２０を高優先処理ブロックとする。そして、以下の説明においては、高優先処理ブロックである撮像入力部５２０と、この撮像入力部５２０に対応するデータ転送ブロックと、メモリ制御部５６０との組み合わせのみが、本発明の第３の実施形態のメモリアクセス装置（以下、「メモリアクセス装置５００」という）であるものとして説明する。

メモリ制御部５６０は、第１の実施形態および第２の実施形態のメモリアクセス装置を構成するメモリ制御部２６０と同様に、データバス２１０に接続されている画像処理装置５０内のそれぞれの処理ブロックからのＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求（ＤＭＡ要求）を調停して、いずれかの処理ブロックからのＤＲＡＭ３０へのアクセス要求を受け付ける。アービトレーション部５６０１は、第１の実施形態および第２の実施形態のメモリアクセス装置を構成するメモリ制御部２６０に備えたアービトレーション部２６０１と同様の調停回路（ＤＭＡ調停回路、いわゆる、アービター）である。また、メモリ制御部５６０は、第１の実施形態および第２の実施形態のメモリアクセス装置を構成するメモリ制御部２６０と同様に、アクセス要求を受け付けた処理ブロックとＤＲＡＭ３０との間でのデータバス２１０を介したデータの受け渡しを制御する。メモリアクセス部５６０２は、第１の実施形態および第２の実施形態のメモリアクセス装置を構成するメモリ制御部２６０に備えたメモリアクセス部２６０２と同様のＤＲＡＭコントローラーである。

また、メモリ制御部５６０は、第１の実施形態および第２の実施形態のメモリアクセス装置を構成するメモリ制御部２６０と同様に、アクセス要求を受け付けた処理ブロックからの要求に応じたＤＲＡＭ３０の制御に基づいて、接続されているＤＲＡＭ３０の動作情報を通知する機能を備えている。つまり、メモリ制御部５６０も、第１の実施形態および第２の実施形態のメモリアクセス装置を構成するメモリ制御部２６０と同様に、バンクビジー状態信号を出力する。ただし、画像処理装置５０においてメモリ制御部５６０は、バンクビジー状態信号を、共にメモリアクセス装置５００を構成するデータ転送ブロックに出力する。

なお、メモリ制御部５６０でも、第１の実施形態および第２の実施形態のメモリアクセス装置を構成するメモリ制御部２６０と同様に、バンクビジー状態信号は、アービトレーション部５６０１や、メモリアクセス部５６０２、不図示の構成要素など、いずれの構成要素が出力してもよい。図７に示した撮像装置２では、メモリ制御部５６０に備えたメモリアクセス部５６０２が、バンクビジー状態信号をデータ転送ブロック（中間バッファ部５２１）に出力する構成を示している。なお、メモリ制御部５６０において、バンクビジー状態信号をアービトレーション部５６０１が出力する場合、その構成は、第１の実施形態および第２の実施形態のメモリアクセス装置を構成するメモリ制御部２６０と同様の構成となる。つまり、画像処理装置５０は、メモリ制御部５６０の代わりにメモリ制御部２６０を備えた構成であってもよい。

なお、メモリ制御部５６０でも、第１の実施形態および第２の実施形態のメモリアクセス装置を構成するメモリ制御部２６０と同様に、中間バッファ部５２１に通知するＤＲＡＭ３０の動作情報として、ＤＲＡＭ３０の動作状態を表す他の動作情報が含まれていてもよい。

中間バッファ部５２１は、撮像入力部５２０に対応するデータ転送ブロックである。従って、画像処理装置５０では、撮像入力部５２０と、中間バッファ部５２１と、メモリ制御部５６０との組み合わせによって、本発明の第３の実施形態のメモリアクセス装置５００を構成している。

中間バッファ部５２１は、撮像入力部５２０から出力された転送データである入力画像データを一時的に保存する。そして、中間バッファ部５２１は、保存した入力画像データをＤＲＡＭ３０に出力して記憶させる（書き込む）際に、まず、ＤＲＡＭ３０へのアクセス要求信号（ＤＭＡ要求信号）と、入力画像データを記憶させるＤＲＡＭ３０の記憶領域（バンクを含む）を指定するアドレス（ＤＭＡアドレス）と、ＤＲＡＭ３０に対する書き込みのアクセス方向であることを表すアクセス方向信号（ＤＭＡライト信号）とを、メモリ制御部５６０に出力する。このとき、中間バッファ部５２１は、メモリ制御部５６０から出力されたバンクビジー状態信号に基づいて、入力画像データを記憶させるためにＤＲＡＭ３０のバンクを指定する順番を変更する。

中間バッファ部５２１においてＤＲＡＭ３０のバンクを指定する順番を変更する方法は、第１の実施形態および第２の実施形態のメモリアクセス装置を構成する撮像入力部２２０における方法と同様である。つまり、中間バッファ部５２１でも、ＤＲＡＭ３０のバンクを予め定めた順番で指定するのではなく、バンクビジー状態信号によってバンクビジー状態になっていることが表されているＤＲＡＭ３０のバンクへのアクセスを回避するように、アクセス要求信号と共にメモリ制御部５６０に出力するアドレスによって指定するバンクの順番を変更する。これにより、中間バッファ部５２１は、撮像入力部５２０から出力された入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる）ためのバス帯域を確保する。

中間バッファ部５２１は、第１の実施形態および第２の実施形態のメモリアクセス装置におけるＤＲＡＭ３０のバンクを指定する順番を変更する機能を、高優先処理ブロックの外部で実現する。このため、中間バッファ部５２１の構成は、第１の実施形態および第２の実施形態のメモリアクセス装置においてＤＲＡＭ３０のバンクを指定する順番を変更する機能を実現するための構成要素として撮像入力部２２０に備えられた、バッファ部２２０１とアクセス選択部２２０２とによって構成される。つまり、中間バッファ部５２１は、図２に示した構成と同様の構成である。これに伴い、メモリアクセス装置５００を構成する撮像入力部５２０からは、バッファ部２２０１とアクセス選択部２２０２とが削除され、撮像入力部５２０は、中間バッファ部５２１を介して、ＤＭＡ転送によるＤＲＡＭ３０へのアクセスを行う。このため、メモリアクセス装置５００の全体の構成は、第１の実施形態および第２の実施形態のメモリアクセス装置と同様である。また、中間バッファ部５２１の動作や、メモリアクセス装置５００の全体の動作は、図３〜図６を用いて説明した第１の実施形態および第２の実施形態のメモリアクセス装置と同様に考えることができる。従って、中間バッファ部５２１の構成や動作、メモリアクセス装置５００の全体の構成や動作に関する詳細な説明は省略する。

なお、本発明においては、本発明の第３の実施形態のメモリアクセス装置５００を構成する撮像入力部５２０と中間バッファ部５２１との間での入力画像データの受け渡し方法に関しては、特に制限はしない。例えば、撮像入力部５２０は、入力画像データをＤＭＡ転送によってＤＲＡＭ３０に記憶させる（書き込む）ときと同様の方法によって、つまり、ＤＭＡ転送によって、入力画像データを中間バッファ部５２１に受け渡してもよい。この場合、撮像入力部５２０は、ＤＲＡＭ３０に備えたそれぞれのバンクのバンクビジー状態に関わらずに、入力画像データを中間バッファ部５２１に出力することができる。

このように、画像処理装置５０では、画像処理装置５０に備えたそれぞれの処理ブロックの内、優先度の高い高優先処理ブロックと、この高優先処理ブロックに対応したデータ転送ブロックと、メモリ制御部５６０とが組み合わされて、本発明の第３の実施形態のメモリアクセス装置５００を構成する。

なお、上述したように、第３の実施形態では、高優先処理ブロックである撮像入力部５２０と、撮像入力部５２０に対応するデータ転送ブロックである中間バッファ部５２１と、メモリ制御部５６０との組み合わせのみが、本発明の第３の実施形態のメモリアクセス装置（メモリアクセス装置５００）であるものとしている。しかし、撮像装置２でも、第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０を搭載した撮像装置１と同様に、撮像装置２の動作モードによって、高優先処理ブロックとなる処理ブロックが異なる。つまり、撮像装置２でも、それぞれの動作モードごとに、本発明の第３の実施形態のメモリアクセス装置を構成するためにメモリ制御部５６０と組み合わされる処理ブロックおよびデータ転送ブロックが異なる。しかし、上述したように、本発明の第３の実施形態のメモリアクセス装置では、第１の実施形態および第２の実施形態のメモリアクセス装置と異なり、ＤＲＡＭ３０のバンクを指定する順番を変更する機能を実現する構成要素であるデータ転送ブロックが、高優先処理ブロックの外部に設けられている。このため、第３の実施形態では、データ転送ブロックを、複数の処理ブロックで共有する構成にしてもよい。

より具体的には、第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０では、同時ではないにしても、撮像装置１の動作モードによって、画像処理装置２０に備えた全ての処理ブロックに高優先処理ブロックとなる可能性がある場合には、全ての処理ブロックにＤＲＡＭ３０のバンクを指定する順番を変更する機能を搭載して、高優先処理ブロックになったときに機能を実行することが考えられる。つまり、撮像装置１のある動作モードでは、低優先処理ブロックとして動作する処理ブロックにも、撮像装置１の他の動作モードで高優先処理ブロックとなることを考慮して、ＤＲＡＭ３０のバンクを指定する順番を変更する機能を搭載しておくことが考えられる。

これに対して、本発明の第３の実施形態のメモリアクセス装置を備えた画像処理装置５０では、撮像装置２の動作モードを考慮して、最も多くの処理ブロックが同時に高優先処理ブロックとなる数分だけデータ転送ブロックを備えておくことによって、同時に高優先処理ブロックとならない処理ブロック同士で、同じデータ転送ブロックを共有させる構成にすることができる。つまり、本発明の第３の実施形態のメモリアクセス装置を備えた画像処理装置５０では、全ての処理ブロックのそれぞれに対応するデータ転送ブロックを搭載しなくてもよいと考えられる。この場合、本発明の第３の実施形態のメモリアクセス装置を備えた画像処理装置５０では、データ転送ブロックを搭載するために要する画像処理装置５０を、第１の実施形態および第２の実施形態のメモリアクセス装置を備えた画像処理装置２０よりも削減することができる。

本第３の実施形態によれば、バッファ部（バッファ部２２０１）およびアクセス選択部（アクセス選択部２２０２）は、高優先処理ブロック（例えば、撮像入力部５２０）の外部に中間バッファ部５２１として構成される、メモリアクセス装置（メモリアクセス装置５００）が構成される。

上述したように、本発明の第３の実施形態のメモリアクセス装置５００は、撮像入力部５２０（高優先処理ブロック）と、撮像入力部５２０に対応する中間バッファ部５２１（データ転送ブロック）と、メモリ制御部５６０との組み合わせによって構成される。そして、本発明の第３の実施形態のメモリアクセス装置５００は、第１の実施形態および第２の実施形態のメモリアクセス装置と同様に動作する。より具体的には、本発明の第３の実施形態のメモリアクセス装置５００では、メモリ制御部５６０が、接続されているＤＲＡＭ３０のそれぞれのバンクがバンクビジー状態であるか否かを表すバンクビジー状態信号（ＤＲＡＭ３０の動作情報）を出力する。そして、本発明の第３の実施形態のメモリアクセス装置５００では、中間バッファ部５２１が、メモリ制御部５６０から出力されたバンクビジー状態信号に基づいて、撮像入力部５２０入力画像データをＤＲＡＭ３０に転送する際に、バンクビジー状態になっているバンクを指定しない（バンクビジー状態になっているバンクに対するアクセスを回避する）ように、それぞれのバンクを指定する順番を変更する。これにより、本発明の第３の実施形態のメモリアクセス装置５００でも、第１の実施形態および第２の実施形態のメモリアクセス装置と同様に、撮像入力部５２０（高優先処理ブロック）によるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部５２０（高優先処理ブロック）がＤＲＡＭ３０に対してアクセスする（入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる））ためのバス帯域を確保することができる。

なお、上述した説明では、本発明の第３の実施形態のメモリアクセス装置５００が、撮像入力部５２０（高優先処理ブロック）と、撮像入力部５２０に対応する中間バッファ部５２１（データ転送ブロック）と、メモリ制御部５６０との組み合わせによって構成される場合の一例について説明したが、上述したように、高優先処理ブロックは、撮像装置２の動作モードによって異なる。このため、本発明の第３の実施形態のメモリアクセス装置を構成する高優先処理ブロックと、データ転送ブロックと、メモリ制御部５６０との組み合わせは、撮像入力部５２０と、中間バッファ部５２１と、メモリ制御部５６０との組み合わせに限定されるものではない。そして、本発明の第３の実施形態のメモリアクセス装置が、撮像入力部５２０とは異なる高優先処理ブロックと、データ転送ブロックと、メモリ制御部５６０との組み合わせであっても、その動作は、第１の実施形態および第２の実施形態のメモリアクセス装置と同様の動作から容易に考えることができる。

なお、本発明の第１〜第３の実施形態では、ＤＲＡＭ３０の動作情報が、ＤＲＡＭ３０のそれぞれのバンクがバンクビジー状態であるか否かを表すバンクビジー状態信号であり、第１〜第３の実施形態のメモリアクセス装置では、バンクビジー状態信号に基づいて、ＤＲＡＭ３０のバンクを指定する順番を変更する構成を示した。しかし、ＤＲＡＭ３０の動作情報は、上述したように、バンクビジー状態信号に限定されるものではなく、ＤＲＡＭ３０の動作状態を表す他の動作情報であってもよい。このＤＲＡＭ３０の他の動作情報は、例えば、ＤＲＡＭ３０のバンクビジー状態が解消されるまでに要する時間を表す情報であってもよい。

（第４の実施形態）
次に、本発明の第４の実施形態のメモリアクセス装置について説明する。本発明の第４の実施形態のメモリアクセス装置は、メモリアクセス装置を構成する高優先処理ブロックが、バンクビジー状態が解消されるまでに要する時間を表す動作状態に基づいて、それぞれのアクセス要求において指定するバンクの順番を決定する構成である。なお、以下の説明においては、本発明の第４の実施形態のメモリアクセス装置が、例えば、静止画用カメラや動画用カメラなどの撮像装置に搭載されている画像処理装置に備えられている場合について説明する。なお、本発明の第４の実施形態のメモリアクセス装置の考え方、つまり、バンクビジー状態が解消されるまでに要する時間を表す動作状態に基づいてそれぞれのアクセス要求において指定するバンクの順番を決定する際の考え方は、第１〜第３の実施形態のメモリアクセス装置のいずれにも適用することができる。以下の説明においては、本発明の第４の実施形態のメモリアクセス装置の考え方を、第１の実施形態のメモリアクセス装置２００の構成に適用した場合について説明する。

図８は、本発明の第４の実施形態におけるメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の概略構成を示したブロック図である。本発明の第４の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成は、図１に示した第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１と同様の構成要素を含んでいる。従って、本発明の第４の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成要素において、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１の構成要素と同様の構成要素には、同一の符号を付与し、それぞれの構成要素に関する詳細な説明は省略する。

図８に示した撮像装置３は、イメージセンサ１０と、画像処理装置６０と、ＤＲＡＭ３０と、表示装置４０と、を備えている。また、画像処理装置６０は、撮像入力部６２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０と、メモリ制御部６６０と、を備えている。画像処理装置６０では、撮像入力部６２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０と、メモリ制御部６６０とのそれぞれが、共通のデータバス２１０に接続されている。また、メモリ制御部６６０は、アービトレーション部６６０１と、メモリアクセス部２６０２と、を備えている。

撮像装置３も、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１と同様に、イメージセンサ１０によって被写体の静止画像または動画像を撮影する。そして、撮像装置３も、撮像装置１と同様に、撮影した静止画像や動画像に応じた表示画像を表示装置４０に表示させる。なお、撮像装置３も、撮像装置１と同様に、撮影した静止画像や動画像に応じた記録画像を、不図示の記録媒体に記録させることもできる。

画像処理装置６０は、図１に示した第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と同様に、イメージセンサ１０から出力された画素信号に基づいた静止画像や動画像の生成、生成した静止画像や動画像に応じた表示画像の生成と表示装置４０への表示、生成した静止画像や動画像に応じた記録画像の生成と不図示の記録媒体への記録を行う。

画像処理装置６０では、撮像入力部６２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０とのそれぞれが、画像処理装置６０において実行する画像処理の処理機能を実現する処理ブロックである。画像処理装置６０では、撮像入力部６２０、画像処理部２３０、ＪＰＥＧ処理部２４０、および表示処理部２５０のそれぞれが、データバス２１０を介したＤＭＡ転送によってＤＲＡＭ３０にアクセスする。画像処理装置６０では、処理ブロックとメモリ制御部６６０との組み合わせによって、メモリアクセス装置を構成している。なお、画像処理装置６０でも、第１の実施形態のメモリアクセス装置２００を備えた２０と同様に、それぞれの処理ブロックに、画像処理を実行するときにＤＲＡＭ３０にアクセスする（ＤＭＡ転送を行う）際の優先度が設定されている。このため、画像処理装置６０でも、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と同様に、それぞれの処理ブロックとメモリ制御部６６０との組み合わせの全てが、本発明の第４の実施形態のメモリアクセス装置でなくてもよい。つまり、画像処理装置６０でも、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と同様に、高優先処理ブロックとメモリ制御部６６０との組み合わせによって、メモリアクセス装置を構成している。

なお、以下の説明においては、説明を容易にするため、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と同様に、撮像入力部６２０を高優先処理ブロックとし、撮像入力部６２０とメモリ制御部６６０との組み合わせのみが、本発明の第４の実施形態のメモリアクセス装置（以下、「メモリアクセス装置６００」という）であるものとして説明する。

メモリ制御部６６０は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、データバス２１０に接続されている画像処理装置６０内のそれぞれの処理ブロックからのＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求（ＤＭＡ要求）を調停して、いずれかの処理ブロックからのＤＲＡＭ３０へのアクセス要求を受け付ける。また、メモリ制御部６６０は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、アクセス要求を受け付けた処理ブロックとＤＲＡＭ３０との間でのデータバス２１０を介したデータの受け渡しを制御する。また、メモリ制御部６６０は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、アクセス要求を受け付けた処理ブロックからの要求に応じたＤＲＡＭ３０の制御に基づいて、接続されているＤＲＡＭ３０の動作情報を通知する機能を備えている。

ただし、メモリ制御部６６０は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と異なり、接続されているＤＲＡＭ３０の動作情報として、ＤＲＡＭ３０の記憶領域（バンク）をアクセスすることができない所定の時間（一定時間）が経過するまでに要する時間、つまり、バンクビジー状態が解消されるまでに要する時間を表す情報を通知する。このため、メモリ制御部６６０は、ＤＲＡＭ３０に備えたそれぞれのバンクごとに、バンクビジー状態が解消されるまでに要する時間を表す動作状態を、共にメモリアクセス装置６００を構成する処理ブロックである撮像入力部６２０に出力する。ここで、メモリ制御部６６０が通知するバンクビジー状態が解消されるまでに要する時間を表す動作状態とは、例えば、ＤＲＡＭ３０のバンクビジー状態が解消されるまでに要するクロック数を表すカウント値など情報である。以下の説明においては、メモリ制御部６６０が、バンクビジー状態が解消されるまでに要するクロック数のカウント値の情報（以下、「バンクビジーカウント」という）を、ＤＲＡＭ３０の動作情報として撮像入力部６２０に出力するものとして説明する。

アービトレーション部６６０１は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０に備えたアービトレーション部２６０１と同様の調停回路（ＤＭＡ調停回路、アービター）である。ただし、アービトレーション部６６０１は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０に備えたアービトレーション部２６０１が出力するバンクビジー状態信号の代わりに、バンクビジーカウントを撮像入力部６２０に出力する。

なお、メモリ制御部６６０でも、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、接続されているＤＲＡＭ３０の動作状態がわかる構成要素であれば、メモリ制御部６６０に備えたアービトレーション部６６０１や、メモリアクセス部２６０２、不図示の構成要素など、いずれの構成要素がバンクビジーカウントを出力してもよい。また、メモリ制御部６６０でも、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、撮像入力部６２０に通知するＤＲＡＭ３０の動作情報として、ＤＲＡＭ３０の他の動作情報が含まれていてもよい。

撮像入力部６２０は、第１の実施形態のメモリアクセス装置２００を構成する撮像入力部２２０と同様に、イメージセンサ１０から出力された入力画像データをＤＲＡＭ３０に記憶させる（書き込む）処理ブロックである。撮像入力部６２０は、本発明の第４の実施形態のメモリアクセス装置６００を構成する処理ブロック（高優先処理ブロック）でもある。ただし、撮像入力部６２０は、入力画像データをＤＭＡ転送してＤＲＡＭ３０に記憶させる（書き込む）際に、メモリ制御部６６０から出力されたバンクビジーカウントに基づいて、入力画像データを記憶させるために指定するＤＲＡＭ３０のバンクの順番を変更するか否かを判定する。そして、撮像入力部６２０は、指定するＤＲＡＭ３０のバンクの順番を変更すると判定したときにのみ、指定するバンクの順番を変更する。このような動作によって、撮像入力部６２０では、入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる）ためのバス帯域を確保する。

より具体的には、撮像入力部６２０は、メモリ制御部６６０から出力されたバンクビジーカウントのカウント値（バンクビジー状態が解消されるまでに要する時間）が、予め定めた閾値以上である場合には、バンクビジー状態になっているＤＲＡＭ３０のバンクへのアクセスを回避すると判定する。この場合、撮像入力部６２０は、第１の実施形態のメモリアクセス装置２００を構成する撮像入力部２２０と同様に、指定するバンクの順番を変更する。一方、撮像入力部６２０は、メモリ制御部６６０から出力されたバンクビジーカウントのカウント値が予め定めた閾値よりも小さい場合には、バンクビジー状態になっているＤＲＡＭ３０のバンクへのアクセスを回避しない、つまり、バンクビジー状態になっているＤＲＡＭ３０のバンクにアクセスすると判定する。この場合、撮像入力部６２０は、予め定めた順番でバンクを指定する。ここで、撮像入力部６２０は、ＤＲＡＭ３０のバンクを指定する順番を変更するか否かを判定するための予め定めた閾値は、ＤＲＡＭ３０へのアクセスが待たされることが許容できる時間に基づいて定められたカウント値である。撮像入力部６２０は、アクセスするＤＲＡＭのバンクがバンクビジー状態であるものの、入力画像データをＤＲＡＭ３０に転送する際に待つことができる時間までにバンクビジー状態が解消されると判断できる場合には、指定するバンクを変更せずに、予定のバンクを指定する。例えば、予め定めた閾値は、ＤＲＡＭ３０のアクセスする際の手続きに要する時間を表すカウント値である。この場合、撮像入力部６２０は、アクセスするＤＲＡＭのバンクが、入力画像データをＤＲＡＭ３０に実際に転送するタイミングまでにはバンクビジー状態が解消されると判断できるバンクである場合には、指定するバンクを変更せずに、アクセスする予定のバンクをそのまま指定する。

撮像入力部６２０の構成は、図２に示した第１の実施形態のメモリアクセス装置２００を構成する撮像入力部２２０と同様の構成である。ただし、本発明の第４の実施形態のメモリアクセス装置６００では、バンクビジーカウントに基づいてバンクを指定する順番を判定して決定するため、アクセス選択部の動作が、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２の動作と異なる。以下の説明においては、メモリアクセス装置６００に備えるアクセス選択部を「アクセス選択部６２０２」といい、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２と区別する。

次に、本発明の第４の実施形態のメモリアクセス装置６００の動作、つまり、アクセス選択部６２０２がバンクデータをＤＲＡＭ３０に転送する際に指定するバンクの順番を変更する処理について説明する。図９は、本発明の第４の実施形態におけるメモリアクセス装置６００においてアクセスするバンクを変更する処理、つまり、指定するバンクの順番を変更するか否かを判定する処理の処理手順を示したフローチャートである。なお、以下の説明においては、ＤＲＡＭ３０のそれぞれのバンクに対応するバンクビジーカウントが、メモリ制御部６６０から逐次出力されているものとして説明する。

バッファ部２２０１にイメージセンサ１０から撮像入力部６２０に出力された入力画像データがバッファリングされると、バッファ部２２０１は、バッファリングした入力画像データのＤＲＡＭ３０に構成されたそれぞれのバンクへの転送を要求するバンクアクセス要求信号とバンクアドレスとを並列に、アクセス選択部６２０２に出力する。これにより、アクセス選択部６２０２は、メモリ制御部２６０から出力されているバンクビジーカウントに基づいて、バンクビジー状態になっているバンクがあるか否かを判定する（ステップＳ３１０）。

ステップＳ３１０において、バンクビジー状態になっているバンクがない、つまり、ＤＲＡＭ３０に構成された全てのバンクがバンクビジー状態ではないと判定した場合（ステップＳ３１０の“ＮＯ”）、アクセス選択部６２０２は、ステップＳ３４０に進む。

一方、ステップＳ３１０において、バンクビジー状態になっているバンクがあると判定した場合（ステップＳ３１０の“ＹＥＳ”）、アクセス選択部６２０２は、メモリ制御部２６０から出力されているバンクビジーカウントが、予め定めた閾値以上であるバンクがあるか否かを確認する（ステップＳ３２０）。つまり、アクセス選択部６２０２は、ステップＳ３２０において、バンクビジー状態になっているバンクのバンクビジー状態が解消されるまでに要する時間が、予め定めた閾値の時間よりも長いバンクがあるか否かを確認する。

ステップＳ３２０において、バンクビジーカウントが予め定めた閾値以上であるバンクがないと判定した場合（ステップＳ３２０の“ＮＯ”）、アクセス選択部６２０２は、ステップＳ３４０に進む。つまり、アクセス選択部６２０２は、ステップＳ３２０において、ＤＲＡＭ３０に構成されたバンクの中にバンクビジー状態であるバンクがあるものの、全てのバンクが、予め定めた閾値の時間よりも短い時間でバンクビジー状態が解消されると判断できる場合には、バンクビジー状態になっているＤＲＡＭ３０のバンクへのアクセスを回避せずに、このままのアクセスの処理を続けると判定し、ステップＳ３４０に進む。

一方、ステップＳ３２０において、バンクビジーカウントが予め定めた閾値以上であるバンクがあると判定した場合（ステップＳ３２０の“ＹＥＳ”）、アクセス選択部６２０２は、バンクを指定する順番を変更する（ステップＳ３３０）。より具体的には、アクセス選択部６２０２は、予め定めた順番で指定するバンクの内、実際にアクセスするタイミングまでにバンクビジー状態が解消されないバンクの順番を後ろに回して、バンクビジー状態ではないバンクや、実際にアクセスするタイミングまでにはバンクビジー状態が解消されるバンクから先に指定するように、バンクを指定する順番を変更する。

続いて、アクセス選択部６２０２は、ＤＲＡＭ３０のバンクを指定する順番にアクセス要求をメモリ制御部２６０に出力し、バッファ部２２０１にバッファリングされた入力画像データを、ＤＲＡＭ３０に順次転送する（ステップＳ３４０）。より具体的には、ステップＳ３１０においてバンクビジー状態になっているバンクがない、またはステップＳ３２０において実際にアクセスするタイミングまでにバンクビジー状態が解消されるバンクのみであると判定した場合、アクセス選択部６２０２は、ＤＲＡＭ３０のバンクを指定する予め定めた順番にアクセス要求をメモリ制御部２６０に出力して、それぞれのバンクに対応するバンクデータ（入力画像データ）を、ＤＲＡＭ３０に順次転送する。一方、ステップＳ３１０においてバンクビジー状態になっているバンクがあると判定し、ステップＳ３２０において実際にアクセスするタイミングまでにはバンクビジー状態が解消されないバンクがあると判定した場合、アクセス選択部６２０２は、ステップＳ３３０において変更した順番にアクセス要求をメモリ制御部２６０に出力して、それぞれのバンクに対応するバンクデータ（入力画像データ）を、ＤＲＡＭ３０に順次転送する。

このような構成および動作によって、本発明の第４の実施形態のメモリアクセス装置６００では、ＤＲＡＭ３０に備えたバンクビジー状態になっているバンクが、実際にアクセスするタイミングまでにバンクビジー状態が解消されるバンクであるか否かを判定し、バンクビジー状態が解消されないバンクに対するアクセスを回避したデータの受け渡し制御（ＤＭＡ転送）を行う。これにより、本発明の第４の実施形態のメモリアクセス装置６００でも、第１の実施形態のメモリアクセス装置２００と同様に、撮像入力部６２０によるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部６２０が入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる）ためのバス帯域を確保することができる。また、本発明の第４の実施形態のメモリアクセス装置６００でも、第１の実施形態のメモリアクセス装置２００と同様に、連続した一連のアクセス要求によるデータの転送（例えば、ＤＲＡＭ３０に構成された８つのバンクを連続して指定するＤＭＡ転送）が終了するまでの期間も短縮することができる。

なお、上述した説明では、本発明の第４の実施形態のメモリアクセス装置６００の考え方を、第１の実施形態のメモリアクセス装置２００の構成に適用した場合について説明した。つまり、本発明の第４の実施形態のメモリアクセス装置６００は、最初のアクセス要求を出力する直前のバンクビジーカウントに基づいて、それぞれのアクセス要求において、実際にアクセスするタイミングまでにバンクビジー状態が解消されないバンクを指定しない（バンクビジー状態になっているバンクに対するアクセスを回避する）ように、それぞれのバンクを指定する順番を決定する構成について説明した。しかし、上述したように、本発明の第４の実施形態のメモリアクセス装置６００の考え方は、第１〜第３の実施形態のメモリアクセス装置のいずれにも適用することができる。例えば、第２の実施形態のメモリアクセス装置２０１に本発明の第４の実施形態のメモリアクセス装置６００の考え方を適用した場合には、実際にアクセスするタイミングまでにバンクビジー状態が解消されるか否かをそれぞれのアクセス要求ごとに判定して、実際にアクセスするタイミングにおいてバンクビジー状態になっているバンクに対するアクセスを回避したデータの受け渡し制御（ＤＭＡ転送）を行うことができる。また、例えば、第３の実施形態のメモリアクセス装置５００に本発明の第４の実施形態のメモリアクセス装置６００の考え方を適用した場合には、データ転送ブロックを含んだ構成のメモリアクセス装置においても、ＤＲＡＭ３０に実際にアクセスするタイミングにおいてバンクビジー状態になっているバンクに対するアクセスを回避したデータの受け渡し制御（ＤＭＡ転送）を行うことができる。

本第４の実施形態によれば、動作情報は、同一のバンクへのアクセスを行うことができない所定の時間が経過するまでに要する時間（バンクビジー状態が解消されるまでに要するクロック数のカウント値の情報であるバンクビジーカウント）を、バンクごとに表した情報であり、アクセス選択部（アクセス選択部６２０２）は、バンクビジーカウントに基づいて、同一のバンクへのアクセスを行うことができない所定の時間（バンクビジー状態）が経過するまでに要する時間（バンクビジーカウント）が、予め定めた閾値よりも小さい場合には、同一のバンク（バンクビジー状態であるバンク）へのアクセスを回避せず、同一のバンクへのアクセスを行うことができない所定の時間（バンクビジー状態）が経過するまでに要する時間（バンクビジーカウント）が、予め定めた閾値以上である場合には、同一のバンク（バンクビジー状態であるバンク）へのアクセスを回避するように、指定するバンクの順番を変更する、メモリアクセス装置（メモリアクセス装置６００）が構成される。

上述したように、本発明の第４の実施形態のメモリアクセス装置６００では、メモリ制御部６６０が、接続されているＤＲＡＭ３０のそれぞれのバンクのバンクビジー状態が解消されるまでに要する時間を表すバンクビジーカウント（ＤＲＡＭ３０の動作情報）を出力する。そして、本発明の第４の実施形態のメモリアクセス装置６００では、撮像入力部６２０（高優先処理ブロック）が、バンクビジーカウントに基づいて、ＤＲＡＭ３０に実際にアクセスするタイミングまでにバンクビジー状態が解消されるバンクであるか否かを判定する。そして、本発明の第４の実施形態のメモリアクセス装置６００では、撮像入力部６２０（高優先処理ブロック）が、実際にアクセスするタイミングまでにバンクビジー状態が解消されないバンクを指定しない（バンクビジー状態になっているバンクに対するアクセスを回避する）ように、指定するバンクの順番を決定する。これにより、本発明の第４の実施形態のメモリアクセス装置６００でも、第１〜第３の実施形態のメモリアクセス装置と同様に、撮像入力部６２０（高優先処理ブロック）によるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部６２０（高優先処理ブロック）がＤＲＡＭ３０に対してアクセスする（入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる））ためのバス帯域を確保することができる。

なお、上述した説明では、第１〜第３の実施形態のメモリアクセス装置と同様に、本発明の第４の実施形態のメモリアクセス装置６００が、撮像入力部６２０（高優先処理ブロック）とメモリ制御部６６０とを含んだ組み合わせによって構成される場合の一例について説明した。しかし、本発明の第４の実施形態のメモリアクセス装置６００においても、第１〜第３の実施形態のメモリアクセス装置と同様に、高優先処理ブロックは、撮像装置３の動作モードによって異なる。このため、本発明の第４の実施形態のメモリアクセス装置においても、第１〜第３の実施形態のメモリアクセス装置と同様に、メモリアクセス装置を構成する高優先処理ブロックとメモリ制御部６６０とを含んだ組み合わせは、撮像入力部６２０とメモリ制御部２６０とを含んだ組み合わせに限定されるものではない。そして、本発明の第４の実施形態のメモリアクセス装置が、撮像入力部６２０とは異なる高優先処理ブロックとメモリ制御部５６０とを含んだ組み合わせであっても、その動作は、上述した第４の実施形態のメモリアクセス装置６００と同様の動作から容易に考えることができる。

なお、本発明の第１〜第４の実施形態では、メモリ制御部が出力する、ＤＲＡＭ３０の動作情報が、１種類である構成を示した。しかし、メモリ制御部が出力するＤＲＡＭ３０の動作情報は、１種類の動作状態に限定されるものではなく、複数の動作状態であってもよい。例えば、メモリ制御部は、バンクビジー状態信号とバンクビジーカウントとの両方を、ＤＲＡＭ３０の動作情報として出力する構成であってもよい。

（第５の実施形態）
次に、本発明の第５の実施形態のメモリアクセス装置について説明する。本発明の第５の実施形態のメモリアクセス装置は、メモリアクセス装置を構成するメモリ制御部が、ＤＲＡＭ３０の複数の動作情報を出力し、メモリアクセス装置を構成する高優先処理ブロックが、複数の動作情報に基づいて、それぞれのアクセス要求において指定するバンクの順番を決定する構成である。なお、以下の説明においては、本発明の第５の実施形態のメモリアクセス装置が、例えば、静止画用カメラや動画用カメラなどの撮像装置に搭載されている画像処理装置に備えられている場合について説明する。なお、本発明の第５の実施形態のメモリアクセス装置の考え方、つまり、ＤＲＡＭ３０の複数の動作情報に基づいてそれぞれのアクセス要求において指定するバンクの順番を決定する際の考え方は、第１〜第４の実施形態のメモリアクセス装置のいずれにも適用することができる。以下の説明においては、本発明の第５の実施形態のメモリアクセス装置の考え方を、第１の実施形態のメモリアクセス装置２００の構成に適用した場合について説明する。

図１０は、本発明の第５の実施形態におけるメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の概略構成を示したブロック図である。本発明の第５の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成は、図１に示した第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１と同様の構成要素を含んでいる。従って、本発明の第５の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成要素において、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１の構成要素と同様の構成要素には、同一の符号を付与し、それぞれの構成要素に関する詳細な説明は省略する。

図１０に示した撮像装置４は、イメージセンサ１０と、画像処理装置７０と、ＤＲＡＭ３０と、表示装置４０と、を備えている。また、画像処理装置７０は、撮像入力部７２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０と、メモリ制御部７６０と、を備えている。画像処理装置７０では、撮像入力部７２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０と、メモリ制御部７６０とのそれぞれが、共通のデータバス２１０に接続されている。また、メモリ制御部７６０は、アービトレーション部７６０１と、メモリアクセス部２６０２と、を備えている。

撮像装置４も、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１と同様に、イメージセンサ１０によって被写体の静止画像または動画像を撮影する。そして、撮像装置４も、撮像装置１と同様に、撮影した静止画像や動画像に応じた表示画像を表示装置４０に表示させる。なお、撮像装置４も、撮像装置１と同様に、撮影した静止画像や動画像に応じた記録画像を、不図示の記録媒体に記録させることもできる。

画像処理装置７０は、図１に示した第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と同様に、イメージセンサ１０から出力された画素信号に基づいた静止画像や動画像の生成、生成した静止画像や動画像に応じた表示画像の生成と表示装置４０への表示、生成した静止画像や動画像に応じた記録画像の生成と不図示の記録媒体への記録を行う。

画像処理装置７０では、撮像入力部７２０と、画像処理部２３０と、ＪＰＥＧ処理部２４０と、表示処理部２５０とのそれぞれが、画像処理装置７０において実行する画像処理の処理機能を実現する処理ブロックである。画像処理装置７０では、撮像入力部７２０、画像処理部２３０、ＪＰＥＧ処理部２４０、および表示処理部２５０のそれぞれが、データバス２１０を介したＤＭＡ転送によってＤＲＡＭ３０にアクセスする。画像処理装置７０では、処理ブロックとメモリ制御部７６０との組み合わせによって、メモリアクセス装置を構成している。なお、画像処理装置７０でも、第１の実施形態のメモリアクセス装置２００を備えた２０と同様に、それぞれの処理ブロックに、画像処理を実行するときにＤＲＡＭ３０にアクセスする（ＤＭＡ転送を行う）際の優先度が設定されている。このため、画像処理装置７０でも、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と同様に、それぞれの処理ブロックとメモリ制御部７６０との組み合わせの全てが、本発明の第５の実施形態のメモリアクセス装置でなくてもよい。つまり、画像処理装置７０でも、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と同様に、高優先処理ブロックとメモリ制御部７６０との組み合わせによって、メモリアクセス装置を構成している。

なお、以下の説明においては、説明を容易にするため、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と同様に、撮像入力部７２０を高優先処理ブロックとし、撮像入力部７２０とメモリ制御部７６０との組み合わせのみが、本発明の第５の実施形態のメモリアクセス装置（以下、「メモリアクセス装置７００」という）であるものとして説明する。

メモリ制御部７６０は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、データバス２１０に接続されている画像処理装置７０内のそれぞれの処理ブロックからのＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求（ＤＭＡ要求）を調停して、いずれかの処理ブロックからのＤＲＡＭ３０へのアクセス要求を受け付ける。また、メモリ制御部７６０は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、アクセス要求を受け付けた処理ブロックとＤＲＡＭ３０との間でのデータバス２１０を介したデータの受け渡しを制御する。また、メモリ制御部７６０は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、アクセス要求を受け付けた処理ブロックからの要求に応じたＤＲＡＭ３０の制御に基づいて、接続されているＤＲＡＭ３０の動作情報を通知する機能を備えている。

ただし、メモリ制御部７６０は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と異なり、接続されているＤＲＡＭ３０の動作情報として、ＤＲＡＭ３０のそれぞれのバンクがバンクビジー状態であるか否かを表す動作情報（バンクビジー状態信号）と、バンクビジー状態が解消されるまでに要する時間を表す動作情報（バンクビジーカウント）との両方を通知する。このため、メモリ制御部７６０は、ＤＲＡＭ３０に備えたそれぞれのバンクごとのバンクビジー状態信号とバンクビジーカウントとを、共にメモリアクセス装置７００を構成する処理ブロックである撮像入力部７２０に出力する。

アービトレーション部７６０１は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０に備えたアービトレーション部２６０１と同様の調停回路（ＤＭＡ調停回路、アービター）である。ただし、アービトレーション部７６０１は、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０に備えたアービトレーション部２６０１が出力するバンクビジー状態信号と、第４の実施形態のメモリアクセス装置６００を構成するメモリ制御部６６０に備えたアービトレーション部６６０１が出力するバンクビジーカウントとを、撮像入力部７２０に出力する。

なお、メモリ制御部７６０でも、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、接続されているＤＲＡＭ３０の動作状態がわかる構成要素であれば、メモリ制御部７６０に備えたアービトレーション部７６０１や、メモリアクセス部２６０２、不図示の構成要素など、いずれの構成要素がバンクビジー状態信号およびバンクビジーカウントを出力してもよい。また、メモリ制御部７６０では、バンクビジー状態信号とバンクビジーカウントとを、異なる構成要素が出力してもよい。例えば、メモリ制御部７６０では、第３の実施形態のメモリアクセス装置５００を構成するメモリ制御部５６０と同様に、バンクビジー状態信号をメモリアクセス部５６０２が出力し、第４の実施形態のメモリアクセス装置６００を構成するメモリ制御部６６０と同様に、バンクビジーカウントをアービトレーション部６６０１が出力してもよい。また、メモリ制御部７６０でも、第１の実施形態のメモリアクセス装置２００を構成するメモリ制御部２６０と同様に、撮像入力部７２０に通知するＤＲＡＭ３０の動作情報として、ＤＲＡＭ３０の他の動作情報がさらに含まれていてもよい。

撮像入力部７２０は、第１の実施形態のメモリアクセス装置２００を構成する撮像入力部２２０と同様に、イメージセンサ１０から出力された入力画像データをＤＲＡＭ３０に記憶させる（書き込む）処理ブロックである。撮像入力部７２０は、本発明の第５の実施形態のメモリアクセス装置７００を構成する処理ブロック（高優先処理ブロック）でもある。ただし、撮像入力部７２０は、入力画像データをＤＭＡ転送してＤＲＡＭ３０に記憶させる（書き込む）際に、メモリ制御部７６０から出力されたバンクビジー状態信号およびバンクビジーカウントに基づいて、入力画像データを記憶させるために指定するＤＲＡＭ３０のバンクの順番を変更する。

より具体的には、撮像入力部７２０は、メモリ制御部７６０から出力されたバンクビジー状態信号に基づいて、バンクビジー状態のバンクがあるか否かを判定し、メモリ制御部７６０から出力されたバンクビジーカウントに基づいて、指定するバンクの順番を変更するか否かを判定する。そして、撮像入力部７２０は、指定するＤＲＡＭ３０のバンクの順番を変更すると判定したときにのみ、指定するバンクの順番を変更する。このような動作によって、撮像入力部７２０では、入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる）ためのバス帯域を確保する。

撮像入力部７２０の構成は、図２に示した第１の実施形態のメモリアクセス装置２００を構成する撮像入力部２２０と同様の構成である。ただし、本発明の第５の実施形態のメモリアクセス装置７００では、バンクビジー状態信号およびバンクビジーカウントに基づいてバンクを指定する順番を判定して決定するため、アクセス選択部の動作が、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２の動作と異なる。以下の説明においては、メモリアクセス装置７００に備えるアクセス選択部を「アクセス選択部７２０２」といい、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２と区別する。

次に、本発明の第５の実施形態のメモリアクセス装置７００の動作、つまり、アクセス選択部７２０２がバンクデータをＤＲＡＭ３０に転送する際に指定するバンクの順番を変更する処理について説明する。図１１は、本発明の第５の実施形態におけるメモリアクセス装置７００においてアクセスするバンクを変更する処理、つまり、バンクビジー状態信号およびバンクビジーカウントに基づいて指定するバンクの順番を決定する処理の処理手順を示したフローチャートである。なお、以下の説明においては、ＤＲＡＭ３０のそれぞれのバンクに対応するバンクビジー状態信号およびバンクビジーカウントが、メモリ制御部７６０から逐次出力されているものとして説明する。

バッファ部２２０１にイメージセンサ１０から撮像入力部７２０に出力された入力画像データがバッファリングされると、バッファ部２２０１は、バッファリングした入力画像データのＤＲＡＭ３０に構成されたそれぞれのバンクへの転送を要求するバンクアクセス要求信号とバンクアドレスとを並列に、アクセス選択部７２０２に出力する。これにより、アクセス選択部７２０２は、メモリ制御部７６０から出力されているバンクビジー状態信号に基づいて、バンクビジー状態になっているバンクがあるか否かを判定する（ステップＳ４１０）。

ステップＳ４１０において、バンクビジー状態になっているバンクがない、つまり、ＤＲＡＭ３０に構成された全てのバンクがバンクビジー状態ではないと判定した場合（ステップＳ４１０の“ＮＯ”）、アクセス選択部７２０２は、ステップＳ４５０に進む。

一方、ステップＳ４１０において、バンクビジー状態になっているバンクがあると判定した場合（ステップＳ４１０の“ＹＥＳ”）、アクセス選択部７２０２は、メモリ制御部７６０から出力されているバンクビジー状態信号に基づいて、バンクビジー状態になっているバンクを確認する（ステップＳ４２０）。

続いて、アクセス選択部７２０２は、メモリ制御部７６０から出力されているバンクビジーカウントの中から、ステップＳ４２０において確認した、バンクビジー状態になっているバンクに対応するバンクビジーカウントが、予め定めた閾値以上であるか否かを確認する（ステップＳ４３０）。つまり、アクセス選択部７２０２は、ステップＳ４３０において、バンクビジー状態になっているバンクが、バンクビジー状態が解消されるまでに予め定めた閾値の時間よりも長い時間を要するか否かを確認する。

ステップＳ４２０において、バンクビジーカウントが予め定めた閾値以上であるバンクがないと判定した場合（ステップＳ４３０の“ＮＯ”）、アクセス選択部７２０２は、ステップＳ４５０に進む。つまり、アクセス選択部７２０２は、ステップＳ４３０において、バンクビジー状態になっているバンクの中に、バンクビジー状態が解消されるまでに予め定めた閾値の時間よりも長い時間を要するバンクがないと判定された場合には、バンクビジー状態になっているＤＲＡＭ３０のバンクへのアクセスを回避せずに、このままのアクセスの処理を続けると判定し、ステップＳ４５０に進む。

一方、ステップＳ４２０において、バンクビジーカウントが予め定めた閾値以上であるバンクがあると判定した場合（ステップＳ４３０の“ＹＥＳ”）、アクセス選択部７２０２は、バンクを指定する順番を変更する（ステップＳ４４０）。より具体的には、アクセス選択部７２０２は、予め定めた順番で指定するバンクの内、バンクビジー状態が解消されるまでに予め定めた閾値の時間よりも長い時間を要するバンクの順番を後ろに回して、バンクビジー状態ではないバンクや、予め定めた閾値の時間よりも短い時間でバンクビジー状態が解消されるバンクから先に指定するように、バンクを指定する順番を変更する。

続いて、アクセス選択部７２０２は、ＤＲＡＭ３０のバンクを指定する順番にアクセス要求をメモリ制御部７６０に出力し、バッファ部２２０１にバッファリングされた入力画像データを、ＤＲＡＭ３０に順次転送する（ステップＳ４５０）。より具体的には、ステップＳ４１０においてバンクビジー状態になっているバンクがない、またはステップＳ４３０において予め定めた閾値の時間よりも短い時間でバンクビジー状態が解消されるバンクのみであると判定した場合、アクセス選択部７２０２は、ＤＲＡＭ３０のバンクを指定する予め定めた順番にアクセス要求をメモリ制御部７６０に出力して、それぞれのバンクに対応するバンクデータ（入力画像データ）を、ＤＲＡＭ３０に順次転送する。一方、ステップＳ４１０においてバンクビジー状態になっているバンクがあると判定し、ステップＳ４３０においてバンクビジー状態が解消されるまでに予め定めた閾値の時間よりも長い時間を要するバンクがあると判定した場合、アクセス選択部７２０２は、ステップＳ４４０において変更した順番にアクセス要求をメモリ制御部７６０に出力して、それぞれのバンクに対応するバンクデータ（入力画像データ）を、ＤＲＡＭ３０に順次転送する。

次に、画像処理装置７０においてＤＲＡＭ３０にデータを転送する動作の一例について説明する。図１２は、本発明の第５の実施形態におけるメモリアクセス装置７００においてＤＲＡＭ３０をアクセスする、つまり、バンクを指定するタイミングの一例を示したタイミングチャートである。図１２には、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、高優先処理ブロックである撮像入力部７２０と、低優先処理ブロック（例えば、画像処理部２３０やＪＰＥＧ処理部２４０）とのそれぞれがＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求を出力する場合のタイミングの一例を示している。より具体的には、図１２には、撮像入力部７２０と低優先処理ブロックとのそれぞれがＤＲＡＭ３０へのアクセス要求を行う際に出力する「アクセス要求信号」と、バンクを指定する「アドレス」とのそれぞれのタイミングの一例を示している。なお、アクセス要求信号は、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、“Ｈｉｇｈ”レベルでＤＲＡＭ３０へのアクセスを要求することを表し、“Ｌｏｗ”レベルでＤＲＡＭ３０へのアクセスを要求しないことを表している。また、図１２には、撮像入力部７２０と低優先処理ブロックとのそれぞれから出力されたアクセス要求を受け付けたバンクを「アクセス受け付け」として示している。なお、撮像入力部７２０では、上述したように、撮像入力部７２０に備えたアクセス選択部７２０２が、メモリ制御部７６０から出力されているバンクビジー状態信号およびバンクビジーカウントに基づいて、指定するバンクの順番を変更する。このため、図１２でも図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、撮像入力部７２０が出力するアドレスとして、アクセス選択部７２０２が順番を変更する前のアドレスを「アドレス（変更前）」として示し、アクセス選択部７２０２が順番を変更した後のアドレスを「アドレス（変更後）」として示している。また、図１２には、メモリ制御部７６０が出力するＤＲＡＭ３０のそれぞれのバンクに対応する「バンクビジー状態信号」と「バンクビジーカウント」とを併せて示している。なお、バンクビジー状態信号は、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、“Ｈｉｇｈ”レベルでバンクビジー状態であることを表し、“Ｌｏｗ”レベルでバンクビジー状態ではないことを表している。また、バンクビジーカウントは、バンクビジー状態が解消されるまでに要する時間をクロック数で表したカウント値であり、同一のバンクにアクセスする際に必要な一定時間を「Ｍクロック（Ｍ＝自然数、正の整数）」として、時間の経過と共にカウント値が減算されるものとしている。

図１２に示したタイミングチャートも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートと同様に、ＤＲＡＭ３０に１６個のバンクが構成されており、撮像入力部７２０が、ＤＲＡＭ３０に構成された８つのバンクを連続して指定するアクセス要求を行う場合のタイミングの一例である。なお、以下の説明においては、アクセス選択部７２０２に予め定められたＤＲＡＭ３０のバンクを指定する順番が、「アドレス（変更前）」に示したように、バンク−０→バンク−１→バンク−２→・・・→バンク−６→バンク−７の順番であるものとして説明する。また、以下の説明においては、アクセス選択部７２０２に予め定められたＤＲＡＭ３０のバンクを指定する順番を変更するか否かを判定するための閾値が、カウント値＝２であるものとして説明する。また、以下の説明においては、メモリ制御部７６０が、それぞれのバンクに対応するバンクビジー状態信号およびバンクビジーカウントを逐次出力しているものとして説明する。図１２に示したタイミングチャートでは、対応するＤＲＡＭ３０のバンク（バンク−０〜バンク−１５）を区別するため、バンクビジー状態信号とバンクビジーカウントとのそれぞれの信号名に続く「−」の後に、対応するバンクを示す「数字」を示している。なお、図１２に示したタイミングチャートでは、バンク−８〜バンク−１５に対応するバンクビジーカウントの表示は省略している。

図１２に示したタイミングチャートの一例でも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、メモリ制御部７６０が、低優先処理ブロックから出力されたアクセス要求信号に応じて、低優先処理ブロックから指定されたバンクに対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を行っている。図１２に示したタイミングチャートの一例では、低優先処理ブロックから指定されたバンク−１、バンク−３、およびバンク−０に対応するバンクビジー状態信号−１、バンクビジー状態信号−３、およびバンクビジー状態信号−０が順次“Ｈｉｇｈ”レベルになっている。そして、メモリ制御部７６０は、一定時間が経過してそれぞれのバンクにおけるバンクビジー状態が解消されると、それぞれのバンクビジー状態信号を“Ｌｏｗ”レベルにする。また、メモリ制御部７６０は、バンクビジー状態信号を “Ｈｉｇｈ”レベルにしたタイミングをカウント値＝Ｍとし、それぞれのバンクビジー状態信号を“Ｌｏｗ”レベルにするまで、カウント値を減算したバンクビジーカウントを出力する。

その後、図１２に示したタイミングチャートの一例でも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、撮像入力部７２０が、タイミングｔ１から、８つのバンクを連続して指定するアクセス要求を行う。このとき、撮像入力部７２０は、タイミングｔ１においてＤＲＡＭ３０への最初のアクセス要求を出力する前に、アクセス選択部７２０２が、メモリ制御部７６０から出力されているそれぞれのバンクに対応するバンクビジー状態信号およびバンクビジーカウントに基づいて、指定するバンクの順番を決定する。図１２に示したタイミングチャートの一例では、タイミングｔ１の直前にメモリ制御部７６０から出力されているバンクビジー状態信号が、バンク−０、バンク−１、およびバンク−３がバンクビジー状態であることを表している。このため、アクセス選択部７２０２は、バンクビジー状態になっているバンクに対するバンクビジーカウントが、予め定めた閾値以上であるか否かを確認する。図１２に示したタイミングチャートの一例では、タイミングｔ１の直前にメモリ制御部７６０から出力されているバンク−０に対応するバンクビジーカウントがカウント値＝Ｍであり、バンク−１に対応するバンクビジーカウントがカウント値＝１であり、バンク−３に対応するバンクビジーカウントがカウント値＝Ｍ−２である。このため、アクセス選択部７２０２は、予め定められた閾値（カウント値＝２）以上のカウント値であるバンク−０に対するアクセスを後ろに回して、バンクビジー状態になっていないバンクおよび予め定められた閾値（カウント値＝２）よりもカウント値が小さいバンクに対するアクセスを先に行うように、指定するバンクの順番を決定する。図１２に示したタイミングチャートの一例では、アクセス選択部７２０２が、バンク−１→バンク−２→バンク−３→バンク−４→バンク−５→バンク−６→バンク−７→バンク−０の順番でそれぞれのバンクを指定すると決定した場合の一例を示している。

なお、図１２に示したタイミングチャートの一例において、バンク−３は、タイミングｔ１の直前にメモリ制御部７６０から出力されている対応するバンクビジーカウント−３はカウント値＝Ｍ−２であるため、アクセスを後ろに回す対象のバンクであると考えられる。しかし、上述したように、アクセス選択部７２０２は、バンク−３のアクセスを後ろに回していない。これは、メモリ制御部７６０が、決定した順番でそれぞれのバンクに対してアクセスした場合、バンク−３に対応するバンクビジーカウントが表すカウント値がカウント値＝Ｍ−２であっても、実際にバンク−３にアクセスするタイミングまでにはバンクビジー状態が解消していると判断することができるからである。このように、メモリ制御部７６０は、予め定められた閾値のみではなく、実際にアクセスするタイミングまでにバンクビジー状態が解消されるか否かの判断も含めて、それぞれのバンクを指定する順番を決定する。

そして、撮像入力部７２０（アクセス選択部７２０２）は、タイミングｔ１から、決定した順番で８つのバンクを連続して指定するアクセス要求信号をメモリ制御部７６０に順次出力する。これにより、メモリ制御部７６０は、撮像入力部７２０から出力されたそれぞれのアクセス要求信号に応じて、撮像入力部７２０から指定されたバンクに対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を行う。図１２に示したタイミングチャートの一例では、メモリ制御部７６０が、タイミングｔ２〜タイミングｔ９のそれぞれのタイミングにおいて撮像入力部７２０から指定されたそれぞれのバンクに対するアクセス要求を受け付けて、ＤＭＡ転送を行うタイミングを示している。なお、タイミングｔ２では、メモリ制御部７６０が、撮像入力部７２０がタイミングｔ１において出力したバンク−１に対するアクセス要求を、バンク−１のバンクビジー状態が解消された後に受け付けている。このとき、メモリ制御部７６０は、撮像入力部７２０から指定されたそれぞれのバンクに対するアクセス要求を受け付けると、アクセス要求を受け付けたことによってバンクビジー状態となったそれぞれのバンクに対応するバンクビジー状態信号を、“Ｈｉｇｈ”レベルにする。なお、それぞれのバンクは、一定時間が経過した後にバンクビジー状態が解消されるため、メモリ制御部７６０は、バンクビジー状態が解消されたときに、それぞれのバンクに対応するバンクビジー状態信号を“Ｌｏｗ”レベルにする。

なお、アクセス選択部７２０２がそれぞれのバンクを指定する順番は、図１２に示したタイミングチャートの一例において示した順番に限定されるものではない。つまり、メモリアクセス装置７００においては、ＤＲＡＭ３０へのアクセスが予め定めた閾値の時間だけ待たされることを許容した上で、バンクビジー状態であるバンクへのアクセスを回避すると共に、バンク−０〜バンク−７を網羅している順番であれば、アクセス選択部７２０２がそれぞれのバンクを指定する順番は、どのような順番であってもよい。

このような構成および動作によって、本発明の第５の実施形態のメモリアクセス装置７００では、バンクビジー状態が解消されるまでに長い時間を要するバンクを判定し、バンクビジー状態になっているバンクに対するアクセス要求が予め定めた閾値の時間だけ待たされることを許容した上で、バンクビジー状態が解消されないバンクに対するアクセスを回避したデータの受け渡し制御（ＤＭＡ転送）を行う。これにより、本発明の第５の実施形態のメモリアクセス装置７００でも、第１の実施形態のメモリアクセス装置７００と同様に、撮像入力部７２０によるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部７２０が入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる）ためのバス帯域を確保することができる。また、本発明の第５の実施形態のメモリアクセス装置７００でも、第１の実施形態のメモリアクセス装置７００と同様に、連続した一連のアクセス要求によるデータの転送（例えば、ＤＲＡＭ３０に構成された８つのバンクを連続して指定するＤＭＡ転送）が終了するまでの期間も短縮することができる。

なお、上述した説明では、本発明の第５の実施形態のメモリアクセス装置７００の考え方を、第１の実施形態のメモリアクセス装置２００の構成に適用した場合について説明した。つまり、本発明の第５の実施形態のメモリアクセス装置７００は、最初のアクセス要求を出力する直前のバンクビジー状態信号およびバンクビジーカウントに基づいて、それぞれのアクセス要求が予め定めた閾値の時間だけ待たされることを許容しつつ、バンクビジー状態が解消されるまでに長い時間を要するバンクを指定しない（アクセスを回避する）ように、それぞれのバンクを指定する順番を決定する構成について説明した。しかし、上述したように、本発明の第５の実施形態のメモリアクセス装置７００の考え方は、第１〜第４の実施形態のメモリアクセス装置のいずれにも適用することができる。例えば、第２の実施形態のメモリアクセス装置２０１に本発明の第５の実施形態のメモリアクセス装置７００の考え方を適用した場合には、バンクビジー状態が解消されるまでに予め定めた閾値の時間よりも長い時間を要するバンクをそれぞれのアクセス要求ごとに判定して、バンクビジー状態が解消されるまでに長い時間を要するバンクに対するアクセスを回避したデータの受け渡し制御（ＤＭＡ転送）を行うことができる。また、例えば、第３の実施形態のメモリアクセス装置５００に本発明の第５の実施形態のメモリアクセス装置７００の考え方を適用した場合には、データ転送ブロックを含んだ構成のメモリアクセス装置においても、バンクビジー状態が解消されるまでに長い時間を要するバンクに対するアクセスを回避したデータの受け渡し制御（ＤＭＡ転送）を行うことができる。

本第５の実施形態によれば、メモリ制御部（メモリ制御部７６０）は、メモリ（ＤＲＡＭ３０）の動作状態を表す複数の動作情報（例えば、バンクビジー状態信号およびバンクビジーカウント）を出力し、アクセス選択部（アクセス選択部７２０２）は、複数の動作情報に基づいて指定するバンクの順番を変更する、メモリアクセス装置（メモリアクセス装置７００）が構成される。

上述したように、本発明の第５の実施形態のメモリアクセス装置７００では、メモリ制御部７６０が、接続されているＤＲＡＭ３０のそれぞれのバンクがバンクビジー状態であるか否かを表すバンクビジー状態信号と、バンクビジー状態が解消されるまでに要する時間を表すバンクビジーカウントとの両方を、ＤＲＡＭ３０の動作情報として出力する。そして、本発明の第５の実施形態のメモリアクセス装置７００では、撮像入力部７２０（高優先処理ブロック）が、バンクビジー状態信号およびバンクビジーカウントに基づいて、バンクビジー状態が解消されるまでに予め定めた閾値の時間よりも長い時間を要するバンクを判定する。そして、本発明の第５の実施形態のメモリアクセス装置７００では、撮像入力部７２０（高優先処理ブロック）が、アクセス要求が予め定めた閾値の時間だけ待たされることを許容した上で、バンクビジー状態が解消されるまでに長い時間を要するバンクを指定しない（アクセスを回避する）ように、指定するバンクの順番を決定する。これにより、本発明の第５の実施形態のメモリアクセス装置７００でも、第１〜第４の実施形態のメモリアクセス装置と同様に、撮像入力部７２０（高優先処理ブロック）によるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部７２０（高優先処理ブロック）がＤＲＡＭ３０に対してアクセスする（入力画像データをＤＲＡＭ３０に記憶させる（書き込ませる））ためのバス帯域を確保することができる。

なお、上述した説明では、第１〜第４の実施形態のメモリアクセス装置と同様に、本発明の第５の実施形態のメモリアクセス装置７００が、撮像入力部７２０（高優先処理ブロック）とメモリ制御部７６０とを含んだ組み合わせによって構成される場合の一例について説明した。しかし、本発明の第５の実施形態のメモリアクセス装置７００においても、第１〜第４の実施形態のメモリアクセス装置と同様に、高優先処理ブロックは、撮像装置４の動作モードによって異なる。このため、本発明の第５の実施形態のメモリアクセス装置においても、第１〜第４の実施形態のメモリアクセス装置と同様に、メモリアクセス装置を構成する高優先処理ブロックとメモリ制御部７６０とを含んだ組み合わせは、撮像入力部７２０とメモリ制御部２６０とを含んだ組み合わせに限定されるものではない。そして、本発明の第５の実施形態のメモリアクセス装置が、撮像入力部７２０とは異なる高優先処理ブロックとメモリ制御部５６０とを含んだ組み合わせであっても、その動作は、上述した第５の実施形態のメモリアクセス装置７００と同様の動作から容易に考えることができる。

なお、本発明の第１〜第５の実施形態では、１つの処理ブロック（撮像入力部）が高優先処理ブロックである構成について説明した。しかし、高優先処理ブロックとなる処理ブロックは、１つの処理ブロックに限定されるものではなく、例えば、撮像装置の動作モードに応じて、複数の処理ブロックが高優先処理ブロックとなる構成にしてもよい。ただし、この場合には、複数の高優先処理ブロックが、同時期に同じバンクに対するアクセス要求を行ってしまう、つまり、複数の高優先処理ブロックが同じバンクを指定してしまう可能性がある。このため、メモリアクセス装置は、同じバンクに対するアクセス要求が受け付けられなかった場合には、指定するバンクの順番をさらに変更する構成にしてもよい。

（第６の実施形態）
次に、本発明の第６の実施形態のメモリアクセス装置について説明する。本発明の第６の実施形態のメモリアクセス装置は、２つの処理ブロックが高優先処理ブロックである構成である。なお、以下の説明においては、本発明の第６の実施形態のメモリアクセス装置が、例えば、静止画用カメラや動画用カメラなどの撮像装置に搭載されている画像処理装置に備えられている場合について説明する。

本発明の第６の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成は、図１に示した第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１の概略構成と同様である。従って、本発明の第６の実施形態のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置の構成に関する詳細な説明は省略し、図１に示した第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１の構成要素と同様の構成要素を表すときには同一の符号を用いて説明する。また、本発明の第６の実施形態のメモリアクセス装置の構成は、図２に示した第１の実施形態のメモリアクセス装置２００の概略構成と同様である。従って、本発明の第６の実施形態のメモリアクセス装置の構成に関する詳細な説明は省略し、図２に示した第１の実施形態のメモリアクセス装置２００の構成要素と同様の構成要素を表すときには同一の符号を用いて説明する。

ただし、本発明の第６の実施形態のメモリアクセス装置では、２つの処理ブロックが高優先処理ブロックとなっている。このため、図１に示した第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０を搭載した撮像装置１では、画像処理装置２０内に、１つ目の高優先処理ブロックとメモリ制御部２６０との組み合わせによる本発明の第６の実施形態のメモリアクセス装置と、２つ目の高優先処理ブロックとメモリ制御部２６０との組み合わせによる本発明の第６の実施形態のメモリアクセス装置との２つのメモリアクセス装置が構成されている。それぞれの本発明の第６の実施形態のメモリアクセス装置は、メモリアクセス装置を構成するそれぞれの高優先処理ブロックごとに、図２に示した構成と同様の構成を備えている。つまり、本発明の第６の実施形態のメモリアクセス装置を構成するそれぞれの高優先処理ブロックごとに、バッファ部とアクセス選択部とを備えている。

以下の説明においては、１つ目の高優先処理ブロックを撮像入力部とし、２つ目の高優先処理ブロックを表示処理部とした場合について説明する。そして、以下の説明においては、撮像入力部とメモリ制御部２６０とが組み合わされた本発明の第６の実施形態のメモリアクセス装置を「メモリアクセス装置２０２」といい、表示処理部とメモリ制御部２６０とが組み合わされた本発明の第６の実施形態のメモリアクセス装置を「メモリアクセス装置２０５」という。メモリアクセス装置２０２とメモリアクセス装置２０５とは、それぞれ同様に動作して、ＤＲＡＭ３０のバンクを指定する順番を変更する。

次に、本発明の第６の実施形態のメモリアクセス装置の動作、つまり、メモリアクセス装置２０２およびメモリアクセス装置２０５に備えたアクセス選択部がバンクデータをＤＲＡＭ３０に転送する際に指定するバンクの順番を変更する処理について説明する。なお、以下の説明においては、メモリアクセス装置２０２とメモリアクセス装置２０５とに備えたそれぞれのバッファ部の動作は、第１の実施形態のメモリアクセス装置２００に備えたバッファ部２２０１と同様であるが、アクセス選択部の動作は、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２の動作と異なる。以下の説明においては、メモリアクセス装置２０２に備えるバッファ部２２０１を「バッファ部２２２１」といい、アクセス選択部を「アクセス選択部２２２２」といい、第１の実施形態のメモリアクセス装置２００に備えたバッファ部２２０１およびアクセス選択部２２０２と区別する。また、以下の説明においては、バッファ部２２２１およびアクセス選択部２２２２を備えたメモリアクセス装置２０２を構成する撮像入力部を「撮像入力部２２２」といい、バッファ部２２０１およびアクセス選択部２２０２を備えた第１の実施形態のメモリアクセス装置２００を構成する撮像入力部２２０と区別する。また、以下の説明においては、メモリアクセス装置２０５に備えるバッファ部２２０１を「バッファ部２２５１」といい、アクセス選択部を「アクセス選択部２２５２」といい、第１の実施形態のメモリアクセス装置２００に備えたバッファ部２２０１およびアクセス選択部２２０２と区別する。また、以下の説明においては、バッファ部２２５１およびアクセス選択部２２５２を備えたメモリアクセス装置２０５を構成する表示処理部を「表示処理部２５２」という。また、以下の説明においては、メモリアクセス装置２０２およびメモリアクセス装置２０５を備えた画像処理装置を「画像処理装置２２」といい、第１の実施形態のメモリアクセス装置２００を備えた画像処理装置２０と区別する。

図１３は、本発明の第６の実施形態におけるメモリアクセス装置（メモリアクセス装置２０２およびメモリアクセス装置２０５）においてアクセスするバンクを変更する処理、つまり、指定するバンクの順番を変更する処理の処理手順を示したフローチャートである。なお、以下の説明においては、本発明の第６の実施形態におけるメモリアクセス装置を代表して、メモリアクセス装置２０２の処理手順について説明する。なお、本発明の第６の実施形態におけるメモリアクセス装置であるメモリアクセス装置２０５では、処理を行う構成要素が異なる、つまり、アクセス選択部２２２２がアクセス選択部２２５２になるのみで、処理手順は同様である。なお、以下の説明においては、ＤＲＡＭ３０のそれぞれのバンクに対応するバンクビジー状態信号が、メモリ制御部２６０から逐次出力されているものとして説明する。

バッファ部２２２１にイメージセンサ１０から撮像入力部２２２に出力された入力画像データがバッファリングされると、バッファ部２２２１は、第１の実施形態のメモリアクセス装置２００に備えたバッファ部２２０１と同様に、バッファリングした入力画像データのＤＲＡＭ３０に構成されたそれぞれのバンクへの転送を要求するバンクアクセス要求信号とバンクアドレスとを並列に、アクセス選択部２２２２に出力する。これにより、アクセス選択部２２２２は、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２と同様に、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、バンクビジー状態になっているバンクがあるか否かを判定する（ステップＳ５１０）。

ステップＳ５１０において、バンクビジー状態になっているバンクがない、つまり、ＤＲＡＭ３０に構成された全てのバンクがバンクビジー状態ではないと判定した場合（ステップＳ５１０の“ＮＯ”）、アクセス選択部２２２２は、ステップＳ５４０に進む。

一方、ステップＳ５１０において、バンクビジー状態になっているバンクがあると判定した場合（ステップＳ５１０の“ＹＥＳ”）、アクセス選択部２２２２は、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２と同様に、バンクビジー状態になっているバンクを確認する（ステップＳ５２０）。

続いて、アクセス選択部２２２２は、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２と同様に、ステップＳ５２０において確認した結果に基づいて、バンクを指定する順番を変更する（ステップＳ５３０）。

続いて、アクセス選択部２２２２は、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２と同様に、ＤＲＡＭ３０のバンクを指定するアクセス要求をメモリ制御部２６０に出力する（ステップＳ５４０）。ここまでのバッファ部２２２１およびアクセス選択部２２２２の処理は、第１の実施形態のメモリアクセス装置２００に備えたバッファ部２２０１およびアクセス選択部２２０２と同様である。

続いて、アクセス選択部２２２２は、アクセス要求をメモリ制御部２６０に出力し、メモリ制御部２６０によって出力したアクセス要求が受け付けられていない期間において、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、バンクビジー状態の変化を監視し、バンクビジー状態の変化があるか否かを判定する（ステップＳ５５０）。なお、アクセス選択部２２２２におけるバンクビジー状態の変化の監視は、出力したアクセス要求がメモリ制御部２６０によって受け付けられていない期間の間、逐次行ってもよいし、予め定めたタイミングで周期的に行ってもよい。また、アクセス選択部２２２２におけるバンクビジー状態の変化の監視は、出力したアクセス要求において順番に指定する全てのバンクを監視してもよいし、最初に指定するバンクのみを監視してもよい。

ステップＳ５５０において、バンクビジー状態の変化があると判定した場合（ステップＳ５５０の“ＹＥＳ”）、アクセス選択部２２２２は、ステップＳ５３０に戻って、バンクを指定する順番をさらに変更する。そして、アクセス選択部２２２２は、ステップＳ５４０において、さらに変更したＤＲＡＭ３０のバンクを指定するアクセス要求をメモリ制御部２６０に出力する。つまり、アクセス要求するバンクを差し替える。アクセス選択部２２２２は、ステップＳ５３０〜ステップＳ５５０の処理を、メモリ制御部２６０によって出力したアクセス要求が受け付けられるまで繰り返す。

一方、ステップＳ５５０において、バンクビジー状態の変化がないと判定した場合（ステップＳ５５０の“ＮＯ”）、アクセス選択部２２２２は、ステップＳ５６０に進む。つまり、ＤＲＡＭ３０に構成された全てのバンクのバンクビジー状態に変化がない状態で、出力したアクセス要求がメモリ制御部２６０によって受け付けられた場合には、アクセス選択部２２２２は、バンクビジー状態の変化の監視を終了する。

続いて、アクセス選択部２２２２は、メモリ制御部２６０によって受け付けられたアクセス要求に対応する、バッファ部２２２１にバッファリングされた入力画像データを、ＤＲＡＭ３０に順次転送する（ステップＳ５６０）。なお、ステップＳ５６０における入力画像データのＤＲＡＭ３０への転送方法は、第１の実施形態のメモリアクセス装置２００に備えたアクセス選択部２２０２と同様である。

次に、画像処理装置２２においてＤＲＡＭ３０にデータを転送する動作の一例について説明する。図１４は、本発明の第６の実施形態におけるメモリアクセス装置においてＤＲＡＭ３０をアクセスする、つまり、出力したアクセス要求がメモリ制御部２６０によって受け付けられていない期間の間、バンクを指定する順番をさらに変更するタイミングの一例を示したタイミングチャートである。図１４には、高優先処理ブロックである撮像入力部２２２および表示処理部２５２と、低優先処理ブロック（例えば、画像処理部２３０やＪＰＥＧ処理部２４０）とのそれぞれがＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求を出力する場合のタイミングの一例を示している。より具体的には、図１４には、撮像入力部２２２、表示処理部２５２、および低優先処理ブロックのそれぞれがＤＲＡＭ３０へのアクセス要求を行う際に出力する「アクセス要求信号」と、バンクを指定する「アドレス」とのそれぞれのタイミングの一例を示している。なお、アクセス要求信号は、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、“Ｈｉｇｈ”レベルでＤＲＡＭ３０へのアクセスを要求することを表し、“Ｌｏｗ”レベルでＤＲＡＭ３０へのアクセスを要求しないことを表している。また、図１４には、撮像入力部２２２、表示処理部２５２、および低優先処理ブロックのそれぞれから出力されたアクセス要求を受け付けたバンクを「アクセス受け付け」として示している。なお、撮像入力部２２２および表示処理部２５２では、上述したように、撮像入力部２２２に備えたアクセス選択部２２２２、および表示処理部２５２に備えたアクセス選択部２２５２が、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、指定するバンクの順番を変更する。しかし、図１４に示したタイミングの一例では、説明を容易にするため、撮像入力部２２２と表示処理部２５２とのそれぞれが同時期にアクセス要求を出力した場合において、表示処理部２５２が出力した順番を変更した後のバンクに対するアクセス要求の方が、撮像入力部２２２が出力したアクセス要求よりも早くメモリ制御部２６０に受け付けられたことにより、撮像入力部２２２が、指定するバンクの順番をされに変更する場合について説明する。このため、図１４には、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、撮像入力部２２２が出力するアドレスとして、アクセス選択部２２２２が順番を変更する前のアドレスを「アドレス（変更前）」として示し、アクセス選択部２２２２が順番を変更した後のアドレスを「アドレス（変更後）」として示している。また、図１４には、メモリ制御部２６０が出力するＤＲＡＭ３０のそれぞれのバンクに対応する「バンクビジー状態信号」を併せて示している。なお、バンクビジー状態信号は、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、“Ｈｉｇｈ”レベルでバンクビジー状態であることを表し、“Ｌｏｗ”レベルでバンクビジー状態ではないことを表している。

図１４に示したタイミングチャートは、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートと同様に、ＤＲＡＭ３０に１６個のバンクが構成されている場合のタイミングの一例である。そして、図１４に示したタイミングチャートでは、撮像入力部２２２が、ＤＲＡＭ３０に構成された８つのバンクを連続して指定するアクセス要求を行い、表示処理部２５２が、ＤＲＡＭ３０に構成された２つのバンクを連続して指定するアクセス要求を行う場合を示している。なお、以下の説明においても、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートと同様に、アクセス選択部２２２２に予め定められたＤＲＡＭ３０のバンクを指定する順番が、「アドレス（変更前）」に示したように、バンク−０→バンク−１→バンク−２→・・・→バンク−６→バンク−７の順番であるものとして説明する。また、以下の説明においても、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、メモリ制御部２６０が、それぞれのバンクに対応するバンクビジー状態信号を逐次出力しているものとして説明する。

図１４に示したタイミングチャートの一例でも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、メモリ制御部２６０が、低優先処理ブロックから出力されたアクセス要求信号に応じて、低優先処理ブロックから指定されたバンクに対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を行っている。図１４に示したタイミングチャートの一例では、低優先処理ブロックから指定されたバンク−０、バンク−１、およびバンク−３に対応するバンクビジー状態信号−０、バンクビジー状態信号−１、およびバンクビジー状態信号−３が順次“Ｈｉｇｈ”レベルになっている。そして、メモリ制御部２６０は、一定時間が経過してそれぞれのバンクにおけるバンクビジー状態が解消されると、それぞれのバンクビジー状態信号を“Ｌｏｗ”レベルにする。

その後、図１４に示したタイミングチャートの一例では、タイミングｔ１から、撮像入力部２２２が８つのバンクを連続して指定するアクセス要求を行い、表示処理部２５２が２つのバンクを連続して指定するアクセス要求を行う。このとき、撮像入力部２２２は、タイミングｔ１においてＤＲＡＭ３０への最初のアクセス要求を出力する前に、アクセス選択部２２２２が、メモリ制御部２６０から出力されているそれぞれのバンクに対応するバンクビジー状態信号に基づいて、指定するバンクを決定する。また、表示処理部２５２も、タイミングｔ１においてＤＲＡＭ３０への最初のアクセス要求を出力する前に、アクセス選択部２２５２が、メモリ制御部２６０から出力されているそれぞれのバンクに対応するバンクビジー状態信号に基づいて、指定するバンクを決定する。図１４に示したタイミングチャートの一例では、タイミングｔ１の直前にメモリ制御部２６０から出力されているバンクビジー状態信号が、バンク−０、バンク−１、およびバンク−３がバンクビジー状態であることを表している。このため、アクセス選択部２２２２およびアクセス選択部２２５２は、バンクビジー状態になっているバンクに対するアクセスを回避して、バンクビジー状態になっていないバンクに対するアクセスを先に行うように、指定するバンクの順番を決定する。このアクセス選択部２２２２およびアクセス選択部２２５２による指定するバンクの順番を決定は、同時期に行われることになる。このため、アクセス選択部２２２２とアクセス選択部２２５２との両方が、同じバンク−２を、タイミングｔ１においてアクセス要求する最初のバンクとして決定する可能性がある。

この場合、撮像入力部２２２（アクセス選択部２２２２）と表示処理部２５２（アクセス選択部２２５２）とは、タイミングｔ１において、決定した同じバンク−２を指定するアクセス要求信号を、メモリ制御部２６０に出力する。ここで、図１４に示したタイミングチャートの一例では、表示処理部２５２が出力したアクセス要求の方が、撮像入力部２２２が出力したアクセス要求よりも早くメモリ制御部２６０に受け付けられるものとしている。このため、メモリ制御部２６０は、表示処理部２５２から出力されたバンク−２に対するアクセス要求信号に応じて、バンクビジー状態になっていないバンク−２に対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を行う。つまり、撮像入力部２２２が出力したバンク−２に対するアクセス要求は、待たされている状態となる。そして、メモリ制御部２６０は、表示処理部２５２から出力されたバンク−２に対するアクセス要求を受け付けると、タイミングｔ２において、アクセス要求を受け付けたことによってバンクビジー状態となったバンク−２に対応するバンクビジー状態信号−２を、“Ｈｉｇｈ”レベルにする。なお、バンク−２は、一定時間が経過した後にバンクビジー状態が解消されるため、メモリ制御部２６０は、バンクビジー状態が解消されたときに、バンク−２に対応するバンクビジー状態信号−２を“Ｌｏｗ”レベルにする。

アクセス選択部２２２２は、出力したアクセス要求が受け付けられていない期間、つまり、アクセス要求が待たされているときに、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、バンクビジー状態の変化を監視する。そして、アクセス選択部２２２２は、図１４に示したタイミングチャートの一例のように、例えば、タイミングｔ３において、バンク−２に対応するバンクビジー状態信号−２が“Ｈｉｇｈ”レベルに変化した、つまり、バンク−２がバンクビジー状態に変化したことを確認する。

そこで、アクセス選択部２２２２は、メモリ制御部２６０から出力されているそれぞれのバンクに対応するバンクビジー状態信号に基づいて、指定するバンクの順番をさらに変更する。図１４に示したタイミングチャートの一例では、タイミングｔ３において確認したメモリ制御部２６０から出力されているバンクビジー状態信号が、バンク−１、バンク−２、およびバンク−３がバンクビジー状態であることを表している。このため、アクセス選択部２２２２は、タイミングｔ３において、アクセス要求する最初のバンクを、バンク−２からバンク−０に変更する。

ところが、メモリ制御部２６０によって先に受け付けられた表示処理部２５２のアクセス要求において、２番に指定するバンクもバンク−０である。この場合、メモリ制御部２６０は、表示処理部２５２から出力されたバンク−０に対する連続したアクセス要求信号に応じて、バンクビジー状態になっていないバンク−０に対するアクセス要求を受け付けて、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を行う。そして、メモリ制御部２６０は、表示処理部２５２から出力されたバンク−０に対するアクセス要求を受け付けると、タイミングｔ４において、アクセス要求を受け付けたことによってバンクビジー状態となったバンク−０に対応するバンクビジー状態信号−０を、“Ｈｉｇｈ”レベルにする。なお、バンク−２も、一定時間が経過した後にバンクビジー状態が解消されるため、メモリ制御部２６０は、バンクビジー状態が解消されたときに、バンク−０に対応するバンクビジー状態信号−０を“Ｌｏｗ”レベルにする。

この場合、撮像入力部２２２が出力したバンク−０に対するアクセス要求も、待たされている状態である。そして、アクセス選択部２２２２は、図１４に示したタイミングチャートの一例のように、例えば、タイミングｔ５において確認したバンク−０に対応するバンクビジー状態信号−０の“Ｈｉｇｈ”レベルへの変化によって、バンク−０もバンクビジー状態に変化したことを確認する。

これにより、アクセス選択部２２２２は、メモリ制御部２６０から出力されているそれぞれのバンクに対応するバンクビジー状態信号に基づいて、指定するバンクの順番をさらに変更する。図１４に示したタイミングチャートの一例では、タイミングｔ５において確認したメモリ制御部２６０から出力されているバンクビジー状態信号が、バンク−０、バンク−２、およびバンク−３がバンクビジー状態であることを表しているため、アクセス選択部２２２２は、タイミングｔ５において、アクセス要求する最初のバンクを、バンク−０からバンク−１にさらに変更する。なお、アクセス選択部２２２２は、アクセス要求する最初のバンクを変更したことに伴って、連続して８つのバンクの順番も見直して変更する。図１４に示したタイミングチャートの一例では、アクセス選択部２２２２が、バンク−１→バンク−４→バンク−５→バンク−６→バンク−７→バンク−０→バンク−２→バンク−３の順番でそれぞれのバンクを指定するように変更した場合の一例を示している。

なお、アクセス選択部２２２２がそれぞれのバンクを指定する順番は、図１４に示したタイミングチャートの一例において示した順番に限定されるものではない。つまり、本発明の第６の実施形態におけるメモリアクセス装置においても、第１の実施形態のメモリアクセス装置２００と同様に、バンクビジー状態であるバンクへのアクセスを回避すると共に、連続した一連のバンク（図１４においては、バンク−０〜バンク−７）を網羅している順番であれば、アクセス選択部２２２２がそれぞれのバンクを指定する順番は、どのような順番であってもよい。

その後、図１４に示したタイミングチャートの一例では、撮像入力部２２２（アクセス選択部２２２２）が出力したアクセス要求信号が、タイミングｔ６から、メモリ制御部２６０によって受け付けられる。これにより、アクセス選択部２２２２は、８つのバンクを連続して指定するアクセス要求を行い、メモリ制御部２６０は、撮像入力部２２２から出力されたそれぞれのアクセス要求信号に応じて、撮像入力部２２２から指定されたバンクの順番に、ＤＲＡＭ３０へのデータの受け渡しの制御（ＤＭＡ転送）を行う。図１４に示したタイミングチャートの一例では、メモリ制御部２６０が、タイミングｔ６〜タイミングｔ１３それぞれのタイミングにおいて撮像入力部２２２から指定されたそれぞれのバンクに対するアクセス要求を受け付けて、ＤＭＡ転送を行うタイミングを示している。このとき、メモリ制御部２６０は、アクセス要求を受け付けたバンクに対応するそれぞれのバンクビジー状態信号を、“Ｈｉｇｈ”レベルにし、一定時間が経過してバンクビジー状態が解消されると、それぞれのバンクビジー状態信号を“Ｌｏｗ”レベルにする。

このような構成および動作によって、本発明の第６の実施形態のメモリアクセス装置では、撮像入力部２２２と表示処理部２５２との両方が高優先処理ブロックである構成であり、両方の高優先処理ブロックが同じバンクを指定するアクセス要求を出力した場合でも、メモリ制御部２６０によってアクセス要求が受け付けられなかった高優先処理ブロック（第６の実施形態においては撮像入力部２２２）が、指定するバンクの順番をさらに変更する。これにより、本発明の第６の実施形態のメモリアクセス装置では、撮像入力部２２２のアクセス要求の受け付けが、表示処理部２５２が指定した同じバンクのバンクビジー状態が解消されるまで待たされることがなくなる。このことにより、本発明の第６の実施形態のメモリアクセス装置では、それぞれの高優先処理ブロックによるＤＲＡＭ３０に対するアクセスの効率を高め、撮像入力部２２２と表示処理部２５２との両方がＤＲＡＭ３０にアクセスするためのバス帯域を確保することができる。

本第６の実施形態によれば、アクセス選択部（アクセス選択部２２２２）は、出力したアクセス要求が、メモリ制御部（メモリ制御部２６０）に受け付けられていない期間の間、変化した動作情報（バンクビジー状態信号）に基づいて、指定するバンクの順番をさらに変更する、メモリアクセス装置（メモリアクセス装置２０２）が構成される。

上述したように、本発明の第６の実施形態のメモリアクセス装置は、高優先処理ブロックが複数ある構成であり、複数の高優先処理ブロックのそれぞれとメモリ制御部２６０との組み合わせによって構成される。そして、本発明の第６の実施形態のメモリアクセス装置では、それぞれの高優先処理ブロックが、バンクビジー状態信号に基づいて、バンクビジー状態になっているバンクを指定しない（バンクビジー状態になっているバンクに対するアクセスを回避する）ように、指定するバンクの順番を決定する。このとき、本発明の第６の実施形態のメモリアクセス装置では、複数の高優先処理ブロックが同じバンクを指定するアクセス要求を出力した場合でも、メモリ制御部２６０によってアクセス要求が受け付けられなかった高優先処理ブロックが、指定するバンクの順番をさらに変更する。これにより、本発明の第６の実施形態のメモリアクセス装置では、重複して指定したバンクに対するアクセス要求の受け付けが、重複して指定したバンクのバンクビジー状態が解消されるまで待たされることがなくなる。このことにより、本発明の第６の実施形態のメモリアクセス装置でも、第１の実施形態のメモリアクセス装置２００と同様に、それぞれの高優先処理ブロックによるＤＲＡＭ３０に対するアクセスの効率を高め、それぞれの高優先処理ブロックがＤＲＡＭ３０に対してアクセスするためのバス帯域を確保することができる。

なお、上述した説明では、本発明の第６の実施形態のメモリアクセス装置が、撮像入力部２２２（高優先処理ブロック）とメモリ制御部２６０との組み合わせによるメモリアクセス装置と、表示処理部２５２（高優先処理ブロック）とメモリ制御部２６０との組み合わせによるメモリアクセス装置と、２つのメモリアクセス装置によって構成される場合の一例について説明した。しかし、本発明の第６の実施形態のメモリアクセス装置においても、第１の実施形態のメモリアクセス装置と同様に、高優先処理ブロックは、撮像装置１の動作モードによって異なる。このため、本発明の第６の実施形態のメモリアクセス装置においても、第１の実施形態のメモリアクセス装置と同様に、メモリアクセス装置を構成する高優先処理ブロックとメモリ制御部２６０との組み合わせは、上述した２つのメモリアクセス装置の組み合わせに限定されるものではない。そして、本発明の第６の実施形態のメモリアクセス装置においても、第１の実施形態のメモリアクセス装置と同様に、メモリアクセス装置が、異なる高優先処理ブロックとメモリ制御部２６０との組み合わせであっても、その動作は、上述した２つのメモリアクセス装置の組み合わせにおける動作から容易に考えることができる。

また、本発明の第６の実施形態のメモリアクセス装置では、高優先処理ブロックが複数ある構成において、複数の高優先処理ブロックが同じバンクを指定するアクセス要求を出力した場合に、メモリ制御部２６０によってアクセス要求が受け付けられなかった高優先処理ブロックが、指定するバンクの順番をさらに変更する場合について説明した。しかし、同じバンクを指定するアクセス要求は、複数の高優先処理ブロックを備えたメモリアクセス装置のみに起こるものではない。例えば、低優先処理ブロックのアクセス要求が受け付けられない期間が長い間続くと、低優先処理ブロックの処理が完了していないことによって撮像装置のシステムとしての動作に破綻をきたしてしまうことがある。このため、低優先処理ブロックの優先度を一時的に高優先処理ブロックよりも高くして、低優先処理ブロックのアクセス要求によるデータの転送を最優先にすることも考えられる。この場合にも、優先度を高くした低優先処理ブロックと高優先処理ブロックとで同じバンクを指定するアクセス要求が出力されることが考えられるが、本発明の第６の実施形態のメモリアクセス装置の考え方を適用することによって、高優先処理ブロックは、指定するバンクの順番をさらに変更することができる。

（メモリ制御部）
本発明の第１〜第６の実施形態では、メモリアクセス装置を構成するメモリ制御部が出力する、ＤＲＡＭ３０の動作情報（バンクビジー状態信号やバンクビジーカウント）を通知するタイミングに関しては説明していない。メモリ制御部がＤＲＡＭ３０へのアクセス要求を調停して実際にＤＲＡＭ３０との間でのデータの受け渡しが行われるまでには、予め定めた処理時間を要する。つまり、メモリ制御部によるＤＲＡＭ３０へのアクセスには、予め定めた遅延時間（タイムラグ）が発生している。このため、ＤＲＡＭ３０に備えたそれぞれのバンクにおける実際のバンクビジー状態を、ＤＲＡＭ３０の動作情報（バンクビジー状態信号）にすると、本発明の第１〜第６の実施形態のメモリアクセス装置が指定するバンクの順番を変更する処理を正しく行うことができないことがある。

例えば、本発明の第１〜第６の実施形態のメモリアクセス装置が指定する予定のバンクが、現時点ではバンクビジー状態であったとしても、実際にＤＲＡＭ３０にアクセスするまでの遅延時間（タイムラグ）の間に、バンクビジー状態が解消されている場合がある。この場合には、本発明の第１〜第６の実施形態のメモリアクセス装置を構成する高優先処理ブロックやデータ転送ブロックが、指定するバンクの順番を変更しなくても、アクセス要求が待たされることなく、バンクデータをＤＲＡＭ３０に転送することができる。

一方、本発明の第１〜第６の実施形態のメモリアクセス装置が指定したバンクが、現時点ではバンクビジー状態ではなかったとしても、実際にＤＲＡＭ３０にアクセスするまでの遅延時間（タイムラグ）の間に、低優先処理ブロックからのアクセス要求に応じてバンクビジー状態となっている場合がある。この場合には、本発明の第１〜第６の実施形態のメモリアクセス装置を構成する高優先処理ブロックやデータ転送ブロックが順番を変更して指定しても、バンクビジー状態が解消されるまで実際のアクセスが待たされることになる。

このため、本発明の第１〜第６の実施形態のメモリアクセス装置を構成するメモリ制御部は、それぞれの処理に要する時間、つまり、実際にＤＲＡＭ３０にアクセスする際に要する処理時間（タイムラグ）を考慮したタイミングで、ＤＲＡＭ３０の動作情報を通知する（出力する）構成にする必要がある。

ここで、本発明の第１〜第６の実施形態のメモリアクセス装置を構成するメモリ制御部の動作について説明する。上述したように、本発明の第１〜第６の実施形態のメモリアクセス装置を構成するメモリ制御部は、ＤＲＡＭ３０に実際にアクセスする際の処理時間に基づいて、ＤＲＡＭ３０の動作情報を通知する（出力する）。以下の説明においては、本発明の第１〜第６の実施形態のメモリアクセス装置を構成するメモリ制御部を代表して、本発明の第１の実施形態のメモリアクセス装置を構成するメモリ制御部２６０の動作について説明する。

図１５は、本発明におけるメモリアクセス装置を構成するメモリ制御部（本発明の第１の実施形態のメモリアクセス装置を構成するメモリ制御部２６０）の動作タイミングの一例を示したタイミングチャートである。図１５には、高優先処理ブロックである撮像入力部２２０と、低優先処理ブロック（例えば、画像処理部２３０やＪＰＥＧ処理部２４０）とのそれぞれがＤＭＡ転送によるＤＲＡＭ３０へのアクセス要求を出力した場合において、ＤＲＡＭ３０が実際にバンクビジー状態となるタイミングと、メモリ制御部２６０が出力するバンクビジー状態信号のタイミングの一例を示している。より具体的には、図１５には、撮像入力部２２０と低優先処理ブロックとのそれぞれがＤＲＡＭ３０へのアクセス要求を行う際に出力する「アクセス要求信号」と、バンクを指定する「アドレス」とのそれぞれのタイミングの一例を示している。なお、アクセス要求信号は、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、“Ｈｉｇｈ”レベルでＤＲＡＭ３０へのアクセスを要求することを表し、“Ｌｏｗ”レベルでＤＲＡＭ３０へのアクセスを要求しないことを表している。また、図４には、撮像入力部２２０と低優先処理ブロックとのそれぞれから出力されたアクセス要求をメモリ制御部２６０が受け付けたバンクを「アクセス受け付け」として示している。なお、撮像入力部２２０では、上述したように、撮像入力部２２０に備えたアクセス選択部２２０２が、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、指定するバンクの順番を変更する。このため、図１５でも、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、撮像入力部２２０が出力するアドレスとして、アクセス選択部２２０２が順番を変更する前のアドレスを「アドレス（変更前）」として示し、アクセス選択部２２０２が順番を変更した後のアドレスを「アドレス（変更後）」として示している。また、図１５には、メモリ制御部２６０を構成するアービトレーション部２６０１が、受け付けたバンクの情報をメモリアクセス部２６０２に出力するタイミング、およびメモリ制御部２６０を構成するメモリアクセス部２６０２が、アービトレーション部２６０１から出力された受け付けたバンクの情報に基づいてＤＲＡＭ３０を制御するタイミングを示している。

また、図１５には、メモリ制御部２６０（より具体的には、メモリアクセス部２６０２）から出力されたバンクに対する制御（アクセス）に応じて、ＤＲＡＭ３０のバンクが実際にバンクビジー状態となるタイミングを示している。なお、ＤＲＡＭ３０のバンクにおけるバンクビジー状態は、“Ｈｉｇｈ”レベルでバンクビジー状態であることを表し、“Ｌｏｗ”レベルでバンクビジー状態ではないことを表している。また、図１５には、メモリ制御部２６０が撮像入力部２２０に出力する「バンクビジー状態信号」を示している。なお、バンクビジー状態信号は、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、“Ｈｉｇｈ”レベルでバンクビジー状態であることを表し、“Ｌｏｗ”レベルでバンクビジー状態ではないことを表している。

なお、図１５には、それぞれのタイミングにおいて基準とする時間Ｔの周期を、クロック信号の形式で併せて示している。以下の説明においては、アービトレーション部２６０１が入力されたアクセス要求を調停する処理に要する時間（タイムラグ）を、１０Ｔ（１０クロック）分の時間とし、メモリアクセス部２６０２がＤＲＡＭ３０をアクセスする際の手続き（ＤＲＡＭへのコマンドの発行）に要する時間（タイムラグ）を、５Ｔ（５クロック）分の時間として、メモリ制御部２６０の動作を説明する。また、以下の説明においては、説明を容易にするため、ＤＲＡＭ３０のバンク−０に対するアクセスに着目して説明する。

まず、低優先処理ブロックからのアクセス要求に応じた動作について説明する。アービトレーション部２６０１は、低優先処理ブロックから出力されたバンク−０に対するアクセス要求信号を受け付けた、タイミングｔ１Ｌからタイムラグの時間（＝１０Ｔ）後のタイミングｔ２Ｌのときに、受け付けたバンク−０の情報をメモリアクセス部２６０２に出力する。そして、メモリアクセス部２６０２は、タイミングｔ２Ｌからタイムラグの時間（＝５Ｔ）後のタイミングｔ３Ｌのときから、ＤＲＡＭ３０の制御を開始する。これにより、ＤＲＡＭ３０のバンク−０は、タイミングｔ３Ｌにおいて、メモリ制御部２６０が受け付けた、低優先処理ブロックからのアクセス要求に応じてバンクビジー状態となる。つまり、ＤＲＡＭ３０のバンク−０は、アービトレーション部２６０１が低優先処理ブロックから出力されたバンク−０に対するアクセス要求信号を受け付けたタイミングｔ１Ｌから、アービトレーション部２６０１とメモリアクセス部２６０２とのそれぞれのタイムラグの時間を合わせた時間（＝１０Ｔ＋５Ｔ＝１５Ｔ）が経過したタイミングｔ３Ｌのときから実際にバンクビジー状態となる。

続いて、撮像入力部２２０からのアクセス要求に応じた動作について説明する。上述したように、撮像入力部２２０は、メモリ制御部２６０から出力されているバンクビジー状態信号に基づいて、指定するバンクの順番を変更する。このとき、仮に、メモリ制御部２６０が、ＤＲＡＭ３０のバンク−０における実際のバンクビジー状態を、バンク−０に対応するバンクビジー状態信号−０として撮像入力部２２０に出力していた場合、このバンクビジー状態信号−０は、撮像入力部２２０が指定するバンクの順番を決定するタイミングｔ１Ｈの直前では“Ｌｏｗ”レベルであり、バンク−０がバンクビジー状態ではないことを表している。このため、撮像入力部２２０は、バンク−０を指定するアクセス要求信号をメモリ制御部２６０に出力することになる。メモリ制御部２６０が、このバンク−０に対するアクセス要求信号を受け付けた場合、ＤＲＡＭ３０のバンク−０は、撮像入力部２２０から出力されたバンク−０に対するアクセス要求信号をアービトレーション部２６０１が受け付けたタイミングｔ２Ｈから、アービトレーション部２６０１のタイムラグの時間とメモリアクセス部２６０２のタイムラグの時間を合わせた時間（＝１５Ｔ）が経過したタイミングｔ３Ｈのときから実際にバンクビジー状態となる。

ここで、ＤＲＡＭ３０のバンク−０における低優先処理ブロックからのアクセス要求によるバンクビジー状態が、タイミングｔ４Ｌのときに解消される、つまり、ＤＲＡＭ３０のバンク−０が、タイミングｔ３Ｌ〜タイミングｔ４Ｌまでの期間Ｔｂｓｙの期間がバンクビジー状態の期間であるものとした場合を考える。このＤＲＡＭ３０のバンク−０がバンクビジー状態の期間Ｔｂｓｙは、撮像入力部２２０からのアクセス要求に応じた場合においても同様である。この場合、図１５に示したように、ＤＲＡＭ３０のバンク−０は、タイミングｔ３Ｈからタイミングｔ４Ｌまでの期間Ｔｏｖの期間において、低優先処理ブロックからのアクセス要求に応じたバンクビジー状態の期間と、撮像入力部２２０からのアクセス要求に応じたバンクビジー状態の期間とが重複することになる。これは、撮像入力部２２０からのアクセス要求が、タイミングｔ４Ｌのときまで待たされることを表している。

このように、メモリ制御部２６０が、ＤＲＡＭ３０のバンク−０における実際のバンクビジー状態をバンク−０に対応するバンクビジー状態信号−０として撮像入力部２２０に出力すると、撮像入力部２２０が、バンクの順番を変更する処理を正しく行うことができない。

そこで、メモリ制御部２６０は、アービトレーション部２６０１のタイムラグの時間とメモリアクセス部２６０２のタイムラグの時間を考慮して、図１５に示したように、ＤＲＡＭ３０のバンク−０における低優先処理ブロックからのアクセス要求によるバンクビジー状態を前倒しして生成し、バンクビジー状態信号−０を出力するようにする。より具体的には、メモリ制御部２６０は、アービトレーション部２６０１が低優先処理ブロックから出力されたバンク−０に対するアクセス要求信号を受け付けたタイミングｔ１Ｌのときから、ＤＲＡＭ３０のバンク−０がバンクビジー状態となる期間Ｔｂｓｙを表すタイミングｔ２までの期間の間、バンクビジー状態であることを表すバンクビジー状態信号−０を出力するようにする。言い換えれば、メモリ制御部２６０は、バンク−０に対するアクセス要求信号を受け付けたタイミングｔ１Ｌのときから、バンク−０にアクセスすることができない所定の時間（一定時間）＝期間Ｔｂｓｙを表すバンクビジー状態信号−０を出力するようにする。

これにより、バンクビジー状態信号−０は、撮像入力部２２０が指定するバンクの順番を決定するタイミングｔ１Ｈの直前では“Ｈｉｇｈ”レベルとなっており、撮像入力部２２０は、バンク−０がバンクビジー状態であることを確認することができる。そして、撮像入力部２２０は、メモリ制御部２６０から出力されているバンクビジー状態信号−０に基づいて、指定するバンクの順番を変更することができる。つまり、撮像入力部２２０は、タイミングｔ１Ｈにおいて、バンク−０へのアクセスを回避して（バンク−０へのアクセスを後ろに回して）、バンクビジー状態信号がバンクビジー状態ではないことを表しているバンクから先に指定するように、バンクを指定する順番を変更することができる。図１５には、撮像入力部２２０が、図４に示した第１の実施形態のメモリアクセス装置２００におけるタイミングチャートの一例と同様に、バンク−２→バンク−４→バンク−５→バンク−６→バンク−７→バンク−０→バンク−１→バンク−３の順番でそれぞれのバンクを指定する場合の一例を示している。

このように、メモリ制御部２６０は、実際にＤＲＡＭ３０にアクセスする際に要する処理時間（タイムラグ）を考慮して、前倒ししたタイミングのバンクビジー状態信号を生成して出力する。つまり、メモリ制御部２６０は、これからバンクビジー状態となるバンクの情報を、ＤＲＡＭ３０の動作情報として出力する。このＤＲＡＭ３０の動作情報は、現時点ではバンクビジー状態であるバンクのバンクビジー状態が解消されるまでの情報でもある。これにより、高優先処理ブロックである撮像入力部２２０は、実際にＤＲＡＭ３０にアクセスするときに指定するバンクがバンクビジー状態となっているか否かを事前に確認して、指定するバンクの順番を変更する処理を正しく行うことができる。

なお、上述した説明では、本発明の第１〜第６の実施形態のメモリアクセス装置を構成するメモリ制御部を代表して、本発明の第１の実施形態のメモリアクセス装置を構成するメモリ制御部２６０の動作について説明したが、本発明の第２〜第６の実施形態のメモリアクセス装置を構成するメモリ制御部においても、その動作は同様である。また、上述した説明では、ＤＲＡＭ３０の動作情報が、バンクビジー状態信号である場合について説明したが、ＤＲＡＭ３０の動作情報がバンクビジーカウントであっても、同様に考えることができる。ＤＲＡＭ３０の動作情報がバンクビジーカウントである場合には、バンクビジー状態信号を前倒しして生成して出力するタイミングから、時間の経過と共に減算するカウント値を出力する。

本実施形態によれば、メモリ制御部は、アクセス要求を受け付けたタイミングから、同一のバンクへのアクセスを行うことができない所定の時間（バンクビジー状態）を表す動作情報を出力する、メモリアクセス装置が構成される。

上述したように、本発明の第１〜第６の実施形態のメモリアクセス装置を構成するメモリ制御部では、ＤＲＡＭ３０の動作情報（バンクビジー状態信号、バンクビジーカウントなど）を、実際にＤＲＡＭ３０にアクセスする際に要する処理時間（タイムラグ）を考慮して前倒ししたタイミングで生成して出力する。これにより、本発明の第１〜第６の実施形態のメモリアクセス装置を構成する高優先処理ブロックは、それぞれのアクセス要求において指定するバンクの状態が、実際にＤＲＡＭ３０にアクセスするタイミングのときにバンクビジー状態となっているか否かを事前に確認して、指定するバンクの順番を変更する処理を正しく行うことができる。これにより、本発明の第１〜第６の実施形態のメモリアクセス装置では、高優先処理ブロックがアクセス要求において指定するバンクは、実際にＤＲＡＭ３０にアクセスするタイミングのときにはバンクビジー状態が解消された状態、つまり、直ちにアクセスすることができる状態になっている。このため、本発明の第１〜第６の実施形態のメモリアクセス装置では、高優先処理ブロックによるＤＲＡＭ３０に対するアクセスの効率を高め、バス帯域を確保することができる。

上記に述べたように、本発明の各実施形態によれば、本発明のメモリアクセス装置を構成するメモリ制御部が、接続されているＤＲＡＭの動作状態を表す情報（動作情報）を、本発明のメモリアクセス装置を構成する優先度の高い処理ブロックに出力する。そして、本発明の各実施形態では、本発明のメモリアクセス装置を構成する優先度の高い処理ブロックが、接続されているＤＲＡＭに対するアクセス要求を出力する際に、本発明のメモリアクセス装置を構成するメモリ制御部から出力されたＤＲＡＭの動作状態を表す情報に基づいて、ＤＲＡＭのバンクを指定する順番を変更する。より具体的には、本発明の各実施形態では、本発明のメモリアクセス装置を構成する優先度の高い処理ブロックが、バンクビジー状態になっているバンクに対するアクセスを回避するように、ＤＭＡ転送においてＤＲＡＭに備えたそれぞれのバンクをアクセスする順番（バンクアドレスの順番）を決定し、決定したバンクアドレスの順番でＤＲＡＭとの間でデータの転送を要求するアクセス要求を出力する。これにより、本発明の各実施形態では、本発明のメモリアクセス装置を構成する優先度の高い処理ブロックによるＤＲＡＭに対するアクセスの効率を高めると共に、ＤＲＡＭとの間でデータを転送するためのバス帯域を確保することができる。このことにより、本発明の各実施形態では、本発明のメモリアクセス装置を備えた画像処理装置における性能を確保することができる。また、本発明の各実施形態では、本発明のメモリアクセス装置を備えた画像処理装置を搭載した撮像装置における機能を実現することができる。

なお、本発明の各実施形態では、本発明のメモリアクセス装置が、撮像装置に搭載される画像処理装置に備えられる構成について説明した。しかし、ＤＲＡＭとの間でデータの転送を行うメモリアクセス装置を備えるシステムは、本発明の各実施形態において示した画像処理装置や撮像装置の他にも種々のシステムが考えられる。従って、本発明の考え方に基づいたメモリアクセス装置を適用することができる処理装置やシステムは、何ら限定されるものではない。すなわち、ＤＲＡＭとの間でデータの転送を行う処理装置やシステムであれば、いかなる処理装置やシステムであっても、本発明のメモリアクセス装置における考え方を同様に適用することができる。そして、本発明のメモリアクセス装置と同様の効果を得ることができる。

なお、本発明の各実施形態では、本発明のメモリアクセス装置を構成するメモリ制御部が、処理ブロックから出力されたアクセス要求に応じてＤＲＡＭを制御する際の制御に基づいて、ＤＲＡＭの動作状態を表す情報（バンクビジー状態信号、バンクビジーカウントなどの動作情報）を生成して出力する構成について説明した。しかし、ＤＲＡＭが、ＤＲＡＭ３０の記憶領域（バンク）の動作状態を表す情報を出力する機能を備えている場合には、本発明のメモリアクセス装置を構成するメモリ制御部が生成して出力する情報と同様の情報を、ＤＲＡＭ内で生成して出力する構成にしてもよい。この場合にも、メモリアクセス装置を構成する優先度の高い処理ブロックが、本発明のメモリアクセス装置を構成する優先度の高い処理ブロックと同様に、ＤＲＡＭのバンクを指定する順番を変更することによって、本発明のメモリアクセス装置と同様の効果を得ることができる。

以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更をすることができる。
また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。

上記各実施形態によれば、複数の処理ブロックがＤＲＡＭを共有する場合に、優先度の高い処理ブロックが、バス帯域を確保することができる。

１，２，３，４ 撮像装置
１０ イメージセンサ（撮像装置）
２０，５０，６０，７０ 画像処理装置（撮像装置）
２１０ データバス（画像処理装置，撮像装置）
２２０，５２０，６２０，７２０ 撮像入力部（処理ブロック，高優先処理ブロック，メモリアクセス装置，画像処理装置，撮像装置）
２２０１ バッファ部（処理ブロック，高優先処理ブロック，バッファ部，メモリアクセス装置，画像処理装置，撮像装置）
２２０２ アクセス選択部（処理ブロック，高優先処理ブロック，アクセス選択部，メモリアクセス装置，画像処理装置，撮像装置）
２３０ 画像処理部（処理ブロック，画像処理装置，撮像装置）
２４０ ＪＰＥＧ処理部（処理ブロック，画像処理装置，撮像装置）
２５０ 表示処理部（処理ブロック，画像処理装置，撮像装置）
２６０，５６０，６６０，７６０ メモリ制御部（メモリ制御部，メモリアクセス装置，撮像装置）
２６０１，５６０１，６６０１，７６０１ アービトレーション部（メモリ制御部，アービトレーション部，メモリアクセス装置，撮像装置）
２６０２，５６０２ メモリアクセス部（メモリ制御部，メモリアクセス部，メモリアクセス装置，撮像装置）
３０ ＤＲＡＭ（メモリ，撮像装置）
４０ 表示装置（撮像装置）
５２１ 中間バッファ部（アクセス選択部，バッファ部，メモリアクセス装置，画像処理装置，撮像装置）

Claims (13)

1. 同一のデータバスに接続され、アドレス空間が複数のバンクに分けられたメモリへのアクセスを要求するアクセス要求を出力する複数の処理ブロックと、
   前記データバスに接続され、前記処理ブロックのそれぞれから出力された前記アクセス要求を調停し、受け付けた前記アクセス要求に応じて、接続された前記メモリへのアクセスを制御すると共に、前記メモリの動作状態を表す動作情報を出力するメモリ制御部と、
   前記複数の処理ブロックの内、優先度が高い少なくとも１つの前記処理ブロックを高優先処理ブロックとしたとき、前記動作情報に基づいて、前記高優先処理ブロックが前記メモリの複数の前記バンクに連続してアクセスする際に指定する前記バンクの順番を変更し、変更した順番で前記バンクを指定する前記高優先処理ブロックの前記アクセス要求を出力するアクセス選択部と、
   を備える、
   メモリアクセス装置。
2. 前記アクセス選択部は、
   前記高優先処理ブロックが連続してアクセスするそれぞれの前記バンクへのアクセスごとに、前記動作情報に基づいて指定する前記バンクの順番を変更する、
   請求項１に記載のメモリアクセス装置。
3. 前記アクセス選択部は、
   出力した前記アクセス要求が、メモリ制御部に受け付けられていない期間の間、変化した前記動作情報に基づいて、指定する前記バンクの順番をさらに変更する、
   請求項１または請求項２に記載のメモリアクセス装置。
4. 前記メモリ制御部は、
   前記メモリの動作状態を表す複数の前記動作情報を出力し、
   前記アクセス選択部は、
   複数の前記動作情報に基づいて指定する前記バンクの順番を変更する、
   請求項１から請求項３のいずれか１項に記載のメモリアクセス装置。
5. 前記高優先処理ブロックが前記メモリとの間で受け渡しをするデータを、それぞれの前記バンクに対応させて一時的に保存し、保存したそれぞれの前記バンクに対応する前記データの転送を並列に要求するバッファ部、
   をさらに備え、
   前記アクセス選択部は、
   前記動作情報に基づいて、前記バッファ部から並列に要求されたそれぞれの前記バンクに前記データを転送する際に指定する前記バンクの順番を変更する、
   請求項１から請求項４のいずれか１項に記載のメモリアクセス装置。
6. 前記バッファ部および前記アクセス選択部は、
   前記高優先処理ブロックの内部に構成される、
   請求項５に記載のメモリアクセス装置。
7. 前記バッファ部および前記アクセス選択部は、
   前記高優先処理ブロックの外部に構成される、
   請求項５に記載のメモリアクセス装置。
8. 前記メモリ制御部は、
   前記アクセス要求を受け付けたタイミングから、同一の前記バンクへのアクセスを行うことができない所定の時間を表す前記動作情報を出力する、
   請求項１から請求項７のいずれか１項に記載のメモリアクセス装置。
9. 前記動作情報は、
   同一の前記バンクへのアクセスを行うことができない所定の時間内であるか否かを、前記バンクごとに表した情報であり、
   前記アクセス選択部は、
   前記動作情報に基づいて、同一の前記バンクへのアクセスを行うことができない所定の時間内であるバンクへのアクセスを回避するように、指定する前記バンクの順番を変更する、
   請求項１から請求項８のいずれか１項に記載のメモリアクセス装置。
10. 前記動作情報は、
    同一の前記バンクへのアクセスを行うことができない所定の時間が経過するまでに要する時間を、前記バンクごとに表した情報であり、
    前記アクセス選択部は、
    前記動作情報に基づいて、同一の前記バンクへのアクセスを行うことができない所定の時間が経過するまでに要する時間が、予め定めた閾値よりも小さい場合には、同一の前記バンクへのアクセスを回避せず、同一の前記バンクへのアクセスを行うことができない所定の時間が経過するまでに要する時間が、予め定めた閾値以上である場合には、同一の前記バンクへのアクセスを回避するように、指定する前記バンクの順番を変更する、
    請求項１から請求項９のいずれか１項に記載のメモリアクセス装置。
11. 前記メモリ制御部は、
    前記処理ブロックのそれぞれから出力された前記アクセス要求を調停するアービトレーション部と、
    前記アービトレーション部が受け付けた前記アクセス要求に応じて前記メモリへのアクセスを制御するメモリアクセス部と、
    を備え、
    前記動作情報は、
    前記アービトレーション部および前記メモリアクセス部のいずれか一方または両方が出力する、
    請求項１から請求項１０のいずれか１項に記載のメモリアクセス装置。
12. 同一のデータバスに接続され、アドレス空間が複数のバンクに分けられたメモリへのアクセスを要求するアクセス要求を出力する複数の処理ブロックと、
    前記データバスに接続され、前記処理ブロックのそれぞれから出力された前記アクセス要求を調停し、受け付けた前記アクセス要求に応じて、接続された前記メモリへのアクセスを制御すると共に、前記メモリの動作状態を表す動作情報を出力するメモリ制御部と、
    前記複数の処理ブロックの内、優先度が高い少なくとも１つの前記処理ブロックを高優先処理ブロックとしたとき、前記動作情報に基づいて、前記高優先処理ブロックが前記メモリの複数の前記バンクに連続してアクセスする際に指定する前記バンクの順番を変更し、変更した順番で前記バンクを指定する前記高優先処理ブロックの前記アクセス要求を出力するアクセス選択部と、
    を具備したメモリアクセス装置、
    を備える、
    画像処理装置。
13. 同一のデータバスに接続され、アドレス空間が複数のバンクに分けられたメモリへのアクセスを要求するアクセス要求を出力する複数の処理ブロックと、
    前記データバスに接続され、前記処理ブロックのそれぞれから出力された前記アクセス要求を調停し、受け付けた前記アクセス要求に応じて、接続された前記メモリへのアクセスを制御すると共に、前記メモリの動作状態を表す動作情報を出力するメモリ制御部と、
    前記複数の処理ブロックの内、優先度が高い少なくとも１つの前記処理ブロックを高優先処理ブロックとしたとき、前記動作情報に基づいて、前記高優先処理ブロックが前記メモリの複数の前記バンクに連続してアクセスする際に指定する前記バンクの順番を変更し、変更した順番で前記バンクを指定する前記高優先処理ブロックの前記アクセス要求を出力するアクセス選択部と、
    を具備したメモリアクセス装置を備える画像処理装置、
    を備える、
    撮像装置。

Images