JPWO2018078893A1 - 化合物半導体デバイス - Google Patents
化合物半導体デバイス Download PDFInfo
- Publication number
- JPWO2018078893A1 JPWO2018078893A1 JP2017518380A JP2017518380A JPWO2018078893A1 JP WO2018078893 A1 JPWO2018078893 A1 JP WO2018078893A1 JP 2017518380 A JP2017518380 A JP 2017518380A JP 2017518380 A JP2017518380 A JP 2017518380A JP WO2018078893 A1 JPWO2018078893 A1 JP WO2018078893A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- compound semiconductor
- strongly correlated
- correlated electron
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 150000001875 compounds Chemical class 0.000 title claims description 21
- 239000000463 material Substances 0.000 claims abstract description 30
- 230000002596 correlated effect Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000002245 particle Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
基板（１）上に半導体層（２，３）が形成されている。半導体層（３）上にゲート電極（４）、ソース電極（５）及びドレイン電極（６）が形成されている。ゲート電極（４）とソース電極（５）との間に強相関電子系材料（１２）が接続されている。
Description
本発明は、高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い化合物半導体デバイスに関する。
ＭＥＳ−ＦＥＴ又はＨＥＭＴなどの電界効果トランジスタとして化合物半導体デバイスが用いられている（例えば、特許文献１〜３参照）。デバイスが過酷な環境下に曝され、高エネルギー粒子が入射して、パッシベーション膜、ソースフィールドプレート、デバイスの活性領域を通過し基板まで達する場合がある。この時、高エネルギー粒子が通過した軌跡周辺に多量の電子・正孔対が発生し、材料の易動度、再結合速度、印加電圧に応じて拡散、再結合する。
ソースフィールドプレートのドレイン電極側の端部とＡｌＧａＮチャネル層との間に高い電界がかかる。このため、高エネルギーの粒子が入射してパッシベーション膜内に多量の電子・正孔対が発生すると、その部分に導通パスが形成されて破壊に至る。または、半導体内に発生した電子・正孔対の拡散、再結合過程で半導体表面付近の正孔濃度が上昇し、電位の上昇又は正孔電流の増加を引き起こし破壊に至るか、又は劣化し易いという問題があった。同様に、ゲート電極のドレイン電極側の端部とＡｌＧａＮチャネル層との間にも高い電界がかかり、破壊又は劣化しやすいという問題があった。
また、高周波特性を向上させるため、ゲート電極とソース電極との間にＳｉＮキャパシタを接続する場合もあった。しかし、ＳｉＮは絶縁体のため、半導体内で発生した電子・正孔対の電荷をＳｉＮキャパシタを介して除去することはできなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い化合物半導体デバイスを得るものである。
本発明に係る化合物半導体デバイスは、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極と前記ソース電極との間に接続された強相関電子系材料とを備えることを特徴とする。
本発明では、デバイス内で電子・正孔対が発生した時、ゲート電極に接続された強相関電子系材料がデバイス内の電位変動を感じ、短時間で絶縁体から導電体へ相転位する。デバイス内で発生した電子・正孔対が、導電性に変化した強相関電子系材料を通過してアースへ流れ、デバイスへのダメージを低減させることができる。よって、本発明に係る化合物半導体デバイスは、高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い。
本発明の実施の形態に係る化合物半導体デバイスについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る化合物半導体デバイスを示す断面図である。ＳｉＣ基板１上にＧａＮバッファ層２が形成されている。ＧａＮバッファ層２上にＡｌＧａＮチャネル層３が形成されている。ＡｌＧａＮチャネル層３上にゲート電極４、ソース電極５及びドレイン電極６が形成されている。
図１は、本発明の実施の形態１に係る化合物半導体デバイスを示す断面図である。ＳｉＣ基板１上にＧａＮバッファ層２が形成されている。ＧａＮバッファ層２上にＡｌＧａＮチャネル層３が形成されている。ＡｌＧａＮチャネル層３上にゲート電極４、ソース電極５及びドレイン電極６が形成されている。
第１のパッシベーション膜７がゲート電極４及びＡｌＧａＮチャネル層３を覆っている。ソースフィールドプレート９が第１のパッシベーション膜７上に形成され、ソース電極５からゲート電極４とドレイン電極６との間まで延びている。ソースフィールドプレート９は、ゲート電極４とドレイン電極６との間の電界を緩和し高電圧動作を可能にし、さらに寄生容量を低減することで高周波特性を向上させる。デバイス全体を保護するために第２のパッシベーション膜１０が第１のパッシベーション膜７及びソースフィールドプレート９を覆っている。
ソース電極５とドレイン電極６との間に電圧を印加し、ゲート電極４に所望のバイアス電圧を印加した状態でゲート電極４に高周波を入力すると、二次元電子ガス１１内の電子が高速で移動し、ドレイン電極６から増幅された高周波電力が得られるアンプとして動作する。
図２は、本発明の実施の形態１に係る化合物半導体デバイスを示す平面図である。図３は、本発明の実施の形態１に係る化合物半導体デバイスの回路図である。ゲート電極４とソース電極５との間に強相関電子系材料１２が接続されている。ソース電極５はアースに接続されている。
強相関電子系材料１２の代表例は、ＶＯ２、ＳｒＴｉＯ３、ＬａＶＯ３、ＳｒＯなどであり、銅酸化物系、Ｆｅ系、Ｍｎ系、超伝導系など多くの強相関を示す材料が報告されている。強相関電子系材料１２は、通常の状態では電子で満たされているにも関わらず、電子同士の相関が強すぎるため自由に動くことができず絶縁性を示すＭＯＴＴ絶縁体である。強相関電子系材料１２に電圧、温度、光などの刺激を与えると導電性材料に相転移することが知られている。強相関電子系材料１２はＰＬＤ法などの通常半導体プロセスで用いる手法で形成、加工することができるため、既存の半導体製造プロセスに組込むことが容易である。
デバイスに高エネルギー粒子が入射すると第２のパッシベーション膜１０、ソースフィールドプレート９、第１のパッシベーション膜７、ＡｌＧａＮチャネル層３、ＧａＮバッファ層２を通過しＳｉＣ基板１まで達する場合がある。飛来する粒子は重粒子、プロトン、電子、中性子、ミュオンなどであり、１ｋｅＶから１００ＧｅＶ程度のエネルギーを持っている。高エネルギー粒子が通過した軌跡周辺では多量の電子・正孔対が発生する。従来の構造では発生した電子・正孔対がデバイス内で拡散、ドリフト、再結合し消滅していく過程で半導体に大きなダメージを与え破壊又は劣化させてしまう。
本実施の形態では、デバイス内で電子・正孔対が発生した時、ゲート電極４に接続された強相関電子系材料１２がデバイス内の電位変動を感じ、短時間で絶縁体から導電体へ相転位する。デバイス内で発生した電子・正孔対が、導電性に変化した強相関電子系材料１２を通過してアースへ流れ、デバイスへのダメージを低減させることができる。よって、本実施の形態に係る化合物半導体デバイスは、高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い。
図４は、本発明の実施の形態１に係る強相関電子系材料を示す断面図である。ＳｉＣ基板１上に下地電極１３が配置されている。下地電極１３はゲート電極４に接続されている。下地電極１３上に強相関電子系材料１２の薄膜が形成されている。強相関電子系材料１２上に上地電極１４が形成されている。上地電極１４はソース電極５に接続されている。このようにキャパシタと同様の簡単な構造で強相関電子系材料１２をソース電極５とドレイン電極６との間に接続することができる。また、強相関電子系材料１２をＳｉＣ基板１上に配置することでデバイスの小型化を実現できる。なお、強相関電子系材料１２の両端にそれぞれソース電極５とドレイン電極６を接続する構造でもよい。
実施の形態２．
図５は、本発明の実施の形態２に係る化合物半導体デバイスの回路図である。本実施の形態では、実施の形態１の構成に加えて、ソース電極５とドレイン電極６との間に強相関電子系材料１５が接続されている。これにより、電荷が抜けるパスが増えるので効果が増す。なお、ソース側の強相関電子系材料１２を省略してドレイン側の強相関電子系材料１５のみ設けてもよく、実施の形態１と同様の効果を得ることができる。
図５は、本発明の実施の形態２に係る化合物半導体デバイスの回路図である。本実施の形態では、実施の形態１の構成に加えて、ソース電極５とドレイン電極６との間に強相関電子系材料１５が接続されている。これにより、電荷が抜けるパスが増えるので効果が増す。なお、ソース側の強相関電子系材料１２を省略してドレイン側の強相関電子系材料１５のみ設けてもよく、実施の形態１と同様の効果を得ることができる。
１ ＳｉＣ基板、２ ＧａＮバッファ層、３ ＡｌＧａＮチャネル層、４ ゲート電極、５ ソース電極、６ ドレイン電極、１２，１５ 強相関電子系材料、１３ 下地電極、１４ 上地電極
本発明に係る化合物半導体デバイスは、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極と前記ソース電極との間に接続され、高エネルギー粒子の通過によりデバイス内で電子・正孔対が発生した時に前記デバイス内の電位変動を感じて絶縁体から導電体へ相転位するＭＯＴＴ絶縁体である強相関電子系材料とを備えることを特徴とする。
Claims (4)
- 基板と、
前記基板上に形成された半導体層と、
前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極と前記ソース電極との間に接続された強相関電子系材料とを備えることを特徴とする化合物半導体デバイス。 - 基板と、
前記基板上に形成された半導体層と、
前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間に接続された強相関電子系材料とを備えることを特徴とする化合物半導体デバイス。 - 前記強相関電子系材料は、前記基板上に配置されていることを特徴とする請求項１又は２に記載の化合物半導体デバイス。
- 前記強相関電子系材料は下地電極と上地電極の間に挟まれていることを特徴とする請求項１〜３の何れか１項に記載の化合物半導体デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016207962 | 2016-10-24 | ||
| JP2016207962 | 2016-10-24 | ||
| PCT/JP2016/088513 WO2018078893A1 (ja) | 2016-10-24 | 2016-12-22 | 化合物半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6222402B1 JP6222402B1 (ja) | 2017-11-01 |
| JPWO2018078893A1 true JPWO2018078893A1 (ja) | 2018-11-01 |
Family
ID=60213948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017518380A Active JP6222402B1 (ja) | 2016-10-24 | 2016-12-22 | 化合物半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11283021B2 (ja) |
| JP (1) | JP6222402B1 (ja) |
| CN (1) | CN109891562B (ja) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121642A (en) * | 1998-07-20 | 2000-09-19 | International Business Machines Corporation | Junction mott transition field effect transistor (JMTFET) and switch for logic and memory applications |
| TWI255432B (en) | 2002-06-03 | 2006-05-21 | Lg Philips Lcd Co Ltd | Active matrix organic electroluminescent display device and fabricating method thereof |
| US20060175670A1 (en) | 2005-02-10 | 2006-08-10 | Nec Compound Semiconductor Device, Ltd. | Field effect transistor and method of manufacturing a field effect transistor |
| JP2006253654A (ja) | 2005-02-10 | 2006-09-21 | Nec Electronics Corp | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| JP5156023B2 (ja) | 2006-11-08 | 2013-03-06 | シメトリックス・コーポレーション | 相関電子メモリ |
| US20090121259A1 (en) * | 2007-11-13 | 2009-05-14 | Iben Icko E T | Paired magnetic tunnel junction to a semiconductor field-effect transistor |
| JP5388514B2 (ja) | 2008-09-09 | 2014-01-15 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| JP2010147349A (ja) * | 2008-12-19 | 2010-07-01 | Advantest Corp | 半導体装置、半導体装置の製造方法およびスイッチ回路 |
| JP5868574B2 (ja) | 2010-03-15 | 2016-02-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP5552638B2 (ja) | 2010-05-14 | 2014-07-16 | 独立行政法人産業技術総合研究所 | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びこれを利用したメモリ素子 |
| US8829999B2 (en) * | 2010-05-20 | 2014-09-09 | Cree, Inc. | Low noise amplifiers including group III nitride based high electron mobility transistors |
| CN102042959B (zh) | 2010-10-12 | 2013-01-16 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种太赫兹探测器射频读出装置及其实现方法 |
| JP6061058B2 (ja) * | 2014-10-17 | 2017-01-18 | 株式会社豊田中央研究所 | 電子装置 |
| JP6444789B2 (ja) | 2015-03-24 | 2018-12-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| DE112016007367B4 (de) * | 2016-10-24 | 2023-01-12 | Mitsubishi Electric Corporation | Verbundhalbleitervorrichtung |
-
2016
- 2016-12-22 CN CN201680090265.2A patent/CN109891562B/zh active Active
- 2016-12-22 JP JP2017518380A patent/JP6222402B1/ja active Active
- 2016-12-22 US US16/305,456 patent/US11283021B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109891562B (zh) | 2022-04-26 |
| US11283021B2 (en) | 2022-03-22 |
| US20200220079A1 (en) | 2020-07-09 |
| JP6222402B1 (ja) | 2017-11-01 |
| CN109891562A (zh) | 2019-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6201422B2 (ja) | 半導体装置 | |
| JP5237535B2 (ja) | 半導体装置 | |
| CN105229792B (zh) | Iii族氮化物晶体管布局 | |
| CN103178106A (zh) | 用于异质结构的场效应晶体管的屏蔽罩 | |
| TW201104757A (en) | Gated diode having at least one lightly-doped drain (LDD) implant blocked and circuits and methods employing same | |
| Zhang et al. | Field plate structural optimization for enhancing the power gain of GaN-based HEMTs | |
| TW201705445A (zh) | 半導體裝置 | |
| ITTO20100670A1 (it) | Transistori ad alta mobilita' elettronica con elettrodo di field plate | |
| JP2011071307A (ja) | 電界効果トランジスタ及びその製造方法 | |
| TWI626742B (zh) | 半導體裝置 | |
| US20130240894A1 (en) | Overvoltage Protection Device for Compound Semiconductor Field Effect Transistors | |
| WO2018078893A1 (ja) | 化合物半導体デバイス | |
| TW201839982A (zh) | 溝槽式閘極功率金氧半場效電晶體之結構 | |
| JP2004103786A (ja) | 半導体装置 | |
| JP2019527941A (ja) | ハイパワートランジスタ | |
| JP6222402B1 (ja) | 化合物半導体デバイス | |
| JP2011023385A (ja) | 半導体装置 | |
| US9041142B2 (en) | Semiconductor device and operating method for the same | |
| Ranjan et al. | Effects of gate width variation on the performance of Normally‐OFF dual‐recessed gate MIS AlGaN/GaN HEMT | |
| WO2018078894A1 (ja) | 化合物半導体デバイス | |
| JP2010199241A (ja) | 半導体装置 | |
| JP6233547B1 (ja) | 化合物半導体デバイス | |
| CN109891561B (zh) | 化合物半导体器件的制造方法 | |
| JP2007208036A (ja) | 半導体素子 | |
| JP6909057B2 (ja) | 炭化ケイ素半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170405 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170405 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170918 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6222402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |