JPWO2018002998A1 - 電源装置、および、電源装置の制御方法 - Google Patents

電源装置、および、電源装置の制御方法 Download PDF

Info

Publication number
JPWO2018002998A1
JPWO2018002998A1 JP2018524608A JP2018524608A JPWO2018002998A1 JP WO2018002998 A1 JPWO2018002998 A1 JP WO2018002998A1 JP 2018524608 A JP2018524608 A JP 2018524608A JP 2018524608 A JP2018524608 A JP 2018524608A JP WO2018002998 A1 JPWO2018002998 A1 JP WO2018002998A1
Authority
JP
Japan
Prior art keywords
terminal
power supply
voltage
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018524608A
Other languages
English (en)
Other versions
JP6563599B2 (ja
Inventor
伸也 飯嶋
伸也 飯嶋
茂 久田
茂 久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2018002998A1 publication Critical patent/JPWO2018002998A1/ja
Application granted granted Critical
Publication of JP6563599B2 publication Critical patent/JP6563599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本発明に係る電源装置は、入力電圧（電源電圧）値を入力側電圧検出回路で検出し、スイッチ素子のオン時間を決定するためのオンタイマ（タイマ信号）と比較するための比較電圧（誤差電圧）を、該入力電圧値に応じて減算する。電源装置は、オン時間制御を適用しつつ、全高調波歪みの低減を図ることができる。

Description

本発明は、電源装置、および、電源装置の制御方法に関する発明である。
例えば、従来の電源装置には、力率改善（ＰＦＣ:Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路を含むものがある（例えば、特許文献１参照。）。
そして、力率改善回路の制御には、電流検出制御とオン時間制御がある。このオン時間制御は、電流検出閾値を入力電圧波形により生成するため、電流検出制御と比較して、マルチプライアが不要となり、制御のための集積回路の回路面積を縮小して安価にできるというメリットがある。
一方、このオン時間制御は、電流検出制御と比較して、全高調波歪み（ＴＨＤ：Ｔｏｔａｌ Ｈａｒｍｏｎｉｃ Ｄｉｓｔｏｒｔｉｏｎ）が大きくなる問題がある。
特開２００８−１９９８９６号公報
本発明では、オン時間制御を適用しつつ、全高調波歪みの低減を図ることが可能な電源装置を提供することを目的とする。
本発明の一態様に係る実施例に従った電源装置は、
力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第１の入力端子と第２の入力端子との間に出力する交流電源と、
前記第１の入力端子と前記第２の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第１の電源端子と第２の電源端子との間に出力する整流回路と、
前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記第２の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第２の負荷端子と、
前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
一端が前記第１の電源端子に接続され、トランスを構成する一次側巻線と、
一端が前記第２の電源端子に接続され、前記トランスを構成する二次側巻線と、
一端が前記一次側巻線の他端に接続され、他端が前記第２の負荷端子に接続されたメインスイッチと、
前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、
前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン／オフを制御する制御信号を出力するフリップフロップ回路と、を備えることを特徴とする。
前記電源装置において、
前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
ことを特徴とする。
前記電源装置において、
前記タイマ回路は、
出力が前記出力コンパレータの反転入力端子に接続され且つ定電流を出力する定電流源と、
一方の入出力端子が前記出力コンパレータの反転入力端子に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたタイマ用スイッチと、
一端が前記タイマ用スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
ことを特徴とする。
前記電源装置において、
前記減算器は、
一端が前記入力側電圧検出回路に接続された第１の抵抗と、
一端が前記誤差アンプの出力に接続された第２の抵抗と、
反転出力端子が前記第１の抵抗の他端に接続され且つ非反転入力端子に前記第２の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第３の抵抗と、
一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第４の抵抗と、を備える
ことを特徴とする。
前記電源装置において、
力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第１の入力端子と第２の入力端子との間に出力する交流電源と、
前記第１の入力端子と前記第２の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第１の電源端子と第２の電源端子との間に出力する整流回路と、
前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記第２の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第２の負荷端子と、
前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
一端が前記第１の電源端子に接続され、トランスを構成する一次側巻線と、
一端が前記第２の電源端子に接続され、前記トランスを構成する二次側巻線と、
一端が前記一次側巻線の他端に接続され、他端が前記第２の負荷端子に接続されたメインスイッチと、
前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、
前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン／オフを制御する制御信号を出力するフリップフロップ回路と、を備える
ことを特徴とする。
前記電源装置において、
前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
ことを特徴とする。
前記電源装置において、
前記タイマ回路は、
出力が前記加算器の入力に接続され且つ定電流を出力する定電流源と、
一方の入出力端子が前記加算器の入力に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたスイッチと、
一端が前記スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
ことを特徴とする。
前記電源装置において、
前記加算器は、
一端が接地された第１の抵抗と、
一端が前記入力側電圧検出回路に接続された第２の抵抗と、
一端が前記タイマ回路の出力に接続された第３の抵抗と、
反転出力端子が前記第１の抵抗の他端に接続され且つ非反転入力端子に前記第２及び第３の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第４の抵抗と、
一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第５の抵抗と、を備える
ことを特徴とする。
本発明の一態様に係る実施例に従った電源装置の制御方法は、
力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の入力端子と第２の入力端子との間に出力する交流電源と、前記第１の入力端子と前記第２の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第１の電源端子と第２の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記第２の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第２の負荷端子と、前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第１の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第２の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第２の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン／オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
前記減算器により、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた前記減算結果信号を出力し、
前記出力コンパレータにより、前記減算結果信号と前記タイマ信号とを比較した結果に応じた前記比較結果信号を出力する
ことを特徴とする。
前記電源装置の制御方法において、
力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の入力端子と第２の入力端子との間に出力する交流電源と、前記第１の入力端子と前記第２の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第１の電源端子と第２の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記第２の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第２の負荷端子と、前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第１の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第２の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第２の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン／オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
前記加算器により、前記タイマ信号と前記入力側検出電圧を加算した結果に基づいた前記加算結果信号を出力し、
前記出力コンパレータにより、前記加算結果信号と前記誤差電圧とを比較した結果に応じた前記比較結果信号を出力する
ことを特徴とする。
本発明の一態様に係る電源装置は、力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の入力端子と第２の入力端子との間に出力する交流電源と、第１の入力端子と第２の入力端子との間に接続され、交流電源から供給された交流電圧を整流した電源電圧を、第１の電源端子と第２の電源端子との間に出力する整流回路と、負荷の高電位側の端子が接続される第１の負荷端子、および、第２の電源端子に接続され且つ負荷の低電位側の端子が接続される第２の負荷端子と、第１の電源端子と第２の電源端子との間に接続され、電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、第１の負荷端子と第２の負荷端子との間に接続され、第１の負荷端子と第２の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が第１の電源端子に接続され、トランスを構成する一次側巻線と、一端が第２の電源端子に接続され、トランスを構成する二次側巻線と、一端が一次側巻線の他端に接続され、他端が第２の負荷端子に接続されたメインスイッチと、出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、誤差電圧から入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に二次側巻線の他端の信号が入力され、リセット端子に比較結果信号が入力され、出力端子からメインスイッチのオン／オフを制御する制御信号を出力するフリップフロップ回路と、を備える。
このように、入力電圧（電源電圧）値を入力側電圧検出回路で検出し、メインスイッチのオン時間を決定するためのオンタイマ（タイマ信号）と比較するための比較電圧（誤差電圧）を、該入力電圧値に応じて減算する。これにより、入力電圧波形（電源電圧波形）を整形して全高調波歪みを低減することができる。
すなわち、本発明に係る電源装置はオン時間制御を適用しつつ、全高調波歪みの低減を図ることができる。
図１は、本発明の一態様である第１の実施形態に係る電源装置１００の構成の一例を示す図である。 図２は、図１に示す電源装置１００の減算器Ｚの具体的な構成の一例を示す図である。 図３は、図１に示す電源装置１００のタイマ回路ＴＣの具体的な構成の一例を示す図である。 図４は、図１に示す電源装置１００の各動作波形の一例を示す波形図である。 図５は、本発明の一態様である第２の実施形態に係る電源装置２００の構成の一例を示す図である。 図６は、図５に示す電源装置２００のタイマ回路ＴＣ２の具体的な構成の一例を示す図である。 図７は、図４に示す電源装置２００の加算器Ｚ２の具体的な構成の一例を示す図である。 図８は、図５に示す電源装置２００の各動作波形の一例を示す波形図である。
以下、本発明に係る各実施例について図面に基づいて説明する。
 第１の実施形態
図１は、本発明の一態様である第１の実施形態に係る電源装置１００の構成の一例を示す図である。また、図２は、図１に示す電源装置１００の減算器Ｚの具体的な構成の一例を示す図である。また、図３は、図１に示す電源装置１００のタイマ回路ＴＣの具体的な構成の一例を示す図である。また、図４は、図１に示す電源装置１００の各動作波形の一例を示す波形図である。
この電源装置１００は、例えば、図１に示すように、力率改善回路を含み、負荷Ｌｏａｄに電源を供給するようになっている。
この電源装置１００は、例えば、図１に示すように、交流電源ＡＣＳと、第１の入力端子ＴＩ１と、第２の入力端子ＴＩ２と、整流回路ＲＥと、第１の電源端子ＴＳ１と、第２の電源端子ＴＳ２と、入力コンデンサＣＩと、第１の負荷端子ＴＬ１と、第２の負荷端子ＴＬ２と、入力側電圧検出回路ＤＩと、出力側電圧検出回路ＤＯと、出力コンデンサＣＯと、トランスＴ（一次側巻線Ｌ１、二次側巻線Ｌ２）と、整流素子Ｄと、メインスイッチＳＷと、減算器Ｚと、出力コンパレータＸ２と、フリップフロップ回路ＦＦと、タイマ回路ＴＣと、誤差アンプＸ１と、を備える。
例えば、交流電源ＡＣＳは、交流電圧ＶＡＣ（図４）を、第１の入力端子ＴＩ１と第２の入力端子ＴＩ２との間に、出力するようになっている。
また、整流回路ＲＥは、例えば、図１に示すように、第１の入力端子ＴＩ１と第２の入力端子ＴＩ２との間に接続されている。この整流回路ＲＥは、交流電源ＡＣＳから供給された交流電圧ＶＡＣを整流した電源電圧ＶＩ（図４）を、第１の電源端子ＴＳ１と第２の電源端子ＴＳ２との間に出力するようになっている。
また、第１の負荷端子ＴＬ１は、例えば、図１に示すように、該負荷Ｌｏａｄの高電位側の端子が接続されている。
また、第２の負荷端子ＴＬ２は、例えば、図１に示すように、第２の電源端子ＴＳ２に接続され且つ該負荷Ｌｏａｄの低電位側の端子が接続されている。この第２の負荷端子ＴＬ２は、接地されている。
また、入力側電圧検出回路ＤＩは、第１の電源端子ＴＳ１と第２の電源端子ＴＳ２との間に接続されている。この入力側電圧検出回路ＤＩは、第１の電源端子ＴＳ１と第２の電源端子ＴＳ２との間の電源電圧ＶＩに基づいて、入力側検出電圧ＳＤＩを検出し、この入力側検出電圧ＳＤＩを入力側分圧ノードＮＩから出力するようになっている。ここでは、入力側検出電圧ＳＤＩは、例えば、図１に示すように、電源電圧ＶＩの分圧電圧である（図４）。
この入力側電圧検出回路ＤＩは、例えば、図１に示すように、第１の入力側分圧抵抗ＲＩ１と、第２の入力側分圧抵抗ＲＩ２と、を備える。
第１の入力側分圧抵抗ＲＩ１は、一端が第１の電源端子ＴＳ１に接続され且つ他端が入力側分圧ノードＮＩに接続されている。
また、第２の入力側分圧抵抗ＲＩ２は、一端が第２の電源端子ＴＳ２に接続され且つ他端が入力側分圧ノードＮＩに接続されている。
このように、入力側電圧検出回路ＤＩは、例えば、電源電圧ＶＩの分圧電圧である入力側検出電圧ＳＤＩを入力側分圧ノードＮＩから出力する入力側分圧回路である。
また、出力側電圧検出回路ＤＯは、第１の負荷端子ＴＬ１と第２の負荷端子ＴＬ２との間に接続されている。この出力側電圧検出回路ＤＯは、第１の負荷端子ＴＬ１と第２の負荷端子ＴＬ２との間の出力電圧Ｖｏｕｔに基づいて、出力側検出電圧ＶＤＯを検出し、この出力側検出電圧ＶＤＯを出力側分圧ノードＮＯから出力するようになっている。ここでは、出力側検出電圧ＶＤＯは、例えば、図１に示すように、第１の負荷端子ＴＬ１と第２の負荷端子ＴＬ２との間の出力電圧Ｖｏｕｔの分圧電圧である。
この出力側電圧検出回路ＤＯは、例えば、図１に示すように、第１の出力側分圧抵抗ＲＯ１と、第２の出力側分圧抵抗ＲＯ２と、を備える。
第１の出力側分圧抵抗ＲＯ１は、一端が第１の負荷端子ＴＬ１に接続され且つ他端が出力側分圧ノードＮＯに接続されている。
また、第２の出力側分圧抵抗ＲＯ２は、一端が第２の負荷端子ＴＬ２に接続され且つ他端が出力側分圧ノードＮＯに接続されている。
このように、出力側電圧検出回路ＤＯは、例えば、出力電圧Ｖｏｕｔの分圧電圧である出力側検出電圧ＶＤＯを出力側分圧ノードＮＯから出力する出力側分圧回路である。
また、出力コンデンサＣＯは、第１の負荷端子ＴＬ１と第２の負荷端子ＴＬ２との間に接続されている。この出力コンデンサＣＯは、出力電圧Ｖｏｕｔを平滑化するようになっている。
また、一次側巻線Ｌ１は、一端が第１の電源端子ＴＳ１に接続され、トランスＴを構成する。
また、二次側巻線Ｌ２は、一端が第２の電源端子ＴＳ２に接続され、一次側巻線Ｌ１とともにトランスＴを構成する。
また、整流素子Ｄは、一端が一次側巻線Ｌ１の他端に接続され、他端が第１の負荷端子ＴＬ１に接続されている。この整流素子Ｄは、一次側巻線Ｌ１の他端から第１の負荷端子ＴＬ１に向かう方向が順方向となる。
この整流素子Ｄは、例えば、図１に示すように、アノードが一次側巻線Ｌ１の他端に接続され、カソードが第１の負荷端子ＴＬ１に接続されたダイオードである。
メインスイッチＳＷは、一端が一次側巻線Ｌ１の他端に接続され、他端が第２の負荷端子ＴＬ２に接続されている。すなわち、このメインスイッチＳＷは、制御信号であるパルス信号ＳＱにより、オン／オフが制御されるようになっている。
このメインスイッチＳＷは、例えば、図１に示すように、ドレインが一次側巻線Ｌ１の他端に接続され、ソースが第２の負荷端子ＴＬ２に接続され、ゲートにパルス信号ＳＱが印加されるｎＭＯＳトランジスタである。このメインスイッチＳＷは、例えば、図４に示すパルス信号ＳＱが“Ｈｉｇｈ”レベルのとき、オンし、パルス信号ＳＱが“Ｌｏｗ”レベルのときオフするようになっている。本実施形態ではメインスイッチＳＷにｎＭＯＳトランジスタを用いているが、例えば、ＳｉＣパワーデバイス、ＧａＮパワーデバイス、シリコンパワーデバイス、ＩＧＢＴなども想定できる。
また、制御コンデンサＣＭは、一端がメインスイッチＳＷの一端（ドレイン）に接続され、他端がメインスイッチＳＷの他端（ソース）に接続されている。
また、誤差アンプＸ１は、出力側検出電圧ＶＤＯと予め設定された基準電圧ＶＢとの差に応じた誤差電圧ＳＸ１を出力するようになっている。
この誤差アンプＸ１は、例えば、図１に示すように、反転入力端子に出力側検出電圧ＶＤＯが供給され、非反転入力端子に基準電圧ＶＢが供給されるようになっている。
なお、図４の例では、誤差アンプＸ１が出力するＳＸ１は、出力電圧Ｖｏｕｔ（出力側検出電圧ＶＤＯ）が一定であるため、一定である。
また、減算器Ｚは、誤差電圧ＳＸ１から入力側検出電圧ＳＤＩを減算した結果に基づいた減算結果信号ＳＺを出力するようになっている（図４）。
この減算器Ｚは、例えば、図２に示すように、アンプＸＺと、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、第３の抵抗Ｒ３と、第４の抵抗Ｒ４と、を備える。
また、第１の抵抗Ｒ１は、一端が入力側電圧検出回路ＤＩの入力側分圧ノードＮＩ（減算器Ｚの入力端子Ｚａ）に接続されている。
また、第２の抵抗Ｒ２は、一端が誤差アンプＸ１の出力（減算器Ｚの入力端子Ｚｂ）に接続されている。
また、アンプＸＺは、反転出力端子が第１の抵抗Ｒ１の他端に接続され且つ非反転入力端子に第２の抵抗Ｒ２の他端に接続され、出力端子が出力コンパレータＸ２の反転入力端子（減算器Ｚの出力端子Ｚｃ）に接続されている。
また、第３の抵抗Ｒ３は、一端がアンプＸＺの反転入力端子に接続され且つ他端がアンプＸＺの出力端子に接続されている。
また、第４の抵抗Ｒ４は、一端がアンプＸＺの非反転入力端子に接続され且つ他端が接地されている。
既述のように、この図２に示すような構成を有する減算器Ｚは、入力端子Ｚｂに供給された誤差電圧ＳＸ１から、入力端子Ｚａに供給された入力側検出電圧ＳＤＩを減算した、減算結果信号ＳＺを、出力端子Ｚｃから出力するようになっている。
また、出力コンパレータＸ２は、減算結果信号ＳＺとタイマ信号ＳＴＣとを比較した結果に応じた比較結果信号ＳＸ２を出力するようになっている。
この出力コンパレータＸ２は、例えば、図１に示すように、非反転入力端子にタイマ回路ＴＣの出力端子ＴＣｂを介してタイマ信号ＳＴＣが供給されるとともに、反転入力端子に減算器Ｚの出力端子Ｚｃを介して減算結果信号ＳＺが供給されるようになっている。
この出力コンパレータＸ２は、例えば、タイマ信号ＳＴＣの電圧が減算結果信号ＳＺの電圧未満の場合は、“Ｌｏｗ”レベルの比較結果信号ＳＸ２を出力する。一方、出力コンパレータＸ２は、タイマ信号ＳＴＣの電圧が減算結果信号ＳＺの電圧以上の場合は、“Ｈｉｇｈ”レベルの比較結果信号ＳＸ２を出力する。
また、フリップフロップ回路ＦＦは、例えば、図１に示すように、セット端子Ｓが二次側巻線Ｌ２の他端に接続され、リセット端子Ｒが出力コンパレータＸ２の出力に接続されている。そして、フリップフロップ回路ＦＦは、セット端子Ｓに二次側巻線Ｌ２の他端の信号が入力され、リセット端子Ｒに出力コンパレータＸ２から比較結果信号ＳＸ２が入力されるようになっている。なお、上記二次側巻線Ｌ２の他端の信号は、一次側巻線Ｌ１に流れる電流（すなわち、メインスイッチＳＷに流れる電流ＩＳＷ（図４））に応じて変化する。
さらに、フリップフロップ回路ＦＦの非反転出力端子Ｑは、メインスイッチＳＷの制御端子（ゲート）に接続され、フリップフロップ回路ＦＦの反転出力端子／Ｑは、タイマ回路ＴＣの入力端子ＴＣａに接続されている。そして、フリップフロップ回路ＦＦは、出力端子ＱからメインスイッチＳＷのオン／オフを制御するパルス信号ＳＱを出力するとともに、反転出力端子／Ｑから反転信号／ＳＱを出力するようになっている。
また、タイマ回路ＴＣは、パルス信号ＳＱの論理を反転させた反転信号／ＳＱに基づいて、タイマ信号ＳＴＣを出力するようになっている。
このタイマ回路ＴＣは、例えば、図３に示すように、定電流源ＩＳと、スイッチ（タイマ用スイッチ）ＴＲと、タイマ用コンデンサＣＸと、を備える。
定電流源ＩＳは、出力が出力コンパレータＸ２の非反転入力端子（タイマ回路ＴＣの出力端子ＴＣｂ）に接続され、定電流を出力するようになっている。
スイッチＴＲはｎＭＯＳトランジスタであり（以下、「スイッチＴＲ」を「ｎＭＯＳトランジスタＴＲ」に置き換える。）、ｎＭＯＳトランジスタＴＲは、ドレインが出力コンパレータＸ２の非反転入力端子に接続され、ソースが接地され、ゲートがフリップフロップ回路ＦＦの反転出力端子／Ｑ（タイマ回路ＴＣの入力端子ＴＣａ）に接続されている。本実施形態ではスイッチＴＲにｎＭＯＳトランジスタを用いているが、例えば、ＳｉＣパワーデバイス、ＧａＮパワーデバイス、シリコンパワーデバイス、ＩＧＢＴなども想定できる。
タイマ用コンデンサＣＸは、一端がｎＭＯＳトランジスタＴＲのドレイン（タイマ回路ＴＣの出力端子ＴＣｂ）に接続されている。
なお、本実施形態では以上のようにタイマ回路ＴＣを構成してあるが、例えば、タイマ用抵抗を設け、一端をタイマ用コンデンサＣＸの他端に接続し且つ他端をｎＭＯＳトランジスタＴＲのソース（接地）に接続することも可能である。また、タイマ用抵抗の代わりに電源電圧を設けることも可能である。さらに、タイマ用抵抗や電源電圧をｎＭＯＳトランジスタＴＲのソースとタイマ用コンデンサＣＸとの接続点と、接地との間に設けることも可能である。
このタイマ回路ＴＣは、例えば、図４に示すように、反転信号／ＳＱ（“Ｌｏｗ”レベル）によりｎＭＯＳトランジスタＴＲがオフしている期間、定電流源ＩＳが出力する定電流によりタイマ用コンデンサＣＸに充電された電圧に応じて、タイマ信号ＳＴＣを出力する。そして、反転信号／ＳＱのパルス（“Ｈｉｇｈ”レベル）によりｎＭＯＳトランジスタＴＲがオンすると、タイマ用コンデンサＣＸに充電された電荷が放電されて、リセットされ、タイマ信号ＳＴＣが接地電圧になる。
次に、以上のような構成を有する電源装置１００の動作の一例について説明する。
例えば、既述のように、誤差アンプＸ１は、出力側検出電圧ＶＤＯと予め設定された基準電圧ＶＢとの差に応じた誤差電圧ＳＸ１を出力する。なお、図４の例では、誤差アンプＸ１が出力するＳＸ１は、出力電圧Ｖｏｕｔ（出力側検出電圧ＶＤＯ）が一定であるため、一定である。
そして、減算器Ｚは、入力端子Ｚｂに供給された誤差電圧ＳＸ１から、入力端子Ｚａに供給された入力側検出電圧ＳＤＩを減算した、減算結果信号ＳＺを、出力端子Ｚｃから出力する（図４）。
そして、出力コンパレータＸ２は、減算結果信号ＳＺとタイマ信号ＳＴＣとを比較した結果に応じた比較結果信号ＳＸ２を出力する。
そして、フリップフロップ回路ＦＦは、セット端子Ｓに二次側巻線Ｌ２の他端の信号（電流ＩＳＷに応じた信号）が入力され、リセット端子Ｒに比較結果信号ＳＸ２が入力され、メインスイッチＳＷのオン／オフを制御するパルス信号ＳＱを出力するとともに、タイマ信号ＳＴＣを制御する反転信号／ＳＱを出力する。
このように、入力電圧（電源電圧ＶＩ）値を入力側電圧検出回路ＤＩで検出し、メインスイッチＳＷのオン時間を決定するためのオンタイマ（タイマ信号ＳＴＣ）と比較するための比較電圧（誤差電圧ＳＸ１）を、該入力電圧値に応じて減算する。これにより、入力電圧波形（電源電圧ＶＩ波形）を整形して全高調波歪みを低減することができる（図４）。
すなわち、電源装置１００はオン時間制御を適用しつつ、全高調波歪みの低減を図ることができる。
以上のように、本発明の一態様に係る電源装置は、交流電圧ＶＡＣを第１の入力端子ＴＩ１と第２の入力端子ＴＩ２との間に出力する交流電源ＡＣＳと、第１の入力端子ＴＩ１と第２の入力端子ＴＩ２との間に接続され、交流電源ＡＣＳから供給された交流電圧ＶＡＣを整流した電源電圧ＶＩを、第１の電源端子ＴＳ１と第２の電源端子ＴＳ２との間に出力する整流回路ＲＥと、第１の電源端子ＴＳ１と第２の電源端子ＴＳ２との間に接続された入力コンデンサＣＩと、負荷Ｌｏａｄの高電位側の端子が接続される第１の負荷端子ＴＬ１、および、第２の電源端子ＴＳ２に接続され且つ負荷Ｌｏａｄの低電位側の端子が接続される第２の負荷端子ＴＬ２と、第１の電源端子ＴＳ１と第２の電源端子ＴＳ２との間に接続され、電源電圧ＶＩに基づいて入力側検出電圧ＳＤＩを検出する入力側電圧検出回路ＤＩと、第１の負荷端子ＴＬ１と第２の負荷端子ＴＬ２との間に接続され、第１の負荷端子ＴＬ１と第２の負荷端子ＴＬ２との間の出力電圧に基づいて出力側検出電圧ＶＤＯを検出する出力側電圧検出回路ＤＯと、第１の負荷端子ＴＬ１と第２の負荷端子ＴＬ２との間に接続された出力コンデンサと、一端が第１の電源端子ＴＳ１に接続され、トランスを構成する一次側巻線Ｌ１と、一端が一次側巻線Ｌ１の他端に接続され、他端が第１の負荷端子ＴＬ１に接続され、一次側巻線Ｌ１の他端から第１の負荷端子ＴＬ１に向かう方向が順方向となる整流素子Ｄと、一端が第２の電源端子ＴＳ２に接続され、トランスを構成する二次側巻線Ｌ２と、一端が一次側巻線Ｌ１の他端に接続され、他端が第２の負荷端子ＴＬ２に接続されたメインスイッチＳＷと、入力側検出電圧ＳＤＩと予め設定された基準電圧との差に応じた誤差電圧ＳＸ１を出力する誤差アンプＸ１と、誤差電圧ＳＸ１から出力側検出電圧ＶＤＯを減算した結果に基づいた減算結果信号ＳＺを出力する減算器Ｚと、減算結果信号ＳＺとタイマ信号ＳＴＣとを比較した結果に応じた比較結果信号ＳＸ２を出力する出力コンパレータＸ２と、セット端子に二次側巻線Ｌ２の他端の信号が入力され、リセット端子に比較結果信号ＳＸ２が入力され、出力端子からメインスイッチＳＷのオン／オフを制御するパルス信号ＳＱを出力するフリップフロップ回路ＦＦと、パルス信号ＳＱの論理を反転させた反転信号に基づいて、タイマ信号ＳＴＣを出力するタイマ回路ＴＣと、を備える。
このように、入力電圧（電源電圧ＶＩ）値を入力側電圧検出回路ＤＩで検出し、メインスイッチＳＷのオン時間を決定するためのオンタイマ（タイマ信号ＳＴＣ）と比較するための比較電圧（誤差電圧ＳＸ１）を、該入力電圧値に応じて減算する。これにより、入力電圧波形（電源電圧ＶＩ波形）を整形して全高調波歪みを低減することができる。
すなわち、本発明に係る電源装置はオン時間制御を適用しつつ、全高調波歪みの低減を図ることができる。
第２の実施形態
図５は、本発明の一態様である第２の実施形態に係る電源装置２００の構成の一例を示す図である。また、図６は、図５に示す電源装置２００のタイマ回路ＴＣ２の具体的な構成の一例を示す図である。また、図７は、図４に示す電源装置２００の加算器Ｚ２の具体的な構成の一例を示す図である。また、図８は、図５に示す電源装置２００の各動作波形の一例を示す波形図である。なお、図５において、図１と同じ符号は、第１の実施形態と同様の構成を示す。
図５に示すように、電源装置２００は、交流電源ＡＣＳと、第１の入力端子ＴＩ１と、第２の入力端子ＴＩ２と、整流回路ＲＥと、第１の電源端子ＴＳ１と、第２の電源端子ＴＳ２と、入力コンデンサＣＩと、第１の負荷端子ＴＬ１と、第２の負荷端子ＴＬ２と、入力側電圧検出回路ＤＩと、出力側電圧検出回路ＤＯと、出力コンデンサＣＯと、トランスＴ（一次側巻線Ｌ１、二次側巻線Ｌ２）と、整流素子Ｄと、メインスイッチＳＷと、加算器Ｚ２と、出力コンパレータＸ２と、フリップフロップ回路ＦＦと、タイマ回路ＴＣ２と、誤差アンプＸ１と、を備える。
すなわち、図５に示す第２の実施形態に係る電源装置２００は、図１に示す電源装置１００と比較して、減算器Ｚに代えて、加算器Ｚ２を備えている。
ここで、誤差アンプＸ１は、出力側検出電圧ＶＤＯと予め設定された基準電圧ＶＢとの差に応じた誤差電圧ＳＸ１を出力するようになっている。
この誤差アンプＸ１は、例えば、図５に示すように、反転入力端子に出力側検出電圧ＶＤＯが供給され、非反転入力端子に基準電圧ＶＢが供給されるようになっている。
なお、図８の例では、誤差アンプＸ１が出力するＳＸ１は、出力電圧Ｖｏｕｔ（出力側検出電圧ＶＤＯ）が一定であるため、一定である。
また、タイマ回路ＴＣ２は、制御信号であるパルス信号ＳＱの論理を反転させた反転信号／ＳＱに基づいて、タイマ信号ＳＴＣ２を出力するようになっている。
このタイマ回路ＴＣ２は、例えば、図６に示すように、定電流源ＩＳ２と、スイッチ（タイマ用スイッチ）ＴＲ２と、タイマ用コンデンサＣＸ２と、を備える。
定電流源ＩＳ２は、出力が加算器Ｚ２の入力（タイマ回路ＴＣ２の出力端子ＴＣ２ｂ）に接続され、定電流を出力するようになっている。
また、スイッチＴＲ２はｎＭＯＳトランジスタであり（以下、「スイッチＴＲ２」を「ｎＭＯＳトランジスタＴＲ２」に置き換える。）、ｎＭＯＳトランジスタＴＲ２は、ドレインが加算器Ｚ２の入力に接続され、ソースが接地され、ゲートがフリップフロップ回路ＦＦの反転出力端子／Ｑ（タイマ回路ＴＣ２の入力端子ＴＣ２ａ）に接続されている。本実施形態ではスイッチＴＲ２にｎＭＯＳトランジスタを用いているが、例えば、ＳｉＣパワーデバイス、ＧａＮパワーデバイス、シリコンパワーデバイス、ＩＧＢＴなども想定できる。
また、タイマ用コンデンサＣＸ２は、一端がｎＭＯＳトランジスタＴＲ２のドレイン（タイマ回路ＴＣ２の出力端子ＴＣ２ｂ）に接続されている。
なお、本実施形態においても、タイマ回路ＴＣ２に、例えば、タイマ用抵抗を設け、一端をタイマ用コンデンサＣＸ２の他端に接続し且つ他端をｎＭＯＳトランジスタＴＲ２のソース（接地）に接続することも可能である。また、タイマ用抵抗の代わりに電源電圧を設けることも可能である。さらに、タイマ用抵抗や電源電圧をｎＭＯＳトランジスタＴＲ２のソースとタイマ用コンデンサＣＸ２との接続点と、接地との間に設けることも可能である。
このタイマ回路ＴＣ２は、例えば、図８に示すように、反転信号／ＳＱ（“Ｌｏｗ”レベル）によりｎＭＯＳトランジスタＴＲ２がオフしている期間、定電流源ＩＳ２が出力する定電流によりタイマ用コンデンサＣＸ２に充電された電圧に応じて、タイマ信号ＳＴＣ２を出力する。そして、反転信号／ＳＱのパルス（“Ｈｉｇｈ”レベル）によりｎＭＯＳトランジスタＴＲ２がオンすると、タイマ用コンデンサＣＸ２に充電された電荷が放電されて、リセットされ、タイマ信号ＳＴＣ２が接地電圧になる。
また、加算器Ｚ２は、タイマ信号ＳＴＣ２と入力側検出電圧ＳＤＩを加算した結果に基づいた加算結果信号ＳＺ２を出力するようになっている。
この加算器Ｚ２は、例えば、図７に示すように、第１の抵抗Ｒ１２と、第２の抵抗Ｒ２２と、第３の抵抗Ｒ３２と、第４の抵抗Ｒ４２と、アンプＸＺ２と、第５の抵抗Ｒ５２と、を備える。
第１の抵抗Ｒ１２は、一端が接地されている。
また、第２の抵抗Ｒ２２は、一端が、入力側電圧検出回路ＤＩの入力側分圧ノードＮＩ（加算器Ｚ２の入力端子Ｚ２ａ）に接続されている。
また、第３の抵抗Ｒ３２は、一端がタイマ回路ＴＣの出力（加算器Ｚ２の入力端子Ｚ２ｂ）に接続されている。
アンプＸＺ２は、反転出力端子が第１の抵抗Ｒ１２の他端に接続され且つ非反転入力端子に第２及び第３の抵抗Ｒ２２、Ｒ３２の他端に接続され、出力端子が出力コンパレータＸ２の反転入力端子（加算器Ｚ２の出力端子Ｚ２ｃ）に接続されている。
また、第４の抵抗Ｒ４２は、一端がアンプＸＺ２の反転入力端子（第１の抵抗Ｒ１２の他端）に接続され且つ他端がアンプＸＺ２の出力端子（加算器Ｚ２の出力端子Ｚ２ｃ）に接続されている。
また、第５の抵抗Ｒ５２は、一端がアンプＸＺ２の非反転入力端子（第２及び第３の抵抗Ｒ２２、Ｒ３２の他端）に接続され且つ他端が接地されている。
既述のように、この図７に示すような構成を有する加算器Ｚ２は、入力端子Ｚ２ｂに供給されたタイマ信号ＳＴＣに、入力端子Ｚ２ａに供給された入力側検出電圧ＳＤＩを加算した、加算結果信号ＳＺ２を、出力端子Ｚ２ｃから出力するようになっている。
また、出力コンパレータＸ２は、加算結果信号ＳＺ２と誤差電圧ＳＸ１とを比較した結果に応じた比較結果信号ＳＸ２を出力するようになっている。
この出力コンパレータＸ２は、例えば、図５に示すように、非反転入力端子に加算器Ｚ２の出力端子Ｚ２ｃを介して加算結果信号ＳＺ２が供給されるとともに、反転入力端子に出力コンパレータＸ１が出力した誤差信号ＳＸ１が供給されるようになっている。
この出力コンパレータＸ２は、例えば、加算結果信号ＳＺ２の電圧が誤差信号ＳＸ１の電圧未満の場合は、“Ｌｏｗ”レベルの比較結果信号ＳＸ２を出力する。一方、出力コンパレータＸ２は、加算結果信号ＳＺ２の電圧が誤差信号ＳＸ１の電圧以上の場合は、“Ｈｉｇｈ”レベルの比較結果信号ＳＸ２を出力する。
また、フリップフロップ回路ＦＦは、例えば、図５に示すように、セット端子Ｓが二次側巻線Ｌ２の他端に接続され、リセット端子Ｒが出力コンパレータＸ２の出力に接続されている。そして、フリップフロップ回路ＦＦは、セット端子Ｓに二次側巻線Ｌ２の他端の信号が入力され、リセット端子Ｒに出力コンパレータＸ２から比較結果信号ＳＸ２が入力されるようになっている。なお、上記二次側巻線Ｌ２の他端の信号は、一次側巻線Ｌ１に流れる電流（すなわち、メインスイッチＳＷに流れる電流ＩＳＷ（図８））に応じて変化する。
さらに、フリップフロップ回路ＦＦの非反転出力端子Ｑは、メインスイッチＳＷの制御端子（ゲート）に接続され、フリップフロップ回路ＦＦの反転出力端子／Ｑは、タイマ回路ＴＣの入力端子ＴＣａに接続されている。そして、フリップフロップ回路ＦＦは、出力端子ＱからメインスイッチＳＷのオン／オフを制御するパルス信号ＳＱを出力するとともに、反転出力端子／Ｑから反転信号／ＳＱを出力するようになっている。
この電源装置２００のその他の構成は、図１に示す第１の実施形態に係る電源装置１００と同様である。
次に、以上のような構成を有する電源装置２００の動作の一例について説明する。
例えば、既述のように、誤差アンプＸ１は、出力側検出電圧ＶＤＯと予め設定された基準電圧ＶＢとの差に応じた誤差電圧ＳＸ１を出力する。なお、図８の例では、誤差アンプＸ１が出力するＳＸ１は、出力電圧Ｖｏｕｔ（出力側検出電圧ＶＤＯ）が一定であるため、一定である。
そして、加算器Ｚ２は、タイマ信号ＳＴＣ２と入力側検出電圧ＳＤＩを加算した結果に基づいた加算結果信号ＳＺ２を出力する。
そして、出力コンパレータＸ２は、加算結果信号ＳＺ２と誤差電圧ＳＸ１とを比較した結果に応じた比較結果信号ＳＸ２を出力する。
そして、フリップフロップ回路ＦＦは、セット端子Ｓに二次側巻線Ｌ２の他端の信号（電流ＩＳＷに応じた信号）が入力され、リセット端子Ｒに比較結果信号ＳＸ２が入力され、メインスイッチＳＷのオン／オフを制御するパルス信号ＳＱを出力するとともに、タイマ信号ＳＴＣを制御する反転信号／ＳＱを出力する。
このように、入力電圧（電源電圧ＶＩ）値を入力側電圧検出回路ＤＩで検出し、比較電圧（誤差電圧ＳＸ１）と比較するためのメインスイッチＳＷのオン時間を決定するためのオンタイマ（タイマ信号ＳＴＣ）を、該入力電圧値に応じて加算する。これにより、入力電圧波形（電源電圧ＶＩ波形）を整形して全高調波歪みを低減することができる（図８）。
すなわち、本実施形態に係る電源装置２００は、第１の実施形態と同様に、オン時間制御を適用しつつ、全高調波歪みの低減を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００、２００ 電源装置
ＡＣＳ 交流電源
ＴＩ１ 第１の入力端子
ＴＩ２ 第２の入力端子
ＲＥ 整流回路
ＴＳ１ 第１の電源端子
ＴＳ２ 第２の電源端子
ＣＩ 入力コンデンサ
ＴＬ１ 第１の負荷端子
ＴＬ２ 第２の負荷端子
ＤＩ 入力側電圧検出回路
ＤＯ 出力側電圧検出回路
ＣＯ 出力コンデンサ
Ｔ トランス
Ｌ１ 一次側巻線
Ｌ２ 二次側巻線
Ｄ 整流素子
ＳＷ メインスイッチ
Ｚ 減算器
Ｚ２ 加算器
Ｘ２ 出力コンパレータ
ＦＦ フリップフロップ回路
ＴＣ タイマ回路
Ｘ１ 誤差アンプ

Claims (12)

  1. 力率改善回路を含み、負荷に電源を供給する電源装置であって、
    交流電圧を第１の入力端子と第２の入力端子との間に出力する交流電源と、
    前記第１の入力端子と前記第２の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第１の電源端子と第２の電源端子との間に出力する整流回路と、
    前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記第２の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第２の負荷端子と、
    前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
    前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
    一端が前記第１の電源端子に接続され、トランスを構成する一次側巻線と、
    一端が前記第２の電源端子に接続され、前記トランスを構成する二次側巻線と、
    一端が前記一次側巻線の他端に接続され、他端が前記第２の負荷端子に接続されたメインスイッチと、
    前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
    前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、
    前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
    セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン／オフを制御する制御信号を出力するフリップフロップ回路と、を備えることを特徴とする電源装置。
  2. 前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
    ことを特徴とする請求項１に記載の電源装置。
  3. 前記タイマ回路は、
    出力が前記出力コンパレータの反転入力端子に接続され且つ定電流を出力する定電流源と、
    一方の入出力端子が前記出力コンパレータの反転入力端子に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたタイマ用スイッチと、
    一端が前記タイマ用スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
    ことを特徴とする請求項２に記載の電源装置。
  4. 前記減算器は、
    一端が前記入力側電圧検出回路に接続された第１の抵抗と、
    一端が前記誤差アンプの出力に接続された第２の抵抗と、
    反転出力端子が前記第１の抵抗の他端に接続され且つ非反転入力端子に前記第２の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
    一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第３の抵抗と、
    一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第４の抵抗と、を備える
    ことを特徴とする請求項１に記載の電源装置。
  5. 前記入力側電圧検出回路は、
    前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧の分圧電圧である入力側検出電圧を入力側分圧ノードから出力する入力側分圧回路であって、
    一端が前記第１の電源端子に接続され且つ他端が前記入力側分圧ノードに接続された第１の入力側分圧抵抗と、
    一端が前記第２の電源端子に接続され且つ他端が前記入力側分圧ノードに接続された第２の入力側分圧抵抗と、を備え、
    前記出力側電圧検出回路は、
    前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧の分圧電圧である出力側検出電圧を出力側分圧ノードから出力する出力側分圧回路であって、
    一端が前記第１の負荷端子に接続され且つ他端が前記出力側分圧ノードに接続された第１の出力側分圧抵抗と、
    一端が前記第２の負荷端子に接続され且つ他端が前記出力側分圧ノードに接続された第２の出力側分圧抵抗と、を備える
    ことを特徴とする請求項１に記載の電源装置。
  6. 力率改善回路を含み、負荷に電源を供給する電源装置であって、
    交流電圧を第１の入力端子と第２の入力端子との間に出力する交流電源と、
    前記第１の入力端子と前記第２の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第１の電源端子と第２の電源端子との間に出力する整流回路と、
    前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記第２の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第２の負荷端子と、
    前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、
    前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、
    一端が前記第１の電源端子に接続され、トランスを構成する一次側巻線と、
    一端が前記第２の電源端子に接続され、前記トランスを構成する二次側巻線と、
    一端が前記一次側巻線の他端に接続され、他端が前記第２の負荷端子に接続されたメインスイッチと、
    前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、
    タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、
    前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、
    セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン／オフを制御する制御信号（例えば、ＰＷＭ信号）を出力するフリップフロップ回路と、を備える
    ことを特徴とする電源装置。
  7. 前記制御信号に基づいて、前記タイマ信号を出力するタイマ回路と、を備える
    ことを特徴とする請求項６に記載の電源装置。
  8. 前記タイマ回路は、
    出力が前記加算器の入力に接続され且つ定電流を出力する定電流源と、
    一方の入出力端子が前記加算器の入力に接続され、他方の入出力端子が接地され、制御端子が前記フリップフロップ回路の反転出力端子に接続されたタイマ用スイッチと、
    一端が前記タイマ用スイッチの一方の入出力端子に接続されたタイマ用コンデンサと、を備える
    ことを特徴とする請求項７に記載の電源装置。
  9. 前記加算器は、
    一端が接地された第１の抵抗と、
    一端が前記入力側電圧検出回路に接続された第２の抵抗と、
    一端が前記タイマ回路の出力に接続された第３の抵抗と、
    反転出力端子が前記第１の抵抗の他端に接続され且つ非反転入力端子に前記第２及び第３の抵抗の他端に接続され、出力端子が前記出力コンパレータの反転入力端子に接続されたアンプと、
    一端が前記アンプの反転入力端子に接続され且つ他端が前記アンプの出力端子に接続された第４の抵抗と、
    一端が前記アンプの非反転入力端子に接続され且つ他端が接地された第５の抵抗と、を備える
    ことを特徴とする請求項６に記載の電源装置。
  10. 前記入力側電圧検出回路は、
    前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧の分圧電圧である入力側検出電圧を入力側分圧ノードから出力する入力側分圧回路であって、
    一端が前記第１の電源端子に接続され且つ他端が前記入力側分圧ノードに接続された第１の入力側分圧抵抗と、
    一端が前記第２の電源端子に接続され且つ他端が前記入力側分圧ノードに接続された第２の入力側分圧抵抗と、を備え、
    前記出力側電圧検出回路は、
    前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧の分圧電圧である出力側検出電圧を出力側分圧ノードから出力する出力側分圧回路であって、
    一端が前記第１の負荷端子に接続され且つ他端が前記出力側分圧ノードに接続された第１の出力側分圧抵抗と、
    一端が前記第２の負荷端子に接続され且つ他端が前記出力側分圧ノードに接続された第２の出力側分圧抵抗と、を備える
    ことを特徴とする請求項６に記載の電源装置。
  11. 力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の入力端子と第２の入力端子との間に出力する交流電源と、前記第１の入力端子と前記第２の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第１の電源端子と第２の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記第２の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第２の負荷端子と、前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第１の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第２の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第２の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた減算結果信号を出力する減算器と、前記減算結果信号とタイマ信号とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン／オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
    前記減算器により、前記誤差電圧から前記入力側検出電圧を減算した結果に基づいた前記減算結果信号を出力し、
    前記出力コンパレータにより、前記減算結果信号と前記タイマ信号とを比較した結果に応じた前記比較結果信号を出力する
    ことを特徴とする電源装置の制御方法。
  12. 力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の入力端子と第２の入力端子との間に出力する交流電源と、前記第１の入力端子と前記第２の入力端子との間に接続され、前記交流電源から供給された交流電圧を整流した電源電圧を、第１の電源端子と第２の電源端子との間に出力する整流回路と、前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記第２の電源端子に接続され且つ前記負荷の低電位側の端子が接続される第２の負荷端子と、前記第１の電源端子と前記第２の電源端子との間に接続され、前記電源電圧に基づいて入力側検出電圧を検出する入力側電圧検出回路と、前記第１の負荷端子と前記第２の負荷端子との間に接続され、前記第１の負荷端子と前記第２の負荷端子との間の出力電圧に基づいて出力側検出電圧を検出する出力側電圧検出回路と、一端が前記第１の電源端子に接続され、トランスを構成する一次側巻線と、一端が前記第２の電源端子に接続され、前記トランスを構成する二次側巻線と、一端が前記一次側巻線の他端に接続され、他端が前記第２の負荷端子に接続されたメインスイッチと、前記出力側検出電圧と予め設定された基準電圧との差に応じた誤差電圧を出力する誤差アンプと、タイマ信号と前記入力側検出電圧を加算した結果に基づいた加算結果信号を出力する加算器と、前記加算結果信号と前記誤差電圧とを比較した結果に応じた比較結果信号を出力する出力コンパレータと、セット端子に前記二次側巻線の他端の信号が入力され、リセット端子に前記比較結果信号が入力され、出力端子から前記メインスイッチのオン／オフを制御する制御信号を出力するフリップフロップ回路と、を備える電源装置の制御方法であって、
    前記加算器により、前記タイマ信号と前記入力側検出電圧を加算した結果に基づいた前記加算結果信号を出力し、
    前記出力コンパレータにより、前記加算結果信号と前記誤差電圧とを比較した結果に応じた前記比較結果信号を出力する
    ことを特徴とする電源装置の制御方法。
JP2018524608A 2016-06-28 2016-06-28 電源装置、および、電源装置の制御方法 Active JP6563599B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/069065 WO2018002998A1 (ja) 2016-06-28 2016-06-28 電源装置、および、電源装置の制御方法

Publications (2)

Publication Number Publication Date
JPWO2018002998A1 true JPWO2018002998A1 (ja) 2018-12-20
JP6563599B2 JP6563599B2 (ja) 2019-08-21

Family

ID=60787084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018524608A Active JP6563599B2 (ja) 2016-06-28 2016-06-28 電源装置、および、電源装置の制御方法

Country Status (5)

Country Link
US (1) US20190089242A1 (ja)
EP (1) EP3477841B1 (ja)
JP (1) JP6563599B2 (ja)
CN (1) CN108781041A (ja)
WO (1) WO2018002998A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7199913B2 (ja) * 2018-02-19 2023-01-06 ローム株式会社 スイッチング電源
CN109617224B (zh) * 2018-12-04 2022-04-26 中车大连机车研究所有限公司 一种列车智能控制系统冗余电源
US11018587B2 (en) * 2019-07-12 2021-05-25 Texas Instruments Incorporated Methods and apparatus to reduce switching losses in power converters

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06165497A (ja) * 1992-11-20 1994-06-10 Matsushita Electric Works Ltd 電源装置
JP2008199896A (ja) * 2004-09-21 2008-08-28 Fairchild Korea Semiconductor Kk 力率補正回路
US20090257257A1 (en) * 2008-04-10 2009-10-15 Stmicroelectronics S.R.I. Control device for interleaved converters, a system of interleaved converters and related control method
JP2010068676A (ja) * 2008-09-12 2010-03-25 Shindengen Electric Mfg Co Ltd スイッチング電源

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253901B2 (ja) * 1997-10-09 2002-02-04 株式会社東芝 デジタル／アナログ変換器
KR101030798B1 (ko) * 2007-08-22 2011-04-27 주식회사 실리콘마이터스 역률 보상 회로
JP5163283B2 (ja) * 2008-05-22 2013-03-13 サンケン電気株式会社 力率改善回路
US8136983B2 (en) * 2009-01-01 2012-03-20 Mahmoud Razzaghi Sensor and control system
JP5402469B2 (ja) * 2009-09-28 2014-01-29 サンケン電気株式会社 電力変換装置及び制御回路
US10439508B2 (en) * 2010-07-27 2019-10-08 Stmicroelectronics S.R.L. Control device of a switching power supply
TWI459175B (zh) * 2012-01-11 2014-11-01 Richtek Technology Corp 用於功率因數修正電路的追蹤升壓裝置及方法
ITMI20120088A1 (it) * 2012-01-26 2013-07-27 Dora Spa Dispositivo di controllo per un alimentatore a commutazione.
CN202818089U (zh) * 2012-08-31 2013-03-20 杭州士兰微电子股份有限公司 功率因数校正电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06165497A (ja) * 1992-11-20 1994-06-10 Matsushita Electric Works Ltd 電源装置
JP2008199896A (ja) * 2004-09-21 2008-08-28 Fairchild Korea Semiconductor Kk 力率補正回路
US20090257257A1 (en) * 2008-04-10 2009-10-15 Stmicroelectronics S.R.I. Control device for interleaved converters, a system of interleaved converters and related control method
JP2010068676A (ja) * 2008-09-12 2010-03-25 Shindengen Electric Mfg Co Ltd スイッチング電源

Also Published As

Publication number Publication date
JP6563599B2 (ja) 2019-08-21
US20190089242A1 (en) 2019-03-21
EP3477841B1 (en) 2020-07-29
WO2018002998A1 (ja) 2018-01-04
CN108781041A (zh) 2018-11-09
EP3477841A1 (en) 2019-05-01
EP3477841A4 (en) 2019-07-24

Similar Documents

Publication Publication Date Title
KR102231095B1 (ko) 소프트 스타트 회로 및 이를 포함하는 벅 컨버터
US10128762B2 (en) Semiconductor device for controlling power source
JP6561612B2 (ja) スイッチング電源の制御装置
US9647528B2 (en) Switch control circuit and resonant converter including the same
US20150340957A1 (en) Systems and methods for regulating output currents of power conversion systems
US9647552B2 (en) Constant on time switching converter with DC calibration
JP6563599B2 (ja) 電源装置、および、電源装置の制御方法
TW201703415A (zh) 用於調節電源變換系統的系統控制器和方法
US9941797B2 (en) Switch control circuit and power supply device including the same
JP5270713B2 (ja) スイッチング電源装置
JP6787505B2 (ja) スイッチング電源装置の制御方法および制御回路
TW201720039A (zh) 一種用於調節電源轉換器的系統控制器及其方法
KR102336095B1 (ko) Dc/dc 컨버터
JP6356545B2 (ja) スイッチング電源装置
US9502983B2 (en) Power supply device capable of varying switching frequency according to load condition
US10811966B1 (en) Digital constant on-time controller adaptable to a DC-to-DC converter
JP6226785B2 (ja) 電源装置、電源装置の制御方法及び制御プログラム
JP2016140183A (ja) 電源制御用半導体装置
KR20150037192A (ko) 전원 공급 장치
KR101607506B1 (ko) Ac-dc 변환 회로
JP6280782B2 (ja) スイッチング電源装置
JP7338139B2 (ja) スイッチング制御回路、電源回路
JP6635513B2 (ja) スイッチング電源装置
JP7208068B2 (ja) パルス信号発生回路
JP6597003B2 (ja) スイッチング電源

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190724

R150 Certificate of patent or registration of utility model

Ref document number: 6563599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150