JP6597003B2

JP6597003B2 - スイッチング電源

Info

Publication number: JP6597003B2
Application number: JP2015140908A
Authority: JP
Inventors: 吉田　　誠
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2015-07-15
Filing date: 2015-07-15
Publication date: 2019-10-30
Anticipated expiration: 2035-07-15
Also published as: JP2017022944A

Description

本発明は、共振型のスイッチング電源に関する。

図４は、従来の共振型のスイッチング電源の回路構成を示す図である。スイッチング電源１０１は、トランス１０２、スイッチング回路１０３、ドライバ回路１０４、整流回路１０５、平滑回路１０６、共振コンデンサＣ１１０を備える。トランス１０２は、一次巻線１１１と、二次巻線１１２と、を有する。一次巻線１１１には、スイッチング回路１０３が接続されている。スイッチング回路１０３は、ＭＯＳトランジスタＭ１０１、Ｍ１０２を有する。ＭＯＳトランジスタＭ１０１、Ｍ１０２は、ドライバ回路１０４によって制御され、ドライバ回路１０４によって制御されるスイッチング周波数でスイッチングを行う。なお、図４では、ドライバ回路１０４を電圧源Ｖ１０１、Ｖ１０２として示している。二次巻線１１２には、整流回路１０５が接続されている。整流回路１０５は、トランス１０２の二次巻線１１２からの出力を整流するためのものである。整流回路１０５は、ダイオードブリッジ回路として構成された４つのダイオードＤ１０１〜Ｄ１０４等を有する。平滑回路１０６は、整流回路１０５からの整流電圧を平滑する。平滑回路１０６は、コンデンサＣ１０３、Ｃ１０４等を有する。平滑回路１０６の出力は、電源電圧として、負荷Ｉ１０１に供給される。ここで、図４のＬ１０３は、二次巻線１１２のリーケージインダクタンス（漏れインダクタンス）を示している。

このようなスイッチング電源１０１において、ＭＯＳトランジスタＭ１０１、Ｍ１０２は、例えば、商用交流電源が整流されることにより得られた直流電圧としての入力電圧を任意の周波数（例えば、５０〜２００ｋＨｚ）を有する交流電圧に変換する。ドライバ回路１０４は、ＭＯＳトランジスタＭ１０１、Ｍ１０２のスイッチング周波数を制御する。トランス１０２は、ＭＯＳトランジスタＭ１０１、Ｍ１０２により一次巻線１１１に入力された電圧を所定の電位に変圧して、二次巻線１１２から出力する。整流回路１０５は、トランス１０２の二次巻線１１２からの出力を整流する。平滑回路１０６は、整流回路１０５からの整流電圧を平滑し、負荷Ｉ１０１に供給する。

共振型のスイッチング電源１０１においては、スイッチング時に、ＭＯＳトランジスタＭ１０１、Ｍ１０２に流れる電流（スイッチング電流）がゼロ、すなわち、ゼロ電流スイッチング（ＺＣＳ）できるように、共振周波数とスイッチング周波数とを合わせている。共振周波数は、二次側のリーケージインダクタンスＬ１０３と共振コンデンサＣ１１０の静電容量によって決まる。

特開平０９−１２１５４６号公報実開２００１−００００２８号公報特開平０５−１０３４７７号公報特開平０７−１０３４７７号公報特開２０１４−０７５９２８号公報

従来のスイッチング電源では、電源投入時に、共振コンデンサＣ１１０が充電されていないために、突入電流が発生するという問題がある。これを解決するために、特許文献１、２に記載の発明は、突入電流制限抵抗を電源投入時にのみ使用する回路が設けられている。しかしながら、特許文献１、２に記載の回路をそのまま、共振型のスイッチング型電源に用いると、共振型のスイッチング電源は、突入電流のピークが高いため、抵抗に過大な負荷がかかり、抵抗を破壊する場合がある。

抵抗を用いずに突入電流を防止するために、特許文献３に記載の発明は、予め、別電源で共振コンデンサを充電しておくようになっている。しかしながら、別電源を用いているために、回路規模が大きくなってしまう。また、特許文献４に記載の発明は、スイッチング素子のオン時間が制限されることにより、突入電流も抑制されるようになっている。しかしながら、スイッチング素子のオン時間を制限するために、起動時に制御電流を発生する回路を設けているため、回路規模が大きくなってしまう。

なお、特許文献５に記載の発明は、スイッチング電源の通常動作中に、パルスを間引くことで電圧の調整を行っている。パルスを間引くために、共振コンデンサを切り離すスイッチが設けられている。

本発明の目的は、抵抗を用いず、また、回路規模を大きくすることなく、突入電流を抑制することである。

第１の発明のスイッチング電源は、一次巻線と、二次巻線と、を有するトランスと、共振コンデンサと、前記一次巻線に接続されたスイッチング回路と、前記二次巻線の一端と前記共振コンデンサの一端とに接続された第１スイッチ素子と、前記二次巻線の他端と前記共振コンデンサの他端とに接続された第２スイッチ素子と、を備え、前記第１スイッチ素子、及び、前記第２スイッチ素子は、それぞれにかかる電圧の和が所定の電位以上でオンの状態となることを特徴とする。

本発明では、二次巻線の一端と共振コンデンサの一端とに接続された第１スイッチ素子、及び、二次巻線の他端と共振コンデンサの他端とに接続された第２スイッチ素子は、それぞれにかかる電圧の和が所定の電位以上でオンの状態となる。第１スイッチ素子、及び、第２スイッチ素子がオンの状態となったとき、共振コンデンサは、二次巻線に接続される。従って、電源投入時からの電圧が低い間、共振コンデンサは、二次巻線に接続されていないため、突入電流を抑制することができる。

本発明によれば、２つのスイッチ素子を用いて、突入電流を抑制しているため、抵抗を用いず、また、回路規模を大きくすることなく、突入電流を抑制することができる。

第２の発明のスイッチング電源は、第１の発明のスイッチング電源において、前記第１スイッチ素子の入力端子と、第１抵抗を介して、前記二次巻線の一端と、前記第１スイッチ素子の一方の接続端子と、に一端が接続され、前記第２スイッチ素子の入力端子と、第２抵抗を介して、前記二次巻線の他端と、前記第２スイッチ素子の一方の接続端子と、に他端が接続され、前記第１スイッチ素子、及び、前記第２スイッチ素子のそれぞれにかかる電圧の和が所定の電位以上でオンの状態となる第３スイッチ素子と、をさらに備え、前記第１スイッチ素子は、一方の接続端子が、前記二次巻線の一端に、他方の接続端子が、前記共振コンデンサの一端に接続され、前記第２スイッチ素子は、一方の接続端子が、前記二次巻線の他端に、他方の接続端子が、前記共振コンデンサの他端に接続されていることを特徴とする。

本発明では、第３スイッチ素子は、第１スイッチ素子、及び、第２スイッチ素子のそれぞれにかかる電圧の和が所定の電位以上でオンの状態となる。第３スイッチ素子は、一端が、第１スイッチ素子の入力端子と、第１抵抗を介して、二次巻線の一端と、第１スイッチ素子の一方の接続端子と、に接続されている。従って、第１スイッチ素子は、入力端子の電圧が、一方の接続端子の電圧に対して、ローレベルの電位となる。例えば、第１スイッチ素子が、ｐ型のＭＯＳトランジスタである場合、第１スイッチ素子がオンの状態となり、二次巻線の一端と、共振コンデンサの一端と、が接続される。

また、第３スイッチ素子は、他端が、第２スイッチ素子の入力端子と、第２抵抗を介して、二次巻線の他端と、第２スイッチ素子の一方の接続端子と、に接続されている。従って、第２スイッチ素子は、入力端子の電圧が、一方の接続端子の電圧に対して、ハイレベルの電位となる。例えば、第１スイッチ素子が、ｎ型のＭＯＳトランジスタである場合、第２スイッチ素子がオンの状態となり、二次巻線の他端と、共振コンデンサの他端と、が接続される。

第３の発明のスイッチング電源は、第２の発明のスイッチング電源において、前記第３スイッチ素子は、一端がカソードであり、他端がアノードであり、前記第１スイッチ素子、及び、前記第２スイッチ素子のそれぞれにかかる電圧の和が、ツェナー電圧以上でオンの状態となるツェナーダイオードであることを特徴とする。

第４の発明のスイッチング電源は、第２又は第３の発明のスイッチング電源において、前記第１スイッチ素子は、入力端子がゲートであり、一方の接続端子がソースであり、他方の接続端子がドレインであるｐ型のＭＯＳトランジスタであり、前記第２スイッチ素子は、入力端子がゲートであり、一方の接続端子がソースであり、他方の接続端子がドレインであるｎ型のＭＯＳトランジスタであることを特徴とする。

本発明では、第１スイッチ素子は、入力端子がゲートであり、一方の接続端子がソースであり、他方の接続端子がドレインであるｐ型のＭＯＳトランジスタである。従って、第３スイッチ素子がオンの状態となったとき、第１スイッチ素子は、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位となる。このため、第１スイッチ素子は、オンの状態となり、二次巻線の一端と共振コンデンサの一端とが接続される。

また、第２スイッチ素子は、入力端子がゲートであり、一方の接続端子がソースであり、他方の接続端子がドレインであるｎ型のＭＯＳトランジスタである。従って、第３スイッチ素子がオンの状態となったとき、第２スイッチ素子は、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位となる。このため、第２スイッチ素子は、オンの状態となり、二次巻線の他端と共振コンデンサの他端とが接続される。

本発明によれば、抵抗を用いず、また、回路規模を大きくすることなく、突入電流を抑制することができる。

本発明の実施形態に係るスイッチング電源の回路構成を示す図である。従来のスイッチング電源における、スイッチング回路により発生される電圧と、トランスの一次巻線に流れる電流と、を例示したグラフである。本実施形態に係るスイッチング電源における、スイッチング回路により発生される電圧と、トランスの一次巻線に流れる電流と、を例示したグラフである。従来のスイッチング電源の回路構成を示す図である。

以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係るスイッチング電源の回路構成を示す図である。スイッチング電源１は、トランス２、スイッチング回路３、ドライバ回路４、整流回路５、平滑回路６、共振コンデンサＣ１０を備える。

トランス２は、一次巻線２１と、二次巻線２２と、を有する。一次巻線２１には、スイッチング回路３が接続されている。スイッチング回路３は、ＭＯＳトランジスタＭ１、Ｍ２を有する。ＭＯＳトランジスタＭ１、Ｍ２は、ドライバ回路４によって制御され、ドライバ回路４によって制御されるスイッチング周波数でスイッチングを行う。なお、図１では、一次側の平滑回路の一部を構成するコンデンサＣ１、Ｃ２が示されている。

ＭＯＳトランジスＭ１は、ｎ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ１は、ゲートが、ドライバ回路４に接続されている。また、ＭＯＳトランジスタＭ１は、ドレインが、コンデンサＣ１の一端に接続され、例えば、１４０Ｖの電源電圧が供給される。また、ＭＯＳトランジスタＭ１は、ソースが、トランス２の一次巻線２１と、ＭＯＳトランジスタＭ２のドレインと、に接続されている。ＭＯＳトランジスタＭ１とドライバ回路４との間には、抵抗Ｒ１、Ｒ２が接続されている。

ＭＯＳトランジスタＭ２は、ｎ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ２は、ゲートが、ドライバ回路４に接続されている。また、ＭＯＳトランジスタＭ２は、ソースが、コンデンサＣ２の他端に接続され、例えば、接地電位の電圧が供給される。また、ＭＯＳトランジスタＭ２は、ドレインが、ＭＯＳトランジスタＭ１のソースと、トランス２の一次巻線２１と、に接続されている。ＭＯＳトランジスタＭ２とドライバ回路４との間には、抵抗Ｒ３、Ｒ４が接続されている。

図１では、ドライバ回路４を電圧源Ｖ１、Ｖ２として示している。ドライバ回路４は、デッドタイムを除いて、スイッチング回路３のＭＯＳトランジスタＭ１、Ｍ２を交互にオンオフし、スイッチング回路３は、トランス２の一次巻線２１に、交流電圧を供給する。ドライバ回路３は、ＭＯＳトランジスタＭ１、Ｍ２をオンする場合、ＭＯＳトランジスタＭ１、Ｍ２のゲートに電位がハイレベルの電圧を供給する。スイッチング回路３は、ＭＯＳトランジスタＭ１がオン、ＭＯＳトランジスタＭ２がオフの場合、電源電圧（例えば、１４０Ｖの電圧）と中点電位（例えば、７０Ｖの電圧）との差の電圧を、一次巻線２１に供給する。また、スイッチング回路３は、ＭＯＳトランジスタＭ１がオフ、ＭＯＳトランジスタＭ２がオンの場合、接地電位（例えば、０Ｖ）と中点電位（例えば、７０Ｖ）との差の電圧を、一次巻線２１に供給する。

二次巻線２２には、整流回路５が接続されている。整流回路５は、トランス２の二次巻線２２からの出力を整流するためのものである。整流回路５は、ダイオードブリッジ回路として構成された４つのダイオードＤ１〜Ｄ４等を備える。平滑回路６は、整流回路５からの整流電圧を平滑する。平滑回路６は、コンデンサＣ３、Ｃ４等を有する。平滑回路６の出力は、電源電圧として、負荷Ｉ１に供給される。ここで、図１のＬ３は、二次巻線２２のリーケージインダクタンス（漏れインダクタンス）を示している。

このようなスイッチング電源１において、ＭＯＳトランジスタＭ１、Ｍ２は、例えば、商用交流電源が整流されることにより得られた直流電圧としての入力電圧を任意の周波数（例えば、５０〜２００ｋＨｚ）を有する交流電圧に変換する。ドライバ回路４は、ＭＯＳトランジスタＭ１、Ｍ２のスイッチング周波数を制御する。トランス２は、ＭＯＳトランジスタＭ１、Ｍ２により一次巻線２１に入力された電圧を所定の電位に変圧して、二次巻線２２から出力する。整流回路５は、トランス２の二次巻線２２からの出力を整流する。平滑回路６は、整流回路５からの整流電圧を平滑し、負荷Ｉ１に供給する。

共振型のスイッチング電源１においては、スイッチング時に、ＭＯＳトランジスタＭ１、Ｍ２に流れる電流（スイッチング電流）がゼロ、すなわち、ゼロ電流スイッチング（ＺＣＳ）できるように、共振周波数とスイッチング周波数とを合わせている。共振周波数は、二次側のリーケージインダクタンスＬ３と共振コンデンサＣ１０の静電容量によって決まる。

本実施形態に係るスイッチング電源１は、さらに、ＭＯＳトランジスタＭ３、ＭＯＳトランジスタＭ４、ツェナーダイオードＤ６、抵抗Ｒ１１、Ｒ１４を備える。ＭＯＳトランジスタＭ３（第１スイッチ素子）は、ｐ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ３は、ゲート（入力端子）が、抵抗Ｒ１１とツェナーダイオードＤ６との間に接続されている。また、ＭＯＳトランジスタＭ３は、ソース（一方の接続端子）が、整流回路５の一方（＋側）の出力（二次巻線２２の一端）に接続されている。また、ＭＯＳトランジスタＭ３は、ドレイン（他方の接続端子）が、共振コンデンサＣ１０の一端に接続されている。

ＭＯＳトランジスタＭ４（第２スイッチ素子）は、ｎ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ４は、ゲート（入力端子）が、抵抗Ｒ１４とツェナーダイオードＤ６との間に接続されている。また、ＭＯＳトランジスタＭ４は、ソース（一方の接続端子）が、整流回路５の他方（−側）の出力（二次巻線２２の他端）に接続されている。また、ＭＯＳトランジスタＭ４は、ドレイン（他方の接続端子）が、共振コンデンサＣ１０の他端に接続されている。

ツェナーダイオードＤ６（第３スイッチ素子）は、ＭＯＳトランジスタＭ３、及び、ＭＯＳトランジスタＭ４それぞれにかかる電圧の和が所定の電位、すなわち、ツェナー電圧以上でオンの状態となる。ツェナーダイオードＤ６は、カソード（一端）が、ＭＯＳトランジスタＭ３のゲートと、抵抗Ｒ１１を介して、整流回路５の一方の出力（二次巻線２２の一端）と、ＭＯＳトランジスタＭ３のソースと、に接続されている。また、ツェナーダイオードＤ６は、アノード（他端）が、ＭＯＳトランジスタＭ４のゲートと、抵抗Ｒ１４を介して、整流回路５の他方の出力（二次巻線２２の他端）と、ＭＯＳトランジスタＭ４のソースと、に接続されている。

抵抗Ｒ１１（第１抵抗）は、一端が、整流回路５の一方の出力（二次巻線２２の一端）と、ＭＯＳトランジスタＭ３のソースと、に接続されている。抵抗Ｒ１１は、他端が、ＭＯＳトランジスタＭ３のゲートに接続されている。抵抗Ｒ１４（第２抵抗）は、一端が、整流回路５の他方の出力（二次巻線２２の他端）と、ＭＯＳトランジスタＭ４のソースと、に接続されている。抵抗Ｒ１４は、他端が、ＭＯＳトランジスタＭ４のゲートに接続されている。

ＭＯＳトランジスタＭ３、Ｍ４それぞれにかかる電圧の和が、ツェナー電圧未満である場合、ツェナーダイオードＤ６は、オフの状態である。このとき、ＭＯＳトランジスタＭ３は、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位ではない。従って、ＭＯＳトランジスタＭ３は、オフの状態である。このため、共振コンデンサＣ１０は、一端が、整流回路５の一方の出力に接続されていない。また、ＭＯＳトランジスタＭ４は、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位ではない。従って、ＭＯＳトランジスタＭ４は、オフの状態である。このため、共振コンデンサＣ１０は、他端が、整流回路５の他方の出力に接続されていない。このように、ＭＯＳトランジスタＭ３、Ｍ４それぞれにかかる電圧の和が、所定の電位（ツェナー電圧）未満である場合、共振コンデンサＣ１０は、整流回路５に接続されていない。

電源投入後、ＭＯＳトランジスタＭ３、Ｍ４それぞれにかかる電圧の和が、ツェナー電圧以上になると、ツェナーダイオードＤ６は、オンの状態となる。このとき、ＭＯＳトランジスタＭ３は、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位となる。従って、ＭＯＳトランジスタＭ３は、オンの状態となる。このため、共振コンデンサＣ１０は、一端が、整流回路５の一方の出力に接続される。また、ＭＯＳトランジスタＭ４は、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位となる。従って、ＭＯＳトランジスタＭ４は、オンの状態となる。このため、共振コンデンサＣ１０は、他端が、整流回路５の他方の出力に接続される。このように、ＭＯＳトランジスタＭ３、Ｍ４は、それぞれにかかる電圧の和が、所定の電位（ツェナー電圧）以上になると、オンの状態となる。そして、共振コンデンサＣ１０が整流回路５に接続される。

共振コンデンサＣ１０が整流回路５（二次巻線２２）に接続されていないときは、スイッチング電源１は、共振動作を停止している。スイッチング電源１は、電源投入後、電圧が所定の電位以上となり、共振コンデンサＣ１０が整流回路５（二次巻線２２）に接続されると、共振動作を開始する。

図２は、従来のスイッチング電源における、スイッチング回路により発生される電圧と、トランスの一次巻線に流れる電流と、を例示したグラフである。実線は、スイッチング回路により発生される電圧を示している。破線は、トランスの一次巻線に流れる電流を示している。横軸は、時間［μｓ］、縦軸は、電圧［Ｖ］、及び、電流［Ａ］を示している。図示するように、電流のピーク値は、約５５Ａとなっている。

図３は、本実施形態に係るスイッチング電源１における、スイッチング回路３により発生される電圧と、トランス２の一次巻線２１に流れる電流と、を例示したグラフである。実線は、スイッチング回路３により発生される電圧を示している。破線は、トランスの一次巻線２１に流れる電流を示している。横軸は、時間［μｓ］、縦軸は、電圧［Ｖ］、及び、電流［Ａ］を示している。図示するように、電流のピーク値は、約４０Ａとなっている。このように、スイッチング電源１では、従来のスイッチング電源と比較して、突入電流が抑制されている。なお、スイッチング電源１では、電源投入後、初期電圧が安定する、５０μｓ以降に共振を停止させることができている。

以上説明したように、本実施形態では、整流回路５の一方の出力（二次巻線２２の一端）と共振コンデンサＣ１０の一端とに接続されたＭＯＳトランジスタＭ３、及び、整流回路５の他方の出力（二次巻線２１の他端）と共振コンデンサＣ１０の他端とに接続されたＭＯＳトランジスタＭ４は、それぞれにかかる電圧の和が所定の電位以上でオンの状態となる。ＭＯＳトランジスタＭ３、及び、ＭＯＳトランジスタＭ４がオンの状態となったとき、共振コンデンサＣ１０は、整流回路５（二次巻線２２）に接続される。従って、電源投入時からの電圧が低い間、共振コンデンサＣ１０は、整流回路５（二次巻線２２）に接続されていないため、突入電流を抑制することができる。

本実施形態によれば、２つのＭＯＳトランジスタＭ３、Ｍ４を用いて、突入電流を抑制しているため、抵抗を用いず、また、回路規模を大きくすることなく、突入電流を抑制することができる。

また、本実施形態では、ツェナーダイオードＤ６は、ＭＯＳトランジスタＭ３、及び、ＭＯＳトランジスタＭ４のそれぞれにかかる電圧の和が所定の電位以上でオンの状態となる。ツェナーダイオードＤ６は、カソードが、ＭＯＳトランジスタＭ３のゲートと、抵抗Ｒ１１を介して、整流回路５の一方の出力（二次巻線２２の一端）と、ＭＯＳトランジスタＭ４のソースと、に接続されている。従って、ＭＯＳトランジスタは、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位となる。これにより、ＭＯＳトランジスタＭ３がオンの状態となり、整流回路５の一方の出力（二次巻線２２の一端）と、共振コンデンサＣ１０の一端と、が接続される。

また、ツェナーダイオードＤ６は、アノードが、ＭＯＳトランジスタＭ４のゲートと、抵抗Ｒ１４を介して、整流回路５の他方の出力（二次巻線２２の他端）と、ＭＯＳトランジスタＭ４のソースと、に接続されている。従って、ＭＯＳトランジスタＭ４は、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位となる。これにより、ＭＯＳトランジスタＭ４がオンの状態となり、整流回路５の他方の出力（二次巻線２２の他端）と、共振コンデンサＣ１０の他端と、が接続される。

以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。

上述の実施形態においては、スイッチ素子として、ＭＯＳトランジスタＭ３、Ｍ４を用いた。これに限らず、スイッチ素子として、バイポーラトランジスタ等を用いてもよい。

本発明は、共振型のスイッチング電源に好適に採用され得る。

１スイッチング電源
２トランス
３スイッチング回路
４ドライバ回路
５整流回路
６平滑回路
Ｃ１０共振コンデンサ
Ｄ６ツェナーダイオード（第３スイッチ素子）
Ｍ３ＭＯＳトランジスタ（第１スイッチ素子）
Ｍ４ＭＯＳトランジスタ（第２スイッチ素子）

Claims

一次巻線と、二次巻線と、を有するトランスと、
共振コンデンサと、
前記一次巻線に接続されたスイッチング回路と、
前記二次巻線の一端と前記共振コンデンサの一端とに接続された第１スイッチ素子と、
前記二次巻線の他端と前記共振コンデンサの他端とに接続された第２スイッチ素子と、
を備え、
前記第１スイッチ素子、及び、前記第２スイッチ素子は、それぞれにかかる電圧の和が所定の電位以上でオンの状態となることを特徴とするスイッチング電源。
前記第１スイッチ素子の入力端子と、第１抵抗を介して、前記二次巻線の一端と、前記第１スイッチ素子の一方の接続端子と、に一端が接続され、
前記第２スイッチ素子の入力端子と、第２抵抗を介して、前記二次巻線の他端と、前記第２スイッチ素子の一方の接続端子と、に他端が接続され、
前記第１スイッチ素子、及び、前記第２スイッチ素子のそれぞれにかかる電圧の和が所定の電位以上でオンの状態となる第３スイッチ素子と、
をさらに備え、
前記第１スイッチ素子は、一方の接続端子が、前記二次巻線の一端に、他方の接続端子が、前記共振コンデンサの一端に接続され、
前記第２スイッチ素子は、一方の接続端子が、前記二次巻線の他端に、他方の接続端子が、前記共振コンデンサの他端に接続されていることを特徴とする請求項１に記載のスイッチング電源。
前記第３スイッチ素子は、一端がカソードであり、他端がアノードであり、前記第１スイッチ素子、及び、前記第２スイッチ素子のそれぞれにかかる電圧の和が、ツェナー電圧以上でオンの状態となるツェナーダイオードであることを特徴とする請求項２に記載のスイッチング電源。
前記第１スイッチ素子は、入力端子がゲートであり、一方の接続端子がソースであり、他方の接続端子がドレインであるｐ型のＭＯＳトランジスタであり、
前記第２スイッチ素子は、入力端子がゲートであり、一方の接続端子がソースであり、他方の接続端子がドレインであるｎ型のＭＯＳトランジスタであることを特徴とする請求項２又は３に記載のスイッチング電源。