JPWO2017213148A1 - 走査アンテナ - Google Patents

走査アンテナ Download PDF

Info

Publication number
JPWO2017213148A1
JPWO2017213148A1 JP2018521739A JP2018521739A JPWO2017213148A1 JP WO2017213148 A1 JPWO2017213148 A1 JP WO2017213148A1 JP 2018521739 A JP2018521739 A JP 2018521739A JP 2018521739 A JP2018521739 A JP 2018521739A JP WO2017213148 A1 JPWO2017213148 A1 JP WO2017213148A1
Authority
JP
Japan
Prior art keywords
layer
slot
film
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018521739A
Other languages
English (en)
Other versions
JP6598998B2 (ja
Inventor
美崎　克紀
克紀 美崎
松原　邦夫
邦夫 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2017213148A1 publication Critical patent/JPWO2017213148A1/ja
Application granted granted Critical
Publication of JP6598998B2 publication Critical patent/JP6598998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/20—Non-resonant leaky-waveguide or transmission-line antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/22—Longitudinal slot in boundary wall of waveguide or transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/20—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a curvilinear path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Waveguide Aerials (AREA)
  • Thin Film Transistor (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

走査アンテナは、ＴＦＴ基板とスロット基板と液晶層（ＬＣ）とを有し、ＴＦＴ基板のトランスファー端子部（ＰＴ）は、パッチ電極（１５）と同じ低抵抗金属膜から形成されたパッチ接続部（１５ｐ）と、パッチ接続部（１５ｐ）上に形成された第１保護金属層（２５）と、第１保護金属層の上面の一部を露出する開口部（１８ｐ）を有する第１絶縁層（１７）とを有し、スロット基板の端子部は、スロット電極５５と同じ低抵抗金属膜から形成されたスロット接続部（５５Ｍ）と、スロット接続部上に形成された第２保護金属層（４５ａ）、（４５ｂ）と、第２保護金属層の上面の一部を露出する開口部（５８ａ）を有する第２絶縁層（５８）とを有し、第１および第２保護金属層はそれぞれ独立に、Ｔｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層およびＭｏＮｂＮｉＮ層からなる群から選択される少なくとも１つの層から形成されており、かつ厚さが１８ｎｍ以上である。

Description

本発明は、走査アンテナに関し、特に、アンテナ単位（「素子アンテナ」ということもある。）が液晶容量を有する走査アンテナ（「液晶アレイアンテナ」ということもある。）およびその製造方法に関する。
移動体通信や衛星放送用のアンテナは、ビームの方向を変えられる（「ビーム走査」または「ビームステアリング」と言われる。）機能を必要とする。このような機能を有するアンテナ（以下、「走査アンテナ（ｓｃａｎｎｅｄ ａｎｔｅｎｎａ）」という。）として、アンテナ単位を備えるフェイズドアレイアンテナが知られている。しかしながら、従来のフェイズドアレイアンテナは高価であり、民生品への普及の障害となっている。特に、アンテナ単位の数が増えると、コストが著しく上昇する。
そこで、液晶材料（ネマチック液晶、高分子分散液晶を含む）の大きな誘電異方性（複屈折率）を利用した走査アンテナが提案されている（特許文献１〜４および非特許文献１）。液晶材料の誘電率は周波数分散を有するので、本明細書において、マイクロ波の周波数帯における誘電率（「マイクロ波に対する誘電率」ということもある。）を特に「誘電率Ｍ（εM）」と表記することにする。
特許文献３および非特許文献１には、液晶表示装置（以下、「ＬＣＤ」という。）の技術を利用することによって低価格な走査アンテナが得られると記載されている。
特開２００７−１１６５７３号公報 特開２００７−２９５０４４号公報 特表２００９−５３８５６５号公報 特表２０１３−５３９９４９号公報
Ｒ． Ａ． Ｓｔｅｖｅｎｓｏｎ ｅｔ ａｌ．， "Ｒｅｔｈｉｎｋｉｎｇ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ：Ａｄｖａｎｃｅｄ Ａｎｔｅｎｎａ Ｄｅｓｉｇｎ ｕｓｉｎｇ ＬＣＤ Ｔｅｃｈｎｏｌｏｇｙ"， ＳＩＤ ２０１５ ＤＩＧＥＳＴ， ｐｐ．８２７−８３０． Ｍ． ＡＮＤＯ ｅｔ ａｌ．， "Ａ Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ ｆｏｒ １２ＧＨｚ Ｓａｔｅｌｌｉｔｅ ＴＶ Ｒｅｃｅｐｔｉｏｎ"， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ Ａｎｔｅｎｎａｓ ａｎｄ Ｐｒｏｐａｇａｔｉｏｎ， Ｖｏｌ． ＡＰ−３３， Ｎｏ．１２， ｐｐ． １３４７−１３５３ （１９８５）．
上述したように、ＬＣＤ技術を適用することによって低価格な走査アンテナを実現すると言うアイデアは知られてはいるものの、ＬＣＤ技術を利用した走査アンテナの構造、その製造方法、およびその駆動方法を具体的に記載した文献はない。
そこで、本発明は、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナを提供することを目的とする。
本発明のある実施形態による走査アンテナは、複数のアンテナ単位が配列された走査アンテナであって、第１誘電体基板（例えばガラス基板）と、前記第１誘電体基板に支持された複数のＴＦＴと、複数のゲートバスラインと、複数のソースバスラインと、前記複数のＴＦＴの内の対応するＴＦＴのドレインにそれぞれが接続された複数のパッチ電極とを有するＴＦＴ基板と、第２誘電体基板（例えばガラス基板）と、前記第２誘電体基板の第１主面（前記第１誘電体基板に対向する面）上に形成され、前記複数のパッチ電極に対応して配置された複数のスロットを有するスロット電極とを有するスロット基板と、前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、前記第２誘電体基板の前記第１主面と反対側の第２主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記ＴＦＴ基板は、非送受信領域に配置されたトランスファー端子部をさらに有し、前記トランスファー端子部は、前記複数のパッチ電極が有する第１低抵抗金属層と同じ低抵抗金属膜から形成されたパッチ接続部と、前記パッチ接続部上に形成された第１保護金属層と、前記第１保護金属層の上面の一部を露出する開口部を有する第１絶縁層とを有し、前記スロット基板は、非送受信領域に配置された端子部をさらに有し、前記端子部は、前記スロット電極が有する第２低抵抗金属層と同じ低抵抗金属膜から形成されたスロット接続部と、前記スロット接続部上に形成された第２保護金属層と、前記第２保護金属層の上面の一部を露出する開口部を有する第２絶縁層とを有し、前記第１および第２保護金属層は、それぞれ独立に、Ｔｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層およびＭｏＮｂＮｉＮ層からなる群から選択される少なくとも１つの層から形成されており、かつ、厚さが１８ｎｍ以上である。前記第１および第２保護金属層の厚さは、それぞれ独立に、２８ｎｍ以上が好ましい。前記第１および第２保護金属層の厚さの上限は、例えば３００ｎｍである。前記第１低抵抗金属層は、例えば、０．３μｍ以上２μｍ以下の厚さを有するＡｌ層である。前記第２低抵抗金属層は、例えば、厚さが２μｍ以上６μｍ以下のＣｕ層である。前記トランスファー端子部は、前記第１保護金属層上に形成された透明導電層をさらに有してもよい。前記端子部は、前記第２保護金属層上に形成された透明導電層をさらに有してもよい。前記透明導電層の厚さは、例えば、２０ｎｍ以上２５０ｎｍ以下である。
ある実施形態において、前記トランスファー端子部は、前記パッチ接続部と前記第１保護金属層との間に第１高融点金属含有層をさらに有する。第１高融点金属含有層の厚さは、例えば、１０ｎｍ以上２００ｎｍである。
ある実施形態において、前記端子部は、前記スロット接続部と前記第２保護金属層との間に第２高融点金属含有層をさらに有する。第２高融点金属含有層の厚さは、例えば、１０ｎｍ以上３００ｎｍである。
ある実施形態において、前記第１または第２高融点金属含有層は、ＭｏまたはＭｏＮを含む。
ある実施形態において、前記第１絶縁層の前記開口部から露出した前記第１保護金属層の上面は、前記第１誘電体基板の表面を基準にしたとき、前記第１絶縁層よりも高い位置にある。
ある実施形態において、前記第１および第２絶縁層は、厚さが０．２μｍ以下の窒化珪素層である。
ある実施形態において、前記第２保護金属層は、前記スロット接続部の上面および側面の全体を覆っている。
本発明の他の実施形態による走査アンテナは、複数のアンテナ単位が配列された走査アンテナであって、第１誘電体基板と、前記第１誘電体基板に支持された複数のＴＦＴと、複数のゲートバスラインと、複数のソースバスラインと、前記複数のＴＦＴの内の対応するＴＦＴのドレインにそれぞれが接続された複数のパッチ電極とを有するＴＦＴ基板と、第２誘電体基板と、前記第２誘電体基板の第１主面上に形成され、前記複数のパッチ電極に対応して配置された複数のスロットを有するスロット電極とを有するスロット基板と、前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、前記第２誘電体基板の前記第１主面と反対側の第２主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記ＴＦＴ基板は、非送受信領域に配置されたトランスファー端子部をさらに有し、前記トランスファー端子部は、前記複数のパッチ電極が有する第１低抵抗金属層と同じ低抵抗金属膜から形成されたパッチ接続部と、前記パッチ接続部上に形成された第１保護金属層と、前記第１保護金属層の上面の一部を露出する開口部を有する第１絶縁層とを有し、前記スロット基板は、非送受信領域に配置された端子部をさらに有し、前記端子部は、前記スロット電極が有する第２低抵抗金属層と同じ低抵抗金属膜から形成されたスロット接続部と、前記スロット接続部の上面および側面の全体を覆う第２保護金属層とを有し、前記第１および第２保護金属層は、それぞれ独立に、Ｔｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層およびＭｏＮｂＮｉＮ層からなる群から選択される少なくとも１つの層から形成されている。
ある実施形態において、前記端子部は、前記スロット接続部の上面の一部を露出する開口部を有する第２絶縁層をさらに有し、前記第２保護金属層は、前記第２絶縁層上に形成されている。
ある実施形態において、前記端子部は、前記第２保護金属層の上面の一部を露出する開口部を有する第２絶縁層をさらに有する。
ある実施形態において、前記第１および第２絶縁層は、厚さが０．２μｍ以下の窒化珪素層である。
ある実施形態において、前記端子部は、前記第２保護金属層上に形成された透明導電層をさらに有する。前記透明導電層の厚さは、例えば、２０ｎｍ以上２５０ｎｍ以下である。
本発明のある実施形態によると、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナが提供される。
第１の実施形態の走査アンテナ１０００の一部を模式的に示す断面図である。 （ａ）および（ｂ）は、それぞれ、走査アンテナ１０００におけるＴＦＴ基板１０１およびスロット基板２０１を示す模式的な平面図である。 （ａ）および（ｂ）は、それぞれ、ＴＦＴ基板１０１のアンテナ単位領域Ｕを模式的に示す断面図および平面図である。 （ａ）〜（ｃ）は、それぞれ、ＴＦＴ基板１０１のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを模式的に示す断面図である。 ＴＦＴ基板１０１の製造工程の一例を示す図である。 スロット基板２０１におけるアンテナ単位領域Ｕおよび端子部ＩＴを模式的に示す断面図である。 ＴＦＴ基板１０１およびスロット基板２０１におけるトランスファー部を説明するための模式的な断面図である。 （ａ）〜（ｃ）は、それぞれ、第２の実施形態におけるＴＦＴ基板１０２のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを示す断面図である。 ＴＦＴ基板１０２の製造工程の一例を示す図である。 （ａ）〜（ｃ）は、それぞれ、第３の実施形態におけるＴＦＴ基板１０３のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを示す断面図である。 ＴＦＴ基板１０３の製造工程の一例を示す図である。 ＴＦＴ基板１０３およびスロット基板２０３におけるトランスファー部を説明するための模式的な断面図である。 （ａ）は、ヒーター用抵抗膜６８を有するＴＦＴ基板１０４の模式的な平面図であり、（ｂ）はスロット５７およびパッチ電極１５のサイズを説明するための模式的な平面図である。 （ａ）および（ｂ）は、抵抗加熱構造８０ａおよび８０ｂの模式的な構造と電流の分布を示す図である。 （ａ）〜（ｃ）は、抵抗加熱構造８０ｃ〜８０ｅの模式的な構造と電流の分布を示す図である。 （ａ）は、ヒーター用抵抗膜６８を有する液晶パネル１００Ｐａの模式的な断面図であり、（ｂ）は、ヒーター用抵抗膜６８を有する液晶パネル１００Ｐｂの模式的な断面図である。 本発明の実施形態による走査アンテナの１つのアンテナ単位の等価回路を示す図である。 （ａ）〜（ｃ）、（ｅ）〜（ｇ）は、実施形態の走査アンテナの駆動に用いられる各信号の波形の例を示す図であり、（ｄ）は、ドット反転駆動を行っているＬＣＤパネルの表示信号の波形を示す図である。 （ａ）〜（ｅ）は、実施形態の走査アンテナの駆動に用いられる各信号の波形の他の例を示す図である。 （ａ）〜（ｅ）は、実施形態の走査アンテナの駆動に用いられる各信号の波形のさらに他の例を示す図である。 第４の実施形態におけるＴＦＴ基板１０７を例示する模式的な平面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０７の模式的な断面図である。 ＴＦＴ基板１０７におけるソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０７の製造方法の一例を説明するための模式的な工程断面図である。 （ｆ）〜（ｉ）は、それぞれ、ＴＦＴ基板１０７の製造方法の一例を説明するための模式的な工程断面図である。 （ｊ）および（ｋ）は、それぞれ、ＴＦＴ基板１０７の製造方法の一例を説明するための模式的な工程断面図である。 （ｌ）〜（ｎ）は、それぞれ、ＴＦＴ基板１０７の製造方法の一例を説明するための模式的な工程断面図である。 （ａ）および（ｂ）は、ＴＦＴ基板が有するトランスファー端子部ＰＴ−１、ＰＴ−２の模式的な断面図である。 （ａ）〜（ｃ）は、トランスファー端子部ＰＴ−３〜５の模式的な断面図である。 （ａ）〜（ｃ）は、トランスファー端子部ＰＴ−６〜８の模式的な断面図である。 （ａ）〜（ｇ）は、トランスファー端子部ＰＴ−４の製造方法を説明する模式的な断面図である。 （ａ）および（ｂ）は、トランスファー端子部ＰＴ−９および１０の模式的な断面図である。 （ａ）および（ｂ）は、トランスファー端子部ＰＴ−１１および１２の模式的な断面図である。 （ａ）および（ｂ）は、トランスファー端子部ＰＴ−１３および１４の模式的な断面図である。 （ａ）および（ｂ）は、トランスファー端子部ＰＴ−１５および１６の模式的な断面図である。 （ａ）〜（ｃ）は、トランスファー端子部ＰＴ−１０の製造方法を説明する模式的な断面図である。 （ａ）〜（ｇ）は、トランスファー端子部ＰＴ−１２の製造方法を説明する模式的な断面図である。 （ａ）はスロット基板２０４の模式的な上面図であり、（ｂ）は、（ａ）中のＨ−Ｈ’線に沿った模式的な断面図である。 （ａ）は、端子部ＩＴ−１の模式的な断面図であり、（ｂ）は、端子部ＩＴ−２の模式的な断面図であり、いずれも、図３８（ａ）中のＩ−Ｉ’線またはＪ−Ｊ’線に沿った模式的な断面図である。 （ａ）〜（ｃ）は、端子部ＩＴ−３〜５の模式的な断面図である。 （ａ）〜（ｃ）は、端子部ＩＴ−６〜８の模式的な断面図である。 （ａ）〜（ｃ）は、端子部ＩＴ−９〜１１の模式的な断面図である。 （ａ）〜（ｃ）は、端子部ＩＴ−１２〜１４の模式的な断面図である。 （ａ）〜（ｅ）は、端子部ＩＴ−４の製造方法を説明する模式的な断面図である。 （ａ）〜（ｃ）は、端子部ＩＴ−７の製造方法を説明する模式的な断面図である。 端子部ＩＴ−１０の製造方法を説明する模式的な断面図である。 端子部ＩＴ−１３の製造方法を説明する模式的な断面図である。 （ａ）は、従来のＬＣＤ９００の構造を示す模式図であり、（ｂ）はＬＣＤパネル９００ａの模式的な断面図である。
以下、図面を参照して、本発明の実施形態による走査アンテナおよびその製造方法を説明する。以下の説明においては、まず、公知のＴＦＴ型ＬＣＤ（以下、「ＴＦＴ−ＬＣＤ」という。）の構造および製造方法を説明する。ただし、ＬＣＤの技術分野で周知の事項については説明を省略することがある。ＴＦＴ−ＬＣＤの基本的な技術については、例えば、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌｓ， Ａｐｐｌｉｃａｔｉｏｎｓ ａｎｄ Ｕｓｅｓ， Ｖｏｌ． １−３（Ｅｄｉｔｏｒ： Ｂｉｒｅｎｄａ Ｂａｈａｄｕｒ， Ｐｕｂｌｉｓｈｅｒ： Ｗｏｒｌｄ Ｓｃｉｅｎｔｉｆｉｃ Ｐｕｂ Ｃｏ Ｉｎｃ）などを参照されたい。参考のために、上記の文献の開示内容の全てを本明細書に援用する。
図４８（ａ）および（ｂ）を参照して、典型的な透過型のＴＦＴ−ＬＣＤ（以下、単に「ＬＣＤ」という。）９００の構造および動作を説明する。ここでは、液晶層の厚さ方向に電圧を印加する縦電界モード（例えば、ＴＮモードや垂直配向モード）のＬＣＤ９００を例示する。ＬＣＤの液晶容量に印加される電圧のフレーム周波数（典型的には極性反転周波数の２倍）は例えば４倍速駆動でも２４０Ｈｚであり、ＬＣＤの液晶容量の誘電体層としての液晶層の誘電率εは、マイクロ波（例えば、衛星放送やＫｕバンド（１２〜１８ＧＨｚ）、Ｋバンド（１８〜２６ＧＨｚ）、Ｋａバンド（２６〜４０ＧＨｚ））に対する誘電率Ｍ（εM）と異なる。
図４８（ａ）に模式的に示すように、透過型のＬＣＤ９００は、液晶表示パネル９００ａと、制御回路ＣＮＴＬと、バックライト（不図示）と、電源回路（不図示）などを備えている。液晶表示パネル９００ａは、液晶表示セルＬＣＣと、ゲートドライバＧＤおよびソースドライバＳＤを含む駆動回路とを含む。駆動回路は、例えば、液晶表示セルＬＣＣのＴＦＴ基板９１０に実装されてもよいし、駆動回路の一部または全部は、ＴＦＴ基板９１０に一体化（モノリシック化）されてもよい。
図４８（ｂ）に、ＬＣＤ９００が有する液晶表示パネル（以下、「ＬＣＤパネル」という。）９００ａの模式的に断面図を示す。ＬＣＤパネル９００ａは、ＴＦＴ基板９１０と、対向基板９２０と、これらの間に設けられた液晶層９３０とを有している。ＴＦＴ基板９１０および対向基板９２０は、いずれもガラス基板などの透明基板９１１、９２１を有している。透明基板９１１、９２１としては、ガラス基板の他、プラスチック基板が用いられることもある。プラスチック基板は、例えば、透明な樹脂（例えばポリエステル）とガラス繊維（例えば不織布）で形成される。
ＬＣＤパネル９００ａの表示領域ＤＲは、マトリクス状に配列された画素Ｐによって構成されている。表示領域ＤＲの周辺には表示に寄与しない額縁領域ＦＲが形成されている。液晶材料は表示領域ＤＲを包囲するように形成されたシール部（不図示）によって表示領域ＤＲ内に封止されている。シール部は、例えば、紫外線硬化性樹脂とスペーサ（例えば樹脂ビーズまたはシリカビーズ）とを含むシール材を硬化させることによって形成され、ＴＦＴ基板９１０と対向基板９２０とを互いに接着、固定する。シール材中のスペーサは、ＴＦＴ基板９１０と対向基板９２０との間隙、すなわち液晶層９３０の厚さを一定に制御する。液晶層９３０の厚さの面内ばらつきを抑制するために、表示領域ＤＲ内の遮光される部分（例えば配線上）に、柱状スペーサが紫外線硬化性樹脂を用いて形成される。近年、液晶テレビやスマートフォン用のＬＣＤパネルに見られるように、表示に寄与しない額縁領域ＦＲの幅は非常に狭くなっている。
ＴＦＴ基板９１０では、透明基板９１１上に、ＴＦＴ９１２、ゲートバスライン（走査線）ＧＬ、ソースバスライン（表示信号線）ＳＬ、画素電極９１４、補助容量電極（不図示）、ＣＳバスライン（補助容量線）（不図示）が形成されている。ＣＳバスラインはゲートバスラインと平行に設けられる。あるいは、次段のゲートバスラインをＣＳバスラインとして用いることもある（ＣＳオンゲート構造）。
画素電極９１４は、液晶の配向を制御する配向膜（例えばポリイミド膜）に覆われている。配向膜は、液晶層９３０と接するように設けられる。ＴＦＴ基板９１０はバックライト側（観察者とは反対側）に配置されることが多い。
対向基板９２０は、液晶層９３０の観察者側に配置されることが多い。対向基板９２０は、透明基板９２１上に、カラーフィルタ層（不図示）と、対向電極９２４と、配向膜（不図示）とを有している。対向電極９２４は、表示領域ＤＲを構成する複数の画素Ｐに共通に設けられるので、共通電極とも呼ばれる。カラーフィルタ層は、画素Ｐ毎に設けられるカラーフィルタ（例えば、赤フィルタ、緑フィルタ、青フィルタ）と、表示に不要な光を遮光するためのブラックマトリクス（遮光層）とを含む。ブラックマトリクスは、例えば、表示領域ＤＲ内の画素Ｐの間、および額縁領域ＦＲを遮光するように配置される。
ＴＦＴ基板９１０の画素電極９１４と、対向基板９２０の対向電極９２４と、これらの間の液晶層９３０が、液晶容量Ｃｌｃを構成する。個々の液晶容量が画素に対応する。液晶容量Ｃｌｃに印加された電圧を保持するために（いわゆる電圧保持率を高くするために）、液晶容量Ｃｌｃと電気的に並列に接続された補助容量ＣＳが形成されている。補助容量ＣＳは、典型的には、画素電極９１４と同電位とされる電極と、無機絶縁層（例えばゲート絶縁層（ＳｉＯ2層））と、ＣＳバスラインに接続された補助容量電極とで構成される。ＣＳバスラインからは、典型的には、対向電極９２４と同じ共通電圧が供給される。
液晶容量Ｃｌｃに印加された電圧（実効電圧）が低下する要因としては、（１）液晶容量Ｃｌｃの容量値ＣClcと、抵抗値Ｒとの積であるＣＲ時定数に基づくもの、（２）液晶材料中に含まれるイオン性不純物に起因する界面分極、および／または、液晶分子の配向分極などがある。これらのうち、液晶容量ＣｌｃのＣＲ時定数による寄与が大きく、液晶容量Ｃｌｃに電気的に並列に接続された補助容量ＣＳを設けることによって、ＣＲ時定数を大きくすることができる。なお、液晶容量Ｃｌｃの誘電体層である液晶層９３０の体積抵抗率は、汎用されているネマチック液晶材料の場合、１０12Ω・ｃｍのオーダを超えている。
画素電極９１４に供給される表示信号は、ゲートバスラインＧＬにゲートドライバＧＤから供給される走査信号によって選択されたＴＦＴ９１２がオン状態となったときに、そのＴＦＴ９１２に接続されているソースバスラインＳＬに供給されている表示信号である。したがって、あるゲートバスラインＧＬに接続されているＴＦＴ９１２が同時にオン状態となり、その時に、その行の画素ＰのそれぞれのＴＦＴ９１２に接続されているソースバスラインＳＬから対応する表示信号が供給される。この動作を、１行目（例えば表示面の最上行）からｍ行目（例えば表示面の最下行）まで順次に行うことによって、ｍ行の画素行で構成された表示領域ＤＲに１枚の画像（フレーム）が書き込まれ、表示される。画素Ｐがｍ行ｎ列にマトリクス状に配列されているとすると、ソースバスラインＳＬは各画素列に対応して少なくとも１本、合計で少なくともｎ本設けられる。
このような走査は線順次走査と呼ばれ、１つの画素行が選択されて、次の行が選択されるまでの時間は水平走査期間（１Ｈ）と呼ばれ、ある行が選択され、再びその行が選択されるまでの時間は垂直走査期間（１Ｖ）またはフレームと呼ばれる。なお、一般に、１Ｖ（または１フレーム）は、ｍ本の画素行を全て選択する期間ｍ・Ｈに、ブランキング期間を加えたものとなる。
例えば、入力映像信号がＮＴＳＣ信号の場合、従来のＬＣＤパネルの１Ｖ（＝１フレーム）は、１／６０ｓｅｃ（１６．７ｍｓｅｃ）であった。ＮＴＳＣ信号はインターレース信号であり、フレーム周波数は３０Ｈｚで、フィールド周波数は６０Ｈｚであるが、ＬＣＤパネルにおいては各フィールドで全ての画素に表示信号を供給する必要があるので、１Ｖ＝（１／６０）ｓｅｃで駆動する（６０Ｈｚ駆動）。なお、近年では、動画表示特性を改善するために、２倍速駆動（１２０Ｈｚ駆動、１Ｖ＝（１／１２０）ｓｅｃ）で駆動されるＬＣＤパネルや、３Ｄ表示のために４倍速（２４０Ｈｚ駆動、１Ｖ＝（１／２４０）ｓｅｃ）で駆動されるＬＣＤパネルもある。
液晶層９３０に直流電圧が印加されると実効電圧が低下し、画素Ｐの輝度が低下する。この実効電圧の低下には、上記の界面分極および／または配向分極の寄与があるので、補助容量ＣＳを設けても完全に防止することは難しい。例えば、ある中間階調に対応する表示信号を全ての画素にフレーム毎に書き込むと、フレーム毎に輝度が変動し、フリッカーとして観察される。また、液晶層９３０に長時間にわたって直流電圧が印加されると液晶材料の電気分解が起こることがある。また、不純物イオンが片側の電極に偏析し、液晶層に実効的な電圧が印加されなくなり、液晶分子が動かなくなることもある。これらを防止するために、ＬＣＤパネル９００ａはいわゆる、交流駆動される。典型的には、表示信号の極性を１フレーム毎（１垂直走査期間毎）に反転する、フレーム反転駆動が行われる。例えば、従来のＬＣＤパネルでは、１／６０ｓｅｃ毎に極性反転が行われている（極性反転の周期は３０Ｈｚ）。
また、１フレーム内においても印加される電圧の極性の異なる画素を均一に分布させるために、ドット反転駆動またはライン反転駆動などが行われている。これは、正極性と負極性とで、液晶層に印加される実効電圧の大きさを完全に一致させることが難しいからである。例えば、液晶材料の体積抵抗率が１０12Ω・ｃｍのオーダ超であれば、１／６０ｓｅｃ毎に、ドット反転またはライン反転駆動を行えば、フリッカーはほとんど視認されない。
ＬＣＤパネル９００ａにおける走査信号および表示信号は、制御回路ＣＮＴＬからゲートドライバＧＤおよびソースドライバＳＤに供給される信号に基づいて、ゲートドライバＧＤおよびソースドライバＳＤからゲートバスラインＧＬおよびソースバスラインＳＬにそれぞれ供給される。例えば、ゲートドライバＧＤおよびソースドライバＳＤは、それぞれ、ＴＦＴ基板９１０に設けられた対応する端子に接続されている。ゲートドライバＧＤおよびソースドライバＳＤは、例えば、ドライバＩＣとしてＴＦＴ基板９１０の額縁領域ＦＲに実装されることもあるし、ＴＦＴ基板９１０の額縁領域ＦＲにモノリシックに形成されることもある。
対向基板９２０の対向電極９２４は、トランスファー（転移）と呼ばれる導電部（不図示）を介して、ＴＦＴ基板９１０の端子（不図示）に電気的に接続される。トランスファーは、例えば、シール部と重なるように、あるいは、シール部の一部に導電性を付与することによって形成される。額縁領域ＦＲを狭くするためである。対向電極９２４には、制御回路ＣＮＴＬから、直接または間接的に共通電圧が供給される。典型的には、共通電圧は、上述したように、ＣＳバスラインにも供給される。
［走査アンテナの基本構造］
液晶材料の大きな誘電率Ｍ（εM）の異方性（複屈折率）を利用したアンテナ単位を用いた走査アンテナは、ＬＣＤパネルの画素に対応付けられるアンテナ単位の各液晶層に印加する電圧を制御し、各アンテナ単位の液晶層の実効的な誘電率Ｍ（εM）を変化させることによって、静電容量の異なるアンテナ単位で２次元的なパターンを形成する（ＬＣＤによる画像の表示に対応する。）。アンテナから出射される、または、アンテナによって受信される電磁波（例えば、マイクロ波）には、各アンテナ単位の静電容量に応じた位相差が与えられ、静電容量の異なるアンテナ単位によって形成された２次元的なパターンに応じて、特定の方向に強い指向性を有することになる（ビーム走査）。例えば、アンテナから出射される電磁波は、入力電磁波が各アンテナ単位に入射し、各アンテナ単位で散乱された結果得られる球面波を、各アンテナ単位によって与えられる位相差を考慮して積分することによって得られる。各アンテナ単位が、「フェイズシフター：ｐｈａｓｅ ｓｈｉｆｔｅｒ」として機能していると考えることもできる。液晶材料を用いた走査アンテナの基本的な構造および動作原理については、特許文献１〜４および非特許文献１、２を参照されたい。非特許文献２は、らせん状のスロットが配列された走査アンテナの基本的な構造を開示している。参考のために、特許文献１〜４および非特許文献１、２の開示内容の全てを本明細書に援用する。
なお、本発明の実施形態による走査アンテナにおけるアンテナ単位はＬＣＤパネルの画素に類似してはいるものの、ＬＣＤパネルの画素の構造とは異なっているし、複数のアンテナ単位の配列もＬＣＤパネルにおける画素の配列とは異なっている。後に詳細に説明する第１の実施形態の走査アンテナ１０００を示す図１を参照して、本発明の実施形態による走査アンテナの基本構造を説明する。走査アンテナ１０００は、スロットが同心円状に配列されたラジアルインラインスロットアンテナであるが、本発明の実施形態による走査アンテナはこれに限られず、例えば、スロットの配列は、公知の種々の配列であってよい。
図１は、本実施形態の走査アンテナ１０００の一部を模式的に示す断面図であり、同心円状に配列されたスロットの中心近傍に設けられた給電ピン７２（図２（ｂ）参照）から半径方向に沿った断面の一部を模式的に示す。
走査アンテナ１０００は、ＴＦＴ基板１０１と、スロット基板２０１と、これらの間に配置された液晶層ＬＣと、スロット基板２０１と、空気層５４を介して対向するように配置された反射導電板６５とを備えている。走査アンテナ１０００は、ＴＦＴ基板１０１側からマイクロ波を送受信する。
ＴＦＴ基板１０１は、ガラス基板などの誘電体基板１と、誘電体基板１上に形成された複数のパッチ電極１５と、複数のＴＦＴ１０とを有している。各パッチ電極１５は、対応するＴＦＴ１０に接続されている。各ＴＦＴ１０は、ゲートバスラインとソースバスラインとに接続されている。
スロット基板２０１は、ガラス基板などの誘電体基板５１と、誘電体基板５１の液晶層ＬＣ側に形成されたスロット電極５５とを有している。スロット電極５５は複数のスロット５７を有している。
スロット基板２０１と、空気層５４を介して対向するように反射導電板６５が配置されている。空気層５４に代えて、マイクロ波に対する誘電率Ｍが小さい誘電体（例えば、ＰＴＦＥなどのフッ素樹脂）で形成された層を用いることができる。スロット電極５５と反射導電板６５と、これらの間の誘電体基板５１および空気層５４とが導波路３０１として機能する。
パッチ電極１５と、スロット５７を含むスロット電極５５の部分と、これらの間の液晶層ＬＣとがアンテナ単位Ｕを構成する。各アンテナ単位Ｕにおいて、１つのパッチ電極１５が１つのスロット５７を含むスロット電極５５の部分と液晶層ＬＣを介して対向しており、液晶容量を構成している。パッチ電極１５とスロット電極５５とが液晶層ＬＣを介して対向する構造は、図４８に示したＬＣＤパネル９００ａの画素電極９１４と対向電極９２４とが液晶層９３０を介して対向する構造と似ている。すなわち、走査アンテナ１０００のアンテナ単位Ｕと、ＬＣＤパネル９００ａにおける画素Ｐとは似た構成を有している。また、アンテナ単位は、液晶容量と電気的に並列に接続された補助容量（図１３（ａ）、図１７参照）を有している点でもＬＣＤパネル９００ａにおける画素Ｐと似た構成を有している。しかしながら、走査アンテナ１０００は、ＬＣＤパネル９００ａと多くの相違点を有している。
まず、走査アンテナ１０００の誘電体基板１、５１に求められる性能は、ＬＣＤパネルの基板に求められる性能と異なる。
一般にＬＣＤパネルには、可視光に透明な基板が用いられ、例えば、ガラス基板またはプラスチック基板が用いられる。反射型のＬＣＤパネルにおいては、背面側の基板には透明性が必要ないので、半導体基板が用いられることもある。これに対し、アンテナ用の誘電体基板１、５１としては、マイクロ波に対する誘電損失（マイクロ波に対する誘電正接をｔａｎδMと表すことにする。）が小さいことが好ましい。誘電体基板１、５１のｔａｎδMは、概ね０．０３以下であることが好ましく、０．０１以下がさらに好ましい。具体的には、ガラス基板またはプラスチック基板を用いることができる。ガラス基板はプラスチック基板よりも寸法安定性、耐熱性に優れ、ＴＦＴ、配線、電極等の回路要素をＬＣＤ技術を用いて形成するのに適している。例えば、導波路を形成する材料が空気とガラスである場合、ガラスの方が上記誘電損失が大きいため、ガラスがより薄い方が導波ロスを減らすことができるとの観点から、好ましくは４００μｍ以下であり、３００μｍ以下がさらに好ましい。下限は特になく、製造プロセスにおいて、割れることなくハンドリングできればよい。
電極に用いられる導電材料も異なる。ＬＣＤパネルの画素電極や対向電極には透明導電膜としてＩＴＯ膜が用いられることが多い。しかしながら、ＩＴＯはマイクロ波に対するｔａｎδMが大きく、アンテナにおける導電層として用いることができない。スロット電極５５は、反射導電板６５とともに導波路３０１の壁として機能する。したがって、導波路３０１の壁におけるマイクロ波の透過を抑制するためには、導波路３０１の壁の厚さ、すなわち、金属層（Ｃｕ層またはＡｌ層）の厚さは大きいことが好ましい。金属層の厚さが表皮深さの３倍であれば、電磁波は１／２０（−２６ｄＢ）に減衰され、５倍であれば１／１５０（−４３ｄＢ）程度に減衰されることが知られている。したがって、金属層の厚さが表皮深さの５倍であれば、電磁波の透過率を１％に低減することができる。例えば、１０ＧＨｚのマイクロ波に対しては、厚さが３．３μｍ以上のＣｕ層、および厚さが４．０μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。また、３０ＧＨｚのマイクロ波に対しては、厚さが１．９μｍ以上のＣｕ層、および厚さが２．３μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。このように、スロット電極５５は、比較的厚いＣｕ層またはＡｌ層で形成することが好ましい。Ｃｕ層またはＡｌ層の厚さに上限は特になく、成膜時間やコストを考慮して、適宜設定され得る。Ｃｕ層を用いると、Ａｌ層を用いるよりも薄くできるという利点が得られる。比較的厚いＣｕ層またはＡｌ層の形成は、ＬＣＤの製造プロセスで用いられる薄膜堆積法だけでなく、Ｃｕ箔またはＡｌ箔を基板に貼り付ける等、他の方法を採用することもできる。金属層の厚さは、例えば、２μｍ以上３０μｍ以下である。薄膜堆積法を用いて形成する場合、金属層の厚さは６μｍ以下であることが好ましい。なお、反射導電板６５は、例えば、厚さが数ｍｍのアルミニウム板、銅板などを用いることができる。
パッチ電極１５は、スロット電極５５のように導波路３０１を構成する訳ではないので、スロット電極５５よりも厚さが小さいＣｕ層またはＡｌ層を用いることができる。ただし、スロット電極５５のスロット５７付近の自由電子の振動がパッチ電極１５内の自由電子の振動を誘起する際に熱に変わるロスを避けるために、抵抗が低い方が好ましい。量産性の観点からはＣｕ層よりもＡｌ層を用いることが好ましく、Ａｌ層の厚さは例えば０．３μｍ以上２μｍ以下が好ましい。
また、アンテナ単位Ｕの配列ピッチは、画素ピッチと大きく異なる。例えば、１２ＧＨｚ（Ｋｕ ｂａｎｄ）のマイクロ波用のアンテナを考えると、波長λは、例えば２５ｍｍである。そうすると、特許文献４に記載されているように、アンテナ単位Ｕのピッチはλ／４以下および／またはλ／５以下であるので、６．２５ｍｍ以下および／または５ｍｍ以下ということになる。これはＬＣＤパネルの画素のピッチと比べて１０倍以上大きい。したがって、アンテナ単位Ｕの長さおよび幅もＬＣＤパネルの画素長さおよび幅よりも約１０倍大きいことになる。
もちろん、アンテナ単位Ｕの配列はＬＣＤパネルにおける画素の配列と異なり得る。ここでは、同心円状に配列した例（例えば、特開２００２−２１７６４０号公報参照）を示すが、これに限られず、例えば、非特許文献２に記載されているように、らせん状に配列されてもよい。さらに、特許文献４に記載されているようにマトリクス状に配列してもよい。
走査アンテナ１０００の液晶層ＬＣの液晶材料に求められる特性は、ＬＣＤパネルの液晶材料に求められる特性と異なる。ＬＣＤパネルは画素の液晶層の屈折率変化によって、可視光（波長３８０ｎｍ〜８３０ｎｍ）の偏光に位相差を与えることによって、偏光状態を変化させる（例えば、直線偏光の偏光軸方向を回転させる、または、円偏光の円偏光度を変化させる）ことによって、表示を行う。これに対して実施形態による走査アンテナ１０００は、アンテナ単位Ｕが有する液晶容量の静電容量値を変化させることによって、各パッチ電極から励振（再輻射）されるマイクロ波の位相を変化させる。したがって、液晶層は、マイクロ波に対する誘電率Ｍ（εM）の異方性（ΔεM）が大きいことが好ましく、ｔａｎδMは小さいことが好ましい。例えば、Ｍ． Ｗｉｔｔｅｋ ｅｔ ａｌ．， ＳＩＤ ２０１５ ＤＩＧＥＳＴｐｐ．８２４−８２６に記載のΔεMが４以上で、ｔａｎδMが０．０２以下（いずれも１９Ｇｚの値）を好適に用いることができる。この他、九鬼、高分子５５巻８月号ｐｐ．５９９−６０２（２００６）に記載のΔεMが０．４以上、ｔａｎδMが０．０４以下の液晶材料を用いることができる。
一般に液晶材料の誘電率は周波数分散を有するが、マイクロ波に対する誘電異方性ΔεMは、可視光に対する屈折率異方性Δｎと正の相関がある。したがって、マイクロ波に対するアンテナ単位用の液晶材料は、可視光に対する屈折率異方性Δｎが大きい材料が好ましいと言える。ＬＣＤ用の液晶材料の屈折率異方性Δｎは５５０ｎｍの光に対する屈折率異方性で評価される。ここでも５５０ｎｍの光に対するΔｎ（複屈折率）を指標に用いると、Δｎが０．３以上、好ましくは０．４以上のネマチック液晶が、マイクロ波に対するアンテナ単位用に用いられる。Δｎに特に上限はない。ただし、Δｎが大きい液晶材料は極性が強い傾向にあるので、信頼性を低下させる恐れがある。信頼性の観点からは、Δｎは０．４以下であることが好ましい。液晶層の厚さは、例えば、１μｍ〜５００μｍである。
以下、本発明の実施形態による走査アンテナの構造および製造方法をより詳細に説明する。
（第１の実施形態）
まず、図１および図２を参照する。図１は詳述した様に走査アンテナ１０００の中心付近の模式的な部分断面図であり、図２（ａ）および（ｂ）は、それぞれ、走査アンテナ１０００におけるＴＦＴ基板１０１およびスロット基板２０１を示す模式的な平面図である。
走査アンテナ１０００は２次元に配列された複数のアンテナ単位Ｕを有しており、ここで例示する走査アンテナ１０００では、複数のアンテナ単位が同心円状に配列されている。以下の説明においては、アンテナ単位Ｕに対応するＴＦＴ基板１０１の領域およびスロット基板２０１の領域を「アンテナ単位領域」と呼び、アンテナ単位と同じ参照符号Ｕを付すことにする。また、図２（ａ）および（ｂ）に示す様に、ＴＦＴ基板１０１およびスロット基板２０１において、２次元的に配列された複数のアンテナ単位領域によって画定される領域を「送受信領域Ｒ１」と呼び、送受信領域Ｒ１以外の領域を「非送受信領域Ｒ２」と呼ぶ。非送受信領域Ｒ２には、端子部、駆動回路などが設けられる。
図２（ａ）は、走査アンテナ１０００におけるＴＦＴ基板１０１を示す模式的な平面図である。
図示する例では、ＴＦＴ基板１０１の法線方向から見たとき、送受信領域Ｒ１はドーナツ状である。非送受信領域Ｒ２は、送受信領域Ｒ１の中心部に位置する第１非送受信領域Ｒ２ａと、送受信領域Ｒ１の周縁部に位置する第２非送受信領域Ｒ２ｂとを含む。送受信領域Ｒ１の外径は、例えば２００ｍｍ〜１５００ｍｍで、通信量などに応じて設定される。
ＴＦＴ基板１０１の送受信領域Ｒ１には、誘電体基板１に支持された複数のゲートバスラインＧＬおよび複数のソースバスラインＳＬが設けられ、これらの配線によってアンテナ単位領域Ｕが規定されている。アンテナ単位領域Ｕは、送受信領域Ｒ１において、例えば同心円状に配列されている。アンテナ単位領域Ｕのそれぞれは、ＴＦＴと、ＴＦＴに電気的に接続されたパッチ電極とを含んでいる。ＴＦＴのソース電極はソースバスラインＳＬに、ゲート電極はゲートバスラインＧＬにそれぞれ電気的に接続されている。また、ドレイン電極は、パッチ電極と電気的に接続されている。
非送受信領域Ｒ２（Ｒ２ａ、Ｒ２ｂ）には、送受信領域Ｒ１を包囲するようにシール領域Ｒｓが配置されている。シール領域Ｒｓにはシール材（不図示）が付与されている。シール材は、ＴＦＴ基板１０１およびスロット基板２０１を互いに接着させるとともに、これらの基板１０１、２０１の間に液晶を封入する。
非送受信領域Ｒ２のうちシール領域Ｒｓの外側には、ゲート端子部ＧＴ、ゲートドライバＧＤ、ソース端子部ＳＴおよびソースドライバＳＤが設けられている。ゲートバスラインＧＬのそれぞれはゲート端子部ＧＴを介してゲートドライバＧＤに接続されている。ソースバスラインＳＬのそれぞれはソース端子部ＳＴを介してソースドライバＳＤに接続されている。なお、この例では、ソースドライバＳＤおよびゲートドライバＧＤは誘電体基板１上に形成されているが、これらのドライバの一方または両方は他の誘電体基板上に設けられていてもよい。
非送受信領域Ｒ２には、また、複数のトランスファー端子部ＰＴが設けられている。トランスファー端子部ＰＴは、スロット基板２０１のスロット電極５５（図２（ｂ））と電気的に接続される。本明細書では、トランスファー端子部ＰＴとスロット電極５５との接続部を「トランスファー部」と称する。図示するように、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されてもよい。この場合、シール材として導電性粒子を含有する樹脂を用いてもよい。これにより、ＴＦＴ基板１０１とスロット基板２０１との間に液晶を封入させるとともに、トランスファー端子部ＰＴとスロット基板２０１のスロット電極５５との電気的な接続を確保できる。この例では、第１非送受信領域Ｒ２ａおよび第２非送受信領域Ｒ２ｂの両方にトランスファー端子部ＰＴが配置されているが、いずれか一方のみに配置されていてもよい。
なお、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されていなくてもよい。例えば非送受信領域Ｒ２のうちシール領域Ｒｓの外側に配置されていてもよい。
図２（ｂ）は、走査アンテナ１０００におけるスロット基板２０１を例示する模式的な平面図であり、スロット基板２０１の液晶層ＬＣ側の表面を示している。
スロット基板２０１では、誘電体基板５１上に、送受信領域Ｒ１および非送受信領域Ｒ２に亘ってスロット電極５５が形成されている。
スロット基板２０１の送受信領域Ｒ１では、スロット電極５５には複数のスロット５７が配置されている。スロット５７は、ＴＦＴ基板１０１におけるアンテナ単位領域Ｕに対応して配置されている。図示する例では、複数のスロット５７は、ラジアルインラインスロットアンテナを構成するように、互いに概ね直交する方向に延びる一対のスロット５７が同心円状に配列されている。互いに概ね直交するスロットを有するので、走査アンテナ１０００は、円偏波を送受信することができる。
非送受信領域Ｒ２には、複数の、スロット電極５５の端子部ＩＴが設けられている。端子部ＩＴは、ＴＦＴ基板１０１のトランスファー端子部ＰＴ（図２（ａ））と電気的に接続される。この例では、端子部ＩＴは、シール領域Ｒｓ内に配置されており、導電性粒子を含有するシール材によって対応するトランスファー端子部ＰＴと電気的に接続される。
また、第１非送受信領域Ｒ２ａにおいて、スロット基板２０１の裏面側に給電ピン７２が配置されている。給電ピン７２によって、スロット電極５５、反射導電板６５および誘電体基板５１で構成された導波路３０１にマイクロ波が挿入される。給電ピン７２は給電装置７０に接続されている。給電は、スロット５７が配列された同心円の中心から行う。給電の方式は、直結給電方式および電磁結合方式のいずれであってもよく、公知の給電構造を採用することができる。
以下、図面を参照して、走査アンテナ１０００の各構成要素をより詳しく説明する。
＜ＴＦＴ基板１０１の構造＞
・アンテナ単位領域Ｕ
図３（ａ）および（ｂ）は、それぞれ、ＴＦＴ基板１０１のアンテナ単位領域Ｕを模式的に示す断面図および平面図である。
アンテナ単位領域Ｕのそれぞれは、誘電体基板（不図示）と、誘電体基板に支持されたＴＦＴ１０と、ＴＦＴ１０を覆う第１絶縁層１１と、第１絶縁層１１上に形成され、ＴＦＴ１０に電気的に接続されたパッチ電極１５と、パッチ電極１５を覆う第２絶縁層１７とを備える。ＴＦＴ１０は、例えば、ゲートバスラインＧＬおよびソースバスラインＳＬの交点近傍に配置されている。
ＴＦＴ１０は、ゲート電極３、島状の半導体層５、ゲート電極３と半導体層５との間に配置されたゲート絶縁層４、ソース電極７Ｓおよびドレイン電極７Ｄを備える。ＴＦＴ１０の構造は特に限定しない。この例では、ＴＦＴ１０は、ボトムゲート構造を有するチャネルエッチ型のＴＦＴである。
ゲート電極３は、ゲートバスラインＧＬに電気的に接続されており、ゲートバスラインＧＬから走査信号を供給される。ソース電極７Ｓは、ソースバスラインＳＬに電気的に接続されており、ソースバスラインＳＬからデータ信号を供給される。ゲート電極３およびゲートバスラインＧＬは同じ導電膜（ゲート用導電膜）から形成されていてもよい。ソース電極７Ｓ、ドレイン電極７ＤおよびソースバスラインＳＬは同じ導電膜（ソース用導電膜）から形成されていてもよい。ゲート用導電膜およびソース用導電膜は、例えば金属膜である。本明細書では、ゲート用導電膜を用いて形成された層（レイヤー）を「ゲートメタル層」、ソース用導電膜を用いて形成された層を「ソースメタル層」と呼ぶことがある。
半導体層５は、ゲート絶縁層４を介してゲート電極３と重なるように配置されている。図示する例では、半導体層５上に、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄが形成されている。ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄは、それぞれ、半導体層５のうちチャネルが形成される領域（チャネル領域）の両側に配置されている。半導体層５は真性アモルファスシリコン（ｉ−ａ−Ｓｉ）層であり、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄはｎ+型アモルファスシリコン（ｎ+−ａ−Ｓｉ）層であってもよい。
ソース電極７Ｓは、ソースコンタクト層６Ｓに接するように設けられ、ソースコンタクト層６Ｓを介して半導体層５に接続されている。ドレイン電極７Ｄは、ドレインコンタクト層６Ｄに接するように設けられ、ドレインコンタクト層６Ｄを介して半導体層５に接続されている。
第１絶縁層１１は、ＴＦＴ１０のドレイン電極７Ｄに達するコンタクトホールＣＨ１を有している。
パッチ電極１５は、第１絶縁層１１上およびコンタクトホールＣＨ１内に設けられており、コンタクトホールＣＨ１内で、ドレイン電極７Ｄと接している。パッチ電極１５は、金属層を含む。パッチ電極１５は、金属層のみから形成された金属電極であってもよい。パッチ電極１５の材料は、ソース電極７Ｓおよびドレイン電極７Ｄと同じであってもよい。ただし、パッチ電極１５における金属層の厚さ（パッチ電極１５が金属電極の場合にはパッチ電極１５の厚さ）は、ソース電極７Ｓおよびドレイン電極７Ｄの厚さよりも大きくなるように設定される。パッチ電極１５における金属層の厚さは、Ａｌ層で形成する場合、例えば０．３μｍ以上に設定される。
ゲートバスラインＧＬと同じ導電膜を用いて、ＣＳバスラインＣＬが設けられていてもよい。ＣＳバスラインＣＬは、ゲート絶縁層４を介してドレイン電極（またはドレイン電極の延長部分）７Ｄと重なるように配置され、ゲート絶縁層４を誘電体層とする補助容量ＣＳを構成してもよい。
ゲートバスラインＧＬよりも誘電体基板側に、アライメントマーク（例えば金属層）２１と、アライメントマーク２１を覆う下地絶縁膜２とが形成されていてもよい。アライメントマーク２１は、１枚のガラス基板から例えばｍ枚のＴＦＴ基板を作製する場合において、フォトマスク枚がｎ枚（ｎ＜ｍ）であると、各露光工程を複数回に分けて行う必要が生じる。このようにフォトマスクの枚数（ｎ枚）が１枚のガラス基板１から作製されるＴＦＴ基板１０１の枚数（ｍ枚）よりも少ないとき、フォトマスクのアライメントに用いられる。アライメントマーク２１は省略され得る。
本実施形態では、ソースメタル層とは異なる層内にパッチ電極１５を形成する。これにより、次のようなメリットが得られる。
ソースメタル層は、通常金属膜を用いて形成されることから、ソースメタル層内にパッチ電極を形成することも考えられる。しかしながら、パッチ電極は、電子の振動を阻害しない程度に低抵抗であることが好ましく、例えば、厚さが０．３μｍ以上の比較的厚いＡｌ層で形成される。アンテナ性能の観点からは、パッチ電極は厚い方が好ましい。しかしながら、ＴＦＴの構成にも依存するが、例えば１μｍを超える厚さを有するパッチ電極をソースメタル層で形成すると、所望のパターニング精度が得られないという問題が生じることがある。例えば、ソース電極とドレイン電極との間隙（ＴＦＴのチャネル長に相当）を高い精度で制御できないという問題が生じることがある。これに対し、本実施形態では、ソースメタル層とは別個にパッチ電極１５を形成するので、ソースメタル層の厚さとパッチ電極１５の厚さとを独立して制御できる。したがって、ソースメタル層を形成する際の制御性を確保しつつ、所望の厚さのパッチ電極１５を形成できる。
本実施形態では、パッチ電極１５の厚さを、ソースメタル層の厚さとは別個に、高い自由度で設定できる。なお、パッチ電極１５のサイズは、ソースバスラインＳＬ等ほど厳密に制御される必要がないので、パッチ電極１５を厚くすることによって線幅シフト（設計値とのずれ）が大きくなっても構わない。なお、パッチ電極１５の厚さとソースメタル層の厚さが等しい場合を排除するものではない。
パッチ電極１５は、主層としてＣｕ層またはＡｌ層を含んでもよい。走査アンテナの性能はパッチ電極１５の電気抵抗と相関があり、主層の厚さは、所望の抵抗が得られるように設定される。電気抵抗の観点から、Ｃｕ層の方がＡｌ層よりもパッチ電極１５の厚さを小さくできる可能性がある。
・ゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴ
図４（ａ）〜（ｃ）は、それぞれ、ゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを模式的に示す断面図である。
ゲート端子部ＧＴは、誘電体基板上に形成されたゲートバスラインＧＬ、ゲートバスラインＧＬを覆う絶縁層、およびゲート端子用上部接続部１９ｇを備えている。ゲート端子用上部接続部１９ｇは、絶縁層に形成されたコンタクトホールＣＨ２内で、ゲートバスラインＧＬと接している。この例では、ゲートバスラインＧＬを覆う絶縁層は、誘電体基板側からゲート絶縁層４、第１絶縁層１１および第２絶縁層１７を含む。ゲート端子用上部接続部１９ｇは、例えば、第２絶縁層１７上に設けられた透明導電膜から形成された透明電極である。
ソース端子部ＳＴは、誘電体基板上（ここではゲート絶縁層４上）に形成されたソースバスラインＳＬ、ソースバスラインＳＬを覆う絶縁層、およびソース端子用上部接続部１９ｓを備えている。ソース端子用上部接続部１９ｓは、絶縁層に形成されたコンタクトホールＣＨ３内で、ソースバスラインＳＬと接している。この例では、ソースバスラインＳＬを覆う絶縁層は、第１絶縁層１１および第２絶縁層１７を含む。ソース端子用上部接続部１９ｓは、例えば、第２絶縁層１７上に設けられた透明導電膜から形成された透明電極である。
トランスファー端子部ＰＴは、第１絶縁層１１上に形成されたパッチ接続部１５ｐと、パッチ接続部１５ｐを覆う第２絶縁層１７と、トランスファー端子用上部接続部１９ｐとを有している。トランスファー端子用上部接続部１９ｐは、第２絶縁層１７に形成されたコンタクトホールＣＨ４内で、パッチ接続部１５ｐと接している。パッチ接続部１５ｐは、パッチ電極１５と同じ導電膜から形成されている。トランスファー端子用上部接続部（上部透明電極ともいう。）１９ｐは、例えば、第２絶縁層１７上に設けられた透明導電膜から形成された透明電極である。本実施形態では、各端子部の上部接続部１９ｇ、１９ｓおよび１９ｐは、同じ透明導電膜から形成されている。
本実施形態では、第２絶縁層１７を形成した後のエッチング工程により、各端子部のコンタクトホールＣＨ２、ＣＨ３、ＣＨ４を同時に形成することができるという利点がある。詳細な製造プロセスは後述する。
＜ＴＦＴ基板１０１の製造方法＞
ＴＦＴ基板１０１は、例えば以下の方法で製造され得る。図５は、ＴＦＴ基板１０１の製造工程を例示する図である。
まず、誘電体基板上に、金属膜（例えばＴｉ膜）を形成し、これをパターニングすることにより、アライメントマーク２１を形成する。誘電体基板としては、例えばガラス基板、耐熱性を有するプラスチック基板（樹脂基板）などを用いることができる。次いで、アライメントマーク２１を覆うように、下地絶縁膜２を形成する。下地絶縁膜２として、例えばＳｉＯ2膜を用いる。
続いて、下地絶縁膜２上に、ゲート電極３およびゲートバスラインＧＬを含むゲートメタル層を形成する。
ゲート電極３は、ゲートバスラインＧＬと一体的に形成され得る。ここでは、誘電体基板上に、スパッタ法などによって、図示しないゲート用導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。次いで、ゲート用導電膜をパターニングすることにより、ゲート電極３およびゲートバスラインＧＬを得る。ゲート用導電膜の材料は特に限定しない。アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属またはその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ゲート用導電膜として、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば２００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜を形成する。
次いで、ゲートメタル層を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４は、ＣＶＤ法等によって形成され得る。ゲート絶縁層４としては、酸化珪素（ＳｉＯ2）層、窒化珪素（ＳｉＮｘ）層、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）層、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）層等を適宜用いることができる。ゲート絶縁層４は積層構造を有していてもよい。ここでは、ゲート絶縁層４として、ＳｉＮｘ層（厚さ：例えば４１０ｎｍ）を形成する。
次いで、ゲート絶縁層４上に半導体層５およびコンタクト層を形成する。ここでは、真性アモルファスシリコン膜（厚さ：例えば１２５ｎｍ）およびｎ+型アモルファスシリコン膜（厚さ：例えば６５ｎｍ）をこの順で形成し、パターニングすることにより、島状の半導体層５およびコンタクト層を得る。半導体層５に用いる半導体膜はアモルファスシリコン膜に限定されない。例えば、半導体層５として酸化物半導体層を形成してもよい。この場合には、半導体層５とソース・ドレイン電極との間にコンタクト層を設けなくてもよい。
次いで、ゲート絶縁層４上およびコンタクト層上にソース用導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成し、これをパターニングすることによって、ソース電極７Ｓ、ドレイン電極７ＤおよびソースバスラインＳＬを含むソースメタル層を形成する。このとき、コンタクト層もエッチングされ、互いに分離されたソースコンタクト層６Ｓとドレインコンタクト層６Ｄとが形成される。
ソース用導電膜の材料は特に限定しない。アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属またはその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ソース用導電膜として、ＭｏＮ（厚さ：例えば３０ｎｍ）、Ａｌ（厚さ：例えば２００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜を形成する。なお、代わりに、ソース用導電膜として、Ｔｉ（厚さ：例えば３０ｎｍ）、ＭｏＮ（厚さ：例えば３０ｎｍ）、Ａｌ（厚さ：例えば２００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜を形成してもよい。
ここでは、例えば、スパッタ法でソース用導電膜を形成し、ウェットエッチングによりソース用導電膜のパターニング（ソース・ドレイン分離）を行う。この後、例えばドライエッチングにより、コンタクト層のうち、半導体層５のチャネル領域となる領域上に位置する部分を除去してギャップ部を形成し、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄとに分離する。このとき、ギャップ部において、半導体層５の表面近傍もエッチングされる（オーバーエッチング）。
なお、例えばソース用導電膜としてＴｉ膜およびＡｌ膜をこの順で積層した積層膜を用いる場合には、例えばリン酸酢酸硝酸水溶液を用いて、ウェットエッチングでＡｌ膜のパターニングを行った後、ドライエッチングでＴｉ膜およびコンタクト層（ｎ+型アモルファスシリコン層）６を同時にパターニングしてもよい。あるいは、ソース用導電膜およびコンタクト層を一括してエッチングすることも可能である。ただし、ソース用導電膜またはその下層とコンタクト層６とを同時にエッチングする場合には、基板全体における半導体層５のエッチング量（ギャップ部の掘れ量）の分布の制御が困難となる場合がある。これに対し、上述したように、ソース・ドレイン分離とギャップ部の形成と別個のエッチング工程で行うと、ギャップ部のエッチング量をより容易に制御できる。
次に、ＴＦＴ１０を覆うように第１絶縁層１１を形成する。この例では、第１絶縁層１１は、半導体層５のチャネル領域と接するように配置される。また、公知のフォトリソグラフィにより、第１絶縁層１１に、ドレイン電極７Ｄに達するコンタクトホールＣＨ１を形成する。
第１絶縁層１１は、例えば、酸化珪素（ＳｉＯ2）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等の無機絶縁層であってもよい。ここでは、第１絶縁層１１として、例えばＣＶＤ法により、厚さが例えば３３０ｎｍのＳｉＮｘ層を形成する。
次いで、第１絶縁層１１上およびコンタクトホールＣＨ１内にパッチ用導電膜を形成し、これをパターニングする。これにより、送受信領域Ｒ１にパッチ電極１５を形成し、非送受信領域Ｒ２にパッチ接続部１５ｐを形成する。パッチ電極１５は、コンタクトホールＣＨ１内でドレイン電極７Ｄと接する。なお、本明細書では、パッチ用導電膜から形成された、パッチ電極１５、パッチ接続部１５ｐを含む層を「パッチメタル層」と呼ぶことがある。
パッチ用導電膜の材料として、ゲート用導電膜またはソース用導電膜と同様の材料が用いられ得る。ただし、パッチ用導電膜は、ゲート用導電膜およびソース用導電膜よりも厚くなるように設定される。これにより、パッチ電極のシート抵抗を低減させることで、パッチ電極内の自由電子の振動が熱に変わるロスを低減させることが可能になる。パッチ用導電膜の好適な厚さは、例えば、０．３μｍ以上である。これよりも薄いと、シート抵抗が０．１０Ω／ｓｑ以上となり、ロスが大きくなるという問題が生じる可能性がある。パッチ用導電膜の厚さは、例えば３μｍ以下、より好ましくは２μｍ以下である。これよりも厚いと基板の反りが生じる場合がある。反りが大きいと、量産プロセスにおいて、搬送トラブル、基板の欠け、または基板の割れなどの問題が発生することがある。
ここでは、パッチ用導電膜として、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば１０００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成する。なお、代わりに、Ｔｉ（厚さ：例えば５０ｎｍ）、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば２０００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ／Ｔｉ）を形成してもよい。あるいは、代わりに、Ｔｉ（厚さ：例えば５０ｎｍ）、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば５００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ／Ｔｉ）を形成してもよい。または、Ｔｉ膜、Ｃｕ膜およびＴｉ膜をこの順で積層した積層膜（Ｔｉ／Ｃｕ／Ｔｉ）、あるいは、Ｔｉ膜およびＣｕ膜をこの順で積層した積層膜（Ｃｕ／Ｔｉ）を用いてもよい。
次いで、パッチ電極１５および第１絶縁層１１上に第２絶縁層（厚さ：例えば１００ｎｍ以上３００ｎｍ以下）１７を形成する。第２絶縁層１７としては、特に限定されず、例えば酸化珪素（ＳｉＯ2）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。ここでは、第２絶縁層１７として、例えば厚さ２００ｎｍのＳｉＮｘ層を形成する。

この後、例えばフッ素系ガスを用いたドライエッチングにより、無機絶縁膜（第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４）を一括してエッチングする。エッチングでは、パッチ電極１５、ソースバスラインＳＬおよびゲートバスラインＧＬはエッチストップとして機能する。これにより、第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４に、ゲートバスラインＧＬに達するコンタクトホールＣＨ２が形成され、第２絶縁層１７および第１絶縁層１１に、ソースバスラインＳＬに達するコンタクトホールＣＨ３が形成される。また、第２絶縁層１７に、パッチ接続部１５ｐに達するコンタクトホールＣＨ４が形成される。
この例では、無機絶縁膜を一括してエッチングするため、得られたコンタクトホールＣＨ２の側壁では、第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４の側面が整合し、コンタクトホールＣＨ３の側壁では、第２絶縁層１７および第１絶縁層１１の側壁が整合する。なお、本明細書において、コンタクトホール内において、異なる２以上の層の「側面が整合する」とは、これらの層におけるコンタクトホール内に露出した側面が、垂直方向に面一である場合のみでなく、連続してテーパー形状などの傾斜面を構成する場合をも含む。このような構成は、例えば、同一のマスクを用いてこれらの層をエッチングする、あるいは、一方の層をマスクとして他方の層のエッチングを行うこと等によって得られる。
次に、第２絶縁層１７上、およびコンタクトホールＣＨ２、ＣＨ３、ＣＨ４内に、例えばスパッタ法により透明導電膜（厚さ：５０ｎｍ以上２００ｎｍ以下）を形成する。透明導電膜として、例えばＩＴＯ（インジウム・錫酸化物）膜、ＩＺＯ膜、ＺｎＯ膜（酸化亜鉛膜）などを用いることができる。ここでは、透明導電膜として、厚さが例えば１００ｎｍのＩＴＯ膜を用いる。
次いで、透明導電膜をパターニングすることにより、ゲート端子用上部接続部１９ｇ、ソース端子用上部接続部１９ｓおよびトランスファー端子用上部接続部１９ｐを形成する。ゲート端子用上部接続部１９ｇ、ソース端子用上部接続部１９ｓおよびトランスファー端子用上部接続部１９ｐは、各端子部で露出した電極または配線を保護するために用いられる。このようにして、ゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴが得られる。
＜スロット基板２０１の構造＞
次いで、スロット基板２０１の構造をより具体的に説明する。
図６は、スロット基板２０１におけるアンテナ単位領域Ｕおよび端子部ＩＴを模式的に示す断面図である。
スロット基板２０１は、表面および裏面を有する誘電体基板５１と、誘電体基板５１の表面に形成された第３絶縁層５２と、第３絶縁層５２上に形成されたスロット電極５５と、スロット電極５５を覆う第４絶縁層５８とを備える。反射導電板６５が誘電体基板５１の裏面に誘電体層（空気層）５４を介して対向するように配置されている。スロット電極５５および反射導電板６５は導波路３０１の壁として機能する。
送受信領域Ｒ１において、スロット電極５５には複数のスロット５７が形成されている。スロット５７はスロット電極５５を貫通する開口である。この例では、各アンテナ単位領域Ｕに１個のスロット５７が配置されている。
第４絶縁層５８は、スロット電極５５上およびスロット５７内に形成されている。第４絶縁層５８の材料は、第３絶縁層５２の材料と同じであってもよい。第４絶縁層５８でスロット電極５５を覆うことにより、スロット電極５５と液晶層ＬＣとが直接接触しないので、信頼性を高めることができる。スロット電極５５がＣｕ層で形成されていると、Ｃｕが液晶層ＬＣに溶出することがある。また、スロット電極５５を薄膜堆積技術を用いてＡｌ層で形成すると、Ａｌ層にボイドが含まれることがある。第４絶縁層５８は、Ａｌ層のボイドに液晶材料が侵入するのを防止することができる。なお、Ａｌ層をアルミ箔を接着材により誘電体基板５１に貼り付け、これをパターニングすることによってスロット電極５５を作製すれば、ボイドの問題を回避できる。
スロット電極５５は、Ｃｕ層、Ａｌ層などの主層５５Ｍを含む。スロット電極５５は、主層５５Ｍと、それを挟むように配置された上層５５Ｕおよび下層５５Ｌとを含む積層構造を有していてもよい。主層５５Ｍの厚さは、材料に応じて表皮効果を考慮して設定され、例えば２μｍ以上３０μｍ以下であってもよい。主層５５Ｍの厚さは、典型的には上層５５Ｕおよび下層５５Ｌの厚さよりも大きい。
図示する例では、主層５５ＭはＣｕ層、上層５５Ｕおよび下層５５ＬはＴｉ層である。主層５５Ｍと第３絶縁層５２との間に下層５５Ｌを配置することにより、スロット電極５５と第３絶縁層５２との密着性を向上できる。また、上層５５Ｕを設けることにより、主層５５Ｍ（例えばＣｕ層）の腐食を抑制できる。
反射導電板６５は、導波路３０１の壁を構成するので、表皮深さの３倍以上、好ましくは５倍以上の厚さを有することが好ましい。反射導電板６５は、例えば、削り出しによって作製された厚さが数ｍｍのアルミニウム板、銅板などを用いることができる。
非送受信領域Ｒ２には、端子部ＩＴが設けられている。端子部ＩＴは、スロット電極５５と、スロット電極５５を覆う第４絶縁層５８と、上部接続部６０とを備える。第４絶縁層５８は、スロット電極５５に達する開口を有している。上部接続部６０は、開口内でスロット電極５５に接している。本実施形態では、端子部ＩＴは、シール領域Ｒｓ内に配置され、導電性粒子を含有するシール樹脂によって、ＴＦＴ基板におけるトランスファー端子部と接続される（トランスファー部）。
・トランスファー部
図７は、ＴＦＴ基板１０１のトランスファー端子部ＰＴと、スロット基板２０１の端子部ＩＴとを接続するトランスファー部を説明するための模式的な断面図である。図７では、図１〜図４と同様の構成要素には同じ参照符号を付している。
トランスファー部では、端子部ＩＴの上部接続部６０は、ＴＦＴ基板１０１におけるトランスファー端子部ＰＴのトランスファー端子用上部接続部１９ｐと電気的に接続される。本実施形態では、上部接続部６０とトランスファー端子用上部接続部１９ｐとを、導電性ビーズ（例えばＡｕビーズ）７１を含む樹脂（シール樹脂）７３（「シール部７３」ということもある。）を介して接続する。
上部接続部６０、１９ｐは、いずれも、ＩＴＯ膜、ＩＺＯ膜などの透明導電層であり、透明導電層の厚さは、例えば、シート抵抗が０．１０Ω／ｓｑ未満となるように設定される。透明導電層の厚さは、例えば、２０ｎｍ以上２５０ｎｍ以下である。
トランスファー部は、走査アンテナ１０００の中心部および周縁部（すなわち、走査アンテナ１０００の法線方向から見たとき、ドーナツ状の送受信領域Ｒ１の内側および外側）の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。トランスファー部は、液晶を封入するシール領域Ｒｓ内に配置されていてもよいし、シール領域Ｒｓの外側（液晶層と反対側）に配置されていてもよい。
＜スロット基板２０１の製造方法＞
スロット基板２０１は、例えば以下の方法で製造され得る。
まず、誘電体基板上に第３絶縁層（厚さ：例えば２００ｎｍ）５２を形成する。誘電体基板としては、ガラス基板、樹脂基板などの、電磁波に対する透過率の高い（誘電率εMおよび誘電損失ｔａｎδMが小さい）基板を用いることができる。誘電体基板は電磁波の減衰を抑制するために薄い方が好ましい。例えば、ガラス基板の表面に後述するプロセスでスロット電極５５などの構成要素を形成した後、ガラス基板を裏面側から薄板化してもよい。これにより、ガラス基板の厚さを例えば５００μｍ以下に低減できる。
誘電体基板として樹脂基板を用いる場合、ＴＦＴ等の構成要素を直接、樹脂基板上に形成してもよいし、転写法を用いて樹脂基板上に形成してもよい。転写法によると、例えば、ガラス基板上に樹脂膜（例えばポリイミド膜）を形成し、樹脂膜上に後述するプロセスで構成要素を形成した後、構成要素が形成された樹脂膜とガラス基板とを分離させる。一般に、ガラスよりも樹脂の方が誘電率εMおよび誘電損失ｔａｎδMが小さい。樹脂基板の厚さは、例えば、３μｍ〜３００μｍである。樹脂材料としては、ポリイミドの他、例えば、液晶高分子を用いることもできる。
第３絶縁層５２としては、特に限定しないが、例えば酸化珪素（ＳｉＯ2）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。
次いで、第３絶縁層５２の上に金属膜を形成し、これをパターニングすることによって、複数のスロット５７を有するスロット電極５５を得る。金属膜としては、厚さが２μｍ〜６μｍのＣｕ膜（またはＡｌ膜）を用いてもよい。ここでは、Ｔｉ膜、Ｃｕ膜およびＴｉ膜をこの順で積層した積層膜を用いる。なお、代わりに、Ｔｉ（厚さ：例えば５０ｎｍ）およびＣｕ（厚さ：例えば５０００ｎｍ）をこの順で積層した積層膜を形成してもよい。
この後、スロット電極５５上およびスロット５７内に第４絶縁層（厚さ：例えば１００ｎｍまたは２００ｎｍ）５８を形成する。第４絶縁層５８の材料は、第３絶縁層の材料と同じであってもよい。この後、非送受信領域Ｒ２において、第４絶縁層５８に、スロット電極５５に達する開口部を形成する。
次いで、第４絶縁層５８上および第４絶縁層５８の開口部内に透明導電膜を形成し、これをパターニングすることにより、開口部内でスロット電極５５と接する上部接続部６０を形成する。これにより、端子部ＩＴを得る。
＜ＴＦＴ１０の材料および構造＞
本実施形態では、各画素に配置されるスイッチング素子として、半導体層５を活性層とするＴＦＴが用いられる。半導体層５はアモルファスシリコン層に限定されず、ポリシリコン層、酸化物半導体層であってもよい。
酸化物半導体層を用いる場合、酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
酸化物半導体層は、２層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。
非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４−００７３９９号公報に記載されている。参考のために、特開２０１４−００７３９９号公報の開示内容の全てを本明細書に援用する。
酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む酸化物半導体膜から形成され得る。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体等、酸化物半導体を含む活性層を有するチャネルエッチ型のＴＦＴを、「ＣＥ−ＯＳ−ＴＦＴ」と呼ぶことがある。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体が好ましい。
なお、結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４−００７３９９号公報、特開２０１２−１３４４７５号公報、特開２０１４−２０９７２７号公報などに開示されている。参考のために、特開２０１２−１３４４７５号公報および特開２０１４−２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、非送受信領域に設けられる駆動回路に含まれるＴＦＴ）および各アンテナ単位領域に設けられるＴＦＴとして好適に用いられる。
酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ2Ｏ3−ＳｎＯ2−ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｔｉ−Ｏ系半導体、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系半導体、Ｇａ−Ｚｎ−Ｏ系半導体などを含んでいてもよい。
図３に示す例では、ＴＦＴ１０は、ボトムゲート構造を有するチャネルエッチ型のＴＦＴである。「チャネルエッチ型のＴＦＴ」では、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、半導体層の上面と接するように配置されている。チャネルエッチ型のＴＦＴは、例えば半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。
なお、ＴＦＴ１０は、チャネル領域上にエッチストップ層が形成されたエッチストップ型ＴＦＴであってもよい。エッチストップ型ＴＦＴでは、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のＴＦＴは、例えば半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。
また、ＴＦＴ１０は、ソースおよびドレイン電極が半導体層の上面と接するトップコンタクト構造を有するが、ソースおよびドレイン電極は半導体層の下面と接するように配置されていてもよい（ボトムコンタクト構造）。さらに、ＴＦＴ１０は、半導体層の誘電体基板側にゲート電極を有するボトムゲート構造であってもよいし、半導体層の上方にゲート電極を有するトップゲート構造であってもよい。
（第２の実施形態）
図面を参照しながら、第２の実施形態の走査アンテナを説明する。本実施形態の走査アンテナにおけるＴＦＴ基板は、各端子部の上部接続部となる透明導電層が、ＴＦＴ基板における第１絶縁層と第２絶縁層との間に設けられている点で、図２に示すＴＦＴ基板１０１と異なる。
図８（ａ）〜（ｃ）は、それぞれ、本実施形態におけるＴＦＴ基板１０２のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを示す断面図である。図４と同様の構成要素には同じ参照符号を付し、説明を省略する。なお、アンテナ単位領域Ｕの断面構造は前述の実施形態（図３）と同様であるので図示および説明を省略する。
本実施形態におけるゲート端子部ＧＴは、誘電体基板上に形成されたゲートバスラインＧＬ、ゲートバスラインＧＬを覆う絶縁層、およびゲート端子用上部接続部１９ｇを備えている。ゲート端子用上部接続部１９ｇは、絶縁層に形成されたコンタクトホールＣＨ２内で、ゲートバスラインＧＬと接している。この例では、ゲートバスラインＧＬを覆う絶縁層は、ゲート絶縁層４および第１絶縁層１１を含む。ゲート端子用上部接続部１９ｇおよび第１絶縁層１１上には第２絶縁層１７が形成されている。第２絶縁層１７は、ゲート端子用上部接続部１９ｇの一部を露出する開口部１８ｇを有している。この例では、第２絶縁層１７の開口部１８ｇは、コンタクトホールＣＨ２全体を露出するように配置されていてもよい。
ソース端子部ＳＴは、誘電体基板上（ここではゲート絶縁層４上）に形成されたソースバスラインＳＬ、ソースバスラインＳＬを覆う絶縁層、およびソース端子用上部接続部１９ｓを備えている。ソース端子用上部接続部１９ｓは、絶縁層に形成されたコンタクトホールＣＨ３内で、ソースバスラインＳＬと接している。この例では、ソースバスラインＳＬを覆う絶縁層は、第１絶縁層１１のみを含む。第２絶縁層１７は、ソース端子用上部接続部１９ｓおよび第１絶縁層１１上に延設されている。第２絶縁層１７は、ソース端子用上部接続部１９ｓの一部を露出する開口部１８ｓを有している。第２絶縁層１７の開口部１８ｓは、コンタクトホールＣＨ３全体を露出するように配置されていてもよい。
トランスファー端子部ＰＴは、ソースバスラインＳＬと同じ導電膜（ソース用導電膜）から形成されたソース接続配線７ｐと、ソース接続配線７ｐ上に延設された第１絶縁層１１と、第１絶縁層１１上に形成されたトランスファー端子用上部接続部１９ｐおよびパッチ接続部１５ｐとを有している。
第１絶縁層１１には、ソース接続配線７ｐを露出するコンタクトホールＣＨ５およびＣＨ６が設けられている。トランスファー端子用上部接続部１９ｐは、第１絶縁層１１上およびコンタクトホールＣＨ５内に配置され、コンタクトホールＣＨ５内で、ソース接続配線７ｐと接している。パッチ接続部１５ｐは、第１絶縁層１１上およびコンタクトホールＣＨ６内に配置され、コンタクトホールＣＨ６内でソース接続配線７ｐと接している。トランスファー端子用上部接続部１９ｐは、透明導電膜から形成された透明電極である。パッチ接続部１５ｐは、パッチ電極１５と同じ導電膜から形成されている。なお、各端子部の上部接続部１９ｇ、１９ｓおよび１９ｐは、同じ透明導電膜から形成されていてもよい。
第２絶縁層１７は、トランスファー端子用上部接続部１９ｐ、パッチ接続部１５ｐおよび第１絶縁層１１上に延設されている。第２絶縁層１７は、トランスファー端子用上部接続部１９ｐの一部を露出する開口部１８ｐを有している。この例では、第２絶縁層１７の開口部１８ｐは、コンタクトホールＣＨ５全体を露出するように配置されている。一方、パッチ接続部１５ｐは、第２絶縁層１７で覆われている。
このように、本実施形態では、ソースメタル層に形成されたソース接続配線７ｐによって、トランスファー端子部ＰＴのトランスファー端子用上部接続部１９ｐと、パッチ接続部１５ｐとを電気的に接続している。図示していないが、前述の実施形態と同様に、トランスファー端子用上部接続部１９ｐは、スロット基板２０１におけるスロット電極と、導電性粒子を含有するシール樹脂によって接続される。
前述した実施形態では、第２絶縁層１７の形成後に、深さが異なるコンタクトホールＣＨ１〜ＣＨ４を一括して形成する。例えばゲート端子部ＧＴ上では、比較的厚い絶縁層（ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７）をエッチングするのに対し、トランスファー端子部ＰＴでは、第２絶縁層１７のみをエッチングする。このため、浅いコンタクトホールの下地となる導電膜（例えばパッチ電極用導電膜）がエッチング時に大きなダメージを受ける可能性がある。
これに対し、本実施形態では、第２絶縁層１７を形成する前にコンタクトホールＣＨ１〜３、ＣＨ５、ＣＨ６を形成する。これらのコンタクトホールは第１絶縁層１１のみ、または第１絶縁層１１およびゲート絶縁層４の積層膜に形成されるので、前述の実施形態よりも、一括形成されるコンタクトホールの深さの差を低減できる。したがって、コンタクトホールの下地となる導電膜へのダメージを低減できる。特に、パッチ電極用導電膜にＡｌ膜を用いる場合には、ＩＴＯ膜とＡｌ膜とを直接接触させると良好なコンタクトが得られないことから、Ａｌ膜の上層にＭｏＮ層などのキャップ層を形成することがある。このような場合に、エッチングの際のダメージを考慮してキャップ層の厚さを大きくする必要がないので有利である。
＜ＴＦＴ基板１０２の製造方法＞
ＴＦＴ基板１０２は、例えば次のような方法で製造される。図９は、ＴＦＴ基板１０２の製造工程を例示する図である。なお、以下では、各層の材料、厚さ、形成方法などが、前述したＴＦＴ基板１０１と同様である場合には説明を省略する。
まず、ＴＦＴ基板１０２と同様の方法で、誘電体基板上に、アライメントマーク、下地絶縁層、ゲートメタル層、ゲート絶縁層、半導体層、コンタクト層およびソースメタル層を形成し、ＴＦＴを得る。ソースメタル層を形成する工程では、ソース用導電膜から、ソースおよびドレイン電極、ソースバスラインに加えて、ソース接続配線７ｐも形成する。
次に、ソースメタル層を覆うように第１絶縁層１１を形成する。この後、第１絶縁層１１およびゲート絶縁層４を一括してエッチングし、コンタクトホールＣＨ１〜３、ＣＨ５、ＣＨ６を形成する。エッチングでは、ソースバスラインＳＬおよびゲートバスラインＧＬはエッチストップとして機能する。これにより、送受信領域Ｒ１において、第１絶縁層１１に、ＴＦＴのドレイン電極に達するコンタクトホールＣＨ１が形成される。また、非送受信領域Ｒ２において、第１絶縁層１１およびゲート絶縁層４に、ゲートバスラインＧＬに達するコンタクトホールＣＨ２、第１絶縁層１１に、ソースバスラインＳＬに達するコンタクトホールＣＨ３およびソース接続配線７ｐに達するコンタクトホールＣＨ５、ＣＨ６が形成される。コンタクトホールＣＨ５をシール領域Ｒｓに配置し、コンタクトホールＣＨ６をシール領域Ｒｓの外側に配置してもよい。あるいは、両方ともシール領域Ｒｓの外部に配置してもよい。
次いで、第１絶縁層１１上およびコンタクトホールＣＨ１〜３、ＣＨ５、ＣＨ６に透明導電膜を形成し、これをパターニングする。これにより、コンタクトホールＣＨ２内でゲートバスラインＧＬと接するゲート端子用上部接続部１９ｇ、コンタクトホールＣＨ３内でソースバスラインＳＬと接するソース端子用上部接続部１９ｓ、およびコンタクトホールＣＨ５内でソース接続配線７ｐと接するトランスファー端子用上部接続部１９ｐを形成する。
次に、第１絶縁層１１上、ゲート端子用上部接続部１９ｇ、ソース端子用上部接続部１９ｓ、トランスファー端子用上部接続部１９ｐ上、およびコンタクトホールＣＨ１、ＣＨ６内に、パッチ電極用導電膜を形成し、パターニングを行う。これにより、送受信領域Ｒ１に、コンタクトホールＣＨ１内でドレイン電極７Ｄと接するパッチ電極１５、非送受信領域Ｒ２に、コンタクトホールＣＨ６内でソース接続配線７ｐと接するパッチ接続部１５ｐを形成する。パッチ電極用導電膜のパターニングは、ウェットエッチングによって行ってもよい。ここでは、透明導電膜（ＩＴＯなど）とパッチ電極用導電膜（例えばＡｌ膜）とのエッチング選択比を大きくできるエッチャントを用いる。これにより、パッチ電極用導電膜のパターニングの際に、透明導電膜をエッチストップとして機能させることができる。ソースバスラインＳＬ、ゲートバスラインＧＬおよびソース接続配線７ｐのうちコンタクトホールＣＨ２、ＣＨ３、ＣＨ５で露出された部分は、エッチストップ（透明導電膜）で覆われているため、エッチングされない。
続いて、第２絶縁層１７を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第２絶縁層１７のパターニングを行う。これにより、第２絶縁層１７に、ゲート端子用上部接続部１９ｇを露出する開口部１８ｇ、ソース端子用上部接続部１９ｓを露出する開口部１８ｓおよびトランスファー端子用上部接続部１９ｐを露出する開口部１８ｐを設ける。このようにして、ＴＦＴ基板１０２を得る。
（第３の実施形態）
図面を参照しながら、第３の実施形態の走査アンテナを説明する。本実施形態の走査アンテナにおけるＴＦＴ基板は、透明導電膜からなる上部接続部をトランスファー端子部に設けない点で、図８に示すＴＦＴ基板１０２と異なる。
図１０（ａ）〜（ｃ）は、それぞれ、本実施形態におけるＴＦＴ基板１０３のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを示す断面図である。図８と同様の構成要素には同じ参照符号を付し、説明を省略する。なお、アンテナ単位領域Ｕの構造は前述の実施形態（図３）と同様であるので図示および説明を省略する。
ゲート端子部ＧＴおよびソース端子部ＳＴの構造は、図８に示すＴＦＴ基板１０２のゲート端子部およびソース端子部の構造と同様である。
トランスファー端子部ＰＴは、第１絶縁層１１上に形成されたパッチ接続部１５ｐと、パッチ接続部１５ｐ上に積み重ねられた保護導電層２３とを有している。第２絶縁層１７は、保護導電層２３上に延設され、保護導電層２３の一部を露出する開口部１８ｐを有している。一方、パッチ電極１５は、第２絶縁層１７で覆われている。
＜ＴＦＴ基板１０３の製造方法＞
ＴＦＴ基板１０３は、例えば次のような方法で製造される。図１１は、ＴＦＴ基板１０３の製造工程を例示する図である。なお、以下では、各層の材料、厚さ、形成方法などが、前述したＴＦＴ基板１０１と同様である場合には説明を省略する。
まず、ＴＦＴ基板１０１と同様の方法で、誘電体基板上に、アライメントマーク、下地絶縁層、ゲートメタル層、ゲート絶縁層、半導体層、コンタクト層およびソースメタル層を形成し、ＴＦＴを得る。
次に、ソースメタル層を覆うように第１絶縁層１１を形成する。この後、第１絶縁層１１およびゲート絶縁層４を一括してエッチングし、コンタクトホールＣＨ１〜３を形成する。エッチングでは、ソースバスラインＳＬおよびゲートバスラインＧＬはエッチストップとして機能する。これにより、第１絶縁層１１に、ＴＦＴのドレイン電極に達するコンタクトホールＣＨ１が形成されるとともに、第１絶縁層１１およびゲート絶縁層４に、ゲートバスラインＧＬに達するコンタクトホールＣＨ２が形成され、第１絶縁層１１に、ソースバスラインＳＬに達するコンタクトホールＣＨ３が形成される。トランスファー端子部が形成される領域にはコンタクトホールを形成しない。
次いで、第１絶縁層１１上およびコンタクトホールＣＨ１、ＣＨ２、ＣＨ３内に透明導電膜を形成し、これをパターニングする。これにより、コンタクトホールＣＨ２内でゲートバスラインＧＬと接するゲート端子用上部接続部１９ｇ、およびコンタクトホールＣＨ３内でソースバスラインＳＬと接するソース端子用上部接続部１９ｓを形成する。トランスファー端子部が形成される領域では、透明導電膜は除去される。
次に、第１絶縁層１１上、ゲート端子用上部接続部１９ｇおよびソース端子用上部接続部１９ｓ上、およびコンタクトホールＣＨ１内にパッチ電極用導電膜を形成し、パターニングを行う。これにより、送受信領域Ｒ１に、コンタクトホールＣＨ１内でドレイン電極７Ｄと接するパッチ電極１５を形成し、非送受信領域Ｒ２に、パッチ接続部１５ｐを形成する。前述の実施形態と同様に、パッチ電極用導電膜のパターニングには、透明導電膜（ＩＴＯなど）とパッチ電極用導電膜とのエッチング選択比を確保できるエッチャントを用いる。
続いて、パッチ接続部１５ｐ上に保護導電層２３を形成する。保護導電層２３として、Ｔｉ層、ＩＴＯ層およびＩＺＯ（インジウム亜鉛酸化物）層など（厚さ：例えば５０ｎｍ以上１００ｎｍ以下）を用いることができる。ここでは、保護導電層２３として、Ｔｉ層（厚さ：例えば５０ｎｍ）を用いる。なお、保護導電層をパッチ電極１５の上に形成してもよい。
次いで、第２絶縁層１７を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第２絶縁層１７のパターニングを行う。これにより、第２絶縁層１７に、ゲート端子用上部接続部１９ｇを露出する開口部１８ｇ、ソース端子用上部接続部１９ｓを露出する開口部１８ｓ、および保護導電層２３を露出する開口部１８ｐを設ける。このようにして、ＴＦＴ基板１０３を得る。
＜スロット基板２０３の構造＞
図１２は、本実施形態における、ＴＦＴ基板１０３のトランスファー端子部ＰＴと、スロット基板２０３の端子部ＩＴとを接続するトランスファー部を説明するための模式的な断面図である。図１２では、前述の実施形態と同様の構成要素には同じ参照符号を付している。
まず、本実施形態におけるスロット基板２０３を説明する。スロット基板２０３は、誘電体基板５１と、誘電体基板５１の表面に形成された第３絶縁層５２と、第３絶縁層５２上に形成されたスロット電極５５と、スロット電極５５を覆う第４絶縁層５８とを備える。反射導電板６５が誘電体基板５１の裏面に誘電体層（空気層）５４を介して対向するように配置されている。スロット電極５５および反射導電板６５は導波路３０１の壁として機能する。
スロット電極５５は、Ｃｕ層またはＡｌ層を主層５５Ｍとする積層構造を有している。送受信領域Ｒ１において、スロット電極５５には複数のスロット５７が形成されている。送受信領域Ｒ１におけるスロット電極５５の構造は、図６を参照しながら前述したスロット基板２０１の構造と同じである。
非送受信領域Ｒ２には、端子部ＩＴが設けられている。端子部ＩＴでは、第４絶縁層５８に、スロット電極５５の表面を露出する開口が設けられている。スロット電極５５の露出した領域がコンタクト面５５ｃとなる。このように、本実施形態では、スロット電極５５のコンタクト面５５ｃは、第４絶縁層５８で覆われていない。
トランスファー部では、ＴＦＴ基板１０３におけるパッチ接続部１５ｐを覆う保護導電層２３と、スロット基板２０３におけるスロット電極５５のコンタクト面５５ｃとを、導電性ビーズ７１を含む樹脂（シール樹脂）を介して接続する。
本実施形態におけるトランスファー部は、前述の実施形態と同様に、走査アンテナの中心部および周縁部の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。また、シール領域Ｒｓ内に配置されていてもよいし、シール領域Ｒｓの外側（液晶層と反対側）に配置されていてもよい。
本実施形態では、トランスファー端子部ＰＴおよび端子部ＩＴのコンタクト面に透明導電膜を設けない。このため、保護導電層２３と、スロット基板２０３のスロット電極５５とを、導電性粒子を含有するシール樹脂を介して接続させることができる。
また、本実施形態では、第１の実施形態（図３および図４）と比べて、一括形成されるコンタクトホールの深さの差が小さいので、コンタクトホールの下地となる導電膜へのダメージを低減できる。
＜スロット基板２０３の製造方法＞
スロット基板２０３は、次のようにして製造される。各層の材料、厚さおよび形成方法は、スロット基板２０１と同様であるので、説明を省略する。
まず、スロット基板２０１と同様の方法で、誘電体基板上に、第３絶縁層５２およびスロット電極５５を形成し、スロット電極５５に複数のスロット５７を形成する。次いで、スロット電極５５上およびスロット内に第４絶縁層５８を形成する。この後、スロット電極５５のコンタクト面となる領域を露出するように、第４絶縁層５８に開口部１８ｐを設ける。このようにして、スロット基板２０３が製造される。
＜内部ヒーター構造＞
上述したように、アンテナのアンテナ単位に用いられる液晶材料の誘電異方性ΔεMは大きいことが好ましい。しかしながら、誘電異方性ΔεMが大きい液晶材料（ネマチック液晶）の粘度は大きく、応答速度が遅いという問題がある。特に、温度が低下すると、粘度は上昇する。移動体（例えば、船舶、航空機、自動車）に搭載された走査アンテナの環境温度は変動する。したがって、液晶材料の温度をある程度以上、例えば３０℃以上、あるいは４５℃以上に調整できることが好ましい。設定温度は、ネマチック液晶材料の粘度が概ね１０ｃＰ（センチポアズ）以下となるように設定することが好ましい。
本発明の実施形態の走査アンテナは、上記の構造に加えて、内部ヒーター構造を有することが好ましい。内部ヒーターとしては、ジュール熱を利用する抵抗加熱方式のヒーターが好ましい。ヒーター用の抵抗膜の材料としては、特に限定されないが、例えば、ＩＴＯやＩＺＯなど比較的比抵抗の高い導電材料を用いることができる。また、抵抗値の調整のために、金属（例えば、ニクロム、チタン、クロム、白金、ニッケル、アルミニウム、銅）の細線やメッシュで抵抗膜を形成してもよい。ＩＴＯやＩＺＯなどの細線やメッシュを用いることもできる。求められる発熱量に応じて、抵抗値を設定すればよい。
例えば、直径が３４０ｍｍの円の面積（約９０、０００ｍｍ2）を１００Ｖ交流（６０Ｈｚ）で、抵抗膜の発熱温度を３０℃にするためには、抵抗膜の抵抗値を１３９Ω、電流を０．７Ａで、電力密度を８００Ｗ／ｍ2とすればよい。同じ面積を１００Ｖ交流（６０Ｈｚ）で、抵抗膜の発熱温度を４５℃にするためには、抵抗膜の抵抗値を８２Ω、電流を１．２Ａで、電力密度を１３５０Ｗ／ｍ2とすればよい。
ヒーター用の抵抗膜は、走査アンテナの動作に影響を及ぼさない限りどこに設けてもよいが、液晶材料を効率的に加熱するためには、液晶層の近くに設けることが好ましい。例えば、図１３（ａ）に示すＴＦＴ基板１０４に示す様に、誘電体基板１のほぼ全面に抵抗膜６８を形成してもよい。図１３（ａ）は、ヒーター用抵抗膜６８を有するＴＦＴ基板１０４の模式的な平面図である。抵抗膜６８は、例えば、図３に示した下地絶縁膜２で覆われる。下地絶縁膜２は、十分な絶縁耐圧を有するように形成される。
抵抗膜６８は、開口部６８ａ、６８ｂおよび６８ｃを有することが好ましい。ＴＦＴ基板１０４とスロット基板とが貼り合せられたとき、パッチ電極１５と対向するようにスロット５７が位置する。このときに、スロット５７のエッジから距離ｄの周囲には抵抗膜６８が存在しないよう開口部６８ａを配置する。ｄは例えば０．５ｍｍである。また、補助容量ＣＳの下部にも開口部６８ｂを配置し、ＴＦＴの下部にも開口部６８ｃを配置することが好ましい。
なお、アンテナ単位Ｕのサイズは、例えば４ｍｍ×４ｍｍである。また、図１３（ｂ）に示すように、例えば、スロット５７の幅ｓ２は０．５ｍｍ、スロット５７の長さｓ１は３．３ｍｍ、スロット５７の幅方向のパッチ電極１５の幅ｐ２は０．７ｍｍ、スロットの長さ方向のパッチ電極１５の幅ｐ１は０．５ｍｍである。なお、アンテナ単位Ｕ、スロット５７およびパッチ電極１５のサイズ、形状、配置関係などは図１３（ａ）および（ｂ）に示す例に限定されない。
ヒーター用抵抗膜６８からの電界の影響をさらに低減するために、シールド導電層を形成してもよい。シールド導電層は、例えば、下地絶縁膜２の上に誘電体基板１のほぼ全面に形成される。シールド導電層には、抵抗膜６８のように開口部６８ａ、６８ｂを設ける必要はないが、開口部６８ｃを設けることが好ましい。シールド導電層は、例えば、アルミニウム層で形成され、接地電位とされる。
また、液晶層を均一に加熱できるように、抵抗膜の抵抗値に分布を持たせることが好ましい。液晶層の温度分布は、最高温度−最低温度（温度むら）が、例えば１５℃以下となることが好ましい。温度むらが１５℃を超えると、位相差変調が面内でばらつき、良好なビーム形成ができなくなるという不具合が発生することがある。また、液晶層の温度がＴｎｉ点（例えば１２５℃）に近づくと、ΔεMが小さくなるので好ましくない。
図１４（ａ）、（ｂ）および図１５（ａ）〜（ｃ）を参照して、抵抗膜における抵抗値の分布を説明する。図１４（ａ）、（ｂ）および図１５（ａ）〜（ｃ）に、抵抗加熱構造８０ａ〜８０ｅの模式的な構造と電流の分布を示す。抵抗加熱構造は、抵抗膜と、ヒーター用端子とを備えている。
図１４（ａ）に示す抵抗加熱構造８０ａは、第１端子８２ａと第２端子８４ａとこれらに接続された抵抗膜８６ａとを有している。第１端子８２ａは、円の中心に配置され、第２端子８４ａは円周の全体に沿って配置されている。ここで円は、送受信領域Ｒ１に対応する。第１端子８２ａと第２端子８４ａとの間に直流電圧を供給すると、例えば、第１端子８２ａから第２端子８４ａに放射状に電流ＩＡが流れる。したがって、抵抗膜８６ａは面内の抵抗値は一定であっても、均一に発熱することができる。もちろん、電流の流れる向きは、第２端子８４ａから第１端子８２ａに向かう方向でもよい。
図１４（ｂ）に抵抗加熱構造８０ｂは、第１端子８２ｂと第２端子８４ｂとこれらに接続された抵抗膜８６ｂとを有している。第１端子８２ｂおよび第２端子８４ｂは円周に沿って互いに隣接して配置されている。抵抗膜８６ｂにおける第１端子８２ｂと第２端子８４ｂとの間を流れる電流ＩＡによって発生する単位面積当たりの発熱量が一定になるように、抵抗膜８６ｂの抵抗値は面内分布を有している。抵抗膜８６ｂの抵抗値の面内分布は、例えば、抵抗膜８６を細線で構成する場合、細線の太さや、細線の密度で調整すればよい。
図１５（ａ）に示す抵抗加熱構造８０ｃは、第１端子８２ｃと第２端子８４ｃとこれらに接続された抵抗膜８６ｃとを有している。第１端子８２ｃは、円の上側半分の円周に沿って配置されており、第２端子８４ｃは円の下側半分の円周に沿って配置されている。抵抗膜８６ｃを例えば第１端子８２ｃと第２端子８４ｃとの間を上下に延びる細線で構成する場合、電流ＩＡによる単位面積あたりの発熱量が面内で一定になるように、例えば、中央付近の細線の太さや密度が高くなるように調整されている。
図１５（ｂ）に示す抵抗加熱構造８０ｄは、第１端子８２ｄと第２端子８４ｄとこれらに接続された抵抗膜８６ｄとを有している。第１端子８２ｄと第２端子８４ｄとは、それぞれ円の直径に沿って上下方向、左右方向に延びるように設けられている。図では簡略化しているが、第１端子８２ｄと第２端子８４ｄとは互いに絶縁されている。
また、図１５（ｃ）に示す抵抗加熱構造８０ｅは、第１端子８２ｅと第２端子８４ｅとこれらに接続された抵抗膜８６ｅとを有している。抵抗加熱構造８０ｅは、抵抗加熱構造８０ｄと異なり、第１端子８２ｅおよび第２端子８４ｅのいずれも円の中心から上下左右の４つの方向に延びる４つの部分を有している。互いに９０度を成す第１端子８２ｅの部分と第２端子８４ｅの部分とは、電流ＩＡが、時計回りに流れるように配置されている。
抵抗加熱構造８０ｄおよび抵抗加熱構造８０ｅのいずれにおいても、単位面積当たりの発熱量が面内で均一になるように、円周に近いほど電流ＩＡが多くなるように、例えば、円周に近い側の細線を太く、密度が高くなるように調整されている。
このような内部ヒーター構造は、例えば、走査アンテナの温度を検出して、予め設定された温度を下回ったときに自動的に動作するようにしてもよい。もちろん、使用者の操作に呼応して動作するようにしてもよい。
＜外部ヒーター構造＞
本発明の実施形態の走査アンテナは、上記の内部ヒーター構造に代えて、あるいは、内部ヒーター構造とともに、外部ヒーター構造を有してもよい。外部ヒーターとしては、公知の種々のヒーターを用いることができるが、ジュール熱を利用する抵抗加熱方式のヒーターが好ましい。ヒーターの内、発熱する部分をヒーター部ということにする。以下では、ヒーター部として抵抗膜を用いる例を説明する。以下でも、抵抗膜は参照符号６８で示す。
例えば、図１６（ａ）および（ｂ）に示す液晶パネル１００Ｐａまたは１００Ｐｂの様に、ヒーター用の抵抗膜６８を配置することが好ましい。ここで、液晶パネル１００Ｐａおよび１００Ｐｂは、図１に示した走査アンテナ１０００のＴＦＴ基板１０１と、スロット基板２０１と、これらの間に設けられた液晶層ＬＣとを有し、さらにＴＦＴ基板１０１の外側に、抵抗膜６８を含む抵抗加熱構造を有している。抵抗膜６８をＴＦＴ基板１０１の誘電体基板１の液晶層ＬＣ側に形成してよいが、ＴＦＴ基板１０１の製造プロセスが煩雑化するので、ＴＦＴ基板１０１の外側（液晶層ＬＣとは反対側）に配置することが好ましい。
図１６（ａ）に示す液晶パネル１００Ｐａは、ＴＦＴ基板１０１の誘電体基板１の外側の表面に形成されたヒーター用抵抗膜６８と、ヒーター用抵抗膜６８を覆う保護層６９ａとを有している。保護層６９ａは省略してもよい。走査アンテナは、例えばプラスチック製のケースに収容されるので、抵抗膜６８にユーザが直接触れることはない。
抵抗膜６８は、誘電体基板１の外側の表面に、例えば、公知の薄膜堆積技術（例えば、スパッタ法、ＣＶＤ法）、塗布法または印刷法を用いて形成することができる。抵抗膜６８は、必要に応じてパターニングされている。パターニングは、例えば、フォトリソグラフィプロセスで行われる。
ヒーター用の抵抗膜６８の材料としては、内部ヒーター構造について上述したように、特に限定されず、例えば、ＩＴＯやＩＺＯなど比較的比抵抗の高い導電材料を用いることができる。また、抵抗値の調整のために、金属（例えば、ニクロム、チタン、クロム、白金、ニッケル、アルミニウム、銅）の細線やメッシュで抵抗膜６８を形成してもよい。ＩＴＯやＩＺＯなどの細線やメッシュを用いることもできる。求められる発熱量に応じて、抵抗値を設定すればよい。
保護層６９ａは、絶縁材料で形成されており、抵抗膜６８を覆うように形成されている。抵抗膜６８がパターニングされており、誘電体基板１が露出されている部分には保護層６９ａを形成しなくてもよい。抵抗膜６８は、後述するように、アンテナの性能が低下しないようにパターニングされる。保護層６９ａを形成する材料が存在することによって、アンテナの性能が低下する場合には、抵抗膜６８と同様に、パターニングされた保護層６９ａを用いることが好ましい。
保護層６９ａは、ウェットプロセス、ドライプロセスのいずれで形成してもよい。例えば、抵抗膜６８が形成された誘電体基板１の表面に、液状の硬化性樹脂（または樹脂の前駆体）または溶液を付与した後、硬化性樹脂を硬化させることによって形成される。液状の樹脂または樹脂の溶液は、種々の塗布法（例えば、スロットコータ―、スピンコーター、スプレイを用いて）または種々の印刷法で、所定の厚さとなるように誘電体基板１の表面に付与される。その後、樹脂の種類に応じて、室温硬化、加熱硬化、または光硬化することによって、絶縁性樹脂膜で保護層６９ａを形成することができる。絶縁性樹脂膜は、例えば、フォトリソグラフィプロセスでパターニングされ得る。
保護層６９ａを形成する材料としては、硬化性樹脂材料を好適に用いることができる。硬化性樹脂材料は、熱硬化タイプおよび光硬化タイプを含む。また、熱硬化タイプは、熱架橋タイプおよび熱重合タイプを含む。
熱架橋タイプの樹脂材料としては、例えば、エポキシ系化合物（例えばエポキシ樹脂）とアミン系化合物の組合せ、エポキシ系化合物とヒドラジド系化合物の組み合わせ、エポキシ系化合物とアルコール系化合物（例えばフェノール樹脂を含む）の組み合わせ、エポキシ系化合物とカルボン酸系化合物（例えば酸無水物を含む）の組み合わせ、イソシアネート系化合物とアミン系化合物の組み合わせ、イソシアネート系化合物とヒドラジド系化合物の組み合わせ、イソシアネート系化合物とアルコール系化合物の組み合わせ（例えばウレタン樹脂を含む）、イソシアネート系化合物とカルボン酸系化合物の組み合わせが挙げられる。また、カチオン重合タイプ接着材としては、例えば、エポキシ系化合物とカチオン重合開始剤の組み合わせ（代表的なカチオン重合開始剤、芳香族スルホニウム塩）が挙げられる。ラジカル重合タイプの樹脂材料としては、例えば、各種アクリル、メタクリル、ウレタン変性アクリル（メタクリル）樹脂等のビニル基を含むモノマーおよび／またはオリゴマーとラジカル重合開始剤の組み合わせ（代表的なラジカル重合開始剤：アゾ系化合物（例えば、ＡＩＢＮ（アゾビスイソブチロニトリル）））、開環重合タイプの樹脂材料としては、例えば、エチレンオキシド系化合物、エチレンイミン系化合物、シロキサン系化合物が挙げられる。この他、マレイミド樹脂、マレイミド樹脂とアミンの組合せ、マレイミドとメタクリル化合物の組合せ、ビスマレイミド−トリアジン樹脂およびポリフェニレンエーテル樹脂を用いることができる。また、ポリイミドも好適に用いることができる。なお、「ポリイミド」は、ポリイミドの前駆体であるポリアミック酸を含む意味で用いる。ポリイミドは、例えば、エポキシ系化合物またはイソシアネート系化合物と組み合わせて用いられる。
耐熱性、化学的安定性、機械特性の観点から、熱硬化性タイプの樹脂材料を用いることが好ましい。特に、エポキシ樹脂またはポリイミド樹脂を含む樹脂材料が好ましく、機械特性（特に機械強度）および吸湿性の観点から、ポリイミド樹脂を含む樹脂材料が好ましい。ポリイミド樹脂とエポキシ樹脂とを混合して用いることもできる。また、ポリイミド樹脂および／またはエポキシ樹脂に熱可塑性樹脂および／またはエラストマを混合してもよい。さらに、ポリイミド樹脂および／またはエポキシ樹脂として、ゴム変性したものを混合してもよい。熱可塑性樹脂またはエラストマを混合することによって、柔軟性や靱性（タフネス）を向上させることができる。ゴム変性したものを用いても同様の効果を得ることができる。
光硬化タイプは、紫外線または可視光によって、架橋反応および／または重合反応を起こし、硬化する。光硬化タイプには、例えば、ラジカル重合タイプとカチオン重合タイプがある。ラジカル重合タイプとしては、アクリル樹脂（エポキシ変性アクリル樹脂、ウレタン変性アクリル樹脂、シリコーン変性アクリル樹脂）と光重合開始剤との組み合わせが代表的である。紫外光用ラジカル重合開始剤としては、例えば、アセトフェノン型およびベンゾフェノン型が挙げられる。可視光用ラジカル重合開始剤としては、例えば、ベンジル型およびチオキサントン型を挙げることができる。カチオン重合タイプとしては、エポキシ系化合物と光カチオン重合開始剤との組合せが代表的である。光カチオン重合開始剤は、例えば、ヨードニウム塩系化合物を挙げることができる。なお、光硬化性と熱硬化性とを併せ持つ樹脂材料を用いることもできる。
図１６（ｂ）に示す液晶パネル１００Ｐｂは、抵抗膜６８と誘電体基板１との間に接着層６７をさらに有している点で、液晶パネル１００Ｐａと異なる。また、保護層６９ｂが予め作製された高分子フィルムまたはガラス板を用いて形成される点が異なる。
例えば、保護層６９ｂが高分子フィルムで形成された液晶パネル１００Ｐｂは、以下の様にして製造される。
まず、保護層６９ｂとなる絶縁性の高分子フィルムを用意する。高分子フィルムとしては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステルフィルム、ポリフェニルスルホン、および、ポリイミド、ポリアミド等のスーパーエンジニアリングプラスチックのフィルムが用いられる。高分子フィルムの厚さ（すなわち、保護層６９ｂの厚さ）は、例えば、５μｍ以上２００μｍ以下である。
この高分子フィルムの一方の表面の上に、抵抗膜６８を形成する。抵抗膜６８は、上述の方法で形成され得る。抵抗膜６８はパターニングされてもよく、高分子フィルムも必要に応じてパターニングされてもよい。
抵抗膜６８が形成された高分子フィルム（すなわち、保護層６９ｂと抵抗膜６８とが一体に形成された部材）を、接着材を用いて、誘電体基板１に貼り付ける。接着材としては、上記の保護層６９ａの形成に用いられる硬化性樹脂と同様の硬化性樹脂を用いることができる。さらに、ホットメルトタイプの樹脂材料（接着材）を用いることもできる。ホットメルトタイプの樹脂材料は、熱可塑性樹脂を主成分とし、加熱により溶融し、冷却により固化する。ポリオレフィン系（例えば、ポリエチレン、ポリプロピレン）、ポリアミド系、エチレン酢酸ビニル系が例示される。また、反応性を有するウレタン系のホットメルト樹脂材料（接着材）も販売されている。接着性および耐久性の観点からは、反応性のウレタン系が好ましい。
また、接着層６７は、抵抗膜６８および保護層（高分子フィルム）６９ｂと同様にパターニングされてもよい。ただし、接着層６７は、抵抗膜６８および保護層６９ｂを誘電体基板１に固定できればよいので、抵抗膜６８および保護層６９ｂよりも小さくてもよい。
高分子フィルムに代えて、ガラス板を用いて保護層６９ｂを形成することもできる。製造プロセスは、高分子フィルムを用いる場合と同様であってよい。ガラス板の厚さは、１ｍｍ以下が好ましく、０．７ｍｍ以下がさらに好ましい。ガラス板の厚さの下限は特にないが、ハンドリング性の観点から、ガラス板の厚さは０．３ｍｍ以上であることが好ましい。
図１６（ｂ）に示した液晶パネル１００Ｐｂでは、保護層（高分子フィルムまたはガラス板）６９ｂに形成された抵抗膜６８を誘電体基板１に接着層６７を介して固定したが、抵抗膜６８を誘電体基板１に接触するように配置すればよく、抵抗膜６８および保護層６９ｂを誘電体基板１に固定（接着）する必要は必ずしもない。すなわち、接着層６７を省略してもよい。例えば、抵抗膜６８が形成された高分子フィルム（すなわち、保護層６９ｂと抵抗膜６８とが一体に形成された部材）を、抵抗膜６８が誘電体基板１に接触するように配置し、走査アンテナを収容するケースで、抵抗膜６８を誘電体基板１に押し当てるようにしてもよい。例えば、抵抗膜６８が形成された高分子フィルムを単純に置くだけでは、接触熱抵抗が高くなるおそれがあるので、押し当てることによって接触熱抵抗を低下させることが好ましい。このような構成を採用すると、抵抗膜６８および保護層（高分子フィルムまたはガラス板）６９ｂが一体として形成された部材を取り外し可能にできる。
なお、抵抗膜６８（および保護層６９ｂ）が後述するようにパターニングされている場合には、アンテナの性能が低下しないように、ＴＦＴ基板に対する位置がずれない程度に固定することが好ましい。
ヒーター用の抵抗膜６８は、走査アンテナの動作に影響を及ぼさない限りどこに設けてもよいが、液晶材料を効率的に加熱するためには、液晶層の近くに設けることが好ましい。したがって、図１６（ａ）および（ｂ）に示したように、ＴＦＴ基板１０１の外側に設けることが好ましい。また、図１６（ａ）に示したように、ＴＦＴ基板１０１の誘電体基板１の外側に直接、抵抗膜６８を設けた方が、図１６（ｂ）に示したように、接着層６７を介して抵抗膜６８を誘電体基板１の外側に設けるよりも、エネルギー効率が高く、かつ、温度の制御性も高いので好ましい。
抵抗膜６８は、例えば、図１３（ａ）に示すＴＦＴ基板１０４に対して、誘電体基板１のほぼ全面に設けてもよい。内部ヒーター構造について上述したように、抵抗膜６８は、開口部６８ａ、６８ｂおよび６８ｃを有することが好ましい。
保護層６９ａおよび６９ｂは、抵抗膜６８を覆うように全面に形成してもよい。上述したように、保護層６９ａまたは６９ｂがアンテナ特性に悪影響を及ぼす場合には、抵抗膜６８の開口部６８ａ、６８ｂおよび６８ｃに対応する開口部を設けてもよい。この場合、保護層６９ａまたは６９ｂの開口部は、抵抗膜６８の開口部６８ａ、６８ｂおよび６８ｃの内側に形成される。
ヒーター用抵抗膜６８からの電界の影響をさらに低減するために、シールド導電層を形成してもよい。シールド導電層は、例えば、抵抗膜６８の誘電体基板１側に絶縁膜を介して形成される。シールド導電層は、誘電体基板１のほぼ全面に形成される。シールド導電層には、抵抗膜６８のように開口部６８ａ、６８ｂを設ける必要はないが、開口部６８ｃを設けることが好ましい。シールド導電層は、例えば、アルミニウム層で形成され、接地電位とされる。また、液晶層を均一に加熱できるように、抵抗膜の抵抗値に分布を持たせることが好ましい。これらも内部ヒーター構造について上述した通りである。
抵抗膜は、送受信領域Ｒ１の液晶層ＬＣを加熱できればよいので、例示したように、送受信領域Ｒ１に対応する領域に抵抗膜を設ければよいが、これに限られない。例えば、図２に示したように、ＴＦＴ基板１０１が、送受信領域Ｒ１を含む矩形の領域を画定することができるような外形を有している場合には、送受信領域Ｒ１を含む矩形の領域に対応する領域に抵抗膜を設けてもよい。勿論、抵抗膜の外形は、矩形に限られず、送受信領域Ｒ１を含む、任意の形状であってよい。
上記の例では、ＴＦＴ基板１０１の外側に抵抗膜を配置したが、スロット基板２０１の外側（液晶層ＬＣとは反対側）に、抵抗膜を配置してもよい。この場合にも、図１６（ａ）の液晶パネル１００Ｐａと同様に、誘電体基板５１に直接、抵抗膜を形成してもよいし、図１６（ｂ）の液晶パネル１００Ｐｂと同様に、接着層を介して、保護層（高分子フィルムまたはガラス板）に形成された抵抗膜を誘電体基板５１に固定してもよい。あるいは、接着層を省略して、抵抗膜が形成された保護層（すなわち、保護層と抵抗膜とが一体に形成された部材）を抵抗膜が誘電体基板５１に接触するように配置してもよい。例えば、抵抗膜が形成された高分子フィルムを単純に置くだけでは、接触熱抵抗が高くなるおそれがあるので、押し当てることによって接触熱抵抗を低下させることが好ましい。このような構成を採用すると、抵抗膜および保護層（高分子フィルムまたはガラス板）が一体として形成された部材を取り外し可能にできる。なお、抵抗膜（および保護層）がパターニングされている場合には、アンテナの性能が低下しないように、スロット基板に対する位置がずれない程度に固定することが好ましい。
スロット基板２０１の外側に抵抗膜を配置する場合には、抵抗膜のスロット５７に対応する位置に開口部を設けることが好ましい。また、抵抗膜はマイクロ波を十分に透過できる厚さであることが好ましい。
ここでは、ヒーター部として抵抗膜を用いた例を説明したが、ヒーター部として、この他に、例えば、ニクロム線（例えば巻線）、赤外線ヒーター部などを用いることができる。このような場合にも、アンテナの性能を低下させないように、ヒーター部を配置することが好ましい。
このような外部ヒーター構造は、例えば、走査アンテナの温度を検出して、予め設定された温度を下回ったときに自動的に動作するようにしてもよい。もちろん、使用者の操作に呼応して動作するようにしてもよい。
外部ヒーター構造を自動的に動作させるための温度制御装置として、例えば、公知の種々のサーモスタットを用いることができる。例えば、抵抗膜に接続された２つの端子の一方と電源との間に、バイメタルを用いたサーモスタットを接続すればよい。もちろん、温度検出器を用いて、予め設定した温度を下回らないように、外部ヒーター構造に電源から電流を供給するような温度制御装置を用いてもよい。
＜駆動方法＞
本発明の実施形態による走査アンテナが有するアンテナ単位のアレイは、ＬＣＤパネルと類似した構造を有しているので、ＬＣＤパネルと同様に線順次駆動を行う。しかしながら、従来のＬＣＤパネルの駆動方法を適用すると、以下の問題が発生する恐れがある。図１７に示す、走査アンテナの１つのアンテナ単位の等価回路図を参照しつつ、走査アンテナに発生し得る問題点を説明する。
まず、上述したように、マイクロ波領域の誘電異方性ΔεM（可視光に対する複屈折率Δｎ）が大きい液晶材料の比抵抗は低いので、ＬＣＤパネルの駆動方法をそのまま適用すると、液晶層に印加される電圧を十分に保持できない。そうすると、液晶層に印加される実効電圧が低下し、液晶容量の静電容量値が目標値に到達しない。
このように液晶層に印加された電圧が所定の値からずれると、アンテナのゲインが最大となる方向が所望する方向からずれることになる。そうすると、例えば、通信衛星を正確に追尾できないことになる。これを防止するために、液晶容量Ｃｌｃと電気的に並列に補助容量ＣＳを設け、補助容量ＣＳの容量値Ｃ−Ｃｃｓを十分に大きくする。補助容量ＣＳの容量値Ｃ−Ｃｃｓは、液晶容量Ｃｌｃの電圧保持率が９０％以上となるように適宜設定することが好ましい。
また、比抵抗が低い液晶材料を用いると、界面分極および／または配向分極による電圧低下も起こる。これらの分極による電圧低下を防止するために、電圧降下分を見込んだ十分に高い電圧を印加することが考えられる。しかしながら、比抵抗が低い液晶層に高い電圧を印加すると、動的散乱効果（ＤＳ効果）が起こる恐れがある。ＤＳ効果は、液晶層中のイオン性不純物の対流に起因し、液晶層の誘電率εMは平均値（（εM‖＋２εM⊥）／３）に近づく。また、液晶層の誘電率εMを多段階（多階調）で制御するためには、常に十分に高い電圧を印加することもできない。
上記のＤＳ効果および／または分極による電圧降下を抑制するためには、液晶層に印加する電圧の極性反転周期を十分に短くすればよい。よく知られているように、印加電圧の極性反転周期を短くするとＤＳ効果が起こるしきい値電圧が高くなる。したがって、液晶層に印加する電圧（絶対値）の最大値が、ＤＳ効果が起こるしきい値電圧未満となるように、極性反転周波数を決めればよい。極性反転周波数が３００Ｈｚ以上であれば、例えば比抵抗が１×１０10Ω・ｃｍ、誘電異方性Δε（＠１ｋＨｚ）が−０．６程度の液晶層に絶対値が１０Ｖの電圧を印加しても、良好な動作を確保することができる。また、極性反転周波数（典型的にはフレーム周波数の２倍と同じ）が３００Ｈｚ以上であれば、上記の分極に起因する電圧降下も抑制される。極性反転周期の上限は、消費電力などの観点から約５ｋＨｚ以下であることが好ましい。
上述したように液晶材料の粘度は温度に依存するので、液晶層の温度は適宜制御されることが好ましい。ここで述べた液晶材料の物性および駆動条件は、液晶層の動作温度における値である。逆に言うと、上記の条件で駆動できるように、液晶層の温度を制御することが好ましい。
図１８（ａ）〜（ｇ）を参照して、走査アンテナの駆動に用いられる信号の波形の例を説明する。なお、図１８（ｄ）に、比較のために、ＬＣＤパネルのソースバスラインに供給される表示信号Ｖｓ（ＬＣＤ）の波形を示している。
図１８（ａ）はゲートバスラインＧ−Ｌ１に供給される走査信号Ｖｇの波形、図１８（ｂ）はゲートバスラインＧ−Ｌ２に供給される走査信号Ｖｇの波形、図１８（ｃ）はゲートバスラインＧ−Ｌ３に供給される走査信号Ｖｇの波形を示し、図１８（ｅ）はソースバスラインに供給されるデータ信号Ｖｄａの波形を示し、図１８（ｆ）はスロット基板のスロット電極（スロット電極）に供給されるスロット電圧Ｖｉｄｃの波形を示し、図１８（ｇ）はアンテナ単位の液晶層に印加される電圧の波形を示す。
図１８（ａ）〜（ｃ）に示す様に、ゲートバスラインに供給される走査信号Ｖｇの電圧が、順次、ローレベル（ＶｇＬ）からハイレベル（ＶｇＨ）に切替わる。ＶｇＬおよびＶｇＨは、ＴＦＴの特性に応じて適宜設定され得る。例えば、ＶｇＬ＝−５Ｖ〜０Ｖ、Ｖｇｈ＝＋２０Ｖである。また、ＶｇＬ＝−２０Ｖ、Ｖｇｈ＝＋２０Ｖとしてもよい。あるゲートバスラインの走査信号Ｖｇの電圧がローレベル（ＶｇＬ）からハイレベル（ＶｇＨ）に切替わる時刻から、その次のゲートバスラインの電圧がＶｇＬからＶｇＨに切替わる時刻までの期間を１水平走査期間（１Ｈ）ということにする。また、各ゲートバスラインの電圧がハイレベル（ＶｇＨ）になっている期間を選択期間ＰＳという。この選択期間ＰＳにおいて、各ゲートバスラインに接続されたＴＦＴがオン状態となり、ソースバスラインに供給されているデータ信号Ｖｄａのその時の電圧が、対応するパッチ電極に供給される。データ信号Ｖｄａは例えば−１５Ｖ〜＋１５Ｖ（絶対値が１５Ｖ）であり、例えば、１２階調、好ましくは１６階調に対応する絶対値の異なるデータ信号Ｖｄａを用いる。
ここでは、全てのアンテナ単位にある中間電圧を印加している場合を例示する。すなわち、データ信号Ｖｄａの電圧は、全てのアンテナ単位（ｍ本のゲートバスラインに接続されているとする。）に対して一定であるとする。これはＬＣＤパネルにおいて全面である中間調を表示している場合に対応する。このとき、ＬＣＤパネルでは、ドット反転駆動が行われる。すなわち、各フレームにおいて、互いに隣接する画素（ドット）の極性が互いに逆になるように、表示信号電圧が供給される。
図１８（ｄ）はドット反転駆動を行っているＬＣＤパネルの表示信号の波形を示している。図１８（ｄ）に示したように、１Ｈ毎にＶｓ（ＬＣＤ）の極性が反転している。この波形を有するＶｓ（ＬＣＤ）が供給されているソースバスラインに隣接するソースバスラインに供給されるＶｓ（ＬＣＤ）の極性は、図１８（ｄ）に示すＶｓ（ＬＣＤ）の極性と逆になっている。また、全ての画素に供給される表示信号の極性は、フレーム毎に反転する。ＬＣＤパネルでは、正極性と負極性とで、液晶層に印加される実効電圧の大きさを完全に一致させることが難しく、かつ、実効電圧の差が輝度の差となり、フリッカーとして観察される。このフリッカーを観察され難くするために、各フレームにおいて極性の異なる電圧が印加される画素（ドット）を空間的に分散させている。典型的には、ドット反転駆動を行うことによって、極性が異なる画素（ドット）を市松模様に配列させる。
これに対して、走査アンテナにおいては、フリッカー自体は問題とならない。すなわち、液晶容量の静電容量値が所望の値でありさえすればよく、各フレームにおける極性の空間的な分布は問題とならない。したがって、低消費電力等の観点から、ソースバスラインから供給されるデータ信号Ｖｄａの極性反転の回数を少なくする、すなわち、極性反転の周期を長くすることが好ましい。例えば、図１８（ｅ）に示す様に、極性反転の周期を１０Ｈ（５Ｈ毎に極性反転）にすればよい。もちろん、各ソースバスラインに接続されているアンテナ単位の数（典型的には、ゲートバスラインの本数に等しい。）をｍ個とすると、データ信号Ｖｄａの極性反転の周期を２ｍ・Ｈ（ｍ・Ｈ毎に極性反転）としてもよい。データ信号Ｖｄａの極性反転の周期は、２フレーム（１フレーム毎に極性反転）と等しくてもよい。
また、全てのソースバスラインから供給するデータ信号Ｖｄａの極性を同じにしてもよい。したがって、例えば、あるフレームでは、全てのソースバスラインから正極性のデータ信号Ｖｄａを供給し、次にフレームでは、全てのソースバスラインから負極性のデータ信号Ｖｄａを供給してもよい。
あるいは、互いに隣接するソースバスラインから供給するデータ信号Ｖｄａの極性を互いに逆極性にしてもよい。例えば、あるフレームでは、奇数列のソースバスラインからは正極性のデータ信号Ｖｄａを供給し、偶数列のソースバスラインからは負極性のデータ信号Ｖｄａを供給する。そして、次のフレームでは、奇数列のソースバスラインからは負極性のデータ信号Ｖｄａを供給し、偶数列のソースバスラインからは正極性のデータ信号Ｖｄａを供給する。このような駆動方法は、ＬＣＤパネルでは、ソースライン反転駆動と呼ばれる。隣接するソースバスラインから供給するデータ信号Ｖｄａを逆極性にすると、フレーム間で供給するデータ信号Ｖｄａの極性を反転させる前に、隣接するソースバスラインを互いに接続する（ショートさせる）ことによって、液晶容量に充電された電荷を隣接する列間でキャンセルさせることができる。したがって、各フレームにおいてソースバスラインから供給する電荷の量を少なくできるという利点が得られる。
スロット電極の電圧Ｖｉｄｃは図１８（ｆ）に示す様に、例えば、ＤＣ電圧であり、典型的にはグランド電位である。アンテナ単位の容量（液晶容量および補助容量）の容量値は、ＬＣＤパネルの画素容量の容量値よりも大きい（例えば、２０型程度のＬＣＤパネルと比較して約３０倍）ので、ＴＦＴの寄生容量に起因する引込電圧の影響がなく、スロット電極の電圧Ｖｉｄｃをグランド電位として、データ信号Ｖｄａをグランド電位を基準に正負対称な電圧としても、パッチ電極に供給される電圧は正負対称な電圧となる。ＬＣＤパネルにおいては、ＴＦＴの引込電圧を考慮して、対向電極の電圧（共通電圧）を調整することによって、画素電極に正負対称な電圧が印加されるようにしているが、走査アンテナのスロット電圧についてはその必要がなく、グランド電位であってよい。また、図１８に図示しないが、ＣＳバスラインには、スロット電圧Ｖｉｄｃと同じ電圧が供給される。
アンテナ単位の液晶容量に印加される電圧は、スロット電極の電圧Ｖｉｄｃ（図１８（ｆ））に対するパッチ電極の電圧（すなわち、図１８（ｅ）に示したデータ信号Ｖｄａの電圧）なので、スロット電圧Ｖｉｄｃがグランド電位のとき、図１８（ｇ）に示す様に、図１８（ｅ）に示したデータ信号Ｖｄａの波形と一致する。
走査アンテナの駆動に用いられる信号の波形は、上記の例に限られない。例えば、図１９および図２０を参照して以下に説明するように、スロット電極の電圧として振動波形を有するＶｉａｃを用いてもよい。
例えば、図１９（ａ）〜（ｅ）に例示する様な信号を用いることができる。図１９では、ゲートバスラインに供給される走査信号Ｖｇの波形を省略しているが、ここでも、図１８（ａ）〜（ｃ）を参照して説明した走査信号Ｖｇを用いる。
図１９（ａ）に示す様に、図１８（ｅ）に示したのと同様に、データ信号Ｖｄａの波形が１０Ｈ周期（５Ｈ毎）で極性反転している場合を例示する。ここでは、データ信号Ｖｄａとして、振幅が最大値｜Ｖｄａmax｜の場合を示す。上述したように、データ信号Ｖｄａの波形は、２フレーム周期（１フレーム毎）で極性反転させてもよい。
ここで、スロット電極の電圧Ｖｉａｃは、図１９（ｃ）に示す様に、データ信号Ｖｄａ（ＯＮ）と極性が逆で、振動の周期は同じ、振動電圧とする。スロット電極の電圧Ｖｉａｃの振幅は、データ信号Ｖｄａの振幅の最大値｜Ｖｄａmax｜と等しい。すなわち、スロット電圧Ｖｉａｃは、データ信号Ｖｄａ（ＯＮ）と極性反転の周期は同じで、極性が逆（位相が１８０°異なる）で、−Ｖｄａmaxと＋Ｖｄａmaxとの間を振動する電圧とする。
アンテナ単位の液晶容量に印加される電圧Ｖｌｃは、スロット電極の電圧Ｖｉａｃ（図１９（ｃ））に対するパッチ電極の電圧（すなわち、図１９（ａ）に示したデータ信号Ｖｄａ（ＯＮ）の電圧）なので、データ信号Ｖｄａの振幅が±Ｖｄａmaxで振動しているとき、液晶容量に印加される電圧は、図１９（ｄ）に示す様に、Ｖｄａmaxの２倍の振幅で振動する波形となる。したがって、液晶容量に印加される電圧Ｖｌｃの最大振幅を±Ｖｄａmaxとするために必要なデータ信号Ｖｄａの最大振幅は、±Ｖｄａmax／２となる。
このようなスロット電圧Ｖｉａｃを用いることによって、データ信号Ｖｄａの最大振幅を半分にできるので、データ信号Ｖｄａを出力するドライバ回路として、例えば、耐圧が２０Ｖ以下の汎用のドライバＩＣを用いることができるという利点が得られる。
なお、図１９（ｅ）に示す様に、アンテナ単位の液晶容量に印加される電圧Ｖｌｃ（ＯＦＦ）をゼロとするとために、図１９（ｂ）に示す様に、データ信号Ｖｄａ（ＯＦＦ）をスロット電圧Ｖｉａｃと同じ波形にすればよい。
例えば、液晶容量に印加される電圧Ｖｌｃの最大振幅を±１５Ｖとする場合を考える。スロット電圧として、図１８（ｆ）に示したＶｉｄｃを用い、Ｖｉｄｃ＝０Ｖとすると、図１８（ｅ）に示したＶｄａの最大振幅は、±１５Ｖとなる。これに対して、スロット電圧として、図１９（ｃ）に示したＶｉａｃを用い、Ｖｉａｃの最大振幅を±７．５Ｖとすると、図１９（ａ）に示したＶｄａ（ＯＮ）の最大振幅は、±７．５Ｖとなる。
液晶容量に印加される電圧Ｖｌｃを０Ｖとする場合、図１８（ｅ）に示したＶｄａを０Ｖとすればよく、図１９（ｂ）に示したＶｄａ（ＯＦＦ）の最大振幅は±７．５Ｖとすればよい。
図１９（ｃ）に示したＶｉａｃを用いる場合は、液晶容量に印加される電圧Ｖｌｃの振幅は、Ｖｄａの振幅とは異なるので、適宜変換する必要がある。
図２０（ａ）〜（ｅ）に例示する様な信号を用いることもできる。図２０（ａ）〜（ｅ）に示す信号は、図１９（ａ）〜（ｅ）に示した信号と同様に、スロット電極の電圧Ｖｉａｃを図２０（ｃ）に示す様に、データ信号Ｖｄａ（ＯＮ）と振動の位相が１８０°ずれた振動電圧とする。ただし、図２０（ａ）〜（ｃ）にそれぞれ示す様に、データ信号Ｖｄａ（ＯＮ）、Ｖｄａ（ＯＦＦ）およびスロット電圧Ｖｉａｃをいずれも０Ｖと正の電圧との間で振動する電圧としている。スロット電極の電圧Ｖｉａｃの振幅は、データ信号Ｖｄａの振幅の最大値｜Ｖｄａmax｜と等しい。
このような信号を用いると、駆動回路は正の電圧だけを出力すればよく、低コスト化に寄与する。このように０Ｖと正の電圧との間で振動する電圧を用いても、図２０（ｄ）に示すように、液晶容量に印加される電圧Ｖｌｃ（ＯＮ）は、極性反転する。図２０（ｄ）に示す電圧波形において、＋（正）は、パッチ電極の電圧がスロット電圧よりも高いことを示し、−（負）は、パッチ電極の電圧がスロット電圧よりも低いことを示している。すなわち、液晶層に印加される電界の向き（極性）は、他の例と同様に反転している。液晶容量に印加される電圧Ｖｌｃ（ＯＮ）の振幅はＶｄａmaxである。
なお、図２０（ｅ）に示す様に、アンテナ単位の液晶容量に印加される電圧Ｖｌｃ（ＯＦＦ）をゼロとするとために、図２０（ｂ）に示す様に、データ信号Ｖｄａ（ＯＦＦ）をスロット電圧Ｖｉａｃと同じ波形にすればよい。
図１９および図２０を参照して説明したスロット電極の電圧Ｖｉａｃを振動させる（反転させる）駆動方法は、ＬＣＤパネルの駆動方法でいうと、対向電圧を反転させる駆動方法に対応する（「コモン反転駆動」といわれることがある。）。ＬＣＤパネルでは、フリッカーを十分に抑制できないことから、コモン反転駆動は採用されていない。これに対し、走査アンテナでは、フリッカーは問題とならないので、スロット電圧を反転させることができる。振動（反転）は、例えば、フレーム毎に行われる（図１９および図２０における５Ｈを１Ｖ（垂直走査期間またはフレーム）とする）。
上記の説明では、スロット電極の電圧Ｖｉａｃは１つの電圧が印加される例、すなわち、全てのパッチ電極に対して共通のスロット電極が設けられている例を説明したが、スロット電極を、パッチ電極の１行、または、２以上の行に対応して分割してもよい。ここで、行とは、１つのゲートバスラインにＴＦＴを介して接続されたパッチ電極の集合を指す。このようにスロット電極を複数の行部分に分割すれば、スロット電極の各部分の電圧の極性を互いに独立にできる。例えば、任意のフレームにおいて、パッチ電極に印加される電圧の極性を、隣接するゲートバスラインに接続されたパッチ電極間で互いに逆にできる。このように、パッチ電極の１行毎に極性を反転させる行反転（１Ｈ反転）だけでなく、２以上の行毎に極性を反転させるｍ行反転（ｍＨ反転）を行うことができる。もちろん、行反転とフレーム反転とは組合せられる。
駆動の単純さの観点からは、任意のフレームにおいて、パッチ電極に印加される電圧の極性を全て同じにし、フレーム毎に極性が反転する駆動が好ましい。
＜アンテナ単位の配列、ゲートバスライン、ソースバスラインの接続の例＞
本発明の実施形態の走査アンテナにおいて、アンテナ単位は例えば、同心円状に配列される。
例えば、ｍ個の同心円に配列されている場合、ゲートバスラインは例えば、各円に対して１本ずつ設けられ、合計ｍ本のゲートバスラインが設けられる。送受信領域Ｒ１の外径を、例えば８００ｍｍとすると、ｍは例えば、２００である。最も内側のゲートバスラインを１番目とすると、１番目のゲートバスラインには、ｎ個（例えば３０個）のアンテナ単位が接続され、ｍ番目のゲートバスラインにはｎｘ個（例えば６２０個）のアンテナ単位が接続されている。
このような配列では、各ゲートバスラインに接続されているアンテナ単位の数が異なる。また、最も外側の円を構成するｎｘ個のアンテナ単位に接続されているｎｘ本のソースバスラインには、ｍ個のアンテナ単位が接続されているが、内側の円を構成するアンテナ単位に接続されているソースバスラインに接続されているアンテナ単位の数はｍよりも小さくなる。
このように、走査アンテナにおけるアンテナ単位の配列は、ＬＣＤパネルにおける画素（ドット）の配列とは異なり、ゲートバスラインおよび／またはソースバスラインによって、接続されているアンテナ単位の数が異なる。したがって、全てのアンテナ単位の容量（液晶容量＋補助容量）を同じにすると、ゲートバスラインおよび／またはソースバスラインによって、接続されている電気的な負荷が異なることになる。そうすると、アンテナ単位への電圧の書き込みにばらつきが生じるという問題がある。
そこで、これを防止するために、例えば、補助容量の容量値を調整することによって、あるいは、ゲートバスラインおよび／またはソースバスラインに接続するアンテナ単位の数を調整することによって、各ゲートバスラインおよび各ソースバスラインに接続されている電気的な負荷を略同一にすることが好ましい。
（第４の実施形態）
以下、第４の実施形態の走査アンテナを説明する。
走査アンテナにおけるＴＦＴ基板は、非送受信領域に、各ソースバスラインをゲートメタル層内の接続配線（以下、「ゲート接続配線」）に電気的に接続するソース−ゲート接続部を備えてもよい。ソース−ゲート接続部は、ソースバスラインごとに設けられる。ソース端子部は、ゲート接続配線を利用して構成されていてもよい。
本発明者が検討したところ、走査アンテナ用のＴＦＴ基板にソース−ゲート接続部を設けると、次のような問題が生じ得る。
走査アンテナ用のＴＦＴ基板では、比較的厚い導電膜（パッチ用導電膜）を用いてパッチ電極が形成される。このようなＴＦＴ基板を製造する際には、パッチ用導電膜のパターニングには、例えばリン酸、硝酸および酢酸を含むエッチング液が用いられる。また、エッチング時間およびオーバーエッチング時間も、他の層のエッチング工程よりも長くなる。このため、パッチ用導電膜を形成する際のパターニング工程において、ソース−ゲート接続部に位置するソース用導電膜またはゲート用導電膜がエッチングダメージを受ける可能性がある。例えば、ソース−ゲート接続部を形成するプロセスにおいて、ソースバスラインおよびゲート接続配線の一部が、その上層にある絶縁膜に形成された開口部内で露出する。これらの配線の露出した部分が、パッチ用導電膜のパターニング工程でエッチングされてしまうとコンタクト不良が生じ得る。ソース端子部およびゲート端子部でも同様の問題が生じる可能性がある。
これに対し、本発明者は、ソース用導電膜およびゲート用導電膜を保護した状態で、パッチ用導電膜のパターニングを行うことが可能なＴＦＴ基板の構成を見出した。以下、ＴＦＴ基板の構成を具体的に説明する。以下の説明では、前述の実施形態と異なる点を主に説明し、重複する説明を適宜省略する。
本実施形態におけるソース−ゲート接続部では、ソースバスラインは、ソースバスラインよりも上層に設けられた導電体部を介してゲート接続配線と電気的に接続されている。導電体部は、パッチ用導電膜を用いて形成されていてもよい。あるいは、導電体部は、ソースバスラインを含むソースメタル層とパッチ電極を含むパッチメタル層との間に設けられた他の導電体膜（例えば透明導電膜）を用いて形成されていてもよい。
図２１は、本実施形態におけるＴＦＴ基板１０７を例示する模式的な平面図である。
ＴＦＴ基板１０７は、複数のアンテナ単位領域Ｕが配列された送受信領域Ｒ１と、端子部などが設けられた非送受信領域Ｒ２とを有している。非送受信領域Ｒ２は、送受信領域Ｒ１を囲むように設けられたシール領域Ｒｓを含んでいる。シール領域Ｒｓは、例えば、端子部が配置される端子部領域と送受信領域Ｒ１との間に位置している。図２１は、送受信領域Ｒ１のアンテナ単位領域Ｕと、非送受信領域Ｒ２に設けられたトランスファー端子部ＰＴ、ソース−ゲート接続部ＳＧ、ゲート端子部ＧＴ、ＣＳ端子部ＣＴおよびソース端子部ＳＴとを示している。トランスファー端子部（トランスファー部ともいう）ＰＴは、シール領域Ｒｓに位置する第１トランスファー端子部ＰＴ１と、シール領域Ｒｓよりも外側に設けられた第２トランスファー端子部ＰＴ２とを含む。この例では、第１トランスファー端子部ＰＴ１は、シール領域Ｒｓに沿って、送受信領域Ｒ１を包囲するように延びている。
一般に、ゲート端子部ＧＴおよびソース端子部ＳＴはそれぞれゲートバスラインおよびソースバスライン毎に設けられる。図２１には、ゲート端子部ＧＴと並べて、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２を図示しているが、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２の個数および配置は、それぞれゲート端子部ＧＴとは独立に設定される。通常、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２の個数は、ゲート端子部ＧＴの個数より小さく、ＣＳ電極およびスロット電極の電圧の均一性を考慮して適宜設定される。また、第２トランスファー端子部ＰＴ２は、第１トランスファー端子部ＰＴ１が形成されている場合には省略され得る。
図２２（ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０７の模式的な断面図である。図２２（ａ）は、図２１に示すＡ−Ａ’線に沿ったアンテナ単位領域Ｕの断面、図２２（ｂ）は、図２１に示すＢ−Ｂ’線に沿ったトランスファー端子部ＰＴの断面、図２２（ｃ）は、図２１に示すＣ−Ｃ’線に沿ったソース−ゲート接続部ＳＧの断面、図２２（ｄ）は、図２１に示すＤ−Ｄ’線に沿ったソース端子部ＳＴの断面、図２２（ｅ）は、図２１に示すＥ−Ｅ’線およびＦ−Ｆ’線に沿ったトランスファー端子部ＰＴの断面を示している。
また、図２３は、ソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。図２３は、図２１に示すＧ−Ｇ’線に沿った断面を示している。
・アンテナ単位領域Ｕ
図２１および図２２（ａ）に示すように、ＴＦＴ基板１０７における各アンテナ単位領域Ｕは、誘電体基板１上に形成されたゲートバスラインＧＬおよびソースバスラインＳＬと、ＴＦＴ１０と、ＴＦＴ１０を覆う第１絶縁層１１と、第１絶縁層１１上に形成された複数のパッチ電極１５とを有している。第１絶縁層１１およびパッチ電極１５上には第２絶縁層１７が形成されている。
ＴＦＴ１０は、ゲート電極３、島状の半導体層５、コンタクト層６Ｓおよび６Ｄ、ゲート電極３と半導体層５との間に配置されたゲート絶縁層４、ソース電極７Ｓ、およびドレイン電極７Ｄを備える。ＴＦＴ１０の構成は、図３等を参照しながら前述した構成と同様である。各ＴＦＴ１０のソース電極７ＳはソースバスラインＳＬに接続され、ドレイン電極７Ｄはパッチ電極１５に接続され、ゲート電極３はゲートバスラインＧＬに接続されている。
ＴＦＴ基板１０７は、また、ＣＳバスライン（補助容量線）ＣＬを備えていてもよい。この例では、ＣＳバスラインＣＬは、ゲートバスラインＧＬと同じ導電膜を用いて形成されている。ＣＳバスラインＣＬは、ゲートバスラインＧＬと略平行に延びている。ＣＳバスラインＣＬの一部は、ドレイン電極７Ｄの一部とゲート絶縁層４を介して対向し、補助容量を形成している。本明細書では、ＣＳバスラインＣＬのうち補助容量の下部電極となる部分を下部容量電極３Ｃ、ドレイン電極７Ｄのうち補助容量の上部電極となる部分を上部容量電極７Ｃと呼ぶ。下部容量電極３Ｃの幅は、下部容量電極３Ｃ以外のＣＳバスラインＣＬの幅よりも大きく、上部容量電極７Ｃの幅は、上部容量電極７Ｃ以外のドレイン電極７Ｄの幅よりも大きくてもよい。
この例では、誘電体基板１の法線方向から見たとき、パッチ電極１５は、下部容量電極３Ｃ、上部容量電極７Ｃおよびゲート絶縁層４から構成される補助容量を横切って延びている。なお、補助容量とパッチ電極１５との配置関係は図示する例に限定されない。
・トランスファー端子部ＰＴ
第１トランスファー端子部ＰＴ１は、図２１および図２２（ｂ）に示すように、ゲート接続部３ｐと、ゲート接続部３ｐを覆うゲート絶縁層４および第１絶縁層１１と、トランスファー端子用パッチ接続部１５ｐと、第２絶縁層１７と、トランスファー端子用上部接続部１９ｐとを有している。
ゲート接続部３ｐは、ゲートバスラインＧＬと同じ導電膜を用いて形成され、かつ、ＣＳバスラインＣＬに接続されている（一体的に形成されている）。トランスファー端子用パッチ接続部１５ｐは、パッチ電極１５と同じ導電膜を用いて形成され、かつ、パッチ電極１５とは電気的に分離されている。
ゲート接続部３ｐは、トランスファー端子用パッチ接続部１５ｐを介してトランスファー端子用上部接続部１９ｐに電気的に接続されている。具体的には、ゲート絶縁層４および第１絶縁層１１には、ゲート接続部３ｐに達する開口部（ゲートコンタクトホール）１２ｐが設けられている。トランスファー端子用パッチ接続部１５ｐは、第１絶縁層１１上および開口部１２ｐ内に形成され、開口部１２ｐ内でゲート接続部３ｐと接している。第２絶縁層１７は、トランスファー端子用パッチ接続部１５ｐおよび第１絶縁層１１上に形成されており、トランスファー端子用パッチ接続部１５ｐに達する開口部１８ｐを有している。トランスファー端子用上部接続部１９ｐは、第２絶縁層１７上および開口部１８ｐ内に設けられ、開口部１８ｐ内でトランスファー端子用パッチ接続部１５ｐと接している。トランスファー端子用上部接続部１９ｐは、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用上部接続部と接続される（図７参照）。
この例では、トランスファー端子用パッチ接続部１５ｐおよびトランスファー端子用上部接続部１９ｐは、ゲートバスラインＧＬを横切って延びている。一方、ゲート接続部３ｐは、シール領域Ｒｓ上において、互いに隣接する２本のゲートバスラインＧＬの間に配置されている。ゲートバスラインＧＬを挟んで分離して配置された複数のゲート接続部３ｐは、トランスファー端子用パッチ接続部１５ｐおよびトランスファー端子用上部接続部１９ｐによって互いに電気的に接続されている。
なお、ここでは、ゲート接続部３ｐは、複数の開口部１２ｐによってトランスファー端子用パッチ接続部１５ｐと接続されているが、開口部１２ｐは１つのゲート接続部３ｐに対して１つ以上設けられていればよい。また、ゲート接続部３ｐとトランスファー端子用パッチ接続部１５ｐとの接続を、ＣＳ端子部ＣＴ内で行ってもよい。
トランスファー端子用パッチ接続部１５ｐは、基板１の法線方向から見たとき、外側（送受信領域Ｒ１と反対側）に延び、第２トランスファー端子部ＰＴ２を構成している。
第２トランスファー端子部ＰＴ２は、シール領域Ｒｓの外側（送受信領域Ｒ１と反対側）に設けられている。第２トランスファー端子部ＰＴ２は、ゲート接続部３ｐおよび開口部１２ｐを有していない点以外は、図２２（ｂ）と同様の断面構造を有している。すなわち、第２トランスファー端子部ＰＴ２は、図２２（ｅ）に示すように、トランスファー端子用パッチ接続部１５ｐ、第２絶縁層１７およびトランスファー端子用上部接続部１９ｐを有している。トランスファー端子用上部接続部１９ｐは、第２絶縁層１７の開口部内でトランスファー端子用パッチ接続部１５ｐと接している。第２トランスファー端子部ＰＴ２においても、トランスファー端子用上部接続部１９ｐは、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用上部接続部と接続されていてもよい。また、第１トランスファー端子部ＰＴ１のうち、ゲートバスラインＧＬともゲート接続部３ｐとも重ならない断面（図２１のＦ−Ｆ’線に沿った断面）の構造は、第２トランスファー端子部ＰＴ２の断面構造と同様である。
・ソース−ゲート接続部ＳＧ
図２１、図２２（ｃ）および図２３に示すように、ソース−ゲート接続部ＳＧは、ソースバスラインＳＬと、ゲート接続配線３ｓｇとを電気的に接続する。この例では、ソースバスラインＳＬとゲート接続配線３ｓｇとを、ＳＧ用パッチ接続部１５ｓｇを介して電気的に接続している。ゲート接続配線３ｓｇは、ゲートバスラインＧＬと同じ導電膜を用いて形成され、かつ、ゲートバスラインＧＬとは電気的に分離されている。ＳＧ用パッチ接続部１５ｓｇは、パッチ電極１５と同じ導電膜を用いて形成され、かつ、パッチ電極１５とは電気的に分離されている。また、本明細書では、ソースバスラインＳＬのうちソース−ゲート接続部ＳＧに位置する部分を「ソース接続部７ｓｇ」と呼ぶことがある。ソース接続部７ｓｇの幅は、ソースバスラインＳＬの幅よりも大きくてもよい。
より具体的には、ソース−ゲート接続部ＳＧは、誘電体基板１に支持されたゲート接続配線３ｓｇと、ゲート接続配線３ｓｇ上に延設されたゲート絶縁層４と、ゲート絶縁層４上に形成されたソースバスラインＳＬと、ソースバスラインＳＬ上に延設された第１絶縁層１１と、ＳＧ用パッチ接続部１５ｓｇとを有している。誘電体基板１の法線方向から見たとき、ゲート接続配線３ｓｇの少なくとも一部はソースバスラインＳＬと重ならないように配置されている。第１絶縁層１１にはソースバスラインＳＬ（ソース接続部７ｓｇ）に達する第１開口部１２ｓｇ（１）が形成されている。ゲート絶縁層４および第１絶縁層１１には、ゲート接続配線３ｓｇに達する第２開口部１２ｓｇ（２）が形成されている。ＳＧ用パッチ接続部１５ｓｇは、第１絶縁層１１上、開口部１２ｓｇ（１）内および開口部１２ｓｇ（２）内に配置され、開口部１２ｓｇ（１）内でソースバスラインＳＬと接し、開口部１２ｓｇ（２）内でゲート接続配線３ｓｇと接している。これにより、ソースバスラインＳＬとゲート接続配線３ｓｇとが電気的に接続される。ＳＧ用パッチ接続部１５ｓｇは第２絶縁層１７で覆われていてもよい。
なお、開口部１２ｓｇ（１）および開口部１２ｓｇ（２）は連続していてもよい。すなわち、ソースバスラインＳＬの一部およびゲート接続配線３ｓｇの一部を露出する単一の開口部を形成し、この開口部内にＳＧ用パッチ接続部１５ｓｇを設けてもよい。
・ソース端子部ＳＴ、ゲート端子部ＧＴ、ＣＳ端子部ＣＴ
ソース端子部ＳＴは、図２１、図２２（ｄ）および図２３に示すように、ソース−ゲート接続部ＳＧから延設されたゲート接続配線３ｓｇと、ゲート接続配線３ｓｇを覆うゲート絶縁層４、第１絶縁層１１および第２絶縁層１７と、ソース端子用上部接続部１９ｓとを有している。ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７には、ゲート接続配線３ｓｇに達する開口部１８ｓが設けられている。ソース端子用上部接続部１９ｓは、第２絶縁層１７上および開口部１８ｓ内に配置され、開口部１８ｓ内でゲート接続配線３ｓｇと接している。
ゲート端子部ＧＴおよびＣＳ端子部ＣＴは、図２１に示すように、ソース端子部ＳＴと同様の構成を有していてもよい。この例では、ゲート端子部ＧＴは、ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７に形成された開口部１８ｇ内でゲートバスラインＧＬと接するゲート端子用上部接続部１９ｇを有している。ＣＳ端子部ＣＴは、ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７に形成された開口部１８ｃ内でＣＳバスラインＣＬと接するＣＳ端子用上部接続部１９ｃを有している。
・ＴＦＴ基板１０７の製造方法
上述のように、本実施形態では、ＴＦＴ基板１０７は、誘電体基板１上に、ゲートメタル層、ゲート絶縁層４、ソースメタル層、第１絶縁層１１、パッチメタル層、第２絶縁層１７、上部透明導電層をこの順で有している。ゲートメタル層は、ゲートバスラインＧＬ、ＴＦＴのゲート電極３、ゲート接続配線３ｓｇ、ゲート接続部３ｐを含む。ソースメタル層は、ソースバスラインＳＬ、ＴＦＴのソース電極７Ｓおよびドレイン電極７Ｄを含む。パッチメタル層は、パッチ電極１５、ＳＧ用パッチ接続部１５ｓｇ、トランスファー端子用パッチ接続部１５ｐを含む。上部透明導電層は、各端子部の上部接続部１９ｓ、１９ｇ、１９ｃ、１９ｐを含む。
図２４（ａ）〜図２７（ｎ）は、ＴＦＴ基板１０７の製造方法の一例を示す工程断面図である。これらの図は、それぞれ、図２２（ａ）〜（ｅ）に対応する断面を示している。各層の材料、厚さ、形成方法などは、図５を参照しながら前述した方法と同様であれば適宜説明を省略する。
まず、図２４（ａ）に示すように、誘電体基板１上に、スパッタ法などによって、ゲート用導電膜３’を形成する。ここでは、ゲート用導電膜３’として、Ａｌ膜（１５０ｎｍ）およびＭｏＮ膜（１０ｎｍ）をこの順で含む積層膜を用いる。次いで、ゲート用導電膜３’をパターニングすることにより、図２４（ｂ）に示すように、ゲート電極３、ゲートバスラインＧＬ、下部容量電極３Ｃ、ＣＳバスラインＣＬ、ゲート接続部３ｐ、ゲート接続配線３ｓｇを含むゲートメタル層を得る。
この後、図２４（ｃ）に示すように、ゲートメタル層を覆うようにゲート絶縁層４、真性アモルファスシリコン膜５’およびｎ+型アモルファスシリコン膜６’をこの順で形成する。次いで、真性アモルファスシリコン膜５’およびｎ+型アモルファスシリコン膜６’をパターニングすることにより、図２４（ｄ）に示すように、島状の半導体層５およびコンタクト層６を得る。
次いで、図２４（ｅ）に示すように、ゲート絶縁層４上およびコンタクト層６上にソース用導電膜７’を形成する。ここでは、ソース用導電膜７’として、ＭｏＮ（厚さ：例えば１０ｎｍ）、Ａｌ（厚さ：例えば２００ｎｍ）およびＭｏＮ（厚さ：例えば１０ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成する。
次いで、ソース用導電膜７’をパターニングすることによって、図２５（ｆ）に示すように、ソースバスラインＳＬ（ソース接続部７ｓｇを含む）、ソース電極７Ｓ、上部容量電極７Ｃ、およびドレイン電極７Ｄを含むソースメタル層を形成する。このとき、コンタクト層６もエッチングされ、互いに分離されたソースコンタクト層６Ｓとドレインコンタクト層６Ｄとが形成される。このようにして、ＴＦＴ１０が得られる。
次に、図２５（ｇ）に示すように、ＴＦＴ１０およびソースメタル層を覆うように第１絶縁層１１を形成する。この例では、第１絶縁層１１は、半導体層５のチャネル領域と接するように配置される。次いで、公知のフォトリソグラフィにより、図２５（ｈ）に示すように、第１絶縁層１１およびゲート絶縁層４に、トランスファー端子部形成領域においてゲート接続部３ｐに達する開口部１２ｐと、ソース−ゲート接続部形成領域においてゲート接続配線３ｓｇに達する開口部１２ｓｇ（２）（不図示）とを設けるとともに、第１絶縁層１１に、ソース−ゲート接続部形成領域においてソースバスラインＳＬに達する開口部１２ｓｇ（１）と、アンテナ単位領域Ｕにおいてドレイン電極７Ｄに達する開口部１２ａとを形成する。
次いで、図２５（ｉ）に示すように、第１絶縁層１１上および開口部１２ａ、１２ｐ、１２ｓｇ（１）、１２ｓｇ（２）内にパッチ用導電膜１５’を形成する。ここでは、パッチ用導電膜１５’として、Ａｌ膜（厚さ：例えば２０００ｎｍ）およびＭｏＮ膜（厚さ：例えば１０ｎｍ）をこの順で含む積層膜（ＭｏＮ／Ａｌ）を用いる。
次いで、公知のフォトリソグラフィプロセスにてパッチ用導電膜１５’をパターニングする。これにより、図２６（ｊ）に示すように、アンテナ単位領域Ｕ内にパッチ電極１５、トランスファー端子部形成領域にトランスファー端子用パッチ接続部１５ｐ、ソース−ゲート接続部形成領域にＳＧ用パッチ接続部１５ｓｇを形成する。パッチ電極１５は、開口部１２ａ内でドレイン電極７Ｄと接する。トランスファー端子用パッチ接続部１５ｐは、開口部１２ｐ内でゲート接続部３ｐと接する。ＳＧ用パッチ接続部１５ｓｇは、開口部１２ｓｇ（１）内でソースバスラインＳＬと接し、図示しない開口部１２ｓｇ（２）内でゲート接続配線３ｓｇと接する。
パッチ用導電膜１５’のパターニングには、エッチング液として、例えばリン酸／硝酸／酢酸の混酸液を用いることができる。パッチ用導電膜１５’は比較的厚い（例えば０．３μｍ以上）ため、エッチング時間およびオーバーエッチング時間も長くなる。従って、パッチ用導電膜１５’のパターニングの際に、ゲート用導電膜およびソース用導電膜が十分に保護されていないと、これらのメタルもエッチングされてしまうおそれがある。詳細は後述する。本実施形態では、パッチ用導電膜１５’のパターニングの際に、端子部形成領域におけるゲート接続配線３ｓｇは無機絶縁膜で覆われている。また、ソース−ゲート接続部形成領域におけるソースバスラインＳＬのうち無機絶縁膜から露出した部分上には、ＳＧ用パッチ接続部１５ｓｇとしてパッチ用導電膜１５’が残される。このように、ゲート用導電膜およびソース用導電膜が無機絶縁膜（ゲート絶縁層４および第１絶縁層１１）あるいはパッチ用導電膜１５’で保護された状態で、パッチ用導電膜１５’のパターニングを行うことができるので、上記のような問題は生じない。
次いで、図２６（ｋ）に示すように、パッチメタル層および第１絶縁層１１上に第２絶縁層１７を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第２絶縁層１７のエッチングを行う。これにより、図２７（ｌ）に示すように、トランスファー端子部形成領域にトランスファー端子用パッチ接続部１５ｐの一部を露出する開口部１８ｐを形成する。また、このエッチング工程では、端子部形成領域において、第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４が一括してエッチングされ、ゲート接続配線３ｓｇを露出する開口部１８ｓが形成される。得られた開口部１８ｓの側壁では、第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４の側面が整合する。
次に、図２７（ｍ）に示すように、第２絶縁層１７上、および開口部１８ｓ、１８ｓｇ、１８ｐ内に、例えばスパッタ法により透明導電膜１９’を形成する。透明導電膜として、例えば厚さ７０ｎｍのＩＴＯ膜を用いる。次いで、透明導電膜１９’をパターニングする。これにより、図２７（ｎ）に示すように、開口部１８ｐ内でトランスファー端子用パッチ接続部１５ｐと接するトランスファー端子用上部接続部１９ｐ、および開口部１８ｓ内でゲート接続配線３ｓｇと接するソース端子用上部接続部１９ｓを形成する。これにより、トランスファー端子部ＰＴおよびソース端子部ＳＴが得られる。なお、図示していないが、ＣＳ端子部ＣＴおよびゲート端子部ＧＴも、ソース端子部ＳＴと同様の方法で形成され得る。このようにして、ＴＦＴ基板１０７が製造される。
（第５の実施形態）
以下、第５の実施形態の走査アンテナを説明する。
第５の実施形態の走査アンテナは、トランスファー部の構造に特徴を有している。ここで説明するトランスファー部の構造は、上述したいずれの実施形態にも適用することができる。トランスファー部以外の構造については、説明を省略することがある。
図２８〜図３７を参照して、ＴＦＴ基板が有するトランスファー端子部ＰＴ−１〜１６の構造を説明する。トランスファー端子部ＰＴ−１〜１６は、シール領域Ｒｓに位置する第１トランスファー端子部ＰＴ１およびシール領域Ｒｓよりも外側に設けられた第２トランスファー端子部ＰＴ２（図２１参照）のいずれであってもよい。スロット基板が有する端子部ＩＴ（例えば、図６参照）は、トランスファー端子部ＰＴ−１〜１６と同じ構造を有してもよい。１つの走査アンテナが有するＴＦＴ基板のトランスファー端子部の構造と、スロット基板が有する端子部ＩＴの構造とは、互いに独立に選択され得る。
まず、図２８（ａ）および（ｂ）を参照する。図２８（ａ）および（ｂ）は、ＴＦＴ基板が有するトランスファー端子部ＰＴ−１、ＰＴ−２の模式的な断面図であり、例えば、図２１に示したＴＦＴ基板１０７の第１トランスファー端子部ＰＴ１または第２トランスファー端子部ＰＴ２の断面図に対応する。ただし、トランスファー端子部ＰＴ−１およびＰＴ−２は、透明導電膜で形成されたトランスファー端子用上部接続部１９ｐを有していない。
図２８（ａ）に示すトランスファー端子部ＰＴ−１は、第１絶縁層１１上に形成されたパッチ接続部１５ｐと、パッチ接続部１５ｐ上に形成された高融点金属含有層２４ａと、高融点金属含有層２４ａの上面の一部を露出する開口部１８ｐを有する第２絶縁層１７とを有している。第２絶縁層１７は、高融点金属含有層２４ａの周辺部分と、パッチ接続部１５ｐの側面全体とを覆っている。本明細書において、「高融点金属」とは、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）を指し、「高融点金属含有層」は、高融点金属、高融点金属を含む合金、および高融点金属の窒化物、ならびに高融点金属または高融点金属を含む合金と高融点金属の窒化物との固溶体のいずれかで形成された層を指す。
図２８（ｂ）に示すトランスファー端子部ＰＴ−２は、第１絶縁層１１とパッチ接続部１５ｐとの間に高融点金属含有層２４ｂをさらに有する点において、トランスファー端子部ＰＴ−１と異なる。
パッチ接続部１５ｐは、先の実施形態の走査アンテナについて説明した様に、パッチ電極１５と同じ低抵抗金属膜（Ａｌ膜、Ｃｕ膜、Ａｕ膜またはＡｇ膜）で形成される。パッチ接続部１５ｐは、例えば、０．３μｍ以上２μｍ以下の厚さを有するＡｌ層から形成されることが好ましい。なお、本実施形態においては、パッチ電極１５の膜構造（積層構造を含む）とトランスファー端子部ＰＴ−１〜１６の膜構造（積層構造を含む）とは異なり得る。本実施形態の説明においては、トランスファー端子部ＰＴ−１の膜構造を説明するために、パッチ接続部１５ｐは、パッチ電極１５に含まれる低抵抗金属膜（Ａｌ膜、Ｃｕ膜、Ａｕ膜またはＡｇ膜）だけで形成されているとする。なお、パッチ電極１５およびパッチ接続部１５ｐに含まれる低抵抗金属膜で形成された層を「低抵抗金属層」ということがある。パッチ電極１５およびパッチ接続部１５ｐを積層構造とする場合、Ａｌ層の厚さは０．３μｍ以上であることが好ましく、Ｃｕ層の厚さは０．２μｍ以上であることが好ましい。
高融点金属含有層２４ａ、２４ｂは、例えば、ＭｏまたはＭｏＮで形成されている。高融点金属含有層２４ａ、２４ｂの厚さは、好ましくは１０ｎｍ以上２００ｎｍ以下であり、例えば１０ｎｍである。高融点金属含有層２４ａを設けることによって、エッチングでパッチ接続部１５ｐを形成する際に、テーパー形状を比較的容易に制御することができる。パッチ接続部１５ｐのテーパー形状は、例えば、台形の下底の両端にある内角（底角、テーパー角ということもある。）が１５°以上７５°以下であることが好ましい。なお、高融点金属含有層２４ｂは省略され得る。
第２絶縁層１７は、例えば酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉｘＮｙ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。第２絶縁層１７として、例えば厚さ２００ｎｍのＳｉＮｘ層を形成する。第２絶縁層１７としては、厚さが２０ｎｍ以上２００ｎｍ以下のＳｉＮｘ層が好ましい。第２絶縁層１７の厚さが２００ｎｍを超えると、マイクロ波の損失が大きくなる。
しかしながら、トランスファー端子部ＰＴ−１またはＰＴ−２を有するＴＦＴ基板と、トランスファー端子部ＰＴ−１またはＰＴ−２と同様の構造の端子部ＩＴを有するスロット基板とを導電性粒子（導電性スペーサ）を介して互いに接着すると、液晶層の厚さ（基板間隔）が変動するという問題が生じることがある。この問題は、導電性スペーサとして、ガラスファイバーやガラスビーズ（導電性コーティングされたものを含む。以下、「ガラススペーサ」という。）を用いたときに起こる。パッチ接続部１５ｐは、パッチ電極１５と同じ低抵抗金属膜で形成された比較的厚い層（低抵抗金属層、例えば０．３μｍ以上のＡｌ層）で形成されているので、変形しやすい。ガラススペーサを用いると、基板を貼り合せる際の外力で、スペーサがトランスファー端子部ＰＴ−１、ＰＴ−２および端子部ＩＴにめり込むために生じる。また、得られた走査アンテナの耐湿信頼性が十分でなく、トランスファー部に腐食が発生することがある。
図２９〜図３７を参照して説明するトランスファー端子部ＰＴ−３〜１６は、上記の２つの問題を同時に解決することができる。
図２９（ａ）〜（ｃ）に、トランスファー端子部ＰＴ−３〜５の模式的な断面図を示す。図２９（ａ）に示すトランスファー端子部ＰＴ−３は、図２８（ｂ）に示したトランスファー端子部ＰＴ−２における高融点金属含有層２４ａの上に保護金属層２５を有し、さらに、第２絶縁層１７の開口部１８ｐ内に露出された保護金属層２５を覆う透明導電層（上部接続部）１９ｐを有している。第２絶縁層１７は、保護金属層２５の周辺部分と、高融点金属含有層２４ａおよびパッチ接続部１５ｐの側面全体とを覆っている。
ここで、保護金属層２５は、Ｔｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層およびＭｏＮｂＮｉＮ層からなる群から選択される少なくとも１つの層から形成されている。すなわち、保護金属層２５は、Ｔｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層およびＭｏＮｂＮｉＮ層からなる群から選択される１つの層で形成されてもよいし、２以上の層を積層して形成されてもよい。保護金属層２５の厚さは、例えば、１８ｎｍ以上である。厚さが１８ｎｍ以上のＴｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層またはＭｏＮｂＮｉＮ層は、ガラススペーサがめり込むことを十分に抑制することができる。ガラススペーサがめり込むことをより効果的に抑制するためには、保護金属層２５の厚さは２８ｎｍ以上であることが好ましい。保護金属層２５の厚さの上限は、例えば３００ｎｍである。また保護金属層２５は、耐湿信頼性を向上させることができる。
トランスファー端子部ＰＴ−３は、保護金属層２５上にさらに透明導電層１９ｐを有している。透明導電層１９ｐとしては、ＩＴＯ（インジウム錫酸化物）層またはＩＺＯ（インジウム亜鉛酸化物、ＩＺＯは出光興産株式会社の登録商標）層、ＺｎＯ（亜鉛酸化物）層を用いることができる。透明導電層１９ｐの厚さは、例えば２０ｎｍ以上２５０ｎｍ以下である。酸化物から形成された透明導電層１９ｐを設けることによって、耐湿信頼性をさらに高めることができる。
図２９（ｂ）に示すトランスファー端子部ＰＴ−４は、図２９（ａ）のトランスファー端子部ＰＴ−３における高融点金属含有層２４ｂを省略したものであり、図２９（ｃ）に示すトランスファー端子部ＰＴ−５は、図２９（ａ）のトランスファー端子部ＰＴ−３における高融点金属含有層２４ａ、２４ｂの両方を省略したものである。図示は省略するが、図２９（ａ）のトランスファー端子部ＰＴ−３における高融点金属含有層２４ａだけを省略してもよい。なお、高融点金属含有層２４ａを設けると、パッチ接続部１５ｐのテーパー角を制御しやすいが、高融点金属含有層２４ａを省略しても、エッチング条件を調整することによって、所望のテーパー角を得ることができる。
図３０（ａ）〜（ｃ）に示すトランスファー端子部ＰＴ−６〜８は、それぞれ図２９（ａ）〜（ｃ）に示したトランスファー端子部ＰＴ−３〜５における透明導電層１９ｐを省略したものに相当する。
このように、パッチ接続部１５ｐの上に保護金属層２５を形成し、さらに、保護金属層２５の上面の周辺部分とパッチ接続部１５ｐおよび保護金属層２５の側面の全体を覆う第２絶縁層１７（好ましくは、ＳｉｘＮｙ層）を形成することによって、上記の問題を解決できる。なお、スロット基板にもトランスファー端子部ＰＴ−３〜８のいずれかと同じ構成の端子部ＩＴを形成する。ただし、端子部ＩＴが有するスロット電極５５の主層５５Ｍは、トランスファー端子部ＰＴが有するパッチ接続部１５ｐよりも厚く、例えば、厚さが２μｍ以上６μｍ以下のＣｕ層で形成される。
次に、図３１（ａ）〜（ｇ）を参照して、トランスファー端子部ＰＴ−４（図２９（ｂ））の製造方法を説明する。図３１（ａ）〜（ｇ）は、トランスファー端子部ＰＴ−４の製造方法を説明する模式的な断面図である。
例えば、図５を参照して説明したＴＦＴ基板１０１の製造方法と同様の工程を経て、所定のコンタクトホールを有する第１絶縁層１１を形成した後、図３１（ａ）に示す様に、第１絶縁層（不図示）上にパッチ用導電膜１５’および高融点金属含有膜２４ａ’をほぼ全面に形成する。
次に、図３１（ｂ）に示す様に、パッチ用導電膜１５’および高融点金属含有膜２４ａ’をエッチングすることによって、パッチ接続部１５ｐおよび高融点金属含有層２４ａを得る。例えば、フォトレジストを用いてエッチングマスクを形成し、酸性の薬液を用いてエッチングする。このとき、パッチ用導電膜１５’上に高融点金属含有膜２４ａ’が形成されているので、パッチ接続部１５ｐのテーパー角を１５°以上７５°以下の範囲に比較的容易に制御することができる。
次に、図３１（ｃ）に示す様に、ほぼ全面に保護金属膜２５’を形成し、図３１（ｄ）に示す様に、保護金属膜２５’をパターニングすることによって、高融点金属含有層２４ａ上に保護金属層２５を形成する。
その後、図３１（ｅ）に示す様に、ほぼ全面に第２絶縁膜１７’を形成し、図３１（ｆ）に示す様に、第２絶縁膜１７’をパターニングすることによって、開口部１８ｐを有する第２絶縁層１７を形成する。
その後、図３１（ｇ）に示す様に、ほぼ全面に透明導電膜１９ｐ’を形成し、透明導電膜１９ｐ’をパターニングすることによって、透明導電層（トランスファー端子用上部接続部）１９ｐを有するトランスファー端子部ＰＴ−４（図２９（ｂ））が得られる。
上記の製造方法における個々の工程は、公知の方法で実施され得るので、詳細な説明は省略する。また、他のトランスファー端子部ＰＴ−１〜３および５〜８は、上記の製造方法を改変することによって製造することは当業者には明らかであるので、説明を省略する。
図３２（ａ）、（ｂ）および図３３（ａ）、（ｂ）に、トランスファー端子部ＰＴ−９〜１２の模式的な断面図を示す。
図３２（ａ）に示すトランスファー端子部ＰＴ−９は、図２９（ａ）に示したトランスファー端子部ＰＴ−３における保護金属層２５に対応する第１保護金属層２５ａ上に、第２保護金属層２５ｂをさらに有している。第２絶縁層１７は、高融点金属含有層２４ａの周辺部分と、パッチ接続部１５ｐの側面全体とを覆っており、第２絶縁層１７の開口部１８ｐに露出された第１保護金属層２５ａ上に第２保護金属層２５ｂが形成されている。第２保護金属層２５ｂの全体を覆い、開口部１８ｐの周辺の第２絶縁層１７に至る透明導電層１９ｐが形成されている。
トランスファー端子部ＰＴ−９の最も高い位置（例えば、ガラス基板の表面を基準に）にあるのは、第２保護金属層２５ｂ上に形成された透明導電層１９ｐの上面である。これに対し、図２９（ａ）に示したトランスファー端子部ＰＴ−３において、最も高い位置にあるのは開口部１８ｐの周辺の第２絶縁層１７上に形成された透明導電層１９の上面であり、保護金属層２５上の透明導電層１９ｐの上面は、開口部１８ｐ内の窪んだ位置にある。そうすると、導電性スペーサを含む樹脂でトランスファー部を形成する際、導電性スペーサ（球状または円柱状）の位置が安定しない結果、液晶層の厚さ（基板間隔）が一定しないおそれがある。トランスファー端子部ＰＴ−９のように、第２保護金属層２５ｂ上に形成された透明導電層１９ｐが第２絶縁層１７よりも高い位置にあると、第２保護金属層２５ｂ上の透明導電層１９ｐの上に位置する導電性スペーサが、安定して液晶層の厚さ（基板間隔）を保持することができる。
図３２（ｂ）に示すトランスファー端子部ＰＴ−１０は、図３２（ａ）のトランスファー端子部ＰＴ−９における高融点金属含有層２４ｂを省略したものである。
図３３（ａ）に示すトランスファー端子部ＰＴ−１１は、図３２（ａ）のトランスファー端子部ＰＴ−９における高融点金属含有層２４ａを省略したものであり、図３３（ｂ）に示すトランスファー端子部ＰＴ−１２は、図３２（ａ）のトランスファー端子部ＰＴ−９における高融点金属含有層２４ａ、２４ｂの両方を省略したものである。
図３４（ａ）、（ｂ）に示すトランスファー端子部ＰＴ−１３〜１４は、それぞれ図３２（ａ）、（ｂ）に示したトランスファー端子部ＰＴ−９〜１０における透明導電層１９ｐを省略したものに相当する。
図３５（ａ）、（ｂ）に示すトランスファー端子部ＰＴ−１５〜１６は、それぞれ図３３（ａ）、（ｂ）に示したトランスファー端子部ＰＴ−１１〜１２における透明導電層１９ｐを省略したものに相当する。
トランスファー端子部ＰＴ−９〜１６のように、第２絶縁層１７の開口部１８ｐ内に形成された第２保護金属層２５ｂの上面が、第２絶縁層（開口部１８ｐの周辺の第２絶縁層）１７よりも高い位置にあると、上述したように、液晶層の厚さ（基板間隔）を安定して保持することができる。
次に、図３６（ａ）〜（ｃ）を参照して、トランスファー端子部ＰＴ−１０（図３２（ｂ）参照）の製造方法を説明する。図３６（ａ）〜（ｃ）は、トランスファー端子部ＰＴ−１０の製造方法を説明する模式的な断面図である。
まず、図３１（ａ）〜（ｇ）を参照して説明したトランスファー端子部ＰＴ−４の製造方法と同様の工程を経て、第１保護金属層２５ａの上面の一部（周辺部分を除く中央部分）を露出する開口部１８ｐを有する第２絶縁層１７を形成する。
この後、図３６（ａ）に示す様に、ほぼ全面に第２保護金属膜２５ｂ’を形成し、図３６（ｂ）に示す様に、第２保護金属膜２５ｂ’をパターニングすることによって、第１保護金属層２５ａ上に第２保護金属層２５ｂを形成する。
その後、図３６（ｃ）に示す様に、ほぼ全面に透明導電膜１９ｐ’を形成し、透明導電膜１９ｐ’をパターニングすることによって、透明導電層（トランスファー端子用上部接続部）１９ｐを有するトランスファー端子部ＰＴ−１０（図３２（ｂ））が得られる。
次に、図３７（ａ）〜（ｇ）を参照して、トランスファー端子部ＰＴ−１２（図３３（ｂ）参照）の製造方法を説明する。図３７（ａ）〜（ｇ）は、トランスファー端子部ＰＴ−１２の製造方法を説明する模式的な断面図である。
例えば、図５を参照して説明したＴＦＴ基板１０１の製造方法と同様の工程を経て、所定のコンタクトホールを有する第１絶縁層１１を形成した後、図３７（ａ）に示す様に、第１絶縁層（不図示）上にパッチ用導電膜１５’および第１保護金属膜２５ａ’をほぼ全面に形成する。
次に、図３７（ｂ）に示す様に、パッチ用導電膜１５’および第１保護金属膜２５ａ’をエッチングすることによって、パッチ接続部１５ｐおよび第１保護金属層２５ａを得る。例えば、フォトレジストを用いてエッチングマスクを形成し、酸性の薬液を用いてエッチングする。このとき、パッチ用導電膜１５’上に第１保護金属膜２５ａ’が形成されているので、パッチ接続部１５ｐのテーパー角を１５°以上７５°以下の範囲に比較的容易に制御することができる。
次に、図３７（ｃ）に示す様に、ほぼ全面に第２絶縁膜１７’を形成し、図３７（ｄ）に示す様に、第２絶縁膜１７’をパターニングすることによって、開口部１８ｐを有する第２絶縁層１７を形成する。
その後、図３７（ｅ）に示す様に、第２保護金属膜２５ｂ’をほぼ全面に形成し、図３７（ｆ）に示す様に、第２保護金属膜２５ｂ’をパターニングすることによって、第２絶縁層１７の開口部１８ｐ内に露出された第１保護金属層２５ａの上面の上に第２保護金属層２５ｂを形成する。
その後、図３７（ｇ）に示す様に、ほぼ全面に透明導電膜１９ｐ’を形成し、透明導電膜１９ｐ’をパターニングすることによって、透明導電層（トランスファー端子用上部接続部）１９ｐを有するトランスファー端子部ＰＴ−１２（図３３（ｂ））が得られる。
上記の製造方法における個々の工程は、公知の方法で実施され得るので、詳細な説明は省略する。また、他のトランスファー端子部ＰＴ−９、１１、１３〜１６は、上記の製造方法を改変することによって製造することは当業者には明らかであるので、説明を省略する。
トランスファー端子部ＰＴ−９〜１６を用いると、トランスファー端子部ＰＴ−３〜８を用いた場合と同様に、上記の問題を解決できる。なお、スロット基板の端子部ＩＴにもトランスファー端子部ＰＴ−３〜１６のいずれかと同じ構成の端子部ＩＴを形成する。ただし、端子部ＩＴが有するスロット電極５５の主層５５Ｍは、トランスファー端子部ＰＴが有するパッチ接続部１５ｐよりも厚く、例えば、厚さが２μｍ以上６μｍ以下のＣｕ層で形成される。スロット電極５５の主層５５Ｍを「低抵抗金属層」といい、端子部ＩＴにおいて、低抵抗金属層で形成された、トランスファー端子部ＰＴ−３〜１６におけるパッチ接続部１５ｐに対応する部分を「スロット接続部」という。なお、スロット電極５５は、例えば、ガラス基板５１上に直接形成され得る。スロット電極５５は、ガラス基板５１上に形成された第３絶縁層５２上に形成されてもよい。
（第６の実施形態）
以下、第６の実施形態の走査アンテナを説明する。第６の実施形態の走査アンテナは、スロット基板の端子部ＩＴの構造に特徴を有している。ここで説明するスロット基板の端子部ＩＴの構造は、上述のいずれの実施形態にも適用することができる。ただし、トランスファー部の構造に関しては、第５の実施形態の走査アンテナのトランスファー端子部ＰＴ−３〜１６と組合せることが好ましい。以下では、トランスファー部以外の構造については、説明を省略することがある。
スロット基板が有する端子部ＩＴは、スロット電極５５の主層５５Ｍ（スロット接続部、例えば、Ｃｕ膜またはＡｌ膜、厚さが２μｍ以上６μｍ以下）を有するので、端子部ＩＴのスロット電極５５を覆う第４絶縁層５８にクラックが入るなどして、耐湿信頼性が低下することがある。本実施形態の走査アンテナのスロット基板は、この問題を解決することができる。
まず、図３８（ａ）、（ｂ）および図３９（ａ）、（ｂ）を参照して、スロット基板２０４の端子部ＩＴで起こる問題を説明する。
図３８（ａ）はスロット基板２０４の模式的な上面図であり、図３８（ｂ）は、図３８（ａ）中のＨ−Ｈ’線に沿った模式的な断面図である。図３９（ａ）および（ｂ）は、図３８（ａ）中のＩ−Ｉ’線またはＪ−Ｊ’線に沿った模式的な断面図である。
スロット基板２０４は、例えば、ガラス基板５１上に形成されたスロット電極５５と、スロット電極５５を覆う第４絶縁層５８とを有している。スロット電極５５は、送受信領域Ｒ１に複数のスロット５７を有している。第４絶縁層５８は、非送受信領域Ｒ２内の第１端子部ＩＴ１および第２端子部ＩＴ２にそれぞれ開口部５８ａおよび５８ｂを有している。第１端子部ＩＴ１および第２端子部ＩＴ２は、例えば、それぞれ、ＴＦＴ基板の第１トランスファー端子部ＰＴ１および第２トランスファー端子部ＰＴ２（図２１参照）とトランスファー部を形成する。第４絶縁層５８は、開口部５８ａおよび５８ｂを除き、スロット基板２０４のほぼ全面を覆っている。第４絶縁層５８の開口部５８ａおよび５８ｂ内にはスロット電極５５が露出されており、開口部５８ａおよび５８ｂを覆う上部接続部（透明導電層）６０が、開口部５８ａおよび５８ｂ内で、スロット電極５５に接している。
図３９（ａ）に示す端子部ＩＴ−１は、スロット電極５５が、主層５５Ｍと上層５５Ｕとを有している。主層５５Ｍは、例えば、厚さが２μｍ以上６μｍ以下のＣｕ層またはＡｌ層であり、上層５５Ｕは、高融点金属含有層５５Ｕであり、例えば、ＭｏまたはＭｏＮで形成されている。高融点金属含有層５５Ｕの厚さは、例えば１０ｎｍ以上３００ｎｍ以下であり、例えば１０ｎｍである。
図３９（ｂ）に示す端子部ＩＴ−２は、スロット電極５５が、主層５５Ｍと下層５５Ｌとを有している。主層５５Ｍは、例えば、厚さが２μｍ以上６μｍ以下のＣｕ層またはＡｌ層であり、下層５５Ｌは、高融点金属含有層５５Ｌであり、例えば、ＭｏまたはＭｏＮで形成されている。高融点金属含有層５５Ｌの厚さは、例えば１０ｎｍ以上３００ｎｍ以下であり、例えば１０ｎｍである。
端子部ＩＴ−１およびＩＴ−２における第４絶縁層５８は、例えば、酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉｘＮｙ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。第４絶縁層５８として、例えば厚さ２００ｎｍのＳｉＮｘ層を形成する。第４絶縁層５８としては、厚さが２０ｎｍ以上２００ｎｍ以下のＳｉＮｘ層が好ましい。第４絶縁層５８の厚さが２００ｎｍを超えると、マイクロ波の損失が不必要に大きくなる。
透明導電層６０としては、ＩＴＯ（インジウム錫酸化物）層またはＩＺＯ（インジウム亜鉛酸化物）層、ＺｎＯ（亜鉛酸化物）層を用いることができる。透明導電層６０の厚さは、例えば、シート抵抗が０．１０Ω／ｓｑ未満となるように設定される。透明導電層６０の厚さは、例えば、２０ｎｍ以上２５０ｎｍ以下である。
図３９（ａ）および（ｂ）に示す様に、端子部ＩＴ−１およびＩＴ−２では、第４絶縁層５８にクラックＣＲが形成され、クラックから侵入した水分によって、主層５５ＭのＣｕ層またはＡｌ層に腐食ＣＯが起こることがある。クラックは、主層５５Ｍと上層５５Ｕとの界面および主層５５Ｍと下層５５Ｌとの界面で発生しやすい。
図４０〜図４３を参照して説明する端子部ＩＴ−３〜１４は、上記の問題を解決することができる。
図４０（ａ）〜（ｃ）に、端子部ＩＴ−３〜５の模式的な断面図を示す。
図４０（ａ）に示す端子部ＩＴ−３は、図３９（ａ）に示した端子部ＩＴ−１における透明導電層６０に代えて、第４絶縁層５８の開口部１８ｐ内に露出された高融点金属含有層５５Ｕおよび第４絶縁層５８の側面を覆う保護金属層４５ａを有している。保護金属層４５ａは、第５の実施形態における保護金属層２５と同様に、Ｔｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層およびＭｏＮｂＮｉＮ層からなる群から選択される少なくとも１つの層から形成されている。すなわち、保護金属層４５ａは、Ｔｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層およびＭｏＮｂＮｉＮ層からなる群から選択される１つの層で形成されてもよいし、２以上の層を積層して形成されてもよい。保護金属層４５ａの厚さは、第５の実施形態の保護金属層２５と同様に、例えば、１８ｎｍ以上であり、２８ｎｍ以上であることが好ましい。
図４０（ｂ）に示す端子部ＩＴ−４は、図３９（ｂ）の端子部ＩＴ−２における透明導電層６０に代えて、第２絶縁層１７の開口部１８ｐ内に露出された高融点金属含有層５５Ｕおよび第４絶縁層５８の側面の全体を覆う保護金属層４５ａを有している。
図４０（ｃ）に示す端子部ＩＴ−５は、図４０（ｂ）の端子部ＩＴ−４における高融点金属含有層５５Ｌを省略したものである。図示は省略するが、図４０（ａ）の端子部ＩＴ−３における主層５５Ｍの下に高融点金属含有層５５Ｌを設けてもよい。
図４１（ａ）〜（ｃ）に示す端子部ＩＴ−６〜８は、それぞれ図４０（ａ）〜（ｃ）に示した端子部ＩＴ−３〜５における第４絶縁層５８と保護金属層４５ａとの積層順序を逆にしたものに相当する。
図４１（ａ）に示す端子部ＩＴ−６は、主層５５Ｍおよび高融点金属含有層５５Ｕの上面および側面の全体を覆う保護金属層４５ｂを有している。端子部ＩＴ−６は、保護金属層４５ｂの上面の周辺部分と側面の全体とを覆う第４絶縁層５８（好ましくは、ＳｉｘＮｙ層）を有している。図４１（ｂ）に示す端子部ＩＴ−７は、主層５５Ｍの上面と、主層５５Ｍおよび高融点金属含有層５５Ｌの側面の全体とを覆う保護金属層４５ｂを有している。図４１（ｃ）に示す端子部ＩＴ−８は、主層５５Ｍの上面と側面の全体とを覆う保護金属層４５ｂを有している。図示は省略するが、図４１（ａ）の端子部ＩＴ−６における主層５５Ｍの下に高融点金属含有層５５Ｌを設けてもよい。
図４２（ａ）〜（ｃ）に示す端子部ＩＴ−９〜１１は、それぞれ図４０（ａ）〜（ｃ）に示した端子部ＩＴ−３〜５における保護金属層４５ａの上に透明導電層６０を形成したものに相当する。透明導電層６０をさらに設けることによって、耐湿信頼性を一層向上させることができる。
図４３（ａ）〜（ｃ）に示す端子部ＩＴ−１２〜１４は、それぞれ図４１（ａ）〜（ｃ）に示した端子部ＩＴ−６〜８における保護金属層４５ｂの上に透明導電層６０を形成したものに相当する。端子部ＩＴ−１２〜１４においては、第４絶縁層５８が保護金属層４５ｂの上面の周辺部分と側面の全体とを覆うように形成されているので、透明導電層６０と保護金属層４５ｂとの間に第４絶縁層５８が存在する。
次に、図４４を参照して、端子部ＩＴ−４（図４０（ｂ））の製造方法を説明する。
図４４（ａ）に示す様に、例えば、ガラス基板（不図示）上に、高融点金属含有膜５５Ｌ’およびスロット電極５５の主層となるＣｕ膜５５Ｍ’をほぼ全面に形成する。
次に、図４４（ｂ）に示す様に、Ｃｕ膜５５Ｍ’および高融点金属含有膜５５Ｌ’をエッチングすることによって、高融点金属含有層５５Ｌおよび主層５５Ｍを得る。例えば、フォトレジストを用いてエッチングマスクを形成し、酸性の薬液を用いてエッチングする。このとき、エッチング条件を調整することによって、高融点金属含有層５５Ｌおよび主層５５Ｍのテーパー角を１５°以上７５°以下の範囲に制御する。
次に、図４４（ｃ）に示す様に、ほぼ全面に第４絶縁膜５８’を形成し、図４４（ｄ）に示す様に、第４絶縁膜５８’をパターニングすることによって、開口部５８ａを有する第４絶縁層５８を形成する。
次に、図４４（ｅ）に示す様に、ほぼ全面に保護金属膜４５ａ’を形成し、保護金属膜４５ａ’をパターニングすることによって、端子部ＩＴ−４（図４０（ｂ））が得られる。
次に、図４５（ａ）〜（ｃ）を参照して、端子部ＩＴ−７（図４１（ｂ））の製造方法を説明する。
まず、図４４（ａ）および（ｂ）を参照して説明したのと同様の工程を経て、高融点金属含有層５５Ｌおよび主層５５Ｍを得る。
この後、図４５（ａ）に示す様に、ほぼ全面に保護金属膜４５ｂ’を形成し、図４５（ｂ）に示す様に、保護金属膜４５ｂ’をパターニングすることによって、保護金属層４５ｂを形成する。
その後、図４５（ｃ）に示す様に、ほぼ全面に第４絶縁膜５８’を形成する。第４絶縁膜５８’をパターニングすることによって、開口部５８ａを有する第４絶縁層５８が形成され、端子部ＩＴ−７（図４１（ｂ）参照）が得られる。
図４２（ｂ）に示した端子部ＩＴ−１０は、図４４（ｅ）に示した工程の後で、図４６に示す様に、ほぼ全面に透明導電膜６０’を形成し、その後、透明導電膜６０’および保護金属膜４５ｂ’をパターニングすることによって形成される。
図４３（ｂ）に示した端子部ＩＴ−１３は、図４５（ａ）〜（ｃ）を参照して説明した工程を経て、図４１（ｂ）に示した端子部ＩＴ−７を形成した後、図４７に示す様に、ほぼ全面に透明導電膜６０’を形成し、透明導電膜６０’をパターニングすることによって、形成される。
上記の製造方法における個々の工程は、公知の方法で実施され得るので、詳細な説明は省略する。また、他の端子部ＩＴ−１〜３および５、６、８〜９、１１および１２は、上記の製造方法を改変することによって製造することは当業者には明らかであるので、説明を省略する。
端子部ＩＴ−３〜１４を用いると、保護金属層４５ａまたは４５ｂが主層５５Ｍ（および上層５５Ｕおよび／または下層５５Ｌ）の上面および側面の全体を覆っているので、上記の問題を解決できる。すなわち、端子部ＩＴ−３〜１４を有するスロット基板を備える走査アンテナは、耐湿信頼性に優れる。保護金属層４５ａまたは４５ｂ上に透明導電層６０を形成することによって、さらに耐湿信頼性を向上させることができる。また、保護金属層４５ａまたは４５ｂの厚さを１８ｎｍ以上、好ましくは、２８ｎｍ以上とし、第５の実施形態で説明したトランスファー端子部ＰＴ−３〜１６と組合せて用いることによって、第５の実施形態と同じ効果を得ることができる。
なお、端子部ＩＴ−３〜１４が有する主層５５Ｍは、送受信領域Ｒ１のスロット電極５５が有する主層５５Ｍと同じ低抵抗金属膜から形成される。端子部ＩＴ−３〜１４が有する上層５５Ｕおよび／または下層５５Ｌも、送受信領域Ｒ１のスロット電極５５が有する上層５５Ｕおよび／または下層５５Ｌと同じ膜から形成されてもよいが、互いに独立に形成されてもよい。
ただし、保護金属層４５ａまたは４５ｂ、および透明導電層６０は、非送受信領域Ｒ２に形成されている端子部ＩＴ−３〜１４にだけ形成し、送受信領域Ｒ１のスロット電極５５上には形成しないことが好ましい。保護金属層４５ａまたは４５ｂ、および透明導電層６０を送受信領域Ｒ１のスロット電極５５上に形成すると、マイクロ波のロスが大きくなるおそれがあるからである。
一方、第４絶縁層５８は、上述したように、スロット電極５５からＣｕが液晶層ＬＣに溶出するのを抑制するために、送受信領域Ｒ１および非送受信領域Ｒ２の全体にわたって形成することが好ましいが、省略してもよい。特に、非送受信領域Ｒ２に形成さる端子部においては、保護金属層４５ａまたは４５ｂが主層５５Ｍ（および上層５５Ｕおよび／または下層５５Ｌ）の上面および側面の全体を覆っているので、上記の問題を解決できる。
本発明の実施形態による走査アンテナは、必要に応じて、例えばプラスチック製の筺体に収容される。筺体にはマイクロ波の送受信に影響を与えない誘電率εMが小さい材料を用いることが好ましい。また、筺体の送受信領域Ｒ１に対応する部分には貫通孔を設けてもよい。さらに、液晶材料が光に曝されないように、遮光構造を設けてもよい。遮光構造は、例えば、ＴＦＴ基板１０１の誘電体基板１および／またはスロット基板２０１の誘電体基板５１の側面から誘電体基板１および／または５１内を伝播し、液晶層に入射する光を遮光するように設ける。誘電異方性ΔεMが大きな液晶材料は、光劣化しやすいものがあり、紫外線だけでなく、可視光の中でも短波長の青色光も遮光することが好ましい。遮光構造は、例えば、黒色の粘着テープなどの遮光性のテープを用いることによって、必要な個所に容易に形成できる。
本発明による実施形態は、例えば、移動体（例えば、船舶、航空機、自動車）に搭載される衛星通信や衛星放送用の走査アンテナに用いられる。
１ ：誘電体基板
２ ：下地絶縁膜
３ ：ゲート電極
４ ：ゲート絶縁層
５ ：半導体層
６Ｄ ：ドレインコンタクト層
６Ｓ ：ソースコンタクト層
７Ｄ ：ドレイン電極
７Ｓ ：ソース電極
７ｐ ：ソース接続配線
１１ ：第１絶縁層
１５ ：パッチ電極
１５ｐ ：パッチ接続部
１７ ：第２絶縁層
１８ｇ、１８ｓ、１８ｐ ：開口部
１９ｇ ：ゲート端子用上部接続部
１９ｐ ：トランスファー端子用上部接続部（透明導電層）
１９ｓ ：ソース端子用上部接続部
２１ ：アライメントマーク
２３ ：保護導電層
２４、２４ａ、２４ｂ ：高融点金属含有層
２５、２５ａ、２５ｂ、４５ａ、４５ｂ ：保護金属層
５１ ：誘電体基板
５２ ：第３絶縁層
５４ ：誘電体層（空気層）
５５ ：スロット電極
５５Ｌ ：下層
５５Ｍ ：主層
５５Ｕ ：上層
５５ｃ ：コンタクト面
５７ ：スロット
５８ ：第４絶縁層
６０ ：上部接続部
６５ ：反射導電板
６７ ：接着層
６８ ：ヒーター用抵抗膜
７０ ：給電装置
７１ ：導電性ビーズ
７２ ：給電ピン
７３ ：シール部
１０１、１０２、１０３、１０４ ：ＴＦＴ基板
２０１、２０３ ：スロット基板
１０００ ：走査アンテナ
ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ５、ＣＨ６ ：コンタクトホール
ＧＤ ：ゲートドライバ
ＧＬ ：ゲートバスライン
ＧＴ ：ゲート端子部
ＳＤ ：ソースドライバ
ＳＬ ：ソースバスライン
ＳＴ ：ソース端子部
ＰＴ ：トランスファー端子部
ＩＴ ：端子部
ＬＣ ：液晶層
Ｒ１ ：送受信領域
Ｒ２ ：非送受信領域
Ｒｓ ：シール領域
Ｕ、Ｕ１、Ｕ２ ：アンテナ単位、アンテナ単位領域

Claims (12)

  1. 複数のアンテナ単位が配列された走査アンテナであって、
    第１誘電体基板と、前記第１誘電体基板に支持された複数のＴＦＴと、複数のゲートバスラインと、複数のソースバスラインと、前記複数のＴＦＴの内の対応するＴＦＴのドレインにそれぞれが接続された複数のパッチ電極とを有するＴＦＴ基板と、
    第２誘電体基板と、前記第２誘電体基板の第１主面上に形成され、前記複数のパッチ電極に対応して配置された複数のスロットを有するスロット電極とを有するスロット基板と、
    前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、
    前記第２誘電体基板の前記第１主面と反対側の第２主面に誘電体層を介して対向するように配置された反射導電板とを有し、
    前記ＴＦＴ基板は、非送受信領域に配置されたトランスファー端子部をさらに有し、前記トランスファー端子部は、前記複数のパッチ電極が有する第１低抵抗金属層と同じ低抵抗金属膜から形成されたパッチ接続部と、前記パッチ接続部上に形成された第１保護金属層と、前記第１保護金属層の上面の一部を露出する開口部を有する第１絶縁層とを有し、
    前記スロット基板は、非送受信領域に配置された端子部をさらに有し、前記端子部は、前記スロット電極が有する第２低抵抗金属層と同じ低抵抗金属膜から形成されたスロット接続部と、前記スロット接続部上に形成された第２保護金属層と、前記第２保護金属層の上面の一部を露出する開口部を有する第２絶縁層とを有し、
    前記第１および第２保護金属層は、それぞれ独立に、Ｔｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層およびＭｏＮｂＮｉＮ層からなる群から選択される少なくとも１つの層から形成されており、かつ、厚さが１８ｎｍ以上である、走査アンテナ。
  2. 前記トランスファー端子部は、前記パッチ接続部と前記第１保護金属層との間に第１高融点金属含有層をさらに有する、請求項１に記載の走査アンテナ。
  3. 前記端子部は、前記スロット接続部と前記第２保護金属層との間に第２高融点金属含有層をさらに有する、請求項１または２に記載の走査アンテナ。
  4. 前記第１または第２高融点金属含有層は、ＭｏまたはＭｏＮを含む、請求項３に記載の走査アンテナ。
  5. 前記第１絶縁層の前記開口部から露出した前記第１保護金属層の上面は、前記第１誘電体基板の表面を基準にしたとき、前記第１絶縁層よりも高い位置にある、請求項１から４のいずれかに記載の走査アンテナ。
  6. 前記第１および第２絶縁層は、厚さが０．２μｍ以下の窒化珪素層である、請求項１から５のいずれかに記載の走査アンテナ。
  7. 前記第２保護金属層は、前記スロット接続部の上面および側面の全体を覆っている、請求項１から６のいずれかに記載の走査アンテナ。
  8. 複数のアンテナ単位が配列された走査アンテナであって、
    第１誘電体基板と、前記第１誘電体基板に支持された複数のＴＦＴと、複数のゲートバスラインと、複数のソースバスラインと、前記複数のＴＦＴの内の対応するＴＦＴのドレインにそれぞれが接続された複数のパッチ電極とを有するＴＦＴ基板と、
    第２誘電体基板と、前記第２誘電体基板の第１主面上に形成され、前記複数のパッチ電極に対応して配置された複数のスロットを有するスロット電極とを有するスロット基板と、
    前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、
    前記第２誘電体基板の前記第１主面と反対側の第２主面に誘電体層を介して対向するように配置された反射導電板とを有し、
    前記ＴＦＴ基板は、非送受信領域に配置されたトランスファー端子部をさらに有し、前記トランスファー端子部は、前記複数のパッチ電極が有する第１低抵抗金属層と同じ低抵抗金属膜から形成されたパッチ接続部と、前記パッチ接続部上に形成された第１保護金属層と、前記第１保護金属層の上面の一部を露出する開口部を有する第１絶縁層とを有し、
    前記スロット基板は、非送受信領域に配置された端子部をさらに有し、前記端子部は、前記スロット電極が有する第２低抵抗金属層と同じ低抵抗金属膜から形成されたスロット接続部と、前記スロット接続部の上面および側面の全体を覆う第２保護金属層とを有し、
    前記第１および第２保護金属層は、それぞれ独立に、Ｔｉ層、ＭｏＮｂ層、ＭｏＮｂＮｉ層、ＭｏＮｂＮ層およびＭｏＮｂＮｉＮ層からなる群から選択される少なくとも１つの層から形成されている、走査アンテナ。
  9. 前記端子部は、前記スロット接続部の上面の一部を露出する開口部を有する第２絶縁層をさらに有し、前記第２保護金属層は、前記第２絶縁層上に形成されている、請求項８に記載の走査アンテナ。
  10. 前記端子部は、前記第２保護金属層の上面の一部を露出する開口部を有する第２絶縁層をさらに有する、請求項８に記載の走査アンテナ。
  11. 前記第１および第２絶縁層は、厚さが０．２μｍ以下の窒化珪素層である、請求項９または１０に記載の走査アンテナ。
  12. 前記端子部は、前記第２保護金属層上に形成された透明導電層をさらに有する、請求項８から１１のいずれかに記載の走査アンテナ。
JP2018521739A 2016-06-10 2017-06-06 走査アンテナ Active JP6598998B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016116500 2016-06-10
JP2016116500 2016-06-10
PCT/JP2017/021015 WO2017213148A1 (ja) 2016-06-10 2017-06-06 走査アンテナ

Publications (2)

Publication Number Publication Date
JPWO2017213148A1 true JPWO2017213148A1 (ja) 2019-03-28
JP6598998B2 JP6598998B2 (ja) 2019-10-30

Family

ID=60578846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018521739A Active JP6598998B2 (ja) 2016-06-10 2017-06-06 走査アンテナ

Country Status (4)

Country Link
US (1) US10811770B2 (ja)
JP (1) JP6598998B2 (ja)
CN (1) CN109314317B (ja)
WO (1) WO2017213148A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109564944B (zh) * 2016-07-19 2021-12-28 夏普株式会社 Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
WO2018186281A1 (ja) * 2017-04-06 2018-10-11 シャープ株式会社 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
JP2022156918A (ja) * 2021-03-31 2022-10-14 株式会社ジャパンディスプレイ 電波反射板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234202A (ja) * 1990-08-24 1992-08-21 Hughes Aircraft Co 液晶によるマイクロ波位相変調
JP2000022428A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 無線通信装置
US6937194B1 (en) * 2003-08-21 2005-08-30 Rockwell Collins Conformal electronic scanning array
JP2009538565A (ja) * 2006-05-24 2009-11-05 ウェーブベンダー インコーポレーテッド 可変誘電率ベースアンテナ及びアレイ
WO2015126578A1 (en) * 2014-02-19 2015-08-27 Kymeta Corporation Dynamic polarization and coupling control for a steerable, multilayered cylindrically fed holographic antenna

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217640A (ja) 2001-01-17 2002-08-02 Radial Antenna Kenkyusho:Kk 平面アンテナ及び導波管
JP4603190B2 (ja) * 2001-04-16 2010-12-22 株式会社日立製作所 液晶表示装置
KR100858295B1 (ko) 2002-02-26 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
JP2007295044A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd フェーズドアレイアンテナ
JP2007116573A (ja) 2005-10-24 2007-05-10 Toyota Central Res & Dev Lab Inc アレーアンテナ
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP4884829B2 (ja) * 2006-05-10 2012-02-29 株式会社 日立ディスプレイズ 液晶表示装置
CN101479887A (zh) * 2006-05-24 2009-07-08 韦夫班德尔公司 集成波导管天线和阵列
JP2009103775A (ja) * 2007-10-22 2009-05-14 Hitachi Displays Ltd 液晶表示装置
WO2010061555A1 (ja) * 2008-11-28 2010-06-03 シャープ株式会社 液晶表示装置、及び液晶表示装置のｔｆｔ基板の製造方法
US9183973B2 (en) * 2009-05-28 2015-11-10 Thin Film Electronics Asa Diffusion barrier coated substrates and methods of making the same
BRPI1012070A2 (pt) * 2009-06-18 2018-06-12 Sharp Kk "dispositivo semicondutor"
CN101930134B (zh) 2009-06-19 2013-08-07 台均科技（深圳）有限公司 电磁感应式液晶面板及其制造方法和液晶显示器
SG189891A1 (en) 2010-10-15 2013-06-28 Searete Llc Surface scattering antennas
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105960735B (zh) 2014-02-19 2019-09-17 集美塔公司 可操纵的圆柱馈送全息天线的动态极化和耦合控制
US10263331B2 (en) 2014-10-06 2019-04-16 Kymeta Corporation Device, system and method to mitigate side lobes with an antenna array
US9893435B2 (en) 2015-02-11 2018-02-13 Kymeta Corporation Combined antenna apertures allowing simultaneous multiple antenna functionality
US9905921B2 (en) 2015-03-05 2018-02-27 Kymeta Corporation Antenna element placement for a cylindrical feed antenna
US9887455B2 (en) 2015-03-05 2018-02-06 Kymeta Corporation Aperture segmentation of a cylindrical feed antenna
JP6139043B1 (ja) * 2015-10-09 2017-05-31 シャープ株式会社 Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
US10153550B2 (en) * 2015-10-15 2018-12-11 Sharp Kabushiki Kaisha Scanning antenna comprising a liquid crystal layer and method for manufacturing the same
US10637141B2 (en) * 2016-03-29 2020-04-28 Sharp Kabushiki Kaisha Scanning antenna, method for inspecting scanning antenna, and method for manufacturing scanning antenna
JP6603804B2 (ja) * 2016-07-15 2019-11-06 シャープ株式会社 走査アンテナ
WO2019013117A1 (ja) * 2017-07-14 2019-01-17 シャープ株式会社 シール材組成物、液晶セル及び走査アンテナ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234202A (ja) * 1990-08-24 1992-08-21 Hughes Aircraft Co 液晶によるマイクロ波位相変調
JP2000022428A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 無線通信装置
US6937194B1 (en) * 2003-08-21 2005-08-30 Rockwell Collins Conformal electronic scanning array
JP2009538565A (ja) * 2006-05-24 2009-11-05 ウェーブベンダー インコーポレーテッド 可変誘電率ベースアンテナ及びアレイ
WO2015126578A1 (en) * 2014-02-19 2015-08-27 Kymeta Corporation Dynamic polarization and coupling control for a steerable, multilayered cylindrically fed holographic antenna

Also Published As

Publication number Publication date
CN109314317B (zh) 2020-10-23
US20190157759A1 (en) 2019-05-23
CN109314317A (zh) 2019-02-05
US10811770B2 (en) 2020-10-20
JP6598998B2 (ja) 2019-10-30
WO2017213148A1 (ja) 2017-12-14

Similar Documents

Publication Publication Date Title
JP6500120B2 (ja) 走査アンテナおよびその製造方法
CN110462841B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110462843B (zh) Tft基板和具备tft基板的扫描天线
CN110140221B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
JP6589058B2 (ja) 走査アンテナ
US10749257B2 (en) TFT substrate, scanning antenna comprising TFT substrate, and TFT substrate production method
JP6734934B2 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN109314145B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
WO2017204114A1 (ja) 走査アンテナおよび走査アンテナの製造方法
WO2018186311A1 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JP6554224B2 (ja) 走査アンテナ
JP6618616B2 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN109478515B (zh) Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
CN110392930B (zh) Tft基板和具备tft基板的扫描天线
JP6717970B2 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN109891598B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
WO2017130475A1 (ja) 走査アンテナ
CN109564944B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
WO2018131635A1 (ja) 走査アンテナおよび走査アンテナの製造方法
JP6598998B2 (ja) 走査アンテナ
WO2018159389A1 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R150 Certificate of patent or registration of utility model

Ref document number: 6598998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150