以下に、本発明の実施の形態にかかる電力変換装置、冷凍サイクル装置および空気調和機を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本発明の実施の形態1にかかる電力変換装置の回路構成例を示す図である。図1に示すように、本実施の形態の電力変換装置101は、主回路コンデンサ1から出力された直流電力を交流電力に変換し、交流電力によりモータ2を制御する。
図1に示すように、本実施の形態の電力変換装置101は、第1の汎用インバータモジュール5、第2の汎用インバータモジュール6、第3の汎用インバータモジュール7、シャント抵抗3および制御部4を備える。第1の汎用インバータモジュール5、第2の汎用インバータモジュール6、第3の汎用インバータモジュール7は、それぞれの正側の端子が主回路コンデンサ1の+側に接続されるとともに、それぞれの負側の端子はシャント抵抗3に接続されている。シャント抵抗3の一端は、第1の汎用インバータモジュール5、第2の汎用インバータモジュール6および第3の汎用インバータモジュール7に接続され、他端は、主回路コンデンサ1の−側に接続されている。電力変換装置101は、電動機であるモータ2を駆動するための電動機駆動装置でもあり、モータ2とともに電動機システム100を構成する。
モータ2は、3相モータであり、モータ2の各端子は、それぞれ第1の汎用インバータモジュール5の出力端子、第2の汎用インバータモジュール6の出力端子、第3の汎用インバータモジュール7の出力端子に接続されている。第1の汎用インバータモジュール5、第2の汎用インバータモジュール6および第3の汎用インバータモジュール7は、同様の構成の汎用インバータである。各汎用インバータモジュールの出力端子は、3本であり、それぞれが独立しているが、電気基板上の配線で、これらの3本が同電位となるように接続されている。
本実施の形態では、1つの汎用インバータモジュールをモータの1相に対応されており、第1の汎用インバータモジュール5はU相に対応し、第2の汎用インバータモジュール5はV相に対応し、第3の汎用インバータモジュール7はW相に対応している。本実施の形態では、このように、6つのスイッチング素子を備える汎用インバータモジュールを相ごとに備えているため、各スイッチング素子のそれぞれの電流容量が小さい場合でも、大電流容量を実現することができる。
なお、図1では、本発明にかかる動作を説明するために用いる構成要素を図示しており、制御部4および各スイッチング素子を駆動するための電源、ブートストラップ電源、増幅回路、フィルタ回路等の他の構成要素の記載を省略している。
制御部4は、第1の汎用インバータモジュール5、第2の汎用インバータモジュール6、第3の汎用インバータモジュール7に対して、各汎用モジュール内のスイッチング素子に対応する駆動信号を出力する。具体的には、制御部4は、第1の汎用インバータモジュール5に駆動信号Up1,Un1,Up2,Un2,Up3,Un3を出力し、第2の汎用インバータモジュール6に駆動信号Vp1,Vn1,Vp2,Vn2,Vp3,Vn3を出力し、第3の汎用インバータモジュール7に駆動信号Wp1,Wn1,Wp2,Wn2,Wp3,Wn3を出力する。
また、汎用インバータモジュールおよびモータ2に流れる電流(以下Idcという)は、シャント抵抗3を介して検出される。電流の検出値Idcは、制御部4に入力される。
第1の汎用インバータモジュール5は、スイッチング素子51〜56および駆動部57を備える。第2の汎用インバータモジュール6は、スイッチング素子61〜66および駆動部67を備える。第3の汎用インバータモジュール7は、スイッチング素子71〜76および駆動部77を備える。スイッチング素子51およびスイッチング素子52、スイッチング素子53およびスイッチング素子54、スイッチング素子55およびスイッチング素子56は、それぞれ直列に接続され、スイッチング素子対を構成する。スイッチング素子61およびスイッチング素子62、スイッチング素子63およびスイッチング素子64、スイッチング素子65およびスイッチング素子66は、それぞれ直列に接続され、スイッチング素子対を構成する。スイッチング素子71およびスイッチング素子72、スイッチング素子73およびスイッチング素子74、スイッチング素子75およびスイッチング素子76は、それぞれ直列に接続され、スイッチング素子対を構成する。同一汎用インバータモジュール内の各スイッチング素子対は並列に接続される。各汎用インバータモジュール内の上側のスイッチング素子、すなわち各汎用インバータモジュール内の奇数の符号が付された3つのスイッチング素子は、それぞれ対応する相の上アームを構成する。各汎用インバータモジュール内の下側のスイッチング素子、すなわち各汎用インバータモジュール内の偶数の符号が付された3つのスイッチング素子は、それぞれ対応する相の下アームを構成する。
スイッチング素子51〜56,61〜66,71〜76としては、どのような素子を用いてもよいが、GaN(窒化ガリウム)、SiC(シリコンカーバイド:炭化珪素)、ダイヤモンドなどのワイドバンドギャップ半導体を用いることができる。ワイドバンドギャップ半導体を用いることで耐電圧性が高く、許容電流密度も高くなるため、モジュールの小型化が可能となる。ワイドバンドギャップ半導体は、耐熱性も高いため、放熱部の放熱フィンの小型化も可能になる。
上述した駆動信号のうち、Up1,Un1,Up2,Un2,Up3,Un3は、それぞれスイッチング素子51〜56に対応する駆動信号である。また、駆動信号Vp1,Vn1,Vp2,Vn2,Vp3,Vn3は、それぞれスイッチング素子61〜66に対応する駆動信号である。また、駆動信号Wp1,Wn1,Wp2,Wn2,Wp3,Wn3は、それぞれスイッチング素子71〜76に対応する駆動信号である。また、Up1,Up2,Up3,Vp1,Vp2,Vp3,Wp1,Wp2,Wp3は、上側のスイッチング素子に対応する駆動信号であり、Un1,Un2,Un3,Vn1,Vn2,Vn3,Wn1,Wn2,Wn3は、下側のスイッチング素子に対応する駆動信号である。
第1の汎用インバータモジュール5の駆動部57は、Up1,Un1,Up2,Un2,Up3,Un3に基づいて、スイッチング素子51〜56のオンまたはオフの状態を制御するための信号を生成して、各スイッチング素子51〜56へ出力する。第2の汎用インバータモジュール6の駆動部67は、Vp1,Vn1,Vp2,Vn2,Vp3,Vn3に基づいて、スイッチング素子61〜66のオンまたはオフの状態を制御するための信号を生成して、各スイッチング素子61〜66へ出力する。第3の汎用インバータモジュール7の駆動部77は、Wp1,Wn1,Wp2,Wn2,Wp3,Wn3に基づいて、スイッチング素子71〜76のオンまたはオフの状態を制御するための信号を生成して、各スイッチング素子71〜76へ出力する。
次に動作について説明する。通常の動作、すなわちモータ2を通常運転させる場合、本実施の形態の電力変換装置101は、1つの汎用インバータモジュール内の同一アームのスイッチング素子に対しては、基本的には同一の駆動信号を生成する。これにより、3つのスイッチング素子が1つの相の1つのアームに対応したスイッチング動作を行う。ただし、1つの汎用インバータモジュール内の同一アームのスイッチング素子に対する駆動信号は完全に同一でなくてもよい。例えば、各スイッチング素子の特性などに応じて駆動信号が調整されてもよい。モータ2を通常運転させる場合、制御部4は、トルク指令値に基づいて、PWM(Pulse Width Modulation)制御によりモータ2に所望の電流を印加するよう各スイッチング素子に対応する駆動信号を生成する。通常の動作における駆動信号の生成方法は、1つのスイッチング素子が1つの相の1つのアームに対応する場合と同様の方法を適用することができ、どのような方法を用いてもよい。
本実施の形態の電力変換装置101は、さらに、スイッチング素子の1つずつに電流を流すように駆動信号を生成する動作を行うことにより、スイッチング素子の開放故障を検出する。図2は、本実施の形態の電力変換装置101における駆動信号およびIdcの一例を示す図である。図2では、各駆動信号は、Highレベル(Hi)とLowレベル(Lo)の2値であるとし、Highレベルがスイッチング素子をオンとすることを示し、Lowレベルがスイッチング素子をオフとすることを示している。
まず、制御部4は、図2のAと記載した期間(以下、期間Aという)では、第1の汎用インバータモジュール5の下側の3つのスイッチング素子をオンとするためUn1,Un2,Un3をHighレベルとする。このとき、制御部4は、Un1,Un2,Un3以外の駆動信号はLowレベルとする。図2の期間Aの動作は、各汎用インバータモジュールの上側のスイッチング素子を駆動させるための電源であるブートストラップ電源を充電するための動作である。上側のスイッチング素子の駆動用電源が備えられている場合には、図2の期間Aの動作は、省略できる。
次に、制御部4は、図2のBと記載した期間(以下、期間Bという)において、第2の汎用インバータモジュール6の下側の3つのスイッチング素子をオンとするためにVn1,Vn2,Vn3をHighレベルとするとともに、Up1を、あらかじめ設定された時間T1[s]のパルス幅のパルスを有するように生成して出力する。図2に示すように、Up1がパルス状にHighレベルとなっている間は、Up1,Vn1,Vn2,Vn3以外はLowレベルである。制御部4は、シャント抵抗3を介して、モータ2および汎用インバータを流れる電流であるIdcを検出する。
期間Bでは、Up1がパルス状にHighレベルとなっている間はスイッチング素子51に電流が流れる。したがって、Up1がパルス状にHighレベルとなっている間に検出されるIdcは、スイッチング素子51を流れた電流である。制御部4は、Idcが0である場合は、スイッチング素子51の開放故障と判断する。また、制御部4は、Idcがあらかじめ設定した閾値を超えた場合、または図示しない過電流保護回路が動作した場合は、スイッチング素子51の短絡故障と判断する。制御部4は、Idcが0でなくかつ閾値以下であり、かつ過電流保護回路が動作していない場合は、スイッチング素子51が正常であると判断する。
なお、スイッチング素子51が正常でも、Vn1,Vn2,Vn3に対応するスイッチング素子62,64,66の全てに開放故障が生じている場合には、期間BにおいてUp1がパルス状にHighとなっている間Idcが0となる。しかしながら、スイッチング素子62,64,66の全てが開放故障する確率は低いため、まずは、Idcが0の場合には、スイッチング素子51の開放故障と判定する。制御部4は、後述する期間Cおよび期間DにおいてVn1,Vn2,Vn3のいずれかがHighとなる期間において、期間Bとは異なる組み合わせのスイッチング素子が同時にオンとするように駆動信号を生成するため、これらの組み合わせにおけるIdcに基づいて、期間Bにおける判定結果を変更してもよい。例えば、期間Bの上記の判定においてスイッチング素子51が開放故障と判定された場合に、後述する期間Cのスイッチング素子51とスイッチング素子72とが同時にオンとする期間でIdcが0でなかったとする。また、後述する期間Cおよび期間Dで、Vn1,Vn2,Vn3のいずれかがHighとなる期間の全てにおいて、Idcが0であったとする。この場合には、制御部4は、スイッチング素子51の開放故障という判定結果を、スイッチング素子51は正常でありかつスイッチング素子62,64,66の全ての開放故障という判定結果に変更する。
次に、制御部4は、期間Bにおいて、Vn1,Vn2,Vn3をHighレベルのままとしつつ、Up1のパルスより後のタイミングにおいて時間T1[s]のパルス幅のパルスを有するようにUp2を生成して出力する。図2に示すように、Up2がパルス状にHighとなっている間は、Up2,Vn1,Vn2,Vn3以外はLowレベルである。Up2がパルス状にHighとなっている間に検出されるIdcは、スイッチング素子53を流れた電流である。制御部4は、Idcに基づいて、Up1の場合と同様に、スイッチング素子53が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。以下、開放故障であるか、短絡故障であるかまたは正常であるかの判定を、適宜故障判定とよぶ。
次に、制御部4は、期間Bにおいて、Vn1,Vn2,Vn3をHighレベルのままとしつつ、Up2のパルスより後のタイミングにおいてT1[s]のパルス幅のパルスを有するようにUp3を生成して出力する。図2に示すように、Up3がパルス状にHighとなっている間は、Up3,Vn1,Vn2,Vn3以外はLowレベルである。以上の例では、Up1,Up2およびUp3におけるパルスの幅を同一としたが、各パルスの幅は異なっていてもよい。Up3がパルス状にHighとなっている間に検出されるIdcは、スイッチング素子55を流れた電流である。制御部4は、Idcに基づいて、Up1の場合と同様に、スイッチング素子55が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。
次に、制御部4は、Up1を、図2のCと記載した期間(以下、期間Cという)で、それぞれのパルス幅がT1[s]のパルスが6つ存在するように生成する。制御部4は、Up2およびUp3を、C期間でUp1と同一となるよう生成する。C期間のUp1,Up2およびUp3の、それぞれの6つのパルスを第1から第6のパルスと呼ぶこととすると、制御部4は、Vn1を、第1のパルスと同一時刻でパルスが存在しかつC期間のそれ以外の期間ではLowレベルとなるように生成する。制御部4は、期間Bにおいて、スイッチング素子51、スイッチング素子53およびスイッチング素子55のうち少なくとも1つが正常であると判定されている場合には、期間Bの場合と同様に、第1のパルスに対応する期間のIdcに基づいてスイッチング素子62が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。すなわち、制御部4は、Idcが0である場合にはスイッチング素子62が開放故障であると判断し、Idcが閾値を超えた場合または過電流保護回路が動作した場合は、スイッチング素子62が短絡故障であると判断し、これら以外であればスイッチング素子62が正常であると判断する。
また、制御部4は、期間Cで、Vn2を、第2のパルスと同一時刻でパルスが存在しかつC期間のそれ以外の期間ではLowとなるように生成する。そして、制御部4は、第1のパルスの場合と同様に、第2のパルスに対応する期間のIdcに基づいてスイッチング素子64が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。制御部4は、同様に、期間Cで、Vn2,Vn3,Wn1,Wn2,Wn3を、それぞれ第3,4,5,6のパルスと同一時刻でパルスが存在し、該パルス以外の期間ではLowとなるように生成する。これにより、制御部4は、各パルスに対応する時刻のIdcに基づいて、スイッチング素子64,72,74,76が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。
次に、制御部4は、図2のDと記載した期間(以下、期間Dという)において、第3の汎用インバータモジュール7の下側の3つのスイッチング素子をオンとするためにWn1,Wn2,Wn3をHighレベルとするとともに、Vp1を、T1[s]のパルス幅のパルスを有するように生成して出力する。図2に示すように、期間Dにおいて、Vp1がパルス状にHighとなっている間は、Vp1,Wn1,Wn2,Wn3以外はLowレベルである。そして、制御部4は、このパルスに対応する期間のIdcに基づいて、スイッチング素子61が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。なお、期間Bの場合と同様に、ここではWn1,Wn2,Wn3の全てが開放故障である場合を除外してスイッチング素子61が故障しているか否かを判定するが、他の組み合わせの結果を用いて各スイッチング素子の故障判定の結果を変更してもよい。
次に、制御部4は、期間Dにおいて、Wn1,Wn2,Wn3をHighレベルのままとしつつ、Vp1のパルスより後のタイミングにおいて時間T1[s]のパルス幅のパルスを有するようにVp2を生成して出力する。図2に示すように、Vp2がパルス状にHighとなっている間は、Up2,Wn1,Wn2,Wn3以外はLowレベルである。制御部4は、Vp2がパルス状にHighとなっている間のIdcに基づいて、スイッチング素子63が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。
次に、制御部4は、期間Dにおいて、Wn1,Wn2,Wn3をHighレベルのままとしつつ、Vp2のパルスより後のタイミングにおいて時間T1[s]のパルス幅のパルスを有するようにVp3を生成して出力する。図2に示すように、Vp3がパルス状にHighとなっている間は、Vp3,Wn1,Wn2,Wn3以外はLowレベルである。制御部4は、Vp3がパルス状にHighとなっている間のIdcに基づいて、スイッチング素子65が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。
次に、制御部4は、Vp1を、図2のEと記載した期間(以下、期間Eという)で、それぞれのパルス幅がT1[s]のパルスが3つ存在するように生成する。制御部4は、Vp2およびVp3を、E期間でVp1と同一となるよう生成する。E期間のVp1,Vp2およびVp3の、それぞれの3つのパルスを第1から第3のパルスと呼ぶこととすると、制御部4は、Up1を、第1のパルスと同一時刻でパルスが存在しかつE期間のそれ以外の期間ではLowとなるように生成する。制御部4は、期間Dにおいて、スイッチング素子61、スイッチング素子63およびスイッチング素子65のうち少なくとも1つが正常であると判定されている場合には、第1のパルスに対応する期間のIdcに基づいてスイッチング素子52が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。
また、制御部4は、期間Eで、Un2を、第2のパルスと同一時刻でパルスが存在しかつE期間のそれ以外の期間ではLowとなるように生成する。そして、制御部4は、第1のパルスの場合と同様に、第2のパルスに対応する期間のIdcに基づいてスイッチング素子54が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。制御部4は、同様に、期間Eで、Un3を、それぞれ第3のパルスと同一時刻でパルスが存在し、該パルス以外の期間ではLowとなるように生成する。制御部4は、第3のパルスに対応する時刻のIdcに基づいて、スイッチング素子56が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。
また、制御部4は、図2のFと記載した期間(以下、期間Fという)において、Un1,Un2,Un3をHighレベルとするとともに、Wp1を、T1[s]のパルス幅のパルスを有するように生成して出力する。図2に示すように、Wp1がパルス状にHighとなっている間は、Wp1,Un1,Un2,Un3以外はLowレベルである。制御部4は、Wp1がパルス状にHighとなっている間のIdcに基づいて、スイッチング素子71が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。
次に、制御部4は、期間Fにおいて、Un1,Un2,Un3をHighレベルのままとしつつ、Wp1のパルスより後のタイミングにおいてT1[s]のパルス幅のパルスを有するようにWp2を生成して出力する。図2に示すように、Wp2がパルス状にHighとなっている間は、Wp2,Un1,Un2,Un3以外はLowレベルである。制御部4は、Wp2がパルス状にHighとなっている間のIdcに基づいて、スイッチング素子73が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。
次に、制御部4は、期間Fにおいて、Un1,Un2,Un3をHighレベルのままとしつつ、Wp2のパルスより後のタイミングにおいてT1[s]のパルス幅のパルスを有するようにWp3を生成して出力する。図2に示すように、Wp3がパルス状にHighとなっている間は、Wp3,Un1,Un2,Un3以外はLowレベルである。制御部4は、Wp3がパルス状にHighとなっている間のIdcに基づいて、スイッチング素子75が、開放故障であるか、短絡故障であるかまたは正常であるかを判断する。
電力変換装置101は、以上の図2を用いて説明した動作を、モータ2の通常運転中を除くタイミングであれば、任意のタイミングで実施することができる。例えば、以上の動作を、モータ2を起動する直前に実施しても良いし、電力変換装置101の電源投入直後に実施しても良いし、モータ2の運転の待機中に実施しても良いし、製造過程においての検査時に実施しても良い。
図2を用いた手順は、ブートストラップ電源を用いることを想定した一例である、具体的にオンとするスイッチング素子の順序は、図2の例に限定されずどのような手順で行ってもよい。例えば、上側のスイッチング素子と該上側のスイッチング素子とは異なる汎用インバータモジュール内の下側スイッチング素子とのすべての組み合わせについて、それぞれ組み合わせのスイッチングのみをオンとして他をオフとすることにより、各スイッチング素子の故障を検出することにしてもよい。上側のスイッチング素子と該上側のスイッチング素子とは異なる汎用インバータモジュール内の下側スイッチング素子とのすべての組み合わせは、3(1つの汎用インバータモジュール内の上側のスイッチング素子数)×6(他の相の下側のスイッチング素子数)×3(汎用インバータモジュールの数)/2=27通りとなる。
また、図2の手順は全て実施する必要はなく、一般には、いずれかのスイッチング素子の故障が検出された時点で終了してもよい。
以上述べたように、本実施の形態の電力変換装置101は、直流電源である主回路コンデンサ1から出力される直流電力を交流電力へ変換して第1の相および第2の相を有する電動機へ出力する。第1の相は、後述する故障判定の対象とするスイッチング素子に対応する相、すなわちU相、V相およびW相のうちのいずれか1つであり、第2の相は、U相、V相およびW相のうち第1の相以外の1つであって故障判定の対象のスイッチング素子とともにオンとされるスイッチング素子に対応する相である。
本実施の形態の電力変換装置101は、第1の相に接続される第1のインバータモジュールと、第2の相に接続される第2のインバータモジュールと、を備える。第1のインバータモジュールは、主回路コンデンサ1の正側すなわち正の電極に接続される複数の第1の正側スイッチング素子と、主回路コンデンサ1の負側すなわち負の電極に接続される複数の第1の負側スイッチング素子とを備える。第2のインバータモジュールは、主回路コンデンサ1の正側に接続される複数の第2の正側スイッチング素子と、主回路コンデンサ1の負側に接続される複数の第2の負側スイッチング素子とを備える。
例えば、図2の期間Bの第1のパルスでは、U相に対応するスイッチング素子51が故障判定の対象であることから、第1の相はU相であり、第2の相は、スイッチング素子51とともにオンとされるスイッチング素子62,64,66に対応するV相である。また、第1のインバータモジュールは第1の汎用インバータモジュール5であり、第1の汎用インバータモジュール5内のスイッチング素子51,53,55は、互いに並列に接続された複数の第1の正側スイッチング素子であり、第1の汎用インバータモジュール5内のスイッチング素子52,54,56は、互いに並列に接続された複数の第1の負側スイッチング素子である。また、第2のインバータモジュールは第2の汎用インバータモジュール6であり、第2の汎用インバータモジュール6内のスイッチング素子61,63,65は、互いに並列に接続された複数の第2の正側スイッチング素子であり、第2の汎用インバータモジュール6内のスイッチング素子62,64,66は、互いに並列に接続された複数の第2の負側スイッチング素子である。
例えば、図2の期間Dの第1のパルスでは、V相に対応するスイッチング素子61が故障判定の対象であることから、第1の相はV相であり、第2の相は、スイッチング素61とともにオンとされるスイッチング素子72,74,76に対応するW相である。また、第1のインバータモジュールは第2の汎用インバータモジュール6であり、第2の汎用インバータモジュール6内のスイッチング素子61,63,65は、互いに並列に接続された複数の第1の正側スイッチング素子であり、第2の汎用インバータモジュール6内のスイッチング素子62,64,66は、互いに並列に接続された複数の第1の負側スイッチング素子である。第2のインバータモジュールは第3の汎用インバータモジュール7であり、第3の汎用インバータモジュール7内のスイッチング素子71,73,75は、互いに並列に接続された複数の第2の正側スイッチング素子であり、第3の汎用インバータモジュール7内のスイッチング素子72,74,76は、互いに並列に接続された複数の第2の負側スイッチング素子である。
図2の期間Bおよび期間D等のように、各汎用インバータモジュールの上側のスイッチング素子すなわち正側スイッチング素子の故障検出を行う場合、故障検出の対象のスイッチング素子に対応する駆動信号である第1の信号を、第1の期間で第1の値すなわちLowとし、第1の期間に続く第2の期間で第2の値すなわちHighに変化させる。故障検出対象のスイッチング素子と同一の汎用インバータモジュールの他の上側スイッチング素子に対応する駆動信号は第2の期間でLowのままである。すなわち、第1の正側駆動信号の1つである第1の信号は第1の期間において第1の値であり第1の期間に続く第2の期間において第2の値であり、第1の信号を除く全ての第1の正側駆動信号は、第2の期間において第1の値である。また、第2の負側駆動信号のうちの少なくとも1つは、第2の期間において第2の値である。例えば、期間Bでは、第2の負側駆動信号のうちの少なくとも1つとして、Vn1,Vn2,Vn3がHighとなっている。第1の値は、スイッチング素子をオフとすることを示す値Lowであり、第2の値は、スイッチング素子をオンとすることを示す値Highである。制御部4は、第2の期間においてモータ2および第1の正側スイッチング素子を流れる電流の計測結果に基づいて、第1の正側スイッチング素子が故障しているか否かを判定する。
同様に、図2の期間Cおよび期間E等のように、各汎用インバータモジュールの下側のスイッチング素子すなわち負側スイッチング素子の故障検出を行う場合、故障検出の対象のスイッチング素子に対応する相が第1の相であり、故障検出の負側スイッチング素子とともにオンとなるスイッチング素子に対応する相が第2の相である。そして、第1の負側駆動信号の1つである第3の信号すなわち故障検出の対象となる負側スイッチング素子に対応する駆動信号を、第3の期間で第1の値すなわちLowとし、第3の期間に続く第4の期間で第2の値すなわちHighに変化させる。すなわち、第1の負側駆動信号の1つである第3の信号は第3の期間において第1の値であり第3の期間に続く第4の期間において第2の値である。そして、第3の信号を除く全ての第1の負側駆動信号は、第4の期間において第1の値であり、複数の第2の正側駆動信号のうちの少なくとも1つは、第4の期間において第2の値である。制御部4は、第4の期間においてモータ2および第1の負側スイッチング素子を流れる電流の計測結果に基づいて、第1の負側スイッチング素子が故障しているか否かを判定する。
以上の故障検出処理により、故障と判定されたスイッチング素子が存在した場合の動作について説明する。故障と判定されたスイッチング素子が存在した場合、制御部4は、モータ2に流れる電流を、通常の運転における電流よりも少なくなるよう、トルクを抑制した運転、すなわち保護運転を実施する。保護運転では、例えば、モータ2を制御するためのトルク指令値を通常の運転におけるトルク指令値の2/3以下とする。また、モータ2が空気調和装置の圧縮機用のモータであれば、故障と判定されたスイッチング素子が存在した場合、制御部4は、モータ2の回転数すなわち回転速度を通常時すなわち通常の運転時よりも下げる。また、保護運転では、モータ2の運転を停止させるようにしてもよい。また、同一汎用インバータモジュール内の並列に接続されたスイッチング素子が2素子故障していることを検出した場合には、モータ2に流れる電流が正常時の1/3以下になるようにモータ2のトルクを抑制して運転させるような保護運転を実施しても良い。スイッチング素子の故障を検出した際の保護運転の具体的内容は上記の例に限定されない。
次に、本実施の形態の制御部4のハードウェア構成について説明する。制御部4は、処理回路により実現される。この処理回路は、専用のハードウェアである処理回路であってもよいし、プロセッサを備える制御回路であってもよい。専用のハードウェアである場合、処理回路は、例えば、マイクロコントローラと呼ばれる回路である。処理回路は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、またはこれらを組み合わせたものである。
制御部4を実現する処理回路がプロセッサを備える制御回路で実現される場合、この制御回路は例えば図3に示す構成の制御回路200である。図3は、本実施の形態の制御回路200の構成例を示す図である。制御回路200は、プロセッサ201とメモリ202を備える。プロセッサは、CPU(Central Processing Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、DSP(Digital Signal Processor)ともいう)等である。メモリは、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリー、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)等の、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD(Digital Versatile Disk)等が該当する。
制御部4を実現する処理回路がプロセッサを備える制御回路200で実現である場合、プロセッサ201が、メモリ202に記憶された制御部201の処理が記述されたプログラムを読み出して実行することにより実現される。また、メモリ202は、プロセッサ201が実施する各処理における一時メモリとしても使用される。
以上のように、本実施の形態では、制御部4は、スイッチング素子ごとに、駆動信号を生成して、各汎用インバータモジュールへ出力し、スイッチング素子ごとに、オンまたはオフの状態を制御可能とした。そして、2つ以上のスイッチング素子を同時にオンとして各スイッチング素子に流れる電流に基づいて、各スイッチング素子の故障を検出するようにした。このため、並列に接続された複数のスイッチング素子を備える汎用インバータモジュールにおいて、スイッチング素子ごとに開放故障を検出することができる。また、並列に接続された単位での電圧により故障を検出する方法では、スイッチング素子の素子間での特性のバラツキ、および素子間での温度バラツキにより故障の検出制御が低下するが、本実施の形態では、これらのバラツキに関わらず、精度よく開放故障を検出することができる。
また、図1の構成例では、電流の検出を1つのシャント抵抗によって行っているが、各汎用インバータモジュールと主回路コンデンサ1の間にシャント抵抗をそれぞれ設けて電流を検出するようにしてもよい。図4は、各汎用インバータモジュールと主回路コンデンサ1との間にそれぞれシャント抵抗3,10,11を備える電力変換装置101aの構成例を示す図である。電力変換装置101aはモータ2とともに、電動機システム100aを構成する。図4において、図1と同様の機能を有する構成要素は同一の符号を付している。この場合も、制御部4は、故障検出処理において、電流を流すスイッチング素子に対応する各シャント抵抗3,10,11を用いて検出された電流を用いて、上述した例と同様に各スイッチング素子の故障を検出することができる。
また、モータ2の電流を直接電流センサによって検出する構成にも本実施の形態の故障検出処理を適用することができる。図5は、モータ2の電流を直接電流センサによって検出する場合の電力変換装置101bの構成例を示す図である。図5の構成例では、電動機システム100bは、モータ2の電流を計測する電流センサ8,9を備える。この場合も、制御部4は、電流センサ8,9により計測された電流を用いて、上述した例と同様に、各スイッチング素子の故障を検出することができる。ただし、図5の構成の場合、短絡故障時の電流は電流センサ8,9では検出できないため、短絡電流については、シャント抵抗3と図示しない部品とで構成される過電流遮断回路で検出することができる。
実施の形態2.
実施の形態1では、制御部4が、全てのスイッチング素子にそれぞれ対応する駆動信号を出力する例を説明した。この場合、制御部4の出力端子の数は、スイッチング素子の数と同数以上である必要がある。したがって、制御部4をマイクロコントローラにより実装する場合に、マイクロコントローラの出力端子数が、スイッチング素子の数未満であると、マイクロコントローラを複数用いる必要があり、ハードウェア規模、消費電力およびコストの増加の要因となる。本実施の形態では、制御部4の出力端子を抑えて、スイッチング素子ごとの開放故障を検出することができる形態を説明する。
図6は、実施の形態2の電力変換装置101cの構成例を示す図である。図6に示した電力変換装置101cは、モータ2とともに電動機システム100cを構成する。本実施の形態の電力変換装置101cは、実施の形態1の制御部4の替わりに制御部4aを備えるとともに駆動信号選択部12を追加する以外は、実施の形態1の電力変換装置101と同様である。実施の形態1と同様の機能を有する構成要素は、実施の形態1と同一の符号を付して重複する説明を省略する。駆動信号選択部12は、ASICまたはFPGA等により実現される。
本実施の形態の電力変換装置101cでは、制御部4aおよび駆動信号選択部12が、実施の形態1の制御部4と同様の機能を有することになる。本実施の形態の制御部4aは、まず、各スイッチング信号に対応する駆動信号を実施の形態1と同様に生成した後、各スイッチング信号に対応する駆動信号に基づいて、2つの選択信号である選択信号#1,#2と出力する駆動信号Up,Un,Vp,Vn,Wp,Wnを生成する。ここでは、選択信号として選択信号#1,#2を用いる例を説明するが、選択信号は、Up,Un,Vp,Vn,Wp,WnとUp1,Up2,Up3,Un1,Un2,Un3,Vp1,Vp2,Vp3,Vn1,Vn2,Vn3,Wp1,Wp2,Wp3,Wn1,Wn2,Wn3との関係を示す信号であればよく、2ビット以上の値を有する1つの信号を用いてもよい。
選択信号#1,#2は、どのスイッチング素子に対する駆動信号を制御部4aから出力しているか、すなわちどのスイッチング素子を動作させるか、を示す信号である。選択信号#1,#2は、それぞれがHighまたはLowの値をとる2値信号である。
図7は、本実施の形態の各選択信号の値と動作させるスイッチング素子の対応とを示す図である。図7に示すように、なお、以下、図中では、LowをLoと略し、HighをHiと略す。図7に示すように、選択信号#1,#2の両方がLowの場合は、モード#1であり、制御部4aからUp1,Un1,Vp1,Vn1,Wp1,Wn1を出力し、その他の駆動信号(Up2,Un2,Vp2,Vn2,Wp2,Wn2,Up3,Un3,Vp3,Vn3,Wp3,Wn3)をLowとすることを示す。したがって、選択信号#1,#2の両方がLowの場合には、制御部4aから出力される駆動信号Up,Un,Vp,Vn,Wp,Wnは、Up1,Un1,Vp1,Vn1,Wp1,Wn1である。
選択信号#1がHighであり、選択信号#2がLowの場合は、モード#2であり、制御部4aからUp2,Un2,Vp2,Vn2,Wp2,Wn2を出力し、その他の駆動信号をLowとすることを示す。選択信号#1がLowであり、選択信号#2がHighの場合は、モード#3であり、制御部4aからUp3,Un3,Vp3,Vn3,Wp3,Wn3を出力し、その他の駆動信号をLowとすることを示す。
選択信号#1、#2の両方がHighである場合は、モード#4であり、Up*,Un*,Vp*,Vn*,Wp*,Wn*は、制御部4aから出力される駆動信号Up,Un,Vp,Vn,Wp,Wnと同一であることを示す。なお、Up*等における*は1から3までの整数である。すなわち、モード#4では、Up1,Up2およびUp3は、制御部4aから出力される駆動信号Upと同一であり、Vp1,Vp2およびVp3は、制御部4aから出力される駆動信号Vpと同一であり、Wp1,Wp2およびWp3は、制御部4aから出力される駆動信号Wpと同一であることを示す。
駆動信号選択部12は、制御部4aから出力される、選択信号#1,#2および駆動信号Up,Un,Vp,Vn,Wp,Wnに基づいて、Up1,Un1,Up2,Un2,Up3,Un3,Vp1,Vn1,Vp2,Vn2,Vp3,Vn3,Wp1,Wn1,Wp2,Wn2,Wp3,Wn3を生成する。すなわち、駆動信号選択部12は、例えば、選択信号#1,#2が両方ともLowであれば、Up1,Un1,Vp1,Vn1,Wp1,Wn1にそれぞれ制御部4aから出力されたUp,Un,Vp,Vn,Wp,Wnを出力するとともに、その他の駆動信号としてはLowを出力する。
制御部4aは、期間ごとにどのスイッチング素子を動作させるか、すなわち該期間内でどのスイッチング素子をオンとするかに基づいて、選択信号の値を設定し、Up,Un,Vp,Vn,Wp,Wnとして、対応するスイッチング素子の駆動信号を出力する。例えば、スイッチング素子51とスイッチング素子62のみをオンとする期間では、Up1とVn1をHighとすることになるため、モード#1に設定する。これにより、制御部4からは、Up,Un,Vp,Vn,Wp,Wnとして、Up1,Un1,Vp1,Vn1,Wp1,Wn1が出力されることになる。Up1およびVn1以外はLowであるため、制御部4aから出力されるUn,Vp,Wp,Wnは、Lowのままである。
なお、モータ2を通常運転させる場合には、制御部4aは、例えば、モード#4を用いて、各スイッチング素子の動作を制御する。
次に、本実施の形態の故障検出の動作について説明する。図8は、本実施の形態の電力変換装置101cの制御部4aから出力される信号およびIdcの一例を示す図である。
まず、制御部4は、図8の期間Aでは、ブートストラップ電源を充電するために、すなわち全汎用インバータモジュールの下側のスイッチ素子をオンとするために、Un1,Un2,Un3,Vn1,Vn2,Vn3,Wn1,Wn2,Wn3をHighとする。このため、制御部4aは、期間Aでは、Un,Vn,WnをHighのままとし、選択信号#1,#2をHighのままとする。駆動信号選択部12は、Un,Vn,Wnおよび選択信号#1,#2に基づいて、期間Aにおいて、Un1,Un2,Un3,Vn1,Vn2,Vn3,Wn1,Wn2,Wn3がHighを維持し、その他の駆動信号はLowを維持するよう各駆動信号を生成して、各汎用インバータモジュールへ出力する。なお、期間Aは、ブートストラップ電源を充電するためのものであり、上側のスイッチング素子の駆動用電源が備えられている場合には、省略できる。
次に制御部4aは、Up,VnおよびWnを、期間Bにおいて、Up,VnおよびWnがパルス幅T1[s]のパルスを3つ有するように生成する。この3つのパルスを第1から第3のパルスと呼ぶとすると、制御部4aは、期間Bにおいて、第2のパルスでHighとなり、期間Bの他の期間でLowとなるよう、選択信号#1を生成する。また、制御部4aは、期間Bにおいて、第3のパルスでHighとなり、期間Bの他の期間でLowとなるよう、選択信号#2を生成する。これにより、第1のパルスに対応する期間では、選択#1,#2はともにLowであるから、駆動信号選択部12は、制御部4aから出力されたUpをUp1として出力し、制御部4aから出力されたVnをVn1として出力し、制御部4aから出力されたWnをWn1として出力し、その他の駆動信号をLowのままとする。
制御部4aは、上記の第1のパルスに対応する期間におけるIdcに基づいて、実施の形態1と同様に、スイッチング素子51の故障判定処理を実施する。なお、この故障判定処理により故障と判定された場合、スイッチング素子51でなく、スイッチング素子62およびスイッチング素子72の両方が故障していることも考えられる。しかしながら、ここでは、スイッチング素子62およびスイッチング素子72の両方が故障する確率は低いため、この故障判定処理により故障と判定された場合、スイッチング素子51の故障と判定する。
すなわち、期間Bの第1のパルスの期間では、第1の相は、U相であり、第2の相はV相である。そして、制御部4aは、第1の正側信号、第1の負側信号、第2の正側信号および第2の負側信号であるUp,Un,Vp,Vnと、選択信号#1,#2とを出力する。駆動信号選択部12は、Upおよび選択信号#1,#2に基づいて、複数の第1の正側駆動信号であるUp1,Up2,Up3を生成して出力し、Unおよび選択信号#1,#2に基づいて、複数の第1の負側駆動信号であるUn1,Un2,Un3を生成して出力する。また、制御部4aは、Vpおよび選択信号#1,#2に基づいて、複数の第2の正側駆動信号であるVp1,Vp2,Vp3を生成して出力し、Vnおよび選択信号#1,#2に基づいて、複数の第2の負側駆動信号であるVn1,Vn2,Vn3を生成して出力する。
期間Bの第2のパルスに対応する期間では、選択信号#1はHighであり選択信号#2はLowであるから、駆動信号選択部12は、制御部4aから出力されたUpをUp2として出力し、制御部4aから出力されたVnをVn2として出力し、制御部4aから出力されたWnをWn2として出力し、その他の駆動信号をLowのままとする。制御部4aは、上記の第2のパルスに対応する期間におけるIdcに基づいて、スイッチング素子53の故障判定処理を実施する。
期間Bの第3のパルスに対応する期間では、選択信号#1はLowであり選択信号#2はHighであるから、駆動信号選択部12は、制御部4aから出力されたUpをUp3として出力し、制御部4aから出力されたVnをVn3として出力し、制御部4aから出力されたWnをWn3として出力し、その他の駆動信号をLowのままとする。制御部4aは、上記の第3のパルスに対応する期間におけるIdcに基づいて、スイッチング素子55の故障判定処理を実施する。
次に、制御部4aは、図8の期間Cにおいて、UpおよびVnがパルス幅T1[s]のパルスを3つ有するようにUpおよびVnを生成する。この3つのパルスを第1から第3のパルスと呼ぶとすると、制御部4aは、期間Cにおいて、第2のパルスでHighとなり、期間Cの他の期間でLowとなるよう、選択信号#1を生成する。また、制御部4aは、期間Cにおいて、第3のパルスでHighとなり、期間Cの他の期間でLowとなるよう、選択信号#2を生成する。これにより、第1のパルスに対応する期間では、選択#1,#2はともにLowであるから、駆動信号選択部12は、制御部4aから出力されたUpをUp1として出力し、制御部4aから出力されたVnをVn1として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Bにおいて、スイッチング素子51が正常と判定されている場合、期間Cの第1のパルスに対応する期間におけるIdcに基づいて、スイッチング素子62の故障判定処理を実施することができる。
期間Cの第2のパルスに対応する期間では、選択信号#1はHighであり選択信号#2はLowであるから、駆動信号選択部12は、制御部4aから出力されたUpをUp2として出力し、制御部4aから出力されたVnをVn2として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Bにおいて、スイッチング素子53が正常と判定されている場合、上記の第2のパルスに対応する期間におけるIdcに基づいて、スイッチング素子64の故障判定処理を実施する。
期間Cの第3のパルスに対応する期間では、選択信号#1はLowであり選択信号#2はHighであるから、駆動信号選択部12は、制御部4aから出力されたUpをUp3として出力し、制御部4aから出力されたVnをVn3として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Bにおいて、スイッチング素子55が正常と判定されている場合、上記の第3のパルスに対応する期間におけるIdcに基づいて、スイッチング素子66の故障判定処理を実施する。
次に、制御部4aは、図8の期間Dにおいて、UpおよびWnがパルス幅T1[s]のパルスを3つ有するようにUpおよびWnを生成する。この3つのパルスを第1から第3のパルスと呼ぶとすると、制御部4aは、期間Dにおいて、第2のパルスでHighとなり、期間Dの他の期間でLowとなるよう、選択信号#1を生成する。また、制御部4aは、期間Dにおいて、第3のパルスでHighとなり、期間Dの他の期間でLowとなるよう、選択信号#2を生成する。これにより、第1のパルスに対応する期間では、選択#1,#2はともにLowであるから、駆動信号選択部12は、制御部4aから出力されたUpをUp1として出力し、制御部4aから出力されたWnをWn1として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Bにおいて、スイッチング素子51が正常と判定されている場合、期間Dの第1のパルスに対応する期間におけるIdcに基づいて、スイッチング素子72の故障判定処理を実施する。
期間Dの第2のパルスに対応する期間では、選択信号#1はHighであり選択信号#2はLowであるから、駆動信号選択部12は、制御部4aから出力されたUpをUp2として出力し、制御部4aから出力されたWnをWn2として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Bにおいて、スイッチング素子53が正常と判定されている場合、上記の第2のパルスに対応する期間におけるIdcに基づいて、スイッチング素子74の故障判定処理を実施する。
期間Dの第3のパルスに対応する期間では、選択信号#1はLowであり選択信号#2はHighであるから、駆動信号選択部12は、制御部4aから出力されたUpをUp3として出力し、制御部4aから出力されたWnをWn3として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Bにおいて、スイッチング素子55が正常と判定されている場合、上記の第3のパルスに対応する期間におけるIdcに基づいて、スイッチング素子76の故障判定処理を実施する。
次に、制御部4aは、図8の期間Eにおいて、VpおよびWnがパルス幅T1[s]のパルスを3つ有するようにVpおよびWnを生成する。この3つのパルスを第1から第3のパルスと呼ぶとすると、制御部4aは、期間Eにおいて、第2のパルスでHighとなり、期間Eの他の期間でLowとなるよう、選択信号#1を生成する。また、制御部4aは、期間Eにおいて、第3のパルスでHighとなり、期間Eの他の期間でLowとなるよう、選択信号#2を生成する。これにより、第1のパルスに対応する期間では、選択信号#1,#2はともにLowであるから、駆動信号選択部12は、制御部4aから出力されたVpをVp1として出力し、制御部4aから出力されたWnをWn1として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Dにおいて、スイッチング素子72が正常と判定されている場合、期間Eの第1のパルスに対応する期間におけるIdcに基づいて、スイッチング素子61の故障判定処理を実施することができる。
期間Eの第2のパルスに対応する期間では、選択信号#1はHighであり選択信号#2はLowであるから、駆動信号選択部12は、制御部4aから出力されたVpをVp2として出力し、制御部4aから出力されたWnをWn2として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Dにおいて、スイッチング素子74が正常と判定されている場合、上記の第2のパルスに対応する期間におけるIdcに基づいて、スイッチング素子63の故障判定処理を実施する。
期間Eの第3のパルスに対応する期間では、選択信号#1はLowであり選択信号#2はHighであるから、駆動信号選択部12は、制御部4aから出力されたVpをVp3として出力し、制御部4aから出力されたWnをWn3として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Dにおいて、スイッチング素子76が正常と判定されている場合、上記の第3のパルスに対応する期間におけるIdcに基づいて、スイッチング素子65の故障判定処理を実施する。
次に、制御部4aは、図8の期間Fにおいて、UnおよびVpがパルス幅T1[s]のパルスを3つ有するようにUnおよびVpを生成する。この3つのパルスを第1から第3のパルスと呼ぶとすると、制御部4aは、期間Fにおいて、第2のパルスでHighとなり、期間Fの他の期間でLowとなるよう、選択信号#1を生成する。また、制御部4aは、期間Fにおいて、第3のパルスでHighとなり、期間Fの他の期間でLowとなるよう、選択信号#2を生成する。これにより、第1のパルスに対応する期間では、選択#1,#2はともにLowであるから、駆動信号選択部12は、制御部4aから出力されたUnをUn1として出力し、制御部4aから出力されたVpをVp1として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Eにおいて、スイッチング素子61が正常と判定されている場合、期間Fの第1のパルスに対応する期間におけるIdcに基づいて、スイッチング素子52の故障判定処理を実施することができる。
期間Fの第2のパルスに対応する期間では、選択信号#1はHighであり選択信号#2はLowであるから、駆動信号選択部12は、制御部4aから出力されたUnをUn2として出力し、制御部4aから出力されたVpをVp2として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Eにおいて、スイッチング素子63が正常と判定されている場合、上記の第2のパルスに対応する期間におけるIdcに基づいて、スイッチング素子54の故障判定処理を実施する。
期間Fの第3のパルスに対応する期間では、選択信号#1はLowであり選択信号#2はHighであるから、駆動信号選択部12は、制御部4aから出力されたUnをUn3として出力し、制御部4aから出力されたVpをVp3として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Eにおいて、スイッチング素子65が正常と判定されている場合、上記の第3のパルスに対応する期間におけるIdcに基づいて、スイッチング素子56の故障判定処理を実施する。
次に、制御部4aは、図8の期間Gにおいて、UnおよびWpがパルス幅T1[s]のパルスを3つ有するようにUnおよびWpを生成する。この3つのパルスを第1から第3のパルスと呼ぶとすると、制御部4aは、期間Gにおいて、第2のパルスでHighとなり、期間Gの他の期間でLowとなるよう、選択信号#1を生成する。また、制御部4aは、期間Gにおいて、第3のパルスでHighとなり、期間Gの他の期間でLowとなるよう、選択信号#2を生成する。これにより、第1のパルスに対応する期間では、選択#1,#2はともにLowであるから、駆動信号選択部12は、制御部4aから出力されたUnをUn1として出力し、制御部4aから出力されたWpをWp1として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Fにおいて、スイッチング素子52が正常と判定されている場合、期間Gの第1のパルスに対応する期間におけるIdcに基づいて、スイッチング素子71の故障判定処理を実施する。
期間Gの第2のパルスに対応する期間では、選択信号#1はHighであり選択信号#2はLowであるから、駆動信号選択部12は、制御部4aから出力されたUnをUn2として出力し、制御部4aから出力されたWpをWp2として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Fにおいて、スイッチング素子54が正常と判定されている場合、上記の第2のパルスに対応する期間におけるIdcに基づいて、スイッチング素子73の故障判定処理を実施する。
期間Gの第3のパルスに対応する期間では、選択信号#1はLowであり選択信号#2はHighであるから、駆動信号選択部12は、制御部4aから出力されたUnをUn3として出力し、制御部4aから出力されたWpをWp3として出力し、その他の駆動信号をLowのままとする。制御部4aは、期間Fにおいて、スイッチング素子56が正常と判定されている場合、上記の第3のパルスに対応する期間におけるIdcに基づいて、スイッチング素子75の故障判定処理を実施する。
以上のように、本実施の形態では、制御部4aおよび駆動信号選択部12を用いて、汎用インバータの各スイッチング素子のオンまたはオフの状態を個別に制御するようにした。このため、制御部4aを実現するマイクロコントローラ等の出力端子数を抑制することができ、消費電力、ハードウェア規模およびコストの増加を抑えて、実施の形態1と同様の効果を得ることができる。
実施の形態3.
実施の形態2では、ASICまたはFPGAで構成された駆動信号選択部12を用いて、制御部4aの出力端子を抑制した。実施の形態3では、実施の形態2のASICまたはFPGAで構成された駆動信号選択部12の替わりにデマルチプレクサを用いる例を説明する。
図9は、実施の形態3の電力変換装置101dの構成例を示す図である。図9に示した電力変換装置101dは、モータ2とともに電動機システム100dを構成する。本実施の形態の電力変換装置101dは、実施の形態1の制御部4の替わりに制御部4aを備えるとともにデマルチプレクサ13,14,15、ANDゲート(ANDゲート回路)16,17,18および短絡部19,20,21を追加する以外は、実施の形態1の電力変換装置101と同様である。実施の形態1と同様の機能を有する構成要素は、実施の形態1と同一の符号を付して重複する説明を省略する。制御部4aは、実施の形態2の制御部4aと同様である。
第1のデマルチプレクサであるデマルチプレクサ13は、制御部4aと第1の汎用インバータモジュール5との間に配置され、第2のデマルチプレクサであるデマルチプレクサ14は、制御部4aと第2の汎用インバータモジュール6との間に配置され、第3のデマルチプレクサであるデマルチプレクサ15は、制御部4aと第3の汎用インバータモジュール7との間に配置される。
制御部4aは、駆動信号Up,Un,Vp,Vn,Wp,Wnを出力するとともに、選択信号#1,#2を出力する。デマルチプレクサ13には、駆動信号Up,Unおよび選択信号#1,#2が入力される。デマルチプレクサ14には、駆動信号Vp,Vnおよび選択信号#1,#2が入力される。デマルチプレクサ15には、駆動信号Wp,Wnおよび選択信号#1,#2が入力される。また、選択信号#1,#2は、ANDゲート16,17,18にもそれぞれ入力される。
ANDゲート16の出力側には、短絡部19が接続される。短絡部19には、デマルチプレクサ13から出力されたUpALLおよびUnALLが入力され、短絡部19は、ANDゲートから出力される信号がHighとなると、UpALLをUp1,Up2,Up3として出力するとともにUnALLをUn1,Up2,Up3として出力する。UpALL,UnALLは、制御部4aから選択信号#1,#2によりUn1,Up2,Up3が全て同一であることが指示されているときに、すなわち選択信号#1,#2が両方Highの場合に、制御部4aから入力されるUn,Upである。
ANDゲート17の出力側には、短絡部20が接続される。短絡部20には、デマルチプレクサ14から出力されたVpALLおよびVnALLが入力され、短絡部20は、ANDゲートから出力される信号がHighとなると、VpALLをVp1,Vp2,Vp3として出力するとともにVnALLをVn1,Vp2,Vp3として出力する。VpALL,VnALLは、制御部4aから選択信号#1,#2によりVn1,Vp2,Vp3が全て同一であることが指示されているときに、すなわち選択信号#1,#2が両方Highの場合に、制御部4aから入力されるVn,Vpである。
ANDゲート18の出力側には、短絡部21が接続される。短絡部21には、デマルチプレクサ15から出力されたWpALLおよびWnALLが入力され、短絡部21は、ANDゲートから出力される信号がHighとなると、WpALLをWp1,Wp2,Wp3として出力するとともにWnALLをWn1,Wp2,Wp3として出力する。WpALL,WnALLは、制御部4aから選択信号#1,#2によりWn1,Wp2,Wp3が全て同一であることが指示されているときに、すなわち選択信号#1,#2が両方Highの場合に、制御部4aから入力されるWn,Wpである。
デマルチプレクサ13は、制御部4aから入力されたUpを4つの出力線のうちのいずれか1つに出力する。4つの出力線は、Up1,Up2,Up3,UpALLに対応する。デマルチプレクサ14は、制御部4aから入力されたVpを4つの出力線のうちのいずれか1つに出力する。4つの出力線は、Vp1,Vp2,Vp3,VpALLに対応する。デマルチプレクサ15は、制御部4aから入力されたWpを4つの出力線のうちのいずれか1つに出力する。4つの出力線は、Wp1,Wp2,Wp3,WpALLに対応する。
本実施の形態の各選択信号の値と動作させるスイッチング素子の対応は、図7に示した対応と同様である。本実施の形態では、選択信号#1がLowであり、選択信号#2がLowの場合、デマルチプレクサ13は、制御部4aから入力されるUpをUp1に対応する出力線に出力し、制御部4から入力されるUnをUn1に対応する出力線に出力し、Up2,Up3,Un2,Up3に対応する出力線にはプルダウンによりLowを出力する。デマルチプレクサ14,15は、同様に、制御部4aから入力されるVp,WpをVp1,Wp1に対応する出力線にそれぞれ出力し、制御部4aから入力されるVn,WnをVn1,Wn1に対応する出力線にそれぞれ出力し、これら以外の出力線にはプルダウンによりLowを出力する。このとき、各ANDゲートの出力は、Lowであるため、各短絡部は、オープンとなる。
また、選択信号#1がHighであり、選択信号#2がLowの場合、デマルチプレクサ13は、制御部4から入力されるUpをUp2に対応する出力線に出力し、制御部4から入力されるUnをUn2に対応する出力線に出力し、Up1,Up3,Un1,Up3に対応する出力線にはプルダウンによりLowを出力する。デマルチプレクサ14,15は、同様に、制御部4から入力されるVp,WpをVp2,Wp2に対応する出力線にそれぞれ出力し、制御部4から入力されるVn,WnをVn2,Wn2に対応する出力線にそれぞれ出力し、これら以外の出力線にはプルダウンによりLowを出力する。このとき、各ANDゲートの出力は、Lowであるため、各短絡部は、オープンとなる。
また、選択信号#1がLowであり、選択信号#2がHighの場合、デマルチプレクサ13は、制御部4から入力されるUpをUp3に対応する出力線に出力し、制御部4から入力されるUnをUn3に対応する出力線に出力し、Up1,Up2,Un1,Up2に対応する出力線にはプルダウンによりLowを出力する。デマルチプレクサ14,15は、同様に、制御部4から入力されるVp,WpをVp3,Wp3に対応する出力線にそれぞれ出力し、制御部4から入力されるVn,WnをVn3,Wn3に対応する出力線にそれぞれ出力し、これら以外の出力線にはプルダウンによりLowを出力する。このとき、各ANDゲートの出力は、Lowであるため、各短絡部は、オープンとなる。
また、選択信号#1,#2の両方がHighの場合、デマルチプレクサ13は、制御部4から入力されるUpをUpALLに対応する出力線に出力し、制御部4から入力されるUnをUnALLに対応する出力線に出力する。デマルチプレクサ14,15は、同様に、制御部4から入力されるVp,WpをVpALL,WpALLに対応する出力線にそれぞれ出力し、制御部4から入力されるVn,WnをVnALL,WnALLに対応する出力線にそれぞれ出力する。このとき、各短絡部は、ショートとなり、UpALLはUp1,Up2,Up3に対応する出力線に出力され、UnALLはUn1,Un2,Un3に対応する出力線に出力され、VpALLはVp1,Vp2,Vp3に対応する出力線に出力され、VnALLはVn1,Vn2,Vn3に対応する出力線に出力され、WpALLはWp1,Wp2,Wp3に対応する出力線に出力され、WnALLはWn1,Wn2,Wn3に対応する出力線に出力される。
以上の動作により、デマルチプレクサ13,14,15を用いて、実施の形態2と同様の動作を実施することができる。すなわち、本実施の形態では実施の形態2の駆動信号選択部を、デマルチプレクサ13,14,15、ANDゲート16,17,18および短絡部19,20,21により実現する。制御部4aにおける駆動信号および選択信号の生成方法と故障判定処理とは実施の形態2と同様である。
以上のように、本実施の形態で述べたように、デマルチプレクサ13,14,15を用いた場合も、実施の形態2と同様に、制御部4aを実現するマイクロコントローラ等の出力端子数を抑制することができ、消費電力、ハードウェア規模およびコストの増加を抑えて、実施の形態1と同様の効果を得ることができる。
実施の形態4.
上の実施の形態2では、制御部が選択信号#1、選択信号#2の2つの選択信号を出力する構成を説明したが、実施の形態4では、実施の形態2で述べた構成に、さらに各汎用インバータモジュールからの異常信号Foを出力する例を説明する。
図10は、実施の形態4の電力変換装置101eの構成例を示す図である。図10に示した電力変換装置101eは、モータ2とともに電動機システム100eを構成する。本実施の形態の電力変換装置101eの構成は、各汎用インバータモジュールから異常信号Foが駆動信号選択部12へ入力され、かつ駆動信号選択部12が制御部4aへ異常信号Fo2を入力するよう構成され、かつ表示部400を追加する以外は、実施の形態2の電力変換装置101cの構成と同様である。実施の形態2と同様の機能を有する構成要素は、実施の形態2と同一の符号を付して重複する説明を省略する。本実施の形態の電力変換装置101eの動作は、異常信号Foおよび移動信号Fo2に関する動作を追加する以外は、実施の形態2の電力変換装置101cの動作と同様である。以下、実施の形態2と異なる部分を説明する。
汎用インバータモジュールは、過電流異常、温度異常、またはスイッチング素子の駆動電圧の低下などの異常があった場合に、異常を検出するとともにスイッチング素子の動作を停止させ、異常信号Foを出力する機能を有するものがある。本実施の形態では、第1の汎用インバータモジュール5、第2の汎用インバータモジュール6および第3の汎用インバータモジュール3として、このような汎用インバータモジュールを用いることを前提とする。各汎用インバータから出力される異常信号Foは駆動信号選択部12へ入力される。
駆動信号選択部12は、第1の汎用インバータモジュール5、第2の汎用インバータモジュール6および第3の汎用インバータモジュール7のうち少なくとも1つから異常信号Foを受け取った場合、制御部4aに、異常信号Fo2を出力する。また、駆動信号選択部12は、第1の汎用インバータモジュール5、第2の汎用インバータモジュール6および第3の汎用インバータモジュール7のうち少なくとも1つから異常信号Foを受け取った場合、制御部4aから出力される駆動信号に関わらず、各汎用インバータモジュールへ出力する全駆動信号をLowとする。制御部4aは、駆動信号選択部12からFo2を受け取ると、駆動信号の出力を停止させるとともに、表示部400へ異常を示す情報を表示させる。なお、ここでは、電力変換装置101eが、表示部400を備える例を説明したが、表示部400を備えず、制御部4aが、異常信号を外部に出力する等により外部へ異常を通知するようにしてもよい。
また、ここでは、制御部4aが、異常信号を受け取った場合に、異常を表示または外部へ通知するようにしたが、実施の形態1、2または3において、表示部をさらに備え、スイッチング素子の故障を検出した場合に、異常が発生したことを表示または外部へ通知するようにしてもよい。
なお、以上の説明では、実施の形態2の構成に異常信号Foに関する処理を追加する例を説明したが、実施の形態1の構成において、異常信号Foを、直接、制御部4へ入力し、制御部4が、1つ以上の異常信号Foを受信した場合に駆動信号の出力を停止させるようにしてもよい。また、実施の形態3の構成において、異常信号Foを、直接、制御部4aへ入力するようにして、制御部4aが、1つ以上の異常信号Foを受信した場合に駆動信号の出力を停止させるようにしてもよい。
本実施の形態では、汎用インバータモジュールが異常を検出した場合、制御部4aが駆動信号の出力を停止させるようにしたので、異常の発生時に速やかに電力変換装置101eの動作を停止させることができる。
実施の形態5.
実施の形態5では、基板への実装時に小型化することができる形態について説明する。図11は、実施の形態5の電力変換装置101fの構成例を示す図である。図11に示した電力変換装置101fは、モータ2とともに電動機システム100fを構成する。本実施の形態の電力変換装置101fは、実施の形態2で述べた制御部4aと駆動信号選択部12とを1つの処理回路22として実装する以外は、実施の形態2の電力変換装置101cと同様である。処理回路22は、例えば、HIC(HybridIC)である。本実施の形態の動作は、実施の形態2の動作と同様である。
このように構成することで、配線を含めると実装面積の大きい制御部4aおよび駆動信号選択部12を、集約して実装することができるので、電力変換装置101fを小型化することができる。
ここでは、実施の形態2で述べた制御部4aと駆動信号選択部12とを1つの処理回路22として実装する例を説明したが、実施の形態4で述べた制御部4aと駆動信号選択部12とを1つの処理回路として実装してもよい。
実施の形態6.
図12は、本発明の実施の形態6の空気調和機の構成例を示す図である。本実施の形態の空気調和機は、実施の形態1〜5のいずれか1つで述べた電力変換装置を備える。図12では、空気調和機が、実施の形態1の電力変換装置101を備える例を示しているが、実施の形態1の電力変換装置101の替わりに実施の形態2〜5のいずれか1つの電力変換装置を備えてもよい。本実施の形態の空気調和機は、実施の形態1のモータ2を内蔵した圧縮機81、四方弁82、室外熱交換器83、膨張弁84、室内熱交換器85が冷媒配管86を介して取り付けられた冷凍サイクルを有して、セパレート形空気調和機を構成している。
圧縮機81内部には冷媒を圧縮する圧縮機構87とこれを動作させるモータ2が設けられ、圧縮機81から熱交換器83と室内熱交換器85間を冷媒が循環することで冷暖房などを行う冷凍サイクルが構成されている。なお、図12に示した構成は、空気調和機だけでなく、冷蔵庫、冷凍庫等の冷凍サイクルを備える機器、すなわち冷凍サイクル装置に適用可能である。
実施の形態1〜実施の形態5で述べた電力変換装置は、冷凍サイクル装置に限らず、負荷に接続される任意の電力変換装置として適用可能である。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。