JPWO2017179591A1 - 受動素子アレイおよびプリント配線板 - Google Patents

受動素子アレイおよびプリント配線板 Download PDF

Info

Publication number
JPWO2017179591A1
JPWO2017179591A1 JP2018512030A JP2018512030A JPWO2017179591A1 JP WO2017179591 A1 JPWO2017179591 A1 JP WO2017179591A1 JP 2018512030 A JP2018512030 A JP 2018512030A JP 2018512030 A JP2018512030 A JP 2018512030A JP WO2017179591 A1 JPWO2017179591 A1 JP WO2017179591A1
Authority
JP
Japan
Prior art keywords
passive element
input
output terminals
passive
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018512030A
Other languages
English (en)
Other versions
JP6458904B2 (ja
Inventor
浩和 矢▲崎▼
浩和 矢▲崎▼
啓人 米森
啓人 米森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017179591A1 publication Critical patent/JPWO2017179591A1/ja
Application granted granted Critical
Publication of JP6458904B2 publication Critical patent/JP6458904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

受動素子アレイ（１０）は、複数の基材層（１２）を積層してなる素体（１１）と、素体（１１）内に設けられ、複数の基材層（１２）の積層方向（Ｚ）と垂直な方向に配列された第１受動素子（Ｌ１）および第２受動素子（Ｌ２）と、素体（１１）の一方主面（１１ａ）に設けられ、第１受動素子（Ｌ１）に接続された一対の第１入出力端子（Ｐ１１、Ｐ１２）と、素体（１１）の他方主面（１１ｂ）に設けられ、第２受動素子（Ｌ２）に接続された一対の第２入出力端子（Ｐ２１、Ｐ２２）とを備える。

Description

本発明は、複数の受動素子を含む受動素子アレイ、および、この受動素子アレイを内蔵するプリント配線板に関する。
従来、複数の基材層を積層してなる素体内に、複数の受動素子が設けられたチップ型の受動素子アレイが知られている。
その種の受動素子アレイの一例として、特許文献１には、３つのコイル素子（受動素子）と、３つのコイル素子のそれぞれに対応する３組の入出力端子とを備えた受動素子アレイが開示されている。特許文献１に記載された受動素子アレイでは、各コイル素子の巻回軸（コイル軸）を異ならせることによって、各コイル素子間のアイソレーションを確保している。
また、特許文献２には、４つのコイル素子と、４つのコイル素子のそれぞれに対応する４組の入出力端子とを備えた受動素子アレイが開示されている。特許文献２に記載された受動素子アレイでは、隣り合うコイル素子の間に磁束遮蔽層を設けることで、各コイル素子間のアイソレーションを確保している。
特開平８−２５０３３３号公報 特開平１１−２２４８１７号公報
しかしながら、特許文献１および特許文献２に記載された受動素子アレイでは、各コイル素子間のアイソレーションを確保することはできるが、隣り合うコイル素子の入出力端子間のアイソレーションを確保することが困難である。
本発明は、上記問題を解決するためになされたものであり、各受動素子間の入出力端子間のアイソレーションを確保することができる受動素子アレイ等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る受動素子アレイは、プリント配線板に内蔵される受動素子アレイであって、複数の基材層を積層してなる素体と、前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子とを備える。
これによれば、第１受動素子の第１入出力端子と第２受動素子の第２入出力端子とが、素体の異なる主面にそれぞれ設けられ、素体を介して配置されることになるので、第１入出力端子と第２入出力端子とのアイソレーションを確保することができる。
また、さらに、前記素体内に設けられ、前記第１受動素子に対して、前記積層方向と垂直な方向に配置された第３受動素子と、前記素体の前記一方主面に設けられ、前記第３受動素子に接続された一対の第３入出力端子と、前記素体の前記一方主面に設けられたグランド端子とを備え、前記グランド端子は、前記一対の第１入出力端子と前記一対の第３入出力端子との間に設けられていてもよい。
これによれば、第１入出力端子と第３入出力端子との間にグランド端子が設けられるので、第１入出力端子と第３入出力端子とのアイソレーションを確保することができる。また、第２入出力端子と第３入出力端子とが、素体の異なる主面にそれぞれ設けられ、素体を介して配置されることになるので、第２入出力端子と第３入出力端子とのアイソレーションを確保することができる。
また、前記第３受動素子は、前記第１受動素子および前記第２受動素子が配列された方向に沿って、前記第２受動素子を基準にして前記第１受動素子とは反対側に設けられていてもよい。
これによれば、第１受動素子、第２受動素子および第３受動素子が順に配列されるので、受動素子アレイをシンプルな構造としつつ、入出力端子間のアイソレーションを確保することができる。
また、前記素体を前記積層方向から見た場合に、前記一対の第１入出力端子は、前記第１受動素子と重なる位置に設けられ、前記一対の第２入出力端子は、前記第２受動素子と重なる位置に設けられ、前記一対の第３入出力端子は、前記第３受動素子と重なる位置に設けられ、前記グランド端子は、前記第２受動素子と重なる位置に設けられていてもよい。
これによれは、受動素子アレイの小型化を図るとともに、入出力端子間のアイソレーションを確保することができる。
また、前記グランド端子は、第２のグランド端子であり、さらに、前記素体の前記他方主面に設けられた第１のグランド端子および第３のグランド端子を備え、前記素体を積層方向から見た場合に、前記第１のグランド端子は、前記第１受動素子と重なる位置に設けられ、前記第３のグランド端子は、前記第３受動素子と重なる位置に設けられていてもよい。
これによれば、第２入出力端子の両側にグランド端子が設けられた構造となるので、例えば、受動素子アレイをプリント配線板に内蔵した場合に、第２入出力端子への入出力信号が他の信号と干渉することを抑制できる。また、素体の一方主面に設けられた第１入出力端子および第３入出力端子と対向するように、他方主面にそれぞれグランド端子が設けられる構造となるので、一方主面および他方主面に形成される端子の偏在分布が低減され、素体の製造過程で生じる素体のそりや歪みを抑制することが可能となる。
また、前記第１受動素子および前記第２受動素子は、前記積層方向の異なる位置に設けられていてもよい。
これによれば、第１受動素子と第２受動素子とのアイソレーションを確保することができる。
前記第１受動素子は、前記他方主面よりも前記一方主面に近い位置に設けられ、前記第２受動素子は、前記一方主面よりも前記他方主面に近い位置に設けられていてもよい。
これによれば、第１受動素子と第２受動素子との信号干渉を抑制することができる。
また、前記第１受動素子、前記第２受動素子および前記第３受動素子のそれぞれは、インダクタであってもよい。
これによれば、インダクタである第１受動素子の第１入出力端子と、インダクタである第２受動素子の第２入出力端子とのアイソレーションを確保することができる。これにより、それぞれのインダクタの電気的特性を安定化させることができる。
また、さらに、前記素体内に、第１のグランド端子に対向する第１対向電極、第２のグランド端子に対向する第２対向電極、および、第３のグランド端子に対向する第３対向電極を備え、前記第１対向電極は、前記第１受動素子の一端または他端に接続され、前記第２対向電極は、前記第２受動素子の一端または他端に接続され、前記第３対向電極は、前記第３受動素子の一端または他端に接続されていてもよい。
これによれば、第１のグランド端子および第１対向電極、第２のグランド端子および第２対向電極、並びに、第３のグランド端子および第３対向電極で、３つのコンデンサが形成される。また、第１受動素子、第２受動素子および第３受動素子のそれぞれがインダクタであるので、３つのＬＣフィルタを有する受動素子アレイを提供することができる。
また、本発明の一態様に係る受動素子アレイは、プリント配線板に実装される受動素子アレイであって、複数の基材層を積層してなる素体と、前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、を備え、前記第１入出力端子がフレキシブル配線板またはフレキシブルケーブルに接続され、前記第２入出力端子が前記プリント配線板に接続される。
これによれば、第１入出力端子に接続されるフレキシブル配線板またはフレキシブルケーブルと、第２入出力端子に接続されるプリント配線板とを、受動素子アレイの素体を介して配置することが可能となる。この受動素子アレイを用いることで、フレキシブル配線板またはフレキシブルケーブルと、プリント配線板とのアイソレーションを確保することができる。
また、本発明の一態様に係るプリント配線板は、複数の基材層を積層してなる素体と、前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、を備える受動素子アレイを内蔵している。
これによれば、入出力端子間のアイソレーションが確保された受動素子アレイを内蔵したプリント配線板を提供することが可能になる。
また、本発明の一態様に係るプリント配線板は、複数の基材層を積層してなる素体と、前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、を備え、前記第１入出力端子がフレキシブル配線板またはフレキシブルケーブルに接続され、前記第２入出力端子がプリント配線板に接続される、受動素子アレイを実装している。
これによれば、第１入出力端子に接続されるフレキシブル配線板またはフレキシブルケーブルと、第２入出力端子に接続されるプリント配線板とを、受動素子アレイの素体を介して配置することが可能となる。この受動素子アレイが実装されたプリント配線板を用いることで、フレキシブル配線板またはフレキシブルケーブルと、プリント配線板とのアイソレーションを確保することができる。
本発明によれば、各受動素子間の入出力端子間のアイソレーションを確保することができる受動素子アレイ等を提供できる。
図１は、実施の形態１に係る受動素子アレイの模式図である。 図２Ａは、実施の形態１に係る受動素子アレイをＹ方向から見た場合の断面の模式図である。 図２Ｂは、実施の形態１に係る受動素子アレイを積層方向から見た場合の図である。 図３は、実施の形態１に係る受動素子アレイの等価回路を示す図である。 図４は、実施の形態２に係る受動素子アレイの模式図である。 図５Ａは、実施の形態２に係る受動素子アレイをＹ方向から見た場合の断面の模式図である。 図５Ｂは、実施の形態２に係る受動素子アレイを積層方向から見た場合の図である。 図６は、実施の形態２に係る受動素子アレイの等価回路を示す図である。 図７は、実施の形態２に係る受動素子アレイを内蔵したプリント配線板の斜視図である。 図８は、実施の形態２に係るプリント配線板を図７に示すＶＩＩＩ−ＶＩＩＩ線で切断した場合の模式図である。 図９Ａは、実施の形態２に係るプリント配線板に内蔵された受動素子アレイの一方主面の接続形態を示す図である。 図９Ｂは、実施の形態２に係るプリント配線板に内蔵された受動素子アレイの他方主面の接続形態を示す図である。 図１０は、実施の形態３に係る受動素子アレイの模式図である。 図１１は、実施の形態３に係る受動素子アレイをＹ方向から見た場合の断面の模式図である。 図１２は、実施の形態３に係る受動素子アレイの等価回路を示す図である。 図１３Ａは、実施の形態１の受動素子アレイを実装したプリント配線板を示す斜視図である。 図１３Ｂは、実施の形態１の受動素子アレイを実装したプリント配線板の他の例を示す斜視図である。
以下、図面を参照しながら、本発明の実施の形態に係る受動素子アレイおよびプリント配線板について説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、製造工程、及び、製造工程の順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。また、以下の実施の形態において、「接続される」とは、直接接続される場合だけでなく、他の素子等を介して電気的に接続される場合も含まれる。
（実施の形態１）
本実施の形態に係る受動素子アレイは、プリント配線板に内蔵されるチップ型の受動素子アレイである。受動素子アレイを構成する受動素子としては、例えば、インダクタ、コンデンサ、抵抗などが挙げられる。本実施の形態では、受動素子として、インダクタを例に挙げて説明する。
図１は、実施の形態１に係る受動素子アレイ１０の模式図である。図２Ａは、受動素子アレイ１０をＹ方向から見た場合の断面の模式図である。図２Ｂは、受動素子アレイ１０を積層方向から見た場合の図である。図３は、受動素子アレイ１０の等価回路を示す図である。
受動素子アレイ１０は、図１、図２Ａおよび図２Ｂに示されるように、複数の基材層１２を積層してなる素体１１と、素体１１内に設けられた第１受動素子Ｌ１および第２受動素子Ｌ２と、第１受動素子Ｌ１に接続された一対の第１入出力端子Ｐ１１、Ｐ１２と、第２受動素子Ｌ２に接続された一対の第２入出力端子Ｐ２１、Ｐ２２とを備えている。また、受動素子アレイ１０は、第１受動素子Ｌ１に対応する第１のグランド端子ＰＧ１と、第２受動素子Ｌ２に対応する第２のグランド端子ＰＧ２とを備えている。受動素子アレイ１０は、図３に示されるように、２つのコイル素子により構成されている。
なお、図２Ａおよび図２Ｂでは、第１受動素子Ｌ１または第２受動素子Ｌ２のそれぞれに含まれる層間導体（ビア導体）、および、引き出し導体の図示を省略している。
また、以降において、複数の基材層１２が積層されている方向を積層方向Ｚ、積層方向Ｚに垂直な方向であって第１受動素子Ｌ１と第２受動素子Ｌ２とが並んで配列されている方向をＸ方向、積層方向ＺおよびＸ方向の両方に垂直な方向をＹ方向と呼ぶ。
素体１１は、直方体状であり、積層方向Ｚの軸に垂直な一方主面１１ａと、一方主面１１ａの反対に位置する他方主面１１ｂとを有している。素体１１は、例えば、磁性フェライトセラミックスなどの磁性体である。つまり、各基材層１２は磁性体層である。具体的には、素体１１の材料としては、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも１つ以上を含むフェライトが用いられる。また、素体１１の材料としては、プリント配線板を構成する基板材料と電気的特性（透磁率、誘電率など）が異なるものが用いられる。
第１受動素子Ｌ１は、Ｚ方向に巻回軸を有し、巻回軸方向から見たときの外形が矩形状のコイル素子であり、複数の基材層１２に形成されたそれぞれのコイルパターンを層間導体で繋ぐことで形成されたヘリカル型コイル素子である。コイル素子である第１受動素子Ｌ１は、Ｘ方向に短辺、Ｙ方向に長辺を有し、そのコイル軸は積層方向Ｚの軸と平行である。また、第１受動素子Ｌ１は、素体１１の他方主面１１ｂよりも一方主面１１ａに近い位置に設けられている。
第１入出力端子Ｐ１１、Ｐ１２のそれぞれは、素体１１の一方主面１１ａの面内のみに設けられた平面電極端子（つまり、ＬＧＡ（Land Grid Array）型電極端子）である。第１入出力端子Ｐ１１は第１受動素子Ｌ１の一端に接続され、第１入出力端子Ｐ１２は第１受動素子Ｌ１の他端に接続されている。第１入出力端子Ｐ１１、Ｐ１２のそれぞれは、長方形状であり、Ｙ方向に隣り合って配置されている。図２Ｂに示されるように、第１入出力端子Ｐ１１、Ｐ１２のそれぞれは、積層方向Ｚから見た場合に、第１受動素子Ｌ１と重なる位置に設けられている。
第２受動素子Ｌ２は、第１受動素子Ｌ１に対して、積層方向Ｚと垂直な方向に配置されている。具体的には、第１受動素子Ｌ１および第２受動素子Ｌ２は、Ｘ方向に隣り合うように配列されている。
第２受動素子Ｌ２は、Ｚ方向に巻回軸を有し、巻回軸方向から見たときの外形が矩形状のコイル素子であり、複数の基材層１２に形成されたそれぞれのコイルパターンを層間導体で繋ぐことで形成されたヘリカル型コイル素子である。コイル素子である第２受動素子Ｌ２は、Ｘ方向に短辺、Ｙ方向に長辺を有し、そのコイル軸は積層方向Ｚの軸と平行である。すなわち、第１受動素子Ｌ１および第２受動素子Ｌ２のそれぞれのコイル軸は互いに平行である。なお、図１では、第２受動素子Ｌ２のコイル巻き方向は、第１受動素子Ｌ１のコイル巻き方向と同じである。
また、第２受動素子Ｌ２は、素体１１の一方主面１１ａよりも他方主面１１ｂに近い位置であって、第１受動素子Ｌ１に対して、積層方向Ｚに所定距離ずれて配置されている。具体的には、第１受動素子Ｌ１および第２受動素子Ｌ２は、積層方向Ｚの異なる位置に設けられ（異なる基材層１２に設けられ）、Ｘ方向から見た場合に、互いに重ならないように設けられている。
第２入出力端子Ｐ２１、Ｐ２２のそれぞれは、素体１１の他方主面１１ｂの面内のみに設けられた平面電極端子である。第２入出力端子Ｐ２１は第２受動素子Ｌ２の一端に接続され、第２入出力端子Ｐ２２は第２受動素子Ｌ２の他端に接続されている。第２入出力端子Ｐ２１、Ｐ２２のそれぞれは、長方形状であり、Ｙ方向に隣り合って配置されている。図２Ｂに示されるように、第２入出力端子Ｐ２１、Ｐ２２のそれぞれは、積層方向Ｚから見た場合に、第２受動素子Ｌ２と重なる位置に設けられている。
第１のグランド端子ＰＧ１は、素体１１の他方主面１１ｂの面内のみに設けられた平面電極端子である。第１のグランド端子ＰＧ１は、積層方向Ｚから見て、コイル素子である第１受動素子Ｌ１のコイル軸および一対の第１入出力端子Ｐ１１、Ｐ１２と重なる位置に設けられている。また、第１のグランド端子ＰＧ１は、長方形状であり、積層方向Ｚから見て、第１受動素子Ｌ１および一対の第１入出力端子Ｐ１１、Ｐ１２を包含するように形成されている。
第２のグランド端子ＰＧ２は、素体１１の一方主面１１ａの面内のみに設けられた平面電極端子である。第２のグランド端子ＰＧ２は、積層方向Ｚから見て、コイル素子である第２受動素子Ｌ２のコイル軸および一対の第２入出力端子Ｐ２１、Ｐ２２と重なる位置に設けられている。また、第２のグランド端子ＰＧ２は、長方形状であり、積層方向Ｚから見て、第２受動素子Ｌ２および一対の第２入出力端子Ｐ２１、Ｐ２２を包含するように形成されている。
なお、第１受動素子Ｌ１、第２受動素子Ｌ２、第１入出力端子Ｐ１１、Ｐ１２、第２入出力端子Ｐ２１、Ｐ２２、第１のグランド端子ＰＧ１および第２のグランド端子ＰＧ２の材料としては、例えば、銀を主成分とする金属または合金が用いられる。また、第１入出力端子Ｐ１１、Ｐ１２、第２入出力端子Ｐ２１、Ｐ２２、第１のグランド端子ＰＧ１および第２のグランド端子ＰＧ２は、これらの材料に、例えば、ニッケル、パラジウム、または金によるめっきが施されていてもよい。
次に、受動素子アレイ１０の製造工程について説明する。
まず、基材層１２となるグリーンシートを複数準備する。具体的には、磁性体セラミック粉末を含んだスラリーをシート成形することによって磁性体のグリーンシートを準備する。
次いで、所定のグリーンシートに複数の貫通孔を形成する。そして、当該貫通孔内に導体ペーストを充填して複数のビア導体を形成するとともに、グリーンシート上に導体ペーストを所定パターンで印刷する。これにより、第１受動素子Ｌ１を構成するループ状の第１コイルパターンを形成する。また、上記と異なるグリーンシートに複数の貫通孔を形成する。そして、当該貫通孔内に導体ペーストを充填して複数のビア導体を形成するとともに、グリーンシート上に導体ペーストを所定パターンで印刷する。これにより、第２受動素子Ｌ２を構成するループ状の第２コイルパターンを形成する。貫通孔は、例えば、レーザー加工により形成される。
また、一方の最外層となるグリーンシートにビア導体を形成するとともに、導体ペーストを所定パターンで印刷し、一対の第１入出力パターンおよび第２のグランドパターンを形成する。また、他方の最外層となるグリーンシートにビア導体を形成するとともに、一対の第２入出力パターンおよび第１のグランドパターンを形成する。
これらのコイルパターン、入出力パターンおよびグランドパターンは、例えば、Ａｇ粉末を含んだ導体ペーストをスクリーン印刷することで形成される。なお、入出力パターンおよびグランドパターンは、印刷工法でなく、焼成後におけるスパッタなどの薄膜形成法で形成されてもよい。
次いで、コイルパターン、入出力パターン、グランドパターン等が形成された上記複数のグリーンシートを積層・圧着した後、個片化し、その後、一括して焼成する。この焼成により、各グリーンシート中の磁性体セラミック粉末が焼結し、また、導体ペースト中のＡｇ粉末が焼結する。これらの工程により受動素子アレイ１０を作製する。
以上説明したように、本実施の形態に係る受動素子アレイ１０は、プリント配線板に内蔵される受動素子アレイ１０であって、複数の基材層１２を積層してなる素体１１と、素体１１内に設けられ、複数の基材層１２の積層方向Ｚと垂直な方向に配列された第１受動素子Ｌ１および第２受動素子Ｌ２と、素体１１の一方主面１１ａに設けられ、第１受動素子Ｌ１に接続された一対の第１入出力端子Ｐ１１、Ｐ１２と、素体１１の他方主面１１ｂに設けられ、第２受動素子Ｌ２に接続された一対の第２入出力端子Ｐ２１、Ｐ２２とを備える。
これによれば、第１受動素子Ｌ１の第１入出力端子Ｐ１１、Ｐ１２と第２受動素子Ｌ２の第２入出力端子Ｐ２１、Ｐ２２とが、素体１１の異なる主面にそれぞれ設けられ、素体１１を介して配置されることになるので、第１入出力端子Ｐ１１、Ｐ１２と第２入出力端子Ｐ２１、Ｐ２２とのアイソレーションを確保することができる。
なお、本実施の形態では、第１受動素子Ｌ１および第２受動素子Ｌ２をＸ方向から見た場合に、互いに重ならないように配置されているが、それに限られず、第１受動素子Ｌ１および第２受動素子Ｌ２のそれぞれの一部が重なるように配置されていてもよい。
また、本実施の形態では、第１受動素子Ｌ１が一方主面１１ａ側寄りに、第２受動素子Ｌ２が他方主面１１ｂ側寄りに配置されているが、それぞれの受動素子と入出力端子とを繋ぐ引き出し導体を積層方向Ｚに延ばして設け、第１受動素子Ｌ１を他方主面１１ｂ側寄りに、第２受動素子Ｌ２を一方主面１１ａ側寄りに配置してもよい。
また、本実施の形態では、第１受動素子Ｌ１が１つのコイル素子で構成されているが、それに限られず、第１受動素子Ｌ１は、Ｙ方向に並べて配置した２つのコイル素子を直列接続することで構成されてもよい。また、第２受動素子Ｌ２は、Ｙ方向に並べて配置した２つのコイル素子を直列接続することで構成されてもよい。
（実施の形態２）
実施の形態２に係る受動素子アレイ１０Ａは、実施の形態１に係る受動素子アレイ１０に対して、さらに、第３受動素子Ｌ３、一対の第３入出力端子Ｐ３１、Ｐ３２、および、第３のグランド端子ＰＧ３を備えている。
図４は、実施の形態２に係る受動素子アレイ１０Ａの模式図である。図５Ａは、受動素子アレイ１０ＡをＹ方向から見た場合の断面の模式図である。図５Ｂは、受動素子アレイ１０Ａを積層方向Ｚから見た場合の図である。図６は、受動素子アレイ１０Ａの等価回路を示す図である。
受動素子アレイ１０Ａは、図４、図５Ａおよび図５Ｂに示されるように、複数の基材層１２を積層してなる素体１１、素体１１内に設けられた第１受動素子Ｌ１、第２受動素子Ｌ２および第３受動素子Ｌ３と、第１受動素子Ｌ１に接続された一対の第１入出力端子Ｐ１１、Ｐ１２と、第２受動素子Ｌ２に接続された一対の第２入出力端子Ｐ２１、Ｐ２２と、第３受動素子Ｌ３に接続された一対の第３入出力端子Ｐ３１、Ｐ３２とを備えている。また、受動素子アレイ１０Ａは、第１受動素子Ｌ１に対応する第１のグランド端子ＰＧ１と、第２受動素子Ｌ２に対応する第２のグランド端子ＰＧ２と、第３受動素子Ｌ３に対応する第３のグランド端子ＰＧ３とを備えている。受動素子アレイ１０Ａは、図６に示されるように、３つのコイル素子により構成されている。
なお、図５Ａおよび図５Ｂでは、第１受動素子Ｌ１、第２受動素子Ｌ２および第３受動素子Ｌ３のそれぞれに含まれる層間導体（ビア導体）や引き回し導体の図示を省略している。
素体１１は、直方体状であり、積層方向Ｚの軸に垂直な一方主面１１ａと、一方主面の反対に位置する他方主面１１ｂとを有している。
第３受動素子Ｌ３は、第１受動素子Ｌ１および第２受動素子Ｌ２が設けられた方向（Ｘ方向）に沿って、第２受動素子Ｌ２を基準にして第１受動素子Ｌ１とは反対側に設けられている。すなわち、第１受動素子Ｌ１、第２受動素子Ｌ２および第３受動素子Ｌ３は、Ｘ方向に沿って順に配列されている。
第３受動素子Ｌ３は、外形が矩形状のコイル素子であり、Ｘ方向に短辺、Ｙ方向に長辺を有し、そのコイル軸は積層方向Ｚの軸と平行である。すなわち、第１受動素子Ｌ１、第２受動素子Ｌ２および第３受動素子Ｌ３のそれぞれのコイル軸は互いに平行である。なお、第３受動素子Ｌ３のコイル巻き方向は、第１受動素子Ｌ１のコイル巻き方向と同じである。
また、第３受動素子Ｌ３は、素体１１の他方主面１１ｂよりも一方主面１１ａに近い位置であって、第２受動素子Ｌ２に対して、積層方向Ｚに所定距離ずれて配置されている。具体的には、第３受動素子Ｌ３は、Ｘ方向から見た場合に、第１受動素子Ｌ１に重なり、第２受動素子Ｌ２に重ならないように設けられている。
第３入出力端子Ｐ３１、Ｐ３２のそれぞれは、素体１１の一方主面１１ａの面内のみに設けられた平面電極端子である。第３入出力端子Ｐ３１は第３受動素子Ｌ３の一端に接続され、第３入出力端子Ｐ３２は第３受動素子Ｌ３の他端に接続されている。第３入出力端子Ｐ３１、Ｐ３２のそれぞれは、長方形状であり、Ｙ方向に隣り合って配置されている。図５Ｂに示されるように、第３入出力端子Ｐ３１、Ｐ３２のそれぞれは、積層方向Ｚから見た場合に、第３受動素子Ｌ３と重なる位置に設けられている。
第３のグランド端子ＰＧ３は、素体１１の他方主面１１ｂの面内のみに設けられた平面電極端子である。第３のグランド端子ＰＧ３は、積層方向Ｚから見て、コイル素子である第３受動素子Ｌ３のコイル軸および一対の第３入出力端子Ｐ３１、Ｐ３２と重なる位置に設けられている。また、第３のグランド端子ＰＧ３は、長方形状であり、積層方向Ｚから見て、第３受動素子Ｌ３および一対の第３入出力端子Ｐ３１、Ｐ３２を包含するように形成されている。
そして、第２のグランド端子ＰＧ２は、一対の第１入出力端子Ｐ１１、Ｐ１２と一対の第３入出力端子Ｐ３１、Ｐ３２との間に設けられている。具体的には、第２のグランド端子ＰＧ２は、第１入出力端子Ｐ１１と第３入出力端子Ｐ３１との間から、第１入出力端子Ｐ１２と第３入出力端子Ｐ３２との間に渡って、Ｙ方向に延びて設けられている。
すなわち、本実施の形態に係る受動素子アレイ１０Ａは、素体１１内に設けられ、積層方向Ｚと垂直な方向に順次配列された第１受動素子Ｌ１、第２受動素子Ｌ２および第３受動素子Ｌ３と、素体１１の一方主面１１ａに設けられ、第１受動素子Ｌ１に接続された一対の第１入出力端子Ｐ１１、Ｐ１２と、素体１１の他方主面１１ｂに設けられ、第２受動素子Ｌ２に接続された一対の第２入出力端子Ｐ２１、Ｐ２２と、素体１１の一方主面１１ａに設けられ、第３受動素子Ｌ３に接続された一対の第３入出力端子Ｐ３１、Ｐ３２と、素体１１の一方主面１１ａに設けられたグランド端子ＰＧ２とを備え、グランド端子ＰＧ２は、一対の第１入出力端子Ｐ１１、Ｐ１２と一対の第３入出力端子Ｐ３１、Ｐ３２との間に設けられている。
このように、グランド端子ＰＧ２を第１入出力端子Ｐ１１、Ｐ１２と第３入出力端子Ｐ３１、Ｐ３２との間に設けることで、第１入出力端子Ｐ１１、Ｐ１２と第３入出力端子Ｐ３１、Ｐ３２とのアイソレーションを確保することができる。
また、第１入出力端子Ｐ１１、Ｐ１２と第２入出力端子Ｐ２１、Ｐ２２とが、素体１１の異なる主面にそれぞれ設けられ、素体１１を介して配置されることになるので、第１入出力端子Ｐ１１、Ｐ１２と第２入出力端子Ｐ２１、Ｐ２２とのアイソレーションを確保することができる。また、第２入出力端子Ｐ２１、Ｐ２２と第３入出力端子Ｐ３１、Ｐ３２とが、素体１１の異なる主面にそれぞれ設けられ、素体１１を介して配置されることになるので、第２入出力端子Ｐ２１、Ｐ２２と第３入出力端子Ｐ３１、Ｐ３２とのアイソレーションを確保することができる。
次に、受動素子アレイ１０Ａを、プリント配線板に内蔵した場合について説明する。
図７は、受動素子アレイ１０Ａを内蔵したプリント配線板２０の斜視図である。図８は、プリント配線板２０を図７に示すＶＩＩＩ−ＶＩＩＩ線で切断した場合の模式図である。
本実施の形態に係るプリント配線板２０は、例えば、高周波モジュール５０を構成する基板として用いられる。高周波モジュール５０は、例えば、ＤＣ−ＤＣコンバータであり、図７に示されるように、受動素子アレイ１０Ａを内蔵したプリント配線板２０と、プリント配線板２０に搭載された実装部品３０（スイッチングＩＣ３１、チップコンデンサ３２、３３など）とを備えている。スイッチングＩＣ３１は、入力端子に入力される電圧をスイッチングして出力端子から出力するＩＣである。チップコンデンサ３２、３３は入力側および出力側の平滑コンデンサである。受動素子アレイ１０Ａのコイル素子の１つは、チョークコイルとして用いられる。
プリント配線板２０は、各種の電子部品を実装し、これらを接続する配線パターンを備えた回路基板である。例えば、複数の樹脂基材層１１２が積層圧着されることで形成された基板である。樹脂基材層１１２の材料としては、例えば、液晶ポリマー（ＬＣＰ）またはポリイミドなどの熱可塑性樹脂シートが用いられる。プリント配線板２０には、面内導体、層間導体、表面導体などの各種の導体が設けられる。受動素子アレイ１０Ａは、その全体がプリント配線板２０に埋め込まれ、上記各種の導体を介して実装部品３０に接続される。なお、プリント配線板２０は、樹脂基材層１１２の積層体に限られず、磁性体材料よりも透磁率が低い材料からなる基材の積層体であってもよい。
次に、プリント配線板２０内における、受動素子アレイ１０Ａの各入出力端子および各グランド端子の接続形態について説明する。
図９Ａは、プリント配線板２０に内蔵された受動素子アレイ１０Ａの一方主面１１ａの接続形態を示す図である。図９Ｂは、プリント配線板２０に内蔵された受動素子アレイ１０Ａの他方主面１１ｂの接続形態を示す図である。
図９Ａに示されるように、受動素子アレイ１０Ａの一方主面１１ａ側において、第１入出力端子Ｐ１１、Ｐ１２は、層間導体２５１、２５２を介して、第１信号ライン２１１、２１２にそれぞれ接続される。第１信号ライン２１１、２１２のそれぞれはＸ方向に沿って引き出され、所定の実装部品３０に接続される。第３入出力端子Ｐ３１、Ｐ３２は、層間導体２５５、２５６を介して第３信号ライン２３１、２３２にそれぞれ接続される。第３信号ライン２３１、２３２のそれぞれはＸ方向に沿って引き出され、所定の実装部品３０に接続される。また、第２のグランド端子ＰＧ２は、層間導体２５３、２５４を介して、第２のグランドライン２４２に接続される。第２のグランドライン２４２は、Ｙ方向に沿って引き出され、プリント配線板２０のほぼ全面に設けられたグランド電極に接続される。
本実施の形態では、受動素子アレイ１０Ａが、第１入出力端子Ｐ１１、Ｐ１２と第３入出力端子Ｐ３１、Ｐ３２との間に第２のグランド端子ＰＧ２を有しているので、受動素子アレイ１０Ａをプリント配線板２０に内蔵した場合に、第１信号ライン２１１、２１２と第３信号ライン２３１、２３２との間に第２のグランドライン２４２が配置された構造となる。これらの構造により、プリント配線板２０における第１信号ライン２１１、２１２と第３信号ライン２３１、２３２とのアイソレーションを確保することができる。
また、図９Ｂに示されるように、受動素子アレイ１０Ａの他方主面１１ｂ側において、第２入出力端子Ｐ２１、Ｐ２２は、層間導体２６３、２６４を介して、第２信号ライン２２１、２２２にそれぞれ接続される。第２信号ライン２２１、２２２のそれぞれは、Ｙ方向に沿ってそれぞれ引き出されている。また、第１のグランド端子ＰＧ１は、層間導体２６１、２６２を介して、第１のグランドライン２４１に接続される。第１のグランドライン２４１は、Ｘ方向に沿って引き出され、グランドに接続される。また、第３のグランド端子ＰＧ３は、層間導体２６５、２６６を介して第３のグランドライン２４３に接続される。第３のグランドライン２４３は、Ｘ方向に沿って引き出され、プリント配線板２０のほぼ全面に設けられたグランド電極に接続される。
本実施の形態では、受動素子アレイ１０Ａが、第２入出力端子Ｐ２１、Ｐ２２のＸ方向負側に第１のグランド端子ＰＧ１を有し、第２入出力端子Ｐ２１、Ｐ２２のＸ方向正側に第３のグランド端子ＰＧ３を有しているので、受動素子アレイ１０Ａをプリント配線板２０に内蔵した場合に、受動素子アレイ１０Ａの近傍における第２信号ライン２２１、２２２が、第１のグランドライン２４１および第３のグランドライン２４３で挟まれた構造となる。これらの構造により、第２信号ライン２２１、２２２の信号と、プリント配線板２０内の他の信号ラインの信号との干渉を抑制することができる。
なお、本実施の形態では、第１入出力端子Ｐ１１、Ｐ１２と第３入出力端子Ｐ３１、Ｐ３２との間に、長方形状の第２のグランド端子ＰＧ２を設けているが、第２のグランド端子ＰＧ２の形状はこれに限られない。例えば、第２のグランド端子ＰＧ２の一部にメッシュが形成されていてもよい。また、第２のグランド端子ＰＧ２に、Ｙ方向に沿ったスリットなどが形成されていてもよい。
また、第２のグランド端子ＰＧ２は、第１入出力端子Ｐ１１、Ｐ１２と第３入出力端子Ｐ３１、Ｐ３２との間を完全に割り込むように設けられているが、これに限られず、第１入出力端子Ｐ１１、Ｐ１２と第３入出力端子Ｐ３１、Ｐ３２との間の一部を割り込むように設けられていてもよい。すなわち、第２のグランド端子ＰＧ２は、Ｘ方向から見た場合に、第１入出力端子Ｐ１１、Ｐ１２の一部および第３入出力端子Ｐ３１、Ｐ３２の一部に重なっていればよい。
（実施の形態３）
実施の形態３に係る受動素子アレイ１０Ｂは、実施の形態２で示した３つのコイル素子に対応する３つのコンデンサをそれぞれ備えている。
図１０は、実施の形態３に係る受動素子アレイ１０Ｂの模式図である。図１１は、受動素子アレイ１０ＢをＹ方向から見た場合の断面の模式図である。図１２は、受動素子アレイ１０Ｂの等価回路を示す図である。
実施の形態３に係る受動素子アレイ１０Ｂは、素体１１内に、第１対向電極ＯＰ１、第２対向電極ＯＰ２および第３対向電極ＯＰ３を備えている。
第１対向電極ＯＰ１は、平型状の内部電極であり、第１のグランド端子ＰＧ１と対向して設けられる。第１対向電極ＯＰ１と第１のグランド端子ＰＧ１とが対向することで、第１コンデンサＣ１が形成される。第１対向電極ＯＰ１は、第１受動素子Ｌ１の一端または他端に接続される。本実施の形態では、第１対向電極ＯＰ１は、第１受動素子Ｌ１と第１入出力端子Ｐ１２との間に接続されている。
第２対向電極ＯＰ２は、平型状の内部電極であり、第２のグランド端子ＰＧ２と対向して設けられる。第２対向電極ＯＰ２と第２のグランド端子ＰＧ２とが対向することで、第２コンデンサＣ２が形成される。第２対向電極ＯＰ２は、第２受動素子Ｌ２の一端または他端に接続される。本実施の形態では、第２対向電極ＯＰ２は、第２受動素子Ｌ２と第２入出力端子Ｐ２２との間に接続されている。
第３対向電極ＯＰ３は、平型状の内部電極であり、第３のグランド端子ＰＧ３と対向して設けられる。第３対向電極ＯＰ３と第３のグランド端子ＰＧ３とが対向することで、第３コンデンサＣ３が形成される。第３対向電極ＯＰ３は、第３受動素子Ｌ３の一端または他端に接続される。本実施の形態では、第３対向電極ＯＰ３は、第３受動素子Ｌ３と第３入出力端子Ｐ３２との間に接続されている。
これらにより、受動素子アレイ１０Ｂは、図１２に示されるように、３つのＬＣフィルタ（ローパスフィルタ）を有する構造となっている。
なお、本実施の形態では、第１受動素子Ｌ１、第２受動素子Ｌ２および第３受動素子Ｌ３をＸ方向から見た場合に、第２受動素子Ｌ２が、第１受動素子Ｌ１の一部および第３受動素子Ｌ３の一部に重なるように配置されている。
なお、第１対向電極ＯＰ１と第１のグランド端子ＰＧ１との間、第２対向電極ＯＰ２と第２のグランド端子ＰＧ２との間、および、第３対向電極ＯＰ３と第３グランドの端子ＰＧ３との間の層を、誘電体材料により形成してもよい。その場合、第１コンデンサＣ１、第２コンデンサＣ２および第３コンデンサＣ３の容量を大きくすることが可能である。
（実施の形態４）
実施の形態４では、実施の形態１に示す受動素子アレイ１０が実装されたプリント配線板３２０について説明する。図１３Ａは、受動素子アレイ１０が実装されたプリント配線板３２０を示す斜視図である。なお、図１３Ａでは、フレキシブルケーブル３４０の一部を切り欠いた状態で示している。
本実施の形態のプリント配線板３２０は、電子機器に内蔵されるマザーボードであり、図１３Ａに示すように受動素子アレイ１０および複数の表面実装部品３３０（例えば、スイッチングＩＣ、チップコンデンサなど）が搭載されている。
プリント配線板３２０に実装された受動素子アレイ１０には、フレキシブルケーブル３４０が接続されている。具体的には、受動素子アレイ１０の一方主面１１ａ側の第１入出力端子Ｐ１１、Ｐ１２および第２のグランド端子ＰＧ２のそれぞれが、フレキシブルケーブル３４０にはんだ等で接合されている。また、受動素子アレイ１０の他方主面１１ｂ側の第２入出力端子Ｐ２１、Ｐ２２および第１のグランド端子ＰＧ１のそれぞれが、プリント配線板３２０にはんだ等で接合されている。すなわち、フレキシブルケーブル３４０とプリント配線板３２０とは、受動素子アレイ１０の素体１１を間に挟んで接続されており、受動素子アレイ１０は、フレキシブルケーブル３４０およびプリント配線板３２０のインターポーザとして用いられている。
本実施の形態のプリント配線板３２０には、実施の形態１に示す受動素子アレイ１０が実装されている。そして、受動素子アレイ１０の第２入出力端子Ｐ２１、Ｐ２２は、プリント配線板３２０に接続されている。また、受動素子アレイ１０の第１入出力端子Ｐ１１、Ｐ１２は、フレキシブルケーブル３４０に接続される構造となっている。
このプリント配線板３２０によれば、第１入出力端子Ｐ１１、Ｐ１２に接続されるフレキシブルケーブル３４０と、第２入出力端子Ｐ２１、Ｐ２２に接続されるプリント配線板３２０とが受動素子アレイ１０の素体１１を介して配置されるため、フレキシブルケーブル３４０とプリント配線板３２０とのアイソレーションを確保することができる。
なお、図１３Ａでは、受動素子アレイ１０にフレキシブルケーブル３４０が接続される例を示したが、これに限られず、例えば、図１３Ｂに示すように、受動素子アレイ１０にフレキシブル配線板３５０が接続されてもよい。すなわち、プリント配線板３２０には、実施の形態１に示す受動素子アレイ１０が実装され、受動素子アレイ１０の第１入出力端子Ｐ１１、Ｐ１２が、フレキシブル配線板３５０に接続される構造であってもよい。
また、上記実施の形態では、受動素子アレイとして実施の形態１に示す受動素子アレイ１０を例に挙げて説明したが、それに限られず、プリント配線板３２０には、実施の形態２に示す受動素子アレイ１０Ａが実装されてもよいし、実施の形態３に示す受動素子アレイ１０Ｂが実装されてもよい。
すなわち、プリント配線板３２０には、実施の形態２に示す受動素子アレイ１０Ａが実装され、受動素子アレイ１０Ａの第２入出力端子Ｐ２１、Ｐ２２、第１のグランド端子ＰＧ１および第３のグランド端子ＰＧ３のそれぞれが、プリント配線板３２０に接続され、受動素子アレイ１０Ａの第１入出力端子Ｐ１１、Ｐ１２、第３入出力端子Ｐ３１、Ｐ３２および第２のグランド端子ＰＧ２のそれぞれが、フレキシブルケーブル３４０またはフレキシブル配線板３５０に接続される構造であってもよい。
また、プリント配線板３２０には、実施の形態３に示す受動素子アレイ１０Ｂが実装され、受動素子アレイ１０Ｂの第２入出力端子Ｐ２１、Ｐ２２、第１のグランド端子ＰＧ１および第３のグランド端子ＰＧ３のそれぞれが、プリント配線板３２０に接続され、受動素子アレイ１０Ｂの第１入出力端子Ｐ１１、Ｐ１２、第３入出力端子Ｐ３１、Ｐ３２および第２のグランド端子ＰＧ２のそれぞれが、フレキシブルケーブル３４０またはフレキシブル配線板３５０に接続される構造であってもよい。
（その他の実施の形態）
以上、本発明の実施の形態１、２、３、４に係る受動素子アレイおよびプリント配線板２０、３２０について説明したが、本発明は、個々の実施の形態１、２、３、４には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態１、２、３、４に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
例えば、受動素子アレイは、受動素子を４つ以上備えていてもよい。
すなわち、受動素子アレイは、受動素子、一対の入出力端子およびグランド端子を一組とする複数の受動素子ユニットが順次配列され、素体１１の一方主面１１ａには、奇数番目の受動素子ユニットの一対の入出力端子および偶数番目の受動素子ユニットのグランド端子が順に設けられ、素体１１の他方主面１１ｂには、奇数番目の受動素子ユニットのグランド端子および偶数番目の受動素子ユニットの一対の入出力端子が順に設けられた構造であってもよい。これにより、奇数番目に配置された入出力端子間に偶数番目のグランド端子が設けられるので、奇数番目に配置された入出力端子間のアイソレーションを確保することができる。また、偶数番目に配置された入出力端子間に奇数番目のグランド端子が設けられるので、偶数番目に配置された入出力端子間のアイソレーションを確保することができる。
また、実施の形態１、２、３、４では、受動素子としてインダクタを例に挙げて説明したが、それに限られず、受動素子は複数の対向電極を有するコンデンサであってもよい。その場合、コンデンサである第１受動素子Ｌ１の一端および他端に第１入出力端子Ｐ１１、Ｐ１２をそれぞれ接続し、コンデンサである第２受動素子Ｌ２の一端および他端に第２入出力端子Ｐ２１、Ｐ２２をそれぞれ接続し、コンデンサである第３受動素子Ｌ３の一端および他端に第３入出力端子Ｐ３１、Ｐ３２をそれぞれ接続すればよい。
本発明の受動素子アレイは、例えば、プリント配線板に内蔵される形態で利用することができる。また、本発明のプリント配線板は、ＤＣ−ＤＣコンバータなどの高周波モジュールに用いられる基板として広く利用することができる。
１０、１０Ａ、１０Ｂ 受動素子アレイ
１１ 素体
１１ａ 一方主面
１１ｂ 他方主面
１２ 基材層
２０ プリント配線板
３０ 実装部品
３１ スイッチングＩＣ
３２、３３ チップコンデンサ
５０ 高周波モジュール
１１２ 樹脂基材層
２１１、２１２ 第１信号ライン
２２１、２２２ 第２信号ライン
２３１、２３２ 第３信号ライン
２４１ 第１のグランドライン
２４２ 第２のグランドライン
２４３ 第３のグランドライン
２５１、２５２、２５３、２５４、２５５、２５６、２６１、２６２、２６３、２６４、２６５、２６６ 層間導体
３２０ プリント配線板
３３０ 表面実装部品
３４０ フレキシブルケーブル
３５０ フレキシブル配線板
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
Ｃ３ 第３コンデンサ
Ｌ１ 第１受動素子
Ｌ２ 第２受動素子
Ｌ３ 第３受動素子
ＯＰ１ 第１対向電極
ＯＰ２ 第２対向電極
ＯＰ３ 第３対向電極
Ｐ１１、Ｐ１２ 第１入出力端子
Ｐ２１、Ｐ２２ 第２入出力端子
Ｐ３１、Ｐ３２ 第３入出力端子
ＰＧ１ 第１のグランド端子
ＰＧ２ 第２のグランド端子
ＰＧ３ 第３のグランド端子
Ｘ 受動素子が配列されている方向
Ｙ 積層方向ＺおよびＸ方向の両方に垂直な方向
Ｚ 積層方向
上記目的を達成するために、本発明の一態様に係る受動素子アレイは、プリント配線板に内蔵される受動素子アレイであって、複数の基材層を積層してなる素体と、前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、を備え、前記素体の一方主面には前記第２受動素子に接続された端子を含まず、前記素体の他方主面には前記第１受動素子に接続された端子を含まない。
上記目的を達成するために、本発明の一態様に係る受動素子アレイは、プリント配線板に内蔵される受動素子アレイであって、複数の基材層を積層してなる素体と、前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、を備え、さらに、前記素体内に設けられ、前記第１受動素子に対して、前記積層方向と垂直な方向に配置された第３受動素子と、前記素体の前記一方主面に設けられ、前記第３受動素子に接続された一対の第３入出力端子と、前記素体の前記一方主面に設けられたグランド端子とを備え、前記グランド端子は、前記一対の第１入出力端子と前記一対の第３入出力端子との間に設けられている。
また、本発明の一態様に係るプリント配線板は、複数の基材層を積層してなる素体と、前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、を備える受動素子アレイであって、前記素体の一方主面には前記第２受動素子に接続された端子を含まず、前記素体の他方主面には前記第１受動素子に接続された端子を含まない前記受動素子アレイを内蔵している。

Claims (12)

  1. プリント配線板に内蔵される受動素子アレイであって、
    複数の基材層を積層してなる素体と、
    前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、
    前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、
    前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、
    を備える
    受動素子アレイ。
  2. さらに、
    前記素体内に設けられ、前記第１受動素子に対して、前記積層方向と垂直な方向に配置された第３受動素子と、
    前記素体の前記一方主面に設けられ、前記第３受動素子に接続された一対の第３入出力端子と、
    前記素体の前記一方主面に設けられたグランド端子と
    を備え、
    前記グランド端子は、前記一対の第１入出力端子と前記一対の第３入出力端子との間に設けられている
    請求項１に記載の受動素子アレイ。
  3. 前記第３受動素子は、前記第１受動素子および前記第２受動素子が配列された方向に沿って、前記第２受動素子を基準にして前記第１受動素子とは反対側に設けられている
    請求項２に記載の受動素子アレイ。
  4. 前記素体を前記積層方向から見た場合に、
    前記一対の第１入出力端子は、前記第１受動素子と重なる位置に設けられ、
    前記一対の第２入出力端子は、前記第２受動素子と重なる位置に設けられ、
    前記一対の第３入出力端子は、前記第３受動素子と重なる位置に設けられ、
    前記グランド端子は、前記第２受動素子と重なる位置に設けられている
    請求項２または３に記載の受動素子アレイ。
  5. 前記グランド端子は、第２のグランド端子であり、
    さらに、
    前記素体の前記他方主面に設けられた第１のグランド端子および第３のグランド端子を備え、
    前記素体を積層方向から見た場合に、
    前記第１のグランド端子は、前記第１受動素子と重なる位置に設けられ、
    前記第３のグランド端子は、前記第３受動素子と重なる位置に設けられている
    請求項４に記載の受動素子アレイ。
  6. 前記第１受動素子および前記第２受動素子は、前記積層方向の異なる位置に設けられている
    請求項１〜５のいずれか１項に記載の受動素子アレイ。
  7. 前記第１受動素子は、前記他方主面よりも前記一方主面に近い位置に設けられ、前記第２受動素子は、前記一方主面よりも前記他方主面に近い位置に設けられている
    請求項１〜６のいずれか１項に記載の受動素子アレイ。
  8. 前記第１受動素子、前記第２受動素子および前記第３受動素子のそれぞれは、インダクタである
    請求項２〜７のいずれか１項に記載の受動素子アレイ。
  9. さらに、
    前記素体内に、第１のグランド端子に対向する第１対向電極、第２のグランド端子に対向する第２対向電極、および、第３のグランド端子に対向する第３対向電極を備え、
    前記第１対向電極は、前記第１受動素子の一端または他端に接続され、
    前記第２対向電極は、前記第２受動素子の一端または他端に接続され、
    前記第３対向電極は、前記第３受動素子の一端または他端に接続されている
    請求項８に記載の受動素子アレイ。
  10. プリント配線板に実装される受動素子アレイであって、
    複数の基材層を積層してなる素体と、
    前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、
    前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、
    前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、を備え、
    前記第１入出力端子がフレキシブル配線板またはフレキシブルケーブルに接続され、前記第２入出力端子が前記プリント配線板に接続される、
    受動素子アレイ。
  11. 複数の基材層を積層してなる素体と、
    前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、
    前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、
    前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、
    を備える受動素子アレイを内蔵したプリント配線板。
  12. 複数の基材層を積層してなる素体と、
    前記素体内に設けられ、前記複数の基材層の積層方向と垂直な方向に配列された第１受動素子および第２受動素子と、
    前記素体の一方主面に設けられ、前記第１受動素子に接続された一対の第１入出力端子と、
    前記素体の他方主面に設けられ、前記第２受動素子に接続された一対の第２入出力端子と、を備え、
    前記第１入出力端子がフレキシブル配線板またはフレキシブルケーブルに接続され、前記第２入出力端子がプリント配線板に接続される、
    受動素子アレイを実装したプリント配線板。
JP2018512030A 2016-04-14 2017-04-11 受動素子アレイおよびプリント配線板 Active JP6458904B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016081477 2016-04-14
JP2016081477 2016-04-14
JP2016093485 2016-05-06
JP2016093485 2016-05-06
PCT/JP2017/014872 WO2017179591A1 (ja) 2016-04-14 2017-04-11 受動素子アレイおよびプリント配線板

Publications (2)

Publication Number Publication Date
JPWO2017179591A1 true JPWO2017179591A1 (ja) 2018-10-11
JP6458904B2 JP6458904B2 (ja) 2019-01-30

Family

ID=60041722

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018512030A Active JP6458904B2 (ja) 2016-04-14 2017-04-11 受動素子アレイおよびプリント配線板
JP2018512029A Active JP6458903B2 (ja) 2016-04-14 2017-04-11 受動素子アレイおよびプリント配線板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018512029A Active JP6458903B2 (ja) 2016-04-14 2017-04-11 受動素子アレイおよびプリント配線板

Country Status (4)

Country Link
US (2) US10264676B2 (ja)
JP (2) JP6458904B2 (ja)
CN (2) CN208861757U (ja)
WO (2) WO2017179591A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937584B2 (en) * 2016-10-05 2021-03-02 Panasonic Intellectual Property Management Co., Ltd. Common mode noise filter
JP7346069B2 (ja) * 2019-04-25 2023-09-19 キヤノン株式会社 電子機器
CN110233019B (zh) * 2019-05-21 2021-11-23 中国人民解放军海军工程大学 多层pcb结构三维磁场线圈
JP2021136308A (ja) * 2020-02-26 2021-09-13 株式会社村田製作所 インダクタ部品、樹脂封止体及び基板構造
WO2023188588A1 (ja) * 2022-03-29 2023-10-05 パナソニックＩｐマネジメント株式会社 結合インダクタ、インダクタユニット、電圧コンバータ及び電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639785B1 (en) * 1999-09-10 2003-10-28 Marconi Communications Gmbh Capacitor component
JP2007066973A (ja) * 2005-08-29 2007-03-15 Taiyo Yuden Co Ltd コモンモードチョークコイル
JP2012019443A (ja) * 2010-07-09 2012-01-26 Murata Mfg Co Ltd フィルタ回路及び電子部品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3233306B2 (ja) * 1993-04-12 2001-11-26 ティーディーケイ株式会社 積層型ノイズ吸収素子複合体
JPH08250333A (ja) 1995-03-14 1996-09-27 Taiyo Yuden Co Ltd インダクタアレイ
JPH1116737A (ja) 1997-06-20 1999-01-22 Taiyo Yuden Co Ltd インダクタアレイ
JPH11224817A (ja) 1998-02-06 1999-08-17 Murata Mfg Co Ltd 積層型インダクタアレイ
JP4783996B2 (ja) * 2001-05-02 2011-09-28 株式会社村田製作所 積層型複合バラントランス
US7259648B2 (en) 2002-12-13 2007-08-21 Matsushita Electric Industrial Co., Ltd. Multiple choke coil and electronic equipment using the same
JP4813007B2 (ja) * 2003-01-10 2011-11-09 株式会社村田製作所 積層型電子部品アレイ
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
JP4503349B2 (ja) * 2003-05-14 2010-07-14 パナソニック株式会社 電子部品実装体及びその製造方法
US8797224B2 (en) * 2008-12-26 2014-08-05 Panasonic Corporation Array antenna apparatus including multiple steerable antennas and capable of eliminating influence of surrounding metal components
JP6007485B2 (ja) * 2011-12-05 2016-10-12 大日本印刷株式会社 部品内蔵配線基板、及びその製造方法
JP6254071B2 (ja) 2013-11-26 2017-12-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． コモンモードフィルタ及びコモンモードフィルタが備えられた電子装置
KR101762024B1 (ko) * 2015-11-19 2017-07-26 삼성전기주식회사 코일 부품 및 그 실장 기판
KR20170074590A (ko) * 2015-12-22 2017-06-30 삼성전기주식회사 공통모드필터
JP6740668B2 (ja) * 2016-03-30 2020-08-19 Tdk株式会社 薄膜インダクタ
JP2017199800A (ja) * 2016-04-27 2017-11-02 Tdk株式会社 コイル部品及び電源回路ユニット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639785B1 (en) * 1999-09-10 2003-10-28 Marconi Communications Gmbh Capacitor component
JP2007066973A (ja) * 2005-08-29 2007-03-15 Taiyo Yuden Co Ltd コモンモードチョークコイル
JP2012019443A (ja) * 2010-07-09 2012-01-26 Murata Mfg Co Ltd フィルタ回路及び電子部品

Also Published As

Publication number Publication date
CN209691516U (zh) 2019-11-26
JP6458904B2 (ja) 2019-01-30
WO2017179591A1 (ja) 2017-10-19
CN208861757U (zh) 2019-05-14
JP6458903B2 (ja) 2019-01-30
WO2017179590A1 (ja) 2017-10-19
US20190021166A1 (en) 2019-01-17
JPWO2017179590A1 (ja) 2018-10-04
US20190014665A1 (en) 2019-01-10
US10264676B2 (en) 2019-04-16
US10264674B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
JP6458904B2 (ja) 受動素子アレイおよびプリント配線板
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR102029497B1 (ko) 적층 칩 전자부품 및 그 실장 기판
US20160078997A1 (en) Inductor array chip and board having the same
KR102632343B1 (ko) 인덕터 어레이 부품 및 그의 실장 기판
JP6344521B2 (ja) 積層コイル部品及びその製造方法、並びに、当該積層コイル部品を備えるｄｃ−ｄｃコンバータモジュール
KR102029500B1 (ko) 복합 전자부품 및 그 실장 기판
KR20180006246A (ko) 코일 부품
KR102105396B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
JP2012256757A (ja) Ｌｃ複合部品及びｌｃ複合部品の実装構造
JPWO2008044483A1 (ja) 複合電気素子
KR102105395B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
US10122339B2 (en) Composite electronic component and board having the same
JP6406474B2 (ja) 表面実装型シールド部材及び回路モジュール
CN108288535B (zh) 混合电感器
KR20150089212A (ko) 인덕터 어셈블리
KR20150089211A (ko) 칩형 코일 부품
US10784834B2 (en) Lamination type LC filter array
JP2012151243A (ja) 多層セラミック基板
JP6610072B2 (ja) 積層コンデンサ、及び、配線基板
JP6664257B2 (ja) ローパスフィルター
WO2017010265A1 (ja) 表面実装型フィルタ及び表面実装型フィルタアレイ
WO2018139048A1 (ja) インターポーザおよび電子機器
KR101558132B1 (ko) 박막형 코일 부품 및 그 제조 방법
US9912315B2 (en) Composite electronic component and board having the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6458904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150