JPWO2017150167A1 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JPWO2017150167A1
JPWO2017150167A1 JP2018503012A JP2018503012A JPWO2017150167A1 JP WO2017150167 A1 JPWO2017150167 A1 JP WO2017150167A1 JP 2018503012 A JP2018503012 A JP 2018503012A JP 2018503012 A JP2018503012 A JP 2018503012A JP WO2017150167 A1 JPWO2017150167 A1 JP WO2017150167A1
Authority
JP
Japan
Prior art keywords
photoelectric conversion
pixel
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018503012A
Other languages
English (en)
Other versions
JP6947160B2 (ja
Inventor
丸山　俊介
俊介 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2017150167A1 publication Critical patent/JPWO2017150167A1/ja
Application granted granted Critical
Publication of JP6947160B2 publication Critical patent/JP6947160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本技術は、暗電流を抑制し、画質劣化を抑制することができるようにする固体撮像素子に関する。
固体撮像素子は、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備える。画素アレイ領域は、その最外周、または、有効画素領域より外側に、常に一定の電圧を印加した画素である電圧印加画素を有する。本技術は、例えば、固体撮像素子等に適用できる。

Description

本技術は、固体撮像素子に関し、特に、暗電流を抑制し、画質劣化を抑制することができるようにする固体撮像素子に関する。
光電変換部としてＩｎＧａＡｓなどの化合物半導体を用いた固体撮像素子では、光電変換部を形成する第１の基板と、蓄積された電荷を読み出す読み出し回路を形成する第２の基板を、バンプや電極で接合した構造が採用されている（例えば、特許文献１参照）。
国際公開第２０１１／０８９９４９号
ところで、画素アレイ領域の最外周の画素は、光電変換部である化合物半導体の加工部界面からの影響で暗電流が悪化し易い。特に、読み出し回路がソースフォロアタイプの回路は、電荷が蓄積するとその画素の電位差が小さくなり、暗電流成分がブルーミングによって、次々と隣の画素に影響を及ぼす。その影響を避けるためには、多くの無効画素が必要となり、チップ面積の増大やコスト増の原因なる。
有効画素領域と黒レベルを検出するOPB（Optical Black）領域との境界の画素においても、最外周の画素の場合と同様に、高照度の光が照射された場合、有効画素からのブルーミングがOPB画素に影響を及ぼす可能性がある。その影響を避けるためには、やはり多くの無効画素が必要となり、チップ面積の増大やコスト増の原因なる。
本技術は、このような状況に鑑みてなされたものであり、暗電流を抑制し、画質劣化を抑制することができるようにするものである。
本技術の第１の側面の固体撮像素子は、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、前記画素アレイ領域の最外周、または、前記画素アレイ領域の有効画素領域より外側に、常に一定の電圧を印加した前記画素である電圧印加画素を有する。
本技術の第１の側面においては、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域が設けられ、前記画素アレイ領域の最外周、または、前記画素アレイ領域の有効画素領域より外側に、常に一定の電圧を印加した前記画素である電圧印加画素が設けられる。
本技術の第２の側面の固体撮像素子は、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、前記画素アレイ領域の有効画素とOPB画素との間に、常に一定の電圧を印加した前記画素である電圧印加画素を有する。
本技術の第２の側面においては、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域が設けられ、前記画素アレイ領域の有効画素とOPB画素との間に、常に一定の電圧を印加した前記画素である電圧印加画素が設けられる。
本技術の第３の側面の固体撮像素子は、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、前記画素アレイ領域の最外周となる前記光電変換部の加工部端面に、PN接合部が配置されない。
本技術の第３の側面においては、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域が設けられ、前記画素アレイ領域の最外周となる前記光電変換部の加工部端面に、PN接合部が配置されない構成とされる。
本技術の第４の側面の固体撮像素子は、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面を覆う保護膜を備える。
本技術の第４の側面においては、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面を覆う保護膜が形成されている。
本技術の第５の側面の固体撮像素子は、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面をMIS構造とする絶縁膜と金属膜を備える。
本技術の第５の側面においては、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面をMIS構造とする絶縁膜と金属膜が形成されている。
本技術の第６の側面の固体撮像素子は、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域と、前記画素の前記光電変換部に印加する電圧を周辺環境に応じて変化させる電圧制御部とを備える。
本技術の第６の側面においては、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域と、前記画素の前記光電変換部に印加する電圧を周辺環境に応じて変化させる電圧制御部とが設けられる。
本技術の第７の側面の固体撮像素子は、画素が行列状に２次元配置された画素アレイ領域を備え、前記画素は、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部と、前記光電変換部で生成された電荷を蓄積する複数の容量素子と、前記複数の容量素子の並列接続のオンオフを周辺環境に応じて切り替える切替え制御部とを有する。
本技術の第７の側面においては、画素が行列状に２次元配置された画素アレイ領域が設けられ、前記画素には、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部と、前記光電変換部で生成された電荷を蓄積する複数の容量素子と、前記複数の容量素子の並列接続のオンオフを周辺環境に応じて切り替える切替え制御部とが設けられる。
固体撮像素子は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の第１乃至第７の側面によれば、暗電流を抑制し、画質劣化を抑制することができるようにする。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像素子の概略構成を示す図である。 固体撮像素子の各画素の画素回路を示す図である。 第１の実施の形態の画素構造を示す断面図である。 第１の実施の形態の画素アレイ領域の平面図である。 第２の実施の形態の画素構造を示す断面図である。 第３の実施の形態の画素アレイ領域の平面図である。 第３の実施の形態の画素構造を示す断面図である。 第４の実施の形態の画素構造を示す断面図である。 第１の加工部端面構造を説明する図である。 第２の加工部端面構造を説明する図である。 第３の加工部端面構造を説明する図である。 第５の実施の形態の画素構造を示す断面図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 図１の固体撮像素子の使用例を説明する図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像素子の全体構成例
２．画素回路
３．第１の実施の形態（最外周のリセットTrを常時オンする構成例）
４．第２の実施の形態（最外周の読み出し回路を短絡する構成例）
５．第３の実施の形態（OPB画素のリセットTrを常時オンする構成例）
６．第４の実施の形態（OPB画素の読み出し回路を短絡する構成例）
７．光電変換部加工端の処理（第１乃至第３の加工部端面構造）
８．第１乃至第４の実施の形態のまとめ
９．第５の実施の形態（高ダイナミックレンジを実現する画素構造）
１０．内視鏡手術システムへの応用例
１１．移動体への応用例
＜１．固体撮像素子の全体構成例＞
図１は、本技術を適用した固体撮像素子の概略構成を示している。
図１の固体撮像素子１は、半導体として例えば単結晶シリコン（Ｓｉ）を用いた半導体基板１２に、画素２が行列状に２次元配置された画素アレイ領域３と、その周辺の周辺回路領域７１（図４）とを有して構成される。周辺回路領域７１には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
画素２は、半導体薄膜からなる光電変換部と、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、リセットトランジスタ、増幅トランジスタ、及び、選択トランジスタの３つのMOSトランジスタで構成される。
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、所定の画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ領域３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給させる。
カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
以上のように構成される固体撮像素子１は、CDS処理とAD変換処理を行うカラム信号処理回路５が列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜２．画素回路＞
図２は、固体撮像素子１の各画素２の画素回路を示している。
各画素２は、光電変換部２１、容量素子２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を有する。
光電変換部２１は、ＩｎＧａＡｓなどの化合物半導体を用いた半導体薄膜からなり、受光した光量に応じた電荷（信号電荷）を生成する。光電変換部２１には、所定のバイアス電圧Ｖａが印加されている。
容量素子２２は、光電変換部２１で生成された電荷を蓄積する。容量素子２２は、例えば、PN接合容量、MOS容量、または配線容量のいずれか１つを少なくとも含んで構成することができる。
リセットトランジスタ２３は、リセット信号RSTによりオンされたとき、容量素子２２に蓄積されている電荷がソース（グランド）に排出されることで、容量素子２２の電位をリセットする。
増幅トランジスタ２４は、容量素子２２の蓄積電位に応じた画素信号を出力する。すなわち、増幅トランジスタ２４は、垂直信号線９を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、容量素子２２に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ２４から選択トランジスタ２５を介してカラム信号処理回路５に出力される。
選択トランジスタ２５は、選択信号SELにより画素２が選択されたときオンされ、画素２の画素信号を、垂直信号線９を介してカラム信号処理回路５に出力する。転送信号TRX、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図１の画素駆動配線１０に対応する。
＜３．第１の実施の形態＞
次に、固体撮像素子１の第１の実施の形態の画素構造について説明する。
図３は、第１の実施の形態の画素構造を示す断面図である。
詳細は後述するが、図３においては、画素アレイ領域３内の各画素２が、リセットトランジスタ２３の制御の違いによって、通常画素２Aかまたは電荷放出画素２Bに分けられるが、画素構造は通常画素２Aと電荷放出画素２Bのどちらも同一であるので、単に画素２として説明する。なお、電荷放出画素２Bは、画素アレイ領域３の最も外側に配置されている。
図２を参照して説明した各画素２の容量素子２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の読み出し回路が、例えば単結晶シリコン（Ｓｉ）などの単結晶材料からなる半導体基板１２に画素ごとに形成されている。なお、図３以降の断面図では、半導体基板１２に形成されている、容量素子２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の符号の図示が省略されている。
半導体基板１２の光入射側である上側には、光電変換部２１となるN型の半導体薄膜４１が、画素アレイ領域３の全面に形成されている。N型の半導体薄膜４１は、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、さらにはカルコパイライト構造の化合物半導体が用いられる。カルコパイライト構造の化合物半導体は、高い光吸収係数と、広い波長域に渡る高い感度が得られる材料であり、光電変換用のN型の半導体薄膜４１として好ましく用いられる。このようなカルコパイライト構造の化合物半導体は、Ｃｕ、Ａｌ、Ｇａ、Ｉｎ、Ｓ、Ｓｅなど、IV族元素の周囲の元素を用いて構成され、ＣｕＧａＩｎＳ系混晶、ＣｕＡｌＧａＩｎＳ系混晶、およびＣｕＡｌＧａＩｎＳＳｅ系混晶等が例示される。
また、N型の半導体薄膜４１の材料には、上述した化合物半導体の他、アモルファスシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、量子ドット光電変換膜、有機光電変換膜などを用いることも可能である。
本実施の形態では、N型の半導体薄膜４１として、ＩｎＧａＡｓの化合物半導体が用いられているものとする。
N型の半導体薄膜４１の半導体基板１２側である下側には、画素電極を構成する高濃度のP型層４２が、画素ごとに形成されている。そして、画素ごとに形成された高濃度のP型層４２の間には、各画素２を分離する画素分離領域としてのN型層４３が、例えば、ＩｎＰ等の化合物半導体で形成されている。このN型層４３は、画素分離領域としての機能の他、暗電流を防止する役割も有する。
一方、N型の半導体薄膜４１の光入射側である上側にも、画素分離領域として用いたＩｎＰ等の化合物半導体を用いて、N型の半導体薄膜４１よりも高濃度のN型層４４が形成されている。この高濃度のN型層４４は、N型の半導体薄膜４１で生成された電荷の逆流を防止するバリア層として機能する。高濃度のN型層４４の材料には、例えば、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＡｌＡｓなどの化合物半導体を用いることができる。
バリア層としての高濃度のN型層４４の上には、反射防止膜４５が形成されている。反射防止膜４５の材料には、例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｔａ５）、酸化チタン（ＴｉＯ２）などを用いることができる。
高濃度のN型層４４または反射防止膜４５のいずれか一方は、N型の半導体薄膜４１を上下に挟む電極のうちの上側の上部電極としても機能し、上部電極としての高濃度のN型層４４または反射防止膜４５には、所定の電圧Ｖａが印加される。
反射防止膜４５の上には、カラーフィルタ４６及びオンチップレンズ４７がさらに形成されている。カラーフィルタ４６は、Ｒ（赤）、Ｇ（緑）、またはＢ（青）のいずれかの光（波長光）を透過させるフィルタであり、例えば、画素アレイ領域３において、いわゆるベイヤ配列で配置されている。
画素電極を構成する高濃度のP型層４２と、画素分離領域としてのN型層４３の下側には、パッシベーション層５１および絶縁層５２が形成されている。そして、接続電極５３A及び５３Bとバンプ電極５４が、パッシベーション層５１および絶縁層５２を貫通するように形成されている。接続電極５３A及び５３Bとバンプ電極５４は、画素電極を構成する高濃度のP型層４２と、電荷を蓄積する容量素子２２とを電気的に接続する。
通常画素２A及び電荷放出画素２Bは、以上のように構成されており、同一の画素構造を有している。
しかしながら、通常画素２A及び電荷放出画素２Bとでは、リセットトランジスタ２３の制御方法が異なる。
通常画素２Aでは、光電変換部２１による電荷の生成期間（受光期間）、受光開始前の容量素子２２の電位のリセット期間等に応じて、リセットトランジスタ２３が、リセット信号RSTに基づいてオンオフされるが、電荷放出画素２Bでは、リセットトランジスタ２３が、常にオンに制御されている。これにより、光電変換部２１で生成された電荷はグランドへ排出され、電荷放出画素２Bには常に一定の電圧Ｖａが印加される。
図４は、電荷放出画素２Bの画素配置を示す画素アレイ領域３の平面図である。
画素アレイ領域３は、垂直駆動回路４やカラム信号処理回路５等が形成されている周辺回路領域７１の内側に配置される。画素アレイ領域３の最も外側の１行および１列が電荷放出領域８１とされ、そこに、電荷放出画素２Bが配置されている。
なお、電荷放出領域８１は、矩形の画素アレイ領域３の最も外側の１行及び１列を少なくとも含む複数行及び複数列で構成されてもよい。
矩形の画素アレイ領域３の各辺の最も外側の列及び行に位置する画素２は、図３に示されるように、化合物半導体である光電変換部２１の加工部界面（加工部端面）からの影響によって暗電流が発生し易くなる。特に、半導体基板１２に形成される読み出し回路がソースフォロアタイプの回路である場合には、電荷が蓄積するとその画素の電位差が小さくなるため、暗電流成分がブルーミングによって、次々と隣の画素に影響を及ぼしてしまう。
そこで、第１の実施の形態においては、矩形の画素アレイ領域３の各辺の最も外側の列及び行に位置する画素２を、リセットトランジスタ２３が常時オンとなるように制御される電荷放出画素２Bとすることで、光電変換部２１であるN型の半導体薄膜４１の加工部端面（加工部界面）からの電荷の湧き出しを、電荷放出画素２Bに集中させ、排出させる。これにより、電荷放出領域８１より内側の通常画素２Aへの電荷の流れ込みを防止することができる。
以上により、第１の実施の形態によれば、N型の半導体薄膜４１の加工部界面からの電荷の湧き出しによる画質劣化を抑制することができる。
＜４．第２の実施の形態＞
次に、固体撮像素子１の第２の実施の形態の画素構造について説明する。
図５は、第２の実施の形態の画素構造を示す断面図である。
第２の実施の形態における通常画素２Aの画素構造は、上述した第１の実施の形態と同様であり、その説明は省略する。
一方、第２の実施の形態における電荷放出画素２Bの画素構造は、上述した第１の実施の形態と異なる。具体的には、第１の実施の形態の電荷放出画素２Bは、通常画素２Aと同じように、容量素子２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を有していたのに対して、第２の実施の形態の電荷放出画素２Bは、それらを有していない。
換言すれば、第１の実施の形態の電荷放出画素２Bでは、光電変換部２１としてのN型の半導体薄膜４１が、リセットトランジスタ２３を介してグランドに接続されていたのに対して、第２の実施の形態の電荷放出画素２Bでは、リセットトランジスタ２３を介さずに接続電極５３Bが直接グランドに接続されている。リセットトランジスタ２３を介さないため、電荷放出画素２Bにかかる電圧は、通常画素２Aにかかる電圧よりも大きくなる。
第２の実施の形態においても、第１の実施の形態においてリセットトランジスタ２３を常時オンした場合と同様に、光電変換部２１であるN型の半導体薄膜４１の加工部界面からの電荷の湧き出しを、電荷放出画素２Bに集中させ、排出させることで、電荷放出領域８１より内側の通常画素２Aへの電荷の流れ込みを防止することができる。
従って、第２の実施の形態においても、N型の半導体薄膜４１の加工部界面からの電荷の湧き出しによる画質劣化を抑制することができる。
なお、第２の実施の形態に係る電荷放出画素２Bが配置されている電荷放出領域８１の配置は、第１の実施の形態における場合と同様である。例えば、画素アレイ領域３の最も外側の１行および１列、または、矩形の画素アレイ領域３の最も外側の１行及び１列を少なくとも含む複数行及び複数列を電荷放出領域８１とすることができる。
＜５．第３の実施の形態＞
次に、固体撮像素子１の第３の実施の形態の画素構造について説明する。
第３の実施の形態では、画素アレイ領域３の一部として、基準となる黒レベルを検出するOPB（Optical Black）領域が形成される。以下説明する第３及び第４の実施の形態の画素構造は、画素アレイ領域３の一部としてOPB領域が形成されている場合の画素構造である。
図６は、画素アレイ領域３の一部としてOPB領域が形成されている場合の電荷放出領域８１の配置を示す平面図である。
画素アレイ領域３の一部としてOPB領域１０１が形成されている場合、OPB領域１０１は、図６に示されるように、矩形の画素アレイ領域３の各辺の最も外側となる複数の列及び複数の行で構成される。そして、OPB領域１０１のうちの最も内側の１行および１列が、電荷放出領域８１に設定される。
画素アレイ領域３のOPB領域１０１より内側の領域は、受光した光量に応じた画素信号を出力する通常画素２Aが配置されている有効画素領域１０２である。
図７は、第３の実施の形態の画素構造を示す断面図である。
OPB領域１０１には、OPB画素２C（２Ca,２Cb）が配置されている。OPB画素２Cには、光電変換部２１であるN型の半導体薄膜４１の上側に、カラーフィルタ４６及びオンチップレンズ４７に代えて、遮光膜１１１が形成されている。遮光膜１１１は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は金（Ａｕ）等の金属材料で形成される。
OPB領域１０１には、例えば、３行または３列となる３個のOPB画素２Cが並んで配置され、そのうちの最も内側（画素アレイ領域３の中心側）のOPB画素２Cが、上述した第１の実施の形態と同様に、リセットトランジスタ２３が常時オンとなるように制御される電荷放出用OPB画素２Cbとなっている。
一方、３行または３列となる３個のOPB画素２Cが並んで配置されているOPB領域１０１のうちの、外側の２個のOPB画素２Cは、黒レベルを読み出す制御が行われる黒レベル読み出し用OPB画素２Caとなっている。
第３の実施の形態におけるその他の構成は、上述した第１の実施の形態と同様である。
例えば、固体撮像素子１の画素アレイ領域３に、高照度の光が照射された際には、OPB領域１０１に最も隣接する通常画素２Aでブルーミングが発生し、その隣りのOPB画素２C、即ち、OPB領域１０１の最も内側のOPB画素２Cに影響を及ぼすおそれがある。また、OPB領域１０１に最も隣接する通常画素２Aに入射された光が、隣りのOPB画素２Cに漏れ込み、隣りのOPB画素２Cでブルーミングが発生するおそれがある。
そこで、第３の実施の形態では、OPB領域１０１の最も内側のOPB画素２Cを、リセットトランジスタ２３が常時オンとなるように制御される電荷放出用OPB画素２Cbとすることで、ブルーミングの発生を電荷放出用OPB画素２Cbでせき止めることができ、その隣りの黒レベル読み出し用OPB画素２Caへの電荷の流れ込みを防止することができる。
これにより、第３の実施の形態によれば、ブルーミングの発生による画質劣化を抑制することができる。
＜６．第４の実施の形態＞
次に、固体撮像素子１の第４の実施の形態の画素構造について説明する。
図８は、第４の実施の形態の画素構造を示す断面図である。
図８に示される第４の実施の形態では、OPB領域１０１の最も内側の電荷放出用OPB画素２Cbの画素構造が、上述した第２の実施の形態と同様に、接続電極５３Bを直接グランドに接続した構造とされている。
第４の実施の形態におけるその他の構成は、上述した第３の実施の形態と同様である。
この場合においても、第３の実施の形態における電荷放出用OPB画素２Cbのリセットトランジスタ２３を常時オンした場合と同様に、ブルーミングの発生を電荷放出用OPB画素２Cbでせき止めることができ、その隣りの黒レベル読み出し用OPB画素２Caへの電荷の流れ込みを防止することができる。
従って、第４の実施の形態においても、ブルーミングの発生による画質劣化を抑制することができる。
なお、電荷放出用OPB画素２Cbが配置されている電荷放出領域８１の配置は、図６で説明した電荷放出領域８１と同じである。
上述した第３及び第４の実施の形態においては、電荷放出領域８１（電荷放出用OPB画素２Cb）を、OPB領域１０１の最も内側の１行および１列の画素２とする例について説明した。
しかしながら、電荷放出領域８１は、OPB領域１０１の１行および１列を少なくとも含む複数行及び複数列で構成してもよい。例えば、OPB領域１０１の最も内側の１行および１列と、有効画素領域１０２の最も外側の１行及び１列とからなる矩形領域で、電荷放出領域８１を構成することができる。また例えば、OPB領域１０１の複数行及び複数列からなる矩形領域で、電荷放出領域８１を構成することができる。OPB領域１０１の複数行及び複数列からなる矩形領域で電荷放出領域８１を構成する場合、電荷放出領域８１には、OPB領域１０１の最も内側の１行および１列を含まなくてもよい。
＜７．光電変換部加工端の処理＞
ところで、上述した第１及び第２の実施の形態では、暗電流が発生しやすい光電変換部２１の加工部端面の近傍に電荷放出領域８１（電荷放出画素２B）を設け、そこから電荷を排出させることで、電荷放出領域８１より内側の通常画素２Aへの電荷の流れ込みを防止する構造について説明した。
そこで次に、光電変換部２１の加工部端面において、暗電流が発生しにくくする構造について説明する。
＜第１の加工部端面構造＞
図９は、光電変換部２１の加工部端面において暗電流を抑制する第１の加工部端面構造を説明する図である。
図９のAは、光電変換部２１の加工部端面に高濃度のP型層４２が配置されることにより、N型の半導体薄膜４１と高濃度のP型層４２とからなるPN接合部が、光電変換部２１の加工部端面に含まれる構造を示している。
一方、図９のBは、光電変換部２１の加工部端面に高濃度のP型層４２が配置されておらず、N型の半導体薄膜４１と高濃度のP型層４２とからなるPN接合部が、光電変換部２１の加工部端面に含まれない構造を示している。
光電変換部２１の第１の加工部端面構造としては、図９のBに示されるような、N型の半導体薄膜４１と高濃度のP型層４２とからなるPN接合部が、加工部端面に配置されない構造を採用することができる。このようにすることで、PN接合部が加工部端面に配置された場合と比較して、加工部端面の電界を弱めることができるので、加工部端面からの電荷の湧き出しを抑制し、暗電流を抑制することができる。
＜第２の加工部端面構造＞
図１０は、光電変換部２１の加工部端面において暗電流を抑制する第２の加工部端面構造を示している。
光電変換部２１の第２の加工部端面構造としては、図９のBに示したようにPN接合部が光電変換部２１の加工部端面に含まれないようにし、さらに、図１０に示されるように、加工部端面を、固定電荷を有する保護膜（以下、固定電荷膜という。）２０１で覆う構造とすることができる。
固定電荷膜２０１の材料には、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）などを用いることができる。
本実施の形態のように、光電変換部２１がN型の半導体薄膜４１で、信号電荷が正孔である場合には、固定電荷膜２０１は、正の固定電荷を有する膜となる。逆に、例えば、光電変換部２１がP型の半導体薄膜で、信号電荷が電子とされた場合には、固定電荷膜２０１は、負の固定電荷を有する膜となる。
このように、光電変換部２１の加工部端面に固定電荷膜２０１を形成することにより、加工部端面からの電荷の湧き出しを抑制し、暗電流を抑制することができる。
＜第３の加工部端面構造＞
図１１は、光電変換部２１の加工部端面において暗電流を抑制する第３の加工部端面構造を示している。
光電変換部２１の第３の加工部端面構造としては、図９のBに示したようにPN接合部が光電変換部２１の加工部端面に含まれないようにし、さらに、図１１に示されるように、加工部端面に、絶縁膜２２１と金属膜２２２を形成し、N型の半導体薄膜４１と合わせて、MIS構造とすることができる。金属膜２２２には、所定のバイアス電圧が印加される。本実施の形態のように、光電変換部２１がN型の半導体薄膜４１で、信号電荷が正孔である場合には、金属膜２２２には、正のバイアス電圧が印加される。逆に、例えば、光電変換部２１がP型の半導体薄膜で、信号電荷が電子とされた場合には、金属膜２２２には、負のバイアス電圧が印加される。
絶縁膜２２１の材料には、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）などを用いることができる。金属膜２２２の材料には、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、金（Ａｕ）などを用いることができる。
このように、光電変換部２１の加工部端面をMIS構造として、金属膜２２２に所定のバイアス電圧を印加することで、加工部端面からの電荷の湧き出しを抑制し、暗電流を抑制することができる。
＜８．第１乃至第４の実施の形態のまとめ＞
以上のように、光電変換部２１の加工部端面の構造として、上述した第１乃至第３の加工部端面構造を採用することで、加工部端面からの電荷の湧き出しを抑制し、暗電流を抑制することができる。
また、上述した第１乃至第４の実施の形態のいずれかの画素構造を採用することにより、加工部端面からの電荷の湧き出しが、画素アレイ領域３の内側の有効画素である通常画素２Aへ流れ込むのを防止することができる。
従って、光電変換部２１の加工部端面からの電荷の湧き出しによる画質劣化を抑制することができる。また、加工部端面からの電荷の湧き出しを抑制した構造の採用によって、無効画素を最小限に配置することができ、固体撮像素子１全体としてのチップ面積を縮小させることができ、製造コストも低減することができる。
なお、上述した第１乃至第４の実施の形態のいずれかの画素構造と、上述した第１乃至第３の加工部端面構造は、任意に組み合わせることができる。固体撮像素子１では、上述した第１乃至第４の実施の形態のいずれかの画素構造、または、上述した第１乃至第３の加工部端面構造のいずれか一つを採用することで、光電変換部２１の加工部端面からの電荷の湧き出しによる画質劣化を抑制する効果を奏することができる。
＜９．第５の実施の形態＞
次に、光電変換部２１として、化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する画素２において、高ダイナミックレンジを実現する画素構造について説明する。
固体撮像素子において高ダイナミックレンジを実現するために、画素の飽和レベルを超えないように光電変換膜に印加する電圧を調整する方法が知られている（例えば、特開２００９−４９５２５号公報）。また、高ダイナミックレンジを実現する他の方法として、電荷を蓄積する容量部に切替スイッチを持ち、高S/Nと高ダイナミックレンジを実現する方法（例えば、特表２００７−５１６６５４号公報）や、フォトダイオードの光入射方向と逆方向に電荷蓄積部容量がフォトダイオードと積層構造で配置することで、高感度と高ダイナミックレンジを実現する方法（特開２０１４−１１２５８０号公報）が知られている。
ＩｎＧａＡｓなどに代表される量子型赤外線用イメージセンサは長波長光を吸収するためにバンドギャップがシリコン（Ｓｉ）より狭く、暗電流が湧き出し易い。一方、ソースフォロアタイプの読み出し回路はキャリアを蓄積させて信号を読み出すため、ダイナミックレンジを確保するには光電変換部にかかる電圧を高くするか、または、容量を大きくする必要がある。
しかしながら、光電変換部にかかる電圧を高くすると、暗電流が悪化し、S/N比が悪化する。また、容量素子の容量を増やした場合は、変換効率が落ちるため、S/N比が悪化する。そのため、ソースフォロアタイプの読み出し回路を持つ量子型赤外線用イメージセンサにおいては、ダイナミックレンジと暗電流および変換効率とがトレードオフの関係にある。
図１２は、固体撮像素子１の第５の実施の形態の画素構造であり、高ダイナミックレンジを実現する画素構造を示す断面図である。
図１２において、上述した第１乃至第４の実施の形態と対応する部分については同一の符号を付してあり、その説明は適宜省略して、上述した第１乃至第４の実施の形態と異なる部分に注目して説明する。
第５の実施の形態では、上述した第１乃至第４の実施の形態と同様に、半導体基板１２に、容量素子２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の読み出し回路が、画素毎に形成されている。
ただし、第５の実施の形態では、容量素子２２として、２個の容量素子２２A及び２２Bが形成されており、その２個の容量素子２２A及び２２Bは、各画素２に新たに設けられた切替え制御トランジスタ２４１を介して並列に接続されている。切替え制御トランジスタ２４１は、２個の容量素子２２A及び２２Bの並列接続のオンオフを、垂直駆動回路４（図１）から供給される切替え信号CSWに従って切り替える。
垂直駆動回路４は、固体撮像素子１の周辺環境、具体的には光量や温度に応じて、所定のレベル（ハイまたはロー）の切替え信号CSWを各画素２の切替え制御トランジスタ２４１に供給することにより、切替え制御トランジスタ２４１を制御する。固体撮像素子１の現在の光量は、１つ前のフレームの画素出力に基づいて判断される。また、使用環境の影響で温度が高くなると、暗電流が増大するため、固体撮像素子１の現在の温度は、OPB画素２Cの画素出力に基づいて判断される。
例えば、垂直駆動回路４は、光量が多く、飽和レベルに達している画素２が存在する場合には、切替え制御トランジスタ２４１をオンさせて、容量素子２２A及び２２Bの蓄積容量を大きくし、光量が少なく、飽和レベルに達している画素２が存在しない場合には、切替え制御トランジスタ２４１をオフさせ、容量素子２２A及び２２Bの蓄積容量を小さくする。
また、垂直駆動回路４は、暗電流が多い（所定の電流値以上である）場合には、切替え制御トランジスタ２４１をオンさせて、容量素子２２A及び２２Bの蓄積容量を大きくし、暗電流が少ない（所定の電流値未満である）場合には、切替え制御トランジスタ２４１をオフさせ、容量素子２２A及び２２Bの蓄積容量を小さくする。
また、第５の実施の形態では、光電変換部２１に印加するバイアス電圧Ｖａ’を可変制御する電圧制御部２４２が新たに設けられている。電圧制御部２４２は、固体撮像素子１内に追加的に設けられてもよいし、例えば、制御回路８や垂直駆動回路４の一部として設けられてもよい。
電圧制御部２４２は、固体撮像素子１の周辺環境、具体的には光量や温度に応じて、光電変換部２１に印加するバイアス電圧Ｖａ’を可変する。固体撮像素子１の現在の光量は、１つ前のフレームの画素出力に基づいて判断される。また、使用環境の影響で温度が高くなると、暗電流が増大するため、固体撮像素子１の現在の温度は、OPB画素２Cの画素出力に基づいて判断される。
例えば、電圧制御部２４２は、光量が多く、飽和レベルに達している画素２が存在する場合には、バイアス電圧Ｖａ’を高くし、光量が少なく、飽和レベルに達している画素２が存在しない場合には、バイアス電圧Ｖａ’を低くする。
また、電圧制御部２４２は、暗電流が多い（所定の電流値以上である）場合には、バイアス電圧Ｖａ’を高くし、暗電流が少ない（所定の電流値未満である）場合には、バイアス電圧Ｖａ’を低くする。なお、電圧制御部２４２は、バイアス電圧Ｖａ’を変更する代わりに、リセットトランジスタ２３のリセット電圧を変更するようにしてもよい。この場合でも同様の効果を奏することができる。
電圧制御部２４２によるバイアス電圧Ｖａ’の制御と、垂直駆動回路４による蓄積容量の制御は、それぞれ独立して制御してもよいし、両者を組み合わせて制御してもよい。
例えば、バイアス電圧Ｖａ’の制御と蓄積容量の制御を組み合わせた場合、光量に応じて次のような４段階の制御を行うことができる。
（ａ）光量レベル１：バイアス電圧Ｖａ１’，蓄積容量小（並列接続オフ）
（ｂ）光量レベル２：バイアス電圧Ｖａ１’，蓄積容量大（並列接続オン）
（ｃ）光量レベル３：バイアス電圧Ｖａ２’，蓄積容量大（並列接続オン）
（ｄ）光量レベル４：バイアス電圧Ｖａ３’，蓄積容量大（並列接続オン）
ここで、各光量レベル１乃至４とバイアス電圧Ｖａ１’乃至Ｖａ３’の大小関係は、光量レベル１＜光量レベル２＜光量レベル３＜光量レベル４、バイアス電圧Ｖａ１’＜バイアス電圧Ｖａ２’＜バイアス電圧Ｖａ３’である。
垂直駆動回路４は、各画素２の切替え制御トランジスタ２４１を、画素アレイ領域３の全画素について同時に制御してもよいし、画素アレイ領域３を複数のエリアに分割してエリアごとに制御してもよい。また、垂直駆動回路４は、画素アレイ領域３の画素ごとに制御してもよい。
電圧制御部２４２は、光電変換部２１に印加するバイアス電圧Ｖａ’を、画素アレイ領域３の全画素について同時に制御してもよいし、画素アレイ領域３を複数のエリアに分割してエリアごとに制御してもよい。また、垂直駆動回路４は、画素アレイ領域３の画素ごとに制御してもよい。
第５の実施の形態の固体撮像素子１によれば、光量が少ない場合には、光電変換部２１に印加するバイアス電圧Ｖａ’を低くすることで暗電流を抑えることができ、S/N比を向上させることができる。また、容量素子２２A及び２２Bの蓄積容量を少なくすることで変換効率が上がるので、S/N比が高くなる。
一方、光量が多い場合には、光電変換部２１に印加するバイアス電圧Ｖａ’を高くし、容量素子２２A及び２２Bの蓄積容量を大きくすることで、ダイナミックレンジを拡大することができ、高ダイナミックレンジ化を実現することができる。この場合、暗電流が増大したり、変換効率は下がるが、信号量が大きいため、画質劣化の影響は少ない。
従って、第５の実施の形態の固体撮像素子１によれば、固体撮像素子１の周辺環境に応じて、S/N比の向上と高ダイナミックレンジを実現することができる。
＜電子機器への適用例＞
本技術は、固体撮像素子への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図１３は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図１３の撮像装置３００は、レンズ群などからなる光学部３０１、図１の固体撮像素子１の構成が採用される固体撮像素子（撮像デバイス）３０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像素子３０２の撮像面上に結像する。固体撮像素子３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子３０２として、図１の固体撮像素子１、例えば、光電変換部２１の加工部端面からの電荷の湧き出しによる画質劣化を抑制した固体撮像素子を用いることができる。
表示部３０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像素子３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像素子３０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像素子３０２として、上述した各実施の形態を適用した固体撮像素子１を用いることで、例えば、光電変換部２１の加工部端面からの電荷の湧き出しによる画質劣化を抑制することができる。また、S/N比の向上と高ダイナミックレンジを実現することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、撮像画像の高画質化を図ることができる。
＜イメージセンサの使用例＞
図１４は、上述の固体撮像素子１を用いたイメージセンサの使用例を示す図である。
上述の固体撮像素子１を用いたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜１０．内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１５は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１５では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１６は、図１５に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、上述した各実施の形態を適用した固体撮像素子１を、撮像部１０４０２に適用することができる。撮像部１０４０２に本開示に係る技術を適用することにより、撮像部１０４０２により得られる術部画像の画質劣化を抑制し、S/N比の向上と高ダイナミックレンジを実現することができるため、より鮮明な術部画像を得ることができ、術者が術部を確実に確認することが可能になる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜１１．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１８は、撮像部１２０３１の設置位置の例を示す図である。
図１８では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上述した各実施の形態を適用した固体撮像素子１を、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
上述した例では、光電変換部２１において信号として扱う電荷（信号電荷）が正孔である場合について説明したが、本技術は電子を信号電荷とする固体撮像素子にも適用することができる。この場合、半導体基板１２や半導体薄膜４１等の各導電型を逆の導電型としたり、印加するバイアス電圧の正負が逆となる。
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
また、本技術は、固体撮像素子に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（A1）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、
前記画素アレイ領域の最外周、または、前記画素アレイ領域の有効画素領域より外側に、常に一定の電圧を印加した前記画素である電圧印加画素を有する
固体撮像素子。
（A2）
前記電圧印加画素では、画素のリセットトランジスタが常にオンに制御されることにより、常に一定の電圧が印加されている
前記（A1）に記載の固体撮像素子。
（A3）
前記電圧印加画素では、前記光電変換部で生成された電荷を取り出す電極部が画素トランジスタを介さずにグランドに接続されることにより、常に一定の電圧が印加されている
前記（A1）に記載の固体撮像素子。
（A4）
前記電圧印加画素に印加される前記一定の電圧は、前記画素アレイ領域の通常画素に印加される電圧よりも大きい
前記（A3）に記載の固体撮像素子。
（A5）
前記電圧印加画素は、前記画素アレイ領域の最外周の１行および１列に配置されている
前記（A1）乃至（A4）のいずれかに記載の固体撮像素子。
（A6）
前記電圧印加画素は、前記画素アレイ領域の最外周の複数行および複数列に配置されている
前記（A1）乃至（A4）のいずれかに記載の固体撮像素子。
（A7）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備える固体撮像素子が、
前記画素アレイ領域の最外周、または、前記画素アレイ領域の有効画素領域より外側の前記画素に対して、常に一定の電圧を印加する
固体撮像素子の制御方法。
（A8）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、
前記画素アレイ領域の最外周、または、前記画素アレイ領域の有効画素領域より外側に、常に一定の電圧を印加した前記画素である電圧印加画素を有する
固体撮像素子
を備える電子機器。
（B1）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、
前記画素アレイ領域の有効画素とOPB画素との間に、常に一定の電圧を印加した前記画素である電圧印加画素を有する
固体撮像素子。
（B2）
前記電圧印加画素では、画素のリセットトランジスタが常にオンに制御されることにより、常に一定の電圧が印加されている
前記（B1）に記載の固体撮像素子。
（B3）
前記電圧印加画素では、前記光電変換部で生成された電荷を取り出す電極部が画素トランジスタを介さずにグランドに接続されることにより、常に一定の電圧が印加されている
前記（B1）に記載の固体撮像素子。
（B4）
前記電圧印加画素に印加される前記一定の電圧は、前記画素アレイ領域の通常画素に印加される電圧よりも大きい
前記（B3）に記載の固体撮像素子。
（B5）
前記電圧印加画素は、前記光電変換部の上側に遮光膜を有する
前記（B1）乃至（B4）のいずれかに記載の固体撮像素子。
（B6）
前記電圧印加画素は、前記画素アレイ領域のOPB領域の最も内側の１行および１列に配置されている
前記（B1）乃至（B5）のいずれかに記載の固体撮像素子。
（B7）
前記電圧印加画素は、前記画素アレイ領域のOPB領域の複数行および複数列に配置されている
前記（B1）乃至（B5）のいずれかに記載の固体撮像素子。
（B8）
前記電圧印加画素は、前記画素アレイ領域の有効画素領域の最外周の１行及び１列と、OPB領域の最も内側の１行および１列とを含む複数行および複数列に配置されている
前記（B1）乃至（B5）のいずれかに記載の固体撮像素子。
（B9）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備える固体撮像素子が、
前記画素アレイ領域の有効画素とOPB画素との間の前記画素に対して、常に一定の電圧を印加する
固体撮像素子の制御方法。
（B10）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、
前記画素アレイ領域の有効画素とOPB画素との間に、常に一定の電圧を印加した前記画素である電圧印加画素を有する
固体撮像素子
を備える電子機器。
（C1）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、
前記画素アレイ領域の最外周となる前記光電変換部の加工部端面に、PN接合部が配置されない
固体撮像素子。
（C2）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、
前記画素アレイ領域の最外周となる前記光電変換部の加工部端面に、PN接合部が配置されない
固体撮像素子
を備える電子機器。
（D1）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面を覆う保護膜を備える
固体撮像素子。
（D2）
前記光電変換部はN型の半導体薄膜であり、
前記保護膜は、正の固定電荷を有する固定電荷膜である
前記（D1）に記載の固体撮像素子。
（D3）
信号として扱う前記光電変換部の電荷が正孔であり、
前記保護膜は、正の固定電荷を有する固定電荷膜である
前記（D1）または（D2）に記載の固体撮像素子。
（D4）
前記光電変換部はP型の半導体薄膜であり、
前記保護膜は、負の固定電荷を有する固定電荷膜である
前記（D3）に記載の固体撮像素子。
（D5）
信号として扱う前記光電変換部の電荷が電子であり、
前記保護膜は、負の固定電荷を有する固定電荷膜である
前記（D1）または（D4）に記載の固体撮像素子。
（D6）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面を覆う保護膜を備える
固体撮像素子
を備える電子機器。
（E1）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面をMIS構造とする絶縁膜と金属膜を備える
固体撮像素子。
（E2）
前記光電変換部はN型の半導体薄膜であり、
前記金属膜に、正のバイアス電圧が印加される
前記（E1）に記載の固体撮像素子。
（E3）
信号として扱う前記光電変換部の電荷が正孔であり、
前記金属膜に、正のバイアス電圧が印加される
前記（E1）または（E2）に記載の固体撮像素子。
（E4）
前記光電変換部はP型の半導体薄膜であり、
前記金属膜に、負のバイアス電圧が印加される
前記（E3）に記載の固体撮像素子。
（E5）
信号として扱う前記光電変換部の電荷が電子であり、
前記金属膜に、負のバイアス電圧が印加される
前記（E1）または（E4）のいずれかに記載の固体撮像素子。
（E6）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面をMIS構造とする絶縁膜と金属膜を備える
固体撮像素子
を備える電子機器。
（F1）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域と、
前記画素の前記光電変換部に印加する電圧を周辺環境に応じて変化させる電圧制御部と
を備える固体撮像素子。
（F2）
前記電圧制御部は、有効画素の画素出力に応じて、前記光電変換部に印加する電圧を変化させる
前記（F1）に記載の固体撮像素子。
（F3）
前記電圧制御部は、OPB画素の画素出力に応じて、前記光電変換部に印加する電圧を変化させる
前記（F1）または（F2）に記載の固体撮像素子。
（F4）
前記電圧制御部は、全画素について同時に、前記光電変換部に印加する電圧を変化させる
前記（F1）乃至（F3）のいずれかに記載の固体撮像素子。
（F5）
前記電圧制御部は、前記画素アレイ領域を複数のエリアに分割して前記エリアごとに、前記光電変換部に印加する電圧を変化させる
前記（F1）乃至（F3）のいずれかに記載の固体撮像素子。
（F6）
前記電圧制御部は、前記画素アレイ領域の画素ごとに、前記光電変換部に印加する電圧を変化させる
前記（F1）乃至（F3）のいずれかに記載の固体撮像素子。
（F7）
前記光電変換部は、電荷の逆流を防止するバリア層を含む
前記（F1）乃至（F6）のいずれかに記載の固体撮像素子。
（F8）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備える固体撮像素子が、
前記画素の前記光電変換部に印加する電圧を周辺環境に応じて変化させる
固体撮像素子の制御方法。
（F9）
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域と、
前記画素の前記光電変換部に印加する電圧を周辺環境に応じて変化させる電圧制御部と
を備える固体撮像素子
を備える電子機器。
（G1）
画素が行列状に２次元配置された画素アレイ領域を備え、
前記画素は、
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部と、
前記光電変換部で生成された電荷を蓄積する複数の容量素子と、
前記複数の容量素子の並列接続のオンオフを周辺環境に応じて切り替える切替え制御部と
を有する
固体撮像素子。
（G2）
前記複数の容量素子の並列接続のオンオフは、有効画素の画素出力に応じて切り替えられる
前記（G1）に記載の固体撮像素子。
（G3）
前記複数の容量素子の並列接続のオンオフは、OPB画素の画素出力に応じて切り替えられる
前記（G1）または（G2）に記載の固体撮像素子。
（G4）
前記複数の容量素子の並列接続のオンオフは、全画素について同時に切り替えられる
前記（G1）乃至（G3）のいずれかに記載の固体撮像素子。
（G5）
前記複数の容量素子の並列接続のオンオフは、前記画素アレイ領域を複数のエリアに分割して前記エリアごとに切り替えられる
前記（G1）乃至（G3）のいずれかに記載の固体撮像素子。
（G6）
前記複数の容量素子の並列接続のオンオフは、前記画素アレイ領域の画素ごとに切り替えられる
前記（G1）乃至（G3）のいずれかに記載の固体撮像素子。
（G7）
前記容量素子は、PN接合容量、MOS容量、または、配線容量のいずれかを少なくとも含む
前記（G1）乃至（G6）のいずれかに記載の固体撮像素子。
（G8）
前記画素の前記光電変換部に印加する電圧を前記周辺環境に応じて変化させる電圧制御部をさらに備える
前記（G1）乃至（G7）のいずれかに記載の固体撮像素子。
（G9）
画素が行列状に２次元配置された画素アレイ領域を備え、
前記画素は、
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部と、
前記光電変換部で生成された電荷を蓄積する複数の容量素子と、
前記複数の容量素子の並列接続のオンオフを周辺環境に応じて切り替える切替え制御部と
を有する固体撮像素子の前記切替え制御部が、前記複数の容量素子の並列接続のオンオフを周辺環境に応じて切り替える
固体撮像素子の制御方法。
（G10）
画素が行列状に２次元配置された画素アレイ領域を備え、
前記画素は、
化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部と、
前記光電変換部で生成された電荷を蓄積する複数の容量素子と、
前記複数の容量素子の並列接続のオンオフを周辺環境に応じて切り替える切替え制御部と
を有する
固体撮像素子
を備える電子機器。
１ 固体撮像素子， ２ 画素， ２A 通常画素， ２B 電荷放出画素， ２Ca 黒レベル読み出し用OPB画素， ２Cb 電荷放出用OPB画素， ２C OPB画素， ３ 画素アレイ領域， ４ 垂直駆動回路， １２ 半導体基板， ２１ 光電変換部， ２２（２２A,２２B） 容量素子， ２３ リセットトランジスタ， ５３A，５３B 接続電極， ５４ バンプ電極， ８１ 電荷放出領域， １０１ OPB領域， １０２ 有効画素領域， １１１ 遮光膜， ２０１ 固定電荷膜， ２２１ 絶縁膜， ２２２ 金属膜， ２４１ 切替え制御トランジスタ， ２４２ 電圧制御部， ３００ 撮像装置， ３０２ 固体撮像素子

Claims (40)

  1. 化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、
    前記画素アレイ領域の最外周、または、前記画素アレイ領域の有効画素領域より外側に、常に一定の電圧を印加した前記画素である電圧印加画素を有する
    固体撮像素子。
  2. 前記電圧印加画素では、画素のリセットトランジスタが常にオンに制御されることにより、常に一定の電圧が印加されている
    請求項１に記載の固体撮像素子。
  3. 前記電圧印加画素では、前記光電変換部で生成された電荷を取り出す電極部が画素トランジスタを介さずにグランドに接続されることにより、常に一定の電圧が印加されている
    請求項１に記載の固体撮像素子。
  4. 前記電圧印加画素に印加される前記一定の電圧は、前記画素アレイ領域の通常画素に印加される電圧よりも大きい
    請求項３に記載の固体撮像素子。
  5. 前記電圧印加画素は、前記画素アレイ領域の最外周の１行および１列に配置されている
    請求項１に記載の固体撮像素子。
  6. 前記電圧印加画素は、前記画素アレイ領域の最外周の複数行および複数列に配置されている
    請求項１に記載の固体撮像素子。
  7. 化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、
    前記画素アレイ領域の有効画素とOPB画素との間に、常に一定の電圧を印加した前記画素である電圧印加画素を有する
    固体撮像素子。
  8. 前記電圧印加画素では、画素のリセットトランジスタが常にオンに制御されることにより、常に一定の電圧が印加されている
    請求項７に記載の固体撮像素子。
  9. 前記電圧印加画素では、前記光電変換部で生成された電荷を取り出す電極部が画素トランジスタを介さずにグランドに接続されることにより、常に一定の電圧が印加されている
    請求項７に記載の固体撮像素子。
  10. 前記電圧印加画素に印加される前記一定の電圧は、前記画素アレイ領域の通常画素に印加される電圧よりも大きい
    請求項９に記載の固体撮像素子。
  11. 前記電圧印加画素は、前記光電変換部の上側に遮光膜を有する
    請求項７に記載の固体撮像素子。
  12. 前記電圧印加画素は、前記画素アレイ領域のOPB領域の最も内側の１行および１列に配置されている
    請求項７に記載の固体撮像素子。
  13. 前記電圧印加画素は、前記画素アレイ領域のOPB領域の複数行および複数列に配置されている
    請求項７に記載の固体撮像素子。
  14. 前記電圧印加画素は、前記画素アレイ領域の有効画素領域の最外周の１行及び１列と、OPB領域の最も内側の１行および１列とを含む複数行および複数列に配置されている
    請求項７に記載の固体撮像素子。
  15. 化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域を備え、
    前記画素アレイ領域の最外周となる前記光電変換部の加工部端面に、PN接合部が配置されない
    固体撮像素子。
  16. 化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面を覆う保護膜を備える
    固体撮像素子。
  17. 前記光電変換部はN型の半導体薄膜であり、
    前記保護膜は、正の固定電荷を有する固定電荷膜である
    請求項１６に記載の固体撮像素子。
  18. 信号として扱う前記光電変換部の電荷が正孔であり、
    前記保護膜は、正の固定電荷を有する固定電荷膜である
    請求項１６に記載の固体撮像素子。
  19. 前記光電変換部はP型の半導体薄膜であり、
    前記保護膜は、負の固定電荷を有する固定電荷膜である
    請求項１６に記載の固体撮像素子。
  20. 信号として扱う前記光電変換部の電荷が電子であり、
    前記保護膜は、負の固定電荷を有する固定電荷膜である
    請求項１６に記載の固体撮像素子。
  21. 化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域の最外周となる前記光電変換部の加工部端面をMIS構造とする絶縁膜と金属膜を備える
    固体撮像素子。
  22. 前記光電変換部はN型の半導体薄膜であり、
    前記金属膜に、正のバイアス電圧が印加される
    請求項２１に記載の固体撮像素子。
  23. 信号として扱う前記光電変換部の電荷が正孔であり、
    前記金属膜に、正のバイアス電圧が印加される
    請求項２１に記載の固体撮像素子。
  24. 前記光電変換部はP型の半導体薄膜であり、
    前記金属膜に、負のバイアス電圧が印加される
    請求項２１に記載の固体撮像素子。
  25. 信号として扱う前記光電変換部の電荷が電子であり、
    前記金属膜に、負のバイアス電圧が印加される
    請求項２１に記載の固体撮像素子。
  26. 化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部を備える画素が行列状に２次元配置された画素アレイ領域と、
    前記画素の前記光電変換部に印加する電圧を周辺環境に応じて変化させる電圧制御部と
    を備える固体撮像素子。
  27. 前記電圧制御部は、有効画素の画素出力に応じて、前記光電変換部に印加する電圧を変化させる
    請求項２６に記載の固体撮像素子。
  28. 前記電圧制御部は、OPB画素の画素出力に応じて、前記光電変換部に印加する電圧を変化させる
    請求項２６に記載の固体撮像素子。
  29. 前記電圧制御部は、全画素について同時に、前記光電変換部に印加する電圧を変化させる
    請求項２６に記載の固体撮像素子。
  30. 前記電圧制御部は、前記画素アレイ領域を複数のエリアに分割して前記エリアごとに、前記光電変換部に印加する電圧を変化させる
    請求項２６に記載の固体撮像素子。
  31. 前記電圧制御部は、前記画素アレイ領域の画素ごとに、前記光電変換部に印加する電圧を変化させる
    請求項２６に記載の固体撮像素子。
  32. 前記光電変換部は、電荷の逆流を防止するバリア層を含む
    請求項２６に記載の固体撮像素子。
  33. 画素が行列状に２次元配置された画素アレイ領域を備え、
    前記画素は、
    化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、または有機光電変換膜のいずれかを有する光電変換部と、
    前記光電変換部で生成された電荷を蓄積する複数の容量素子と、
    前記複数の容量素子の並列接続のオンオフを周辺環境に応じて切り替える切替え制御部と
    を有する
    固体撮像素子。
  34. 前記複数の容量素子の並列接続のオンオフは、有効画素の画素出力に応じて切り替えられる
    請求項３３に記載の固体撮像素子。
  35. 前記複数の容量素子の並列接続のオンオフは、OPB画素の画素出力に応じて切り替えられる
    請求項３３に記載の固体撮像素子。
  36. 前記複数の容量素子の並列接続のオンオフは、全画素について同時に切り替えられる
    請求項３３に記載の固体撮像素子。
  37. 前記複数の容量素子の並列接続のオンオフは、前記画素アレイ領域を複数のエリアに分割して前記エリアごとに切り替えられる
    請求項３３に記載の固体撮像素子。
  38. 前記複数の容量素子の並列接続のオンオフは、前記画素アレイ領域の画素ごとに切り替えられる
    請求項３３に記載の固体撮像素子。
  39. 前記容量素子は、PN接合容量、MOS容量、または、配線容量のいずれかを少なくとも含む
    請求項３３に記載の固体撮像素子。
  40. 前記画素の前記光電変換部に印加する電圧を前記周辺環境に応じて変化させる電圧制御部をさらに備える
    請求項３３に記載の固体撮像素子。
JP2018503012A 2016-02-29 2017-02-14 固体撮像素子 Active JP6947160B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016036770 2016-02-29
JP2016036770 2016-02-29
PCT/JP2017/005202 WO2017150167A1 (ja) 2016-02-29 2017-02-14 固体撮像素子

Publications (2)

Publication Number Publication Date
JPWO2017150167A1 true JPWO2017150167A1 (ja) 2018-12-20
JP6947160B2 JP6947160B2 (ja) 2021-10-13

Family

ID=59742799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018503012A Active JP6947160B2 (ja) 2016-02-29 2017-02-14 固体撮像素子

Country Status (7)

Country Link
US (2) US11437418B2 (ja)
EP (2) EP4258359A3 (ja)
JP (1) JP6947160B2 (ja)
KR (1) KR20180117601A (ja)
CN (3) CN113923387A (ja)
DE (1) DE112017001031T5 (ja)
WO (1) WO2017150167A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155325A (zh) * 2017-03-22 2019-01-04 索尼半导体解决方案公司 摄像装置和信号处理装置
WO2019155841A1 (ja) 2018-02-07 2019-08-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US10893222B2 (en) 2018-03-29 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system, and driving method of imaging device
US11769782B2 (en) * 2018-05-02 2023-09-26 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging apparatus
CN109087929A (zh) * 2018-08-23 2018-12-25 德淮半导体有限公司 背照式图像传感器及其制造方法
TW202038456A (zh) * 2018-10-26 2020-10-16 日商索尼半導體解決方案公司 固態攝像元件、固態攝像元件封裝及電子機器
CN111385486B (zh) * 2018-12-29 2022-04-08 北京小米移动软件有限公司 图像采集设备的控制方法和装置
CN113330541A (zh) 2019-03-11 2021-08-31 索尼半导体解决方案公司 成像元件和成像装置
KR20220002432A (ko) 2019-05-31 2022-01-06 후지필름 가부시키가이샤 광 센서 및 센싱 장치
CN112149474A (zh) * 2019-06-28 2020-12-29 群创光电股份有限公司 电子装置
JPWO2021084983A1 (ja) * 2019-10-30 2021-05-06
EP4072126A4 (en) * 2019-12-02 2023-01-25 Sony Semiconductor Solutions Corporation SOLID STATE IMAGING DEVICE AND ELECTRONIC DEVICE
FR3104814A1 (fr) * 2019-12-11 2021-06-18 Isorg Capteur d'images pour correction du bruit électronique d'un capteur
US20210305306A1 (en) * 2020-03-31 2021-09-30 Stmicroelectronics (Crolles 2) Sas Pixel of a light sensor and method for manufacturing same
WO2022004269A1 (ja) * 2020-06-29 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置、及び電子機器
WO2022208949A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子
CN116564977A (zh) * 2022-01-28 2023-08-08 华为技术有限公司 背照式图像传感器及其制作方法、电子设备
CN114597226B (zh) * 2022-05-10 2022-07-29 浙江兴芯半导体有限公司 一种基于锗p-i-n光电二极管的图像传感器的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049525A (ja) * 2007-08-14 2009-03-05 Fujifilm Corp 撮像装置及び信号処理方法
WO2011089949A1 (ja) * 2010-01-25 2011-07-28 アイアールスペック株式会社 化合物半導体受光素子アレイ
JP2014072237A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置
JP2015213209A (ja) * 2014-05-01 2015-11-26 キヤノン株式会社 固体撮像装置及びその駆動方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739588A (en) * 1980-08-22 1982-03-04 Fuji Photo Film Co Ltd Solid state image pickup device
US7075049B2 (en) 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
JP4625685B2 (ja) * 2004-11-26 2011-02-02 株式会社東芝 固体撮像装置
US7830412B2 (en) * 2005-08-22 2010-11-09 Aptina Imaging Corporation Method and apparatus for shielding correction pixels from spurious charges in an imager
JP5110820B2 (ja) * 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP5016941B2 (ja) 2007-02-08 2012-09-05 株式会社東芝 固体撮像装置
US8054356B2 (en) * 2007-02-14 2011-11-08 Fujifilm Corporation Image pickup apparatus having a charge storage section and charge sweeping section
US7999340B2 (en) * 2007-03-07 2011-08-16 Altasens, Inc. Apparatus and method for forming optical black pixels with uniformly low dark current
US7755679B2 (en) * 2007-03-07 2010-07-13 Altasens, Inc. Apparatus and method for reducing edge effect in an image sensor
US8169518B2 (en) 2007-08-14 2012-05-01 Fujifilm Corporation Image pickup apparatus and signal processing method
JP5128889B2 (ja) * 2007-10-02 2013-01-23 オリンパス株式会社 固体撮像素子及びそれを用いた固体撮像システム
JP5130946B2 (ja) * 2008-02-15 2013-01-30 ソニー株式会社 固体撮像装置、カメラ及び電子機器
KR101463609B1 (ko) * 2008-02-15 2014-11-21 삼성전자 주식회사 이미지 센서 및 그 제조 방법
JP2009231643A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 光感知素子及びフォトセンサ並びに表示装置
US20110032391A1 (en) * 2009-08-04 2011-02-10 Himax Imaging, Inc. Image Sensor with Peripheral Dummy Pixels
JP5458869B2 (ja) * 2009-12-21 2014-04-02 ソニー株式会社 固体撮像装置およびその駆動方法、カメラ
JP5651982B2 (ja) * 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5542091B2 (ja) * 2010-05-18 2014-07-09 富士フイルム株式会社 固体撮像素子及び撮像装置
US8836835B2 (en) * 2010-10-04 2014-09-16 International Business Machines Corporation Pixel sensor cell with hold node for leakage cancellation and methods of manufacture and design structure
JP5693924B2 (ja) * 2010-11-10 2015-04-01 株式会社東芝 半導体撮像装置
JP2012124318A (ja) * 2010-12-08 2012-06-28 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP5637384B2 (ja) * 2010-12-15 2014-12-10 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
WO2012086123A1 (ja) * 2010-12-22 2012-06-28 パナソニック株式会社 撮像装置
JP2012156310A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6052622B2 (ja) * 2011-04-22 2016-12-27 パナソニックＩｐマネジメント株式会社 固体撮像装置及びその駆動方法
JP2013069958A (ja) * 2011-09-26 2013-04-18 Sony Corp 撮像素子、撮像装置、並びに、製造装置および方法
JP5593338B2 (ja) * 2012-01-30 2014-09-24 富士フイルム株式会社 放射線照射開始判定装置、放射線画像撮影装置、放射線画像撮影制御装置、放射線照射開始判定方法、及び放射線照射開始判定プログラム
JP2014112580A (ja) 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP6039926B2 (ja) * 2012-06-12 2016-12-07 キヤノン株式会社 放射線撮影装置、放射線撮影装置の制御方法、およびプログラム
JP6174902B2 (ja) * 2012-09-14 2017-08-02 キヤノン株式会社 固体撮像装置及びカメラ
US20140264693A1 (en) * 2013-03-12 2014-09-18 Optiz, Inc. Cover-Free Sensor Module And Method Of Making Same
KR102011102B1 (ko) * 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
JP2015056878A (ja) * 2013-09-13 2015-03-23 株式会社東芝 固体撮像装置
JP6065185B2 (ja) * 2014-03-07 2017-01-25 パナソニックＩｐマネジメント株式会社 撮像装置及び暗電荷測定方法
JP6324184B2 (ja) * 2014-04-18 2018-05-16 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
US10157952B2 (en) * 2014-05-23 2018-12-18 Panasonic Intellectual Property Management Co., Ltd. Imaging device including semiconductor substrate and unit pixel cell
JP6429525B2 (ja) * 2014-07-31 2018-11-28 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
JP6425448B2 (ja) * 2014-07-31 2018-11-21 キヤノン株式会社 光電変換装置、および、撮像システム
JP6521586B2 (ja) * 2014-07-31 2019-05-29 キヤノン株式会社 固体撮像素子および撮像システム
JP6362482B2 (ja) * 2014-08-28 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049525A (ja) * 2007-08-14 2009-03-05 Fujifilm Corp 撮像装置及び信号処理方法
WO2011089949A1 (ja) * 2010-01-25 2011-07-28 アイアールスペック株式会社 化合物半導体受光素子アレイ
JP2014072237A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置
JP2015213209A (ja) * 2014-05-01 2015-11-26 キヤノン株式会社 固体撮像装置及びその駆動方法

Also Published As

Publication number Publication date
CN113923388A (zh) 2022-01-11
EP3425900A1 (en) 2019-01-09
EP4258359A2 (en) 2023-10-11
EP3425900B1 (en) 2023-08-30
CN108702471A (zh) 2018-10-23
US20220320165A1 (en) 2022-10-06
JP6947160B2 (ja) 2021-10-13
EP4258359A3 (en) 2024-04-17
CN113923387A (zh) 2022-01-11
WO2017150167A1 (ja) 2017-09-08
KR20180117601A (ko) 2018-10-29
DE112017001031T5 (de) 2019-01-03
US11437418B2 (en) 2022-09-06
CN108702471B (zh) 2021-10-22
US20210217793A1 (en) 2021-07-15
EP3425900A4 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
JP6947160B2 (ja) 固体撮像素子
JP7439214B2 (ja) 固体撮像素子および電子機器
JP7155012B2 (ja) 固体撮像素子および電子機器
US20240128284A1 (en) Solid-State Imaging Device and Solid-State Imaging Apparatus
US20240006443A1 (en) Solid-state imaging device, imaging device, and electronic apparatus
WO2021100446A1 (ja) 固体撮像装置及び電子機器
WO2022269837A1 (ja) 固体撮像装置
EP3996364A1 (en) Solid-state imaging device, operation method for same, and electronic apparatus
US20220165799A1 (en) Solid-state imaging device and imaging apparatus
WO2018155183A1 (ja) 撮像素子および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R151 Written notification of patent or utility model registration

Ref document number: 6947160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151