JPWO2017057444A1 - 撮像素子および撮像装置 - Google Patents

撮像素子および撮像装置 Download PDF

Info

Publication number
JPWO2017057444A1
JPWO2017057444A1 JP2017543476A JP2017543476A JPWO2017057444A1 JP WO2017057444 A1 JPWO2017057444 A1 JP WO2017057444A1 JP 2017543476 A JP2017543476 A JP 2017543476A JP 2017543476 A JP2017543476 A JP 2017543476A JP WO2017057444 A1 JPWO2017057444 A1 JP WO2017057444A1
Authority
JP
Japan
Prior art keywords
unit
imaging device
light
microlens
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017543476A
Other languages
English (en)
Other versions
JP6631635B2 (ja
Inventor
修 猿渡
修 猿渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2017057444A1 publication Critical patent/JPWO2017057444A1/ja
Application granted granted Critical
Publication of JP6631635B2 publication Critical patent/JP6631635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

撮像素子は、マイクロレンズを透過して入射した光を光電変換する光電変換部で生成された電荷を蓄積する蓄積部と、蓄積部の電圧に基づく信号を読み出す読出部とを備え、蓄積部と読出部とは、マイクロレンズの光軸方向に沿って設けられる。

Description

本発明は、撮像素子および撮像装置に関する。
特許文献１の公報には、次のような固体撮像素子が開示されている。
半導体基板には、光電変換部及び信号走査回路部を含み単位画素行列を配置して成る撮像領域が設けられている。撮像領域は、隣接する単位画素との境界部分に対応して各単位画素を囲むように設けられる素子分離絶縁膜と、半導体基板の表面上且つ素子分離絶縁膜の下方領域に設けられるＭＯＳＦＥＴと、半導体基板内の素子分離絶縁膜の近傍領域に設けられた第１導電型の第１の拡散層とを備える。素子分離絶縁膜は、信号走査回路部が形成される半導体基板の表面から半導体基板中にオフセットされて設けられ且つ半導体基板の裏面に達して形成されている。ＭＯＳＦＥＴは、ゲート電極と、半導体基板内且つゲート電極の上方に形成される第１導電型の第２の拡散層とを備えている。第１の拡散層と、第２の拡散層とが接し、半導体基板の垂直方向において、垂直方向に直交する第１の方向に沿った第１の拡散層の幅の中心は、第１の方向に沿った第２の拡散層の幅の中心近傍に位置する。
特許５５４７２６０号
近年、多画素化の固体撮像素子が要求されている。しかし、従来の固体撮像素子は、第１拡散層と第２拡散層とが半導体基板の表面に沿って配置されているため、多画素化すると受光面積が小さくなる。受光面積が小さくなると、光電変換により発生する電荷量が少なくなり、感度の劣化が懸念される。
本発明の第１の態様による固体撮像素子は、マイクロレンズを透過して入射した光を光電変換する光電変換部で生成された電荷を蓄積する蓄積部と、前記蓄積部の電圧に基づく信号を読み出す読出部とを備える。前記蓄積部と前記読出部とは、前記マイクロレンズの光軸方向に沿って設けられる。
本発明の第２の態様による固体撮像素子は、マイクロレンズの光軸と交差する第１面と第２面とを有し、前記第１面と前記第２面との間に前記マイクロレンズを透過して入射した光を光電変換する光電変換部で生成された電荷を蓄積する蓄積部と、前記蓄積部の電圧に基づく信号を読み出す読出部と、前記蓄積部の電圧に基づく信号を前記読出部に出力する出力部とを備える撮像素子であって、前記マイクロレンズの光軸方向において、前記蓄積部は前記第１面側に設けられ、前記読出部は前記第２面側に設けられ、前記出力部は前記蓄積部と前記読出部との間に設けられる。
本発明の第３の態様による撮像装置は、撮像素子と、撮像素子から出力された信号に基づいて画像データを生成する生成部とを備える。撮像素子は、マイクロレンズを透過して入射した光を光電変換する光電変換部で生成された電荷を蓄積する蓄積部と、前記蓄積部の電圧に基づく信号を読み出す読出部とを備える。前記蓄積部と前記読出部とは、前記マイクロレンズの光軸方向に沿って設けられる。
第１実施形態による固体撮像素子１００の概略構成を示す図 第１実施形態の画素２０の等価回路を示す図 （ａ）は第１実施形態の画素２０の断面図，（ｂ）は凸領域の斜視図 第１実施形態の工程を説明する図 図４に続く第１実施形態の工程を説明する図 図５に続く第１実施形態の工程を説明する図 図６に続く第１実施形態の工程を説明する図 図７に続く第１実施形態の工程を説明する図 図８に続く第１実施形態の工程を説明する図 図９に続く第１実施形態の工程を説明する図 （ａ）は第２実施形態の画素２０の断面図、（ｂ）は凸領域の斜視図 （ａ）は第２実施形態のＦＤとゲート配線１１Ｈの接続部を説明する縦断面図、（ｂ）はゲート配線１１Ｈの詳細を説明する縦断面図 第２実施形態におけるＦＤとゲート配線１１Ｈの接続部の工程を説明する図 図１３に続く第２実施形態の工程を説明する図 図１４に続く第２実施形態の工程を説明する図 本発明の撮像装置を説明するブロック図
《第１実施形態》
（素子概略構成）
図１は、本実施形態の固体撮像素子１００の概略構成を示す図である。
固体撮像素子１００は、受光面に画素２０を画素配列した撮像部３０を備える。これらの画素２０には、垂直制御線３２を介して、垂直走査回路３１から駆動信号が供給される。また、画素２０は、列単位に垂直信号線２１に接続される。この垂直信号線２１は画素電流源２２にそれぞれ接続される。
一方、画素２０から垂直信号線２１に対して時分割に出力されるノイズ出力と信号出力は、列アンプ２３を介して、ＣＤＳ回路２４（相関二重サンプリング回路）に順次に入力される。このＣＤＳ回路２４は、両出力の差分をとって真の信号出力を生成する。この真の信号出力は、水平走査回路３３からの駆動信号により水平走査され、水平信号線２５に順次出力される。この水平信号線２５の信号出力は、出力アンプ２６を介して出力端子２７に出力する。
（画素２０の等価回路）
図２は、上述した画素２０の等価回路を示す図である。
画素２０には、フォトダイオード（ＰＤ）１が設けられる。ＰＤ１は、転送駆動信号（転送ゲート電圧）でゲート制御される転送トランジスタ（ＴＧ：以下で転送ゲートとも呼ぶ）４を介してフローティングディフュージョン（ＦＤ）８に接続される。ＦＤ８は、増幅トランジスタ（ＡＭＰ）１１のゲート電極に接続される。また、ＦＤ８は、リセット駆動信号（リセットゲート電圧）でゲート制御されるリセットトランジスタ（ＲＳＴ：以下でリセットゲートとも呼ぶ）１３を介して所定電位（たとえば基準電位Ｖｄｄ）に接続される。増幅トランジスタ１１は、ドレインが電位Ｖｄｄに接続され、ソースが選択駆動信号（選択ゲート電圧）でゲート制御される選択トランジスタ（ＳＥＬ：以下で選択ゲートとも呼ぶ）１２を介して垂直信号線２１に接続される。
転送トランジスタ４の転送ゲート電圧は転送配線４Ｈを介して供給される。リセットトランジスタ１３のリセットゲート電圧はリセット配線１３Ｈを介して供給される。選択トランジスタ１２の選択ゲート電圧は選択配線１２Ｈを介して供給される。
その他の構成は図１と同じため、ここでの重複説明を省略する。
（画素２０の素子構造）
図３（ａ）は、画素２０の素子構造の一部を示す断面図である。入射光は、図３の上方から入射する。
固体撮像素子１００は半導体基板２００に形成される。半導体基板２００はモノリシック半導体基板である。半導体基板２００は、半導体領域２０２と、半導体基板２０２の受光面側（光の入射側）に形成され酸化層で互いに絶縁される各種配線が設けられている配線領域２０１と、半導体領域２０２の受光面の反対側に形成される酸化膜２０３とを含んで構成されている。
後で詳細に説明するが、固体撮像素子１００の受光面には遮光膜４５０が形成されている。遮光膜４５０は、画素毎に、入射光を光電変換部（ＰＤ）に導く光路領域４００を形成する凹部を有し、凹部入口が入射光の開口４０１とされる。遮光膜４５０は、信号読み出し回路３００などに光が入射することを防ぐために設けられる。
（半導体領域２０２）
半導体領域２０２は、平板形状の基部領域２０２Ｋと、基部領域２０２Ｋから受光面側に延びる凸領域２０２Ｔとを有する。換言すれば、半導体領域２０２の少なくとも一部は、光が入射する方向に沿って延びる凸領域２０２Ｔを有している。半導体領域２０２の少なくとも一部は、後述する遮光膜４５２が有する開口部よりも光が入射する方向に向かって延びており、遮光膜４５２よりも受光面側にある。図３（ａ）では、半導体領域２０２は逆Ｔ字形状であり、凸領域２０２Ｔは、下部の大面積部と上部の小面積部とが段部２０２Ｄで接続された段付きの角柱形状である。凸領域２０２Ｔの周囲は酸化層で覆われている。なお、半導体領域２０２の少なくとも一部は、遮光膜４５０または開口４０１よりも光が入射する方向に向かって延びていてもよい。また、凸領域２０２Ｔの形状は、角柱形状に限定されない。凸領域２０２Ｔの形状は、例えば、円柱、楕円柱、角錐、円錐、楕円錐、球体、楕円体、多面体などでもよい。
凸領域２０２Ｔには、ＰＤ１と信号読み出し回路３００とが形成されている。基部領域２０２Ｋには、凸領域２０２Ｔの信号読み出し回路３００から出力される信号を外部の回路、たとえば、図示しない選択回路などに出力するｎ型の信号経路領域２０２Ｓが設けられている。ＰＤ１、信号読み出し回路３００や信号経路領域２０２Ｓは、ｐ型領域の所定箇所にｐ型不純物やｎ型不純物を適宜の濃度で選択的に注入することにより形成される。
すなわち半導体領域２０２には、入射した光を光電変換により電荷に変換するＰＤ１と、ＰＤ１で光電変換された電荷を画素信号として増幅トランジスタ１１を介して出力するための信号読み出し回路３００とが形成される。
信号読み出し回路３００は、ＰＤ１の電荷をＦＤ８に転送する転送トランジスタ４と、転送された電荷を蓄積して電圧に変換するＦＤ８と、ＦＤ８の出力電圧を増幅する増幅トランジスタ１１と、ＦＤ８をリセットするリセットトランジスタ１３とを含んで構成される。
転送トランジスタ４は、ゲート電極４ｇにゲート電圧が印加されるとＰＤ１で発生した電荷をＦＤ８に転送する。
ＦＤ８は、転送トランジスタ４から転送される電荷を蓄積して電圧に変換するキャパシタであり、ＰＤ１の下方の段付き部２０２Ｄに設けられている。光電変換により発生した電荷はＦＤ８のキャパシタにより電圧に変換され、この電圧が増幅トランジスタ１１のゲート電圧となる。ＰＤ１で発生した電荷ＱをＦＤ８の容量Ｃで除した値が画素２０の画素信号の基であるから、ＦＤ８の容量を小さくすることが撮像素子の感度向上に寄与する。
増幅トランジスタ１１は、ゲート電極１１ｇに印加されるＦＤ８の電圧を増幅する。増幅トランジスタ１１で増幅された電圧が、図示しない積層される別の半導体基板の選択回路に出力される。なお、選択回路は同じ半導体基板に配置されてもよい。
なお、図示しない半導体基板に形成される選択回路は、増幅トランジスタ１１から出力される画素信号を垂直信号線２１に出力する選択トランジスタ１２を含む。
リセットトランジスタ１３は、ゲート電極１３ｇにゲート電圧が印加されると、ＦＤ８に蓄積された電荷を排出して基準電位Ｖｄｄにリセットする。
（ゲート電極）
図３（ｂ）も参照して説明する。図３（ｂ）は、各種トランジスタ４，１１，１３のゲート電極を示す凸領域２０２Ｔの斜視図である。
転送ゲート電極４ｇは、ＰＤ１とＦＤ８との間のｐ型領域に対向する凸領域２０２Ｔの側面２０２Ｒにおいて、酸化絶縁膜を介してポリシリコンで形成されている。転送ゲート電極４ｇにゲート電圧を供給する転送ゲート配線４Ｈは、配線領域２０１において基板平面方向（光の入射方向と交差する方向）に延在して設けられている。なお、酸化絶縁膜は窒化膜で覆われている。
増幅ゲート電極１１ｇは、凸領域２０２Ｔの側面２０２Ｒに絶縁膜２０２を介してポリシリコンで形成されている。ゲート電極１１ｇは増幅トランジスタ１１のトップゲート電極である。ゲート電極１１ｇにゲート電圧を供給するゲート配線１１Ｈは、配線領域２０１においてＦＤ８に、直接、接続されるように設けられている。すなわち、ゲート配線１１Ｈは、凸領域２０２Ｔの側面２０２Ｒに形成されている酸化膜と窒化膜を貫通して配線される。
増幅トランジスタ１１のバックゲートはｐ型領域とＧＮＤ配線１１Ｇを介してＧＮＤ電位に接続されている。ＧＮＤ配線１１Ｇは、配線領域２０１において基板平面方向に延在して設けられている。
図３（ｂ）に示すように、増幅トランジスタ１１のゲート電極１１ｇは、基板平面視形状がコ字形状であり、角柱に形成された凸領域２０２Ｔの３つの側面の周囲に設けられ、面積を大きくしている。電極面積を大きくすることにより、ＦＤ８の電圧を増幅する際のノイズ低減を図っている。
リセットゲート電極１３ｇは、凸領域２０２Ｔの側面２０２Ｒに絶縁膜２０２を介してポリシリコンで形成されている。ゲート電極１３ｇはリセットトランジスタ１３のトップゲート電極である。ゲート電極１３ｇにゲート電圧を供給するゲート配線１３Ｈは、配線領域２０１において基板平面方向に延びて設けられている。リセットトランジスタ１３のバックゲートはｐ型領域とＧＮＤ配線１３Ｇを介してＧＮＤ電位に接続されている。ＧＮＤ配線１３Ｇは、配線領域２０１において基板平面方向に延びて設けられている。
半導体領域２０２のｎ型領域は、Ｖｄｄ配線２０２Ｖにより所定電位（たとえば基準電位Ｖｄｄ）に接続される。Ｖｄｄ配線２０２Ｖは、配線領域２０１において基板平面方向に延びて設けられている。
以上のとおり、配線領域２０１には、転送トランジスタ４のゲート配線４Ｈと、増幅トランジスタ１１のゲート配線１１Ｈと、リセットトランジスタ１３のゲート配線１３Ｈと、基板をＧＮＤ電位に接続するＧＮＤ配線１１Ｇ、１３Ｇと、基板を基準電位Ｖｄｄに接続するＶｄｄ配線２０２Ｖとが形成されている。これらの配線はアルミやタングステンなどの金属材料により形成される。また、これらの配線は、いわゆるグローバル配線であり、図示しないスルーホール配線により基板表面側や積層基板に導通させることができる。
（光路領域４００）
半導体基板２００の受光面側の酸化層には凸領域２０２Ｔが突き出ている。凸領域２０２Ｔに形成されているＰＤ１の外周には、受光面に入射した光をＰＤ１に案内する光路領域４００が形成されている。光路領域４００内部には酸化層が堆積されている。光路領域４００は、受光面に形成される遮光膜４５０により区画される。
固体撮像素子１００の受光面に形成されている遮光膜４５０は、画素毎に、入射光を光電変換部（ＰＤ）に導く光路領域４００を形成する凹部を有する。凹部入口が入射光の開口４０１となる。光路領域４００の断面形状は開口４０１と同様の大きさの矩形形状である。
上述したように、ＰＤ１は入射光の入射方向に延びる立体形状を有している。たとえば、その断面形状は光路領域４００の断面や開口４０１の形状と同様の矩形であってもよい。遮光膜４５０に設けられる開口４０１は、入射方向に沿って受光面側に向かって延びるＰＤ１に対向して設けられる。換言すると、基板平面視において、開口４０１とＰＤ１は重複した位置に配設されている。
光路領域４００の断面および開口４０１の形状は矩形に限定されない。たとえば、光路領域４００の断面形状および開口４０１の断面形状は、円、楕円、多角形、円環であってもよい。
可視光成分の透過率が所定以上であれば、光路領域４００内部の材質は酸化層に限定されない。光路領域４００内部を空洞としてもよい。
光路領域４００の内周面には反射膜４５１が形成され、光路領域４００の底部（配線領域側の底面）には遮光膜４５２が形成されている。反射膜４５１および遮光膜４５２は、たとえば反射率の高いアルミなどをＰＶＤにて形成することができる。反射膜４５１は反射率の高い材料、遮光膜４５２は光透過率の低い材料で形成されればよく、同じ材料であっても、異なる材料であってもよい。
光路領域４００の開口４０１にはカラーフィルタとマイクロレンズが設けられている。後述するように、カラーフィルタとマイクロレンズを省略することもできる。
（ＰＤ１とＦＤ８の詳細）
図３を参照してＰＤ１を詳細に説明する。
ＰＤ１は、基部領域２０２Ｋから受光面側に突出する凸領域２０２Ｔに、入射光が入射する方向に沿って基板厚み方向に長く設けられている。ＰＤ１の形状は、凸領域２０２Ｔの断面形状に合わせて角柱形状としてもよいが、光が入射する方向に沿って延びた立体であればよい。たとえば、円柱、楕円柱、角錐、円錐、楕円錐、球体、楕円体、多面体であってもよい。
なお、基板厚み方向は基板深さ方向であるが、入射光が入射する方向に沿った方向、受光面と直交する方向と呼ぶこともできる。ＰＤ１の長手方向もこれらの方向で定義することができる。あるいは、基板厚み方向をマイクロレンズ４６２の光軸方向と定義してもよい。
ＰＤ１は、ｎ型不純物をｐ型半導体領域２０２の所定領域に選択的に注入して形成したｐ−ｎ接合の光電変換部である。凸領域２０２Ｔの内方にはｎ型光電変換領域１ａが形成され、ｎ型光電変換領域１ａの周囲にはｐ型光電変換領域１ｂが形成されている。ｎ型光電変換領域１ａとｐ型光電変換領域１ｂによりｐ−ｎ接合の光電変換部を形成している。
図示は省略するが、ＰＤ１の表面領域にｐ＋領域を形成することにより、光電変換領域１ａの空乏層が表面に到達すること防ぐ。空乏層が表面に到達することが防止されるので、半導体界面で発生する暗電流が光電変換領域１ａへ流れ込むことを防ぐ。すなわち、第１実施形態のＰＤ１は、埋め込み型フォトダイオードである。
ｐ型光電変換領域１ｂを挟んでｎ型領域１ａと離間する位置、具体的には凸領域２０２Ｔの段部２０２Ｄにｎ型電荷蓄積領域８が形成されている。便宜上、このｎ型電荷蓄積領域をＦＤ８として説明する。転送トランジスタ４のゲート電極４ｇにゲート電圧が印加されると、ＰＤ１に蓄積された電荷による電流が流れてＦＤ８に電荷が蓄積される。
以上説明した固体撮像素子１００による光電変換動作を説明する。
固体撮像素子１００の受光面にはマトリクス状に画素が配列されている。撮像素子１００に入射した光は、画素ごとに設けられているマイクロレンズで集光される。集光された光はカラーフィルタで波長選択されて開口４０１から光路領域４００に入射する。入射光の一部はＰＤ１の面１ｅから内部に入射する。光路領域４００に入射した光のうち面１ｅからＰＤ１に入射した光以外の光、すなわちＰＤ１の側面１ｄと反射膜４５１との間の光路領域４００に入射した光は、反射膜４５１で反射してＰＤ１に側面１ｄから入射する。ＰＤ１は、面１ｅと側面１ｄから入射する光を電荷に光電変換する。これにより、ＰＤ１は入射した光から効率良く電荷を発生させる。
光路領域４００の底部に入射する光は遮光膜４５２で遮光される。遮光膜４５０と４５２は、入射光が信号読み出し回路３００が形成されている半導体領域２０２に入射することを防ぐ。これにより、読み出し回路３００への漏れ光によるノイズを低減することができる。遮光膜４５２は、上述したように半導体領域２０２は凸形状であるため、半導体領域２０２が光の入射する方向に向かって延びる部分に開口部を有する。
転送トランジスタ４とリセットトランジスタ１３でＰＤ１とＦＤ８をリセットしてから所定の蓄積時間が経過した時点で転送トランジスタ４をオンすると、ＰＤ１に蓄積された電荷による検出電流によりＦＤ８に電荷が蓄積される。ＦＤ８に蓄積された電荷は電圧に変換されて増幅トランジスタ１１のゲート電極１１ｇに印加されて増幅される。増幅された画素信号は図示しない基板に形成された選択トランジスタ１２から画素信号として選択されて垂直信号線２１に出力される。
ＰＤ１からＦＤ８への検出電流は、半導体基板の厚み方向に流れる。すなわち、垂直転送される。また、増幅トランジスタ１１のｎ型ソース領域とｎ型ドレイン領域は凸領域２０２Ｔの長手方向に、すなわち凸領域側面２０２Ｒに沿って離間して配置される。さらに、リセットトランジスタ１３のｎ型ソース領域とｎ型ドレイン領域は凸領域２０２Ｔの長手方向に、すなわち凸領域側面２０２Ｒに沿って離間して配置される。第１実施形態では、リセットゲート電極１３ｇは、凸領域２０２Ｔの長手方向において、転送ゲート電極４ｇと増幅ゲート電極１１ｇとの間に配置される。なお、凸領域側面２０２Ｒは入射光が入射する方向と平行な方向である。
したがって、第１実施形態の固体撮像素子１では、ＰＤ１からＦＤ８までの信号経路、増幅トランジスタ１１で増幅された画素信号の経路、リセットトランジスタ１３によるＦＤ８のリセット信号の経路が基板厚み方向、すなわち入射光の入射方向となる。このような素子要素の配置により、画素の小型化を図ることができる。
特許文献１の固体撮像素子において、電荷を画素信号として取り出す信号読み出し回路３００は、転送回路と増幅回路と選択回路の間で信号を半導体基板表面に沿って転送するので、画素が大きくなり高密度実装には限界がある。
以上説明した第１実施形態による固体撮像素子の作用効果は以下のとおりである。
（１）固体撮像素子１００は、入射光を光電変換して電荷を生成する光電変換部（ＰＤ）１と、ＰＤ１で生成された電荷を電圧に変換する電荷電圧変換部（ＦＤ：蓄積部）８と、ＦＤ８で変換された電圧を増幅する増幅トランジスタ（読出部）１１とが、半導体基板２００の深さ方向、すなわち厚さ方向に沿って配置されている。第１実施形態の固体撮像素子１００では、半導体基板厚み方向は入射光が入射する方向である。半導体基板厚み方向はマイクロレンズ４６２の光軸方向でもある。
このような構成により画素を小型に形成することができる。
（２）第１実施形態の固体撮像素子１００では、少なくともＰＤ１とＦＤ８と増幅トランジスタ１１とが、半導体基板２００の受光面から深さ方向に沿って配置され、とくに、ＦＤ８は基板深さ方向に沿ってＰＤ１と増幅トランジスタ１１との間に配置されている。半導体基板２００の受光面からの深さ方向はマイクロレンズ４６２の光軸方向でもある。
ＰＤ１の電荷信号は半導体基板厚み方向に流れてＦＤ８に転送されて蓄積され、電圧に変換される。この電圧は増幅トランジスタ１１で増幅される。増幅された信号は半導体基板厚み方向に流れる。
したがって、ＰＤの電荷信号をＦＤに基板平面方向に転送したり、ＦＤの電圧を増幅した信号を基板平面方向に流す固体撮像素子に比べると、画素を小型化できる。
（３）第１実施形態の固体撮像素子１００は半導体基板２００に設けられる。半導体基板２００は、入射光が入射する方向と交差する第１面と第２面とを有する。半導体基板２００には、第１面と第２面との間に、入射光を光電変換して電荷を生成するＰＤ１と、ＰＤ１で生成された電荷を電圧に変換するＦＤ８と、ＦＤ８で変換された電圧を増幅する増幅トランジスタ１１とが配置されている。ＰＤ１は、入射光が入射する方向において第１面側に配置され、増幅トランジスタ１１はＰＤ１よりも第２面側に配置され、ＦＤ８は、ＰＤ１と増幅トランジスタ１１との間に配置されている。
ＰＤ１の電荷信号は半導体基板厚み方向に流れてＦＤ８に転送されて蓄積され、電圧に変換される。この電圧は増幅トランジスタ１１で増幅される。増幅された信号は半導体基板厚み方向に流れる。
したがって、ＰＤの電荷信号をＦＤに基板平面方向に転送したり、ＦＤの電圧を増幅した信号を基板平面方向に流す固体撮像素子に比べると、画素を小型化できる。
（４）第１実施形態の固体撮像素子１００では、ＦＤ８は、入射光が入射する方向において、ＰＤ１よりも第２面側に配置され、増幅トランジスタ１１は、入射光が入射する方向において、ＦＤ８よりも第２面側に配置されている。
（５）第１実施形態の固体撮像素子１００では、第１面は入射光が入射する面である。
（６）第１実施形態の固体撮像素子１００は半導体基板２００に設けられる。半導体基板２００には、入射光を光電変換して電荷を生成するＰＤ１と、ＰＤ１で生成された電荷を電圧に変換するＦＤ８と、ＦＤ８で変換された電圧を増幅する増幅トランジスタ１１とが配置されている。半導体基板の少なくとも一部を遮光する遮光部４５０により形成される光路領域４００にＰＤ１が少なくとも設けられている。
このような構成により、ＰＤ１の複数の面から入射光を取り入れて光電変換効率を向上させた固体撮像素子にあっても、画素を小型に形成することができる。
（７）第１実施形態の固体撮像素子１００の半導体基板２０２は、受光面と同様な方向に広がる平面を有する基部領域２０２Ｋと、この基部領域２０２Ｋから受光面側に凸形状である凸領域２０２Ｔを備える。ＰＤ１と、ＦＤ８と、増幅トランジスタ１１と、リセットトランジスタ１３は凸領域２０２Ｔに設けられている。転送ゲート電極４ｇ、リセットゲート電極１３ｇ、増幅ゲート電極１１ｇは凸領域２０２Ｔの側面２０２Ｒに沿う基板厚さ方向に所定間隔で配列される。ＰＤ１からＦＤ８への電荷転送、リセットトランジスタ１３におけるソース−ドレイン間、増幅トランジスタ１１におけるソース−ドレイン間のゲート電極直下のｐ型領域での電流の方向が凸領域２０２Ｔの側面２０２Ｒに沿う基板厚さ方向となる。そのため、これらの信号のいずれか一つ、あるいは全部を基板表面方向に流す固体撮像素子に比べて画素を小型化できる。
なお、基板平面視において、開口４０１、ＰＤ１，読み出し回路３００を構成する転送トランジスタ４、増幅トランジスタ１１、リセットトランジスタ１３は重なり合うように配置されている。第１実施形態では、開口４０１の平面視領域内にこれらトランジスタ４，１１，１３が含まれている。これが、凸型ＰＤ１の形状と相俟って画素の小型化に貢献している。
（８）第１実施形態の固体撮像素子１００は、入射した光を光電変換して電荷を生成するＰＤ（光電変換領域）１と、ＰＤ１から電荷が転送されるＦＤ（電荷転送領域）８を含む読み出し回路３００とを凸領域２０２Ｔに形成した半導体領域２０２を備える。凸領域２０２Ｔは、受光面側に設けた光路領域４００に突出して設けられている。
このような構成により、入射光がＰＤ１の面１ｅと面１ｄの双方から入射されるので、量子効果が向上し、画素の微小化に伴うＳ／Ｎ比の劣化を防止することができる。したがって、たとえば１０００〜１００００フレーム／秒のような高速読み出しされる固体撮像素子であってもノイズの少ない高画質の画像を得ることができる。
（９）ＰＤ１は光路領域４００の底部を貫通して受光面側まで延在している。ＰＤ１の周囲において光路領域４００に入射する光の一部が光路領域４００を下方に進行し、読み出し回路３００に漏れ光が入射しないように、光路領域４００の底部には遮光膜４５２が形成されている。
そのため、ＰＤ１の周囲からの光の入射を可能とした構成を採用しても、読み出し回路３００への漏れ光によるノイズの発生を低減することができる。
なお、増幅トランジスタ（ＡＭＰ）１１により読み出された信号を選択する選択トランジスタ（ＳＥＬ）１４を凸領域２０２Ｔに配置してもよい。この場合、ＦＤ８とＡＭＰ１１とＳＥＬ１４をマイクロレンズの光軸方向に沿って設けるとよい。またこの場合、ＡＭＰ１１は、マイクロレンズの光軸方向に沿って、ＦＤ８とＳＥＬ１４との間に設けられる。
ＡＭＰ１１により読み出された信号は基板厚み方向であるマイクロレンズ光軸に沿った方向に流れてＳＥＬ１４に入力される。さらに、ＳＥＬ１４で選択された信号を基板厚み方向であるマイクロレンズ光軸に沿った方向に流れるようにするとよい。
第１実施形態による固体撮像素子１００は次のように説明することもできる。
（１）第１実施形態による固体撮像素子１００は、マイクロレンズ４６２を透過して入射した光を光電変換する光電変換部（ＰＤ）１で生成された電荷を蓄積する蓄積部（ＦＤ）８と、蓄積部（ＦＤ）８の電圧に基づく信号を読み出す読出部（ＡＭＰ）１１とを備え、蓄積部（ＦＤ）８と読出部（ＡＭＰ）１０とは、マイクロレンズ４６２の光軸方向に沿って設けられる。
（２）第１実施形態による固体撮像素子１００は、蓄積部（ＦＤ）８の電圧に基づく信号を読出部（ＡＭＰ）１１に出力する出力部（ゲート電極、ゲート配線）１１Ｇ、１１Ｈを備え、出力部（ゲート電極、ゲート配線）１１Ｇ、１１Ｈは、マイクロレンズ４６２の光軸方向において、蓄積部（ＦＤ）８と読出部（ＡＭＰ）１１の間に設けられる。
（３）第１実施形態による固体撮像素子１００は、マイクロレンズの光軸と交差する第１面（入射面である基板裏面または基板表面）と第２面（入射面である基板裏面またはその反対側の基板表面）とを有し、第１面と第２面との間にマイクロレンズ４６２を透過して入射した光を光電変換する光電変換部（ＰＤ）１で生成された電荷を蓄積する蓄積部（ＦＤ）８と、蓄積部（ＦＤ）８の電圧に基づく信号を読み出す読出部（ＡＭＰ）１１と、蓄積部（ＦＤ）８の電圧に基づく信号を読出部（ＡＭＰ）１１に出力する出力部（ゲート電極、ゲート配線）１１Ｇ、１１Ｈとを備える撮像素子である。この撮像素子１００は、マイクロレンズ４６２の光軸方向において、蓄積部（ＦＤ）８は第１面側に設けられ、読出部（ＡＭＰ）１１は第２面側に設けられ、出力部（ゲート電極、ゲート配線）１１Ｇ、１１Ｈは蓄積部（ＦＤ）８と読出部（ＡＭＰ）１１との間に設けられる。
（４）上記（３）の固体撮像素子１００の第１面は光が入射する入射面である。
（５）上記（２）〜（４）の固体撮像素子１００の出力部は、蓄積部（ＦＤ）８に基づく信号を読出部（ＡＭＰ）１１に出力するゲート電極１１Ｇ、ゲート配線１１Ｈである。
（６）上記（１）〜（４）の固体撮像素子１００の光電変換部（ＰＤ）１と蓄積部（ＦＤ）８と読出部（ＡＭＰ）１１とは、マイクロレンズ４６２の光軸方向に沿って設けられる。
（７）上記（１）〜（４）の固体撮像素子１００の蓄積部（ＦＤ）８は、マイクロレンズの光軸方向において、光電変換部（ＰＤ）１と読出部（ＡＭＰ）１１との間に設けられる。
（８）上記（１）〜（４）の固体撮像素子１００はさらに、マイクロレンズ４６２を透過して蓄積部（ＦＤ）８に入射する光を遮光する遮光膜（遮光部）４５２とを備える。光電変換部（ＰＤ）１は、マイクロレンズ４６２と遮光膜（遮光部）４５２との間で、マイクロレンズ４６２を透過して入射した光を受光する。
（９）上記（３）の固体撮像素子１００の光電変換部（ＰＤ）１は、マイクロレンズ４６２と遮光膜（遮光部）４５２との間で、マイクロレンズ４６２の光軸と交差する方向から入射した光を受光する受光面１ｄを有する。
（１０）上記（８）〜（９）の固体撮像素子１００の光電変換部（ＰＤ）１は、マイクロレンズ４６２と遮光部４５２との間で、マイクロレンズ４６２を透過して入射した光を受光する複数の受光面１ｅ，１ｄを有する。
（１１）上記（８）〜（１０）の固体撮像素子１００の光電変換部（ＰＤ）１の少なくとも一部は、遮光部４５２よりも入射光が入射してくる側に突出する。
（１２）上記（１１）の固体撮像素子１００の遮光部４５２は、開口部４５２Ａを有し、光電変換部（ＰＤ）１の少なくとも一部は、開口部４５２Ａから、遮光部４５２よりも入射光が入射してくる側に突出する。
（１３）上記（１）の固体撮像素子は、読出部（ＡＭＰ）１１により読み出された信号を選択する選択部（ＳＥＬ）１４をさらに備え、蓄積部（ＦＤ）８と読出部（ＡＭＰ）１１と選択部（ＳＥＬ）１４は、マイクロレンズの光軸方向に沿って設けられる。
（１４）上記（１３）の固体撮像素子の読出部（ＡＭＰ）１１は、マイクロレンズの光軸方向に沿って、蓄積部（ＦＤ）８と選択部（ＳＥＬ）１４との間に設けられる。
（製造プロセス）
以上説明した固体撮像素子１００の製造方法を説明する。なお、以下の説明では各工程で使用するマスク形状とレジスト塗布などのプロセスについての詳細説明は省略する。
（第１工程〜第４工程）
図４（ａ）：固体撮像素子１００を製造するためにｎ型半導体基板にｐ型エピタキシャル層５０１を形成する。
図４（ｂ）：ｐ型エピタキシャル層５０１の上面にレジスト５０２を塗布、パターニングした後にｎ型不純物をドープして最も深い位置にｎ型領域５０３を形成する。
図４（ｃ）：図４（ｂ）のプロセスを複数回繰り返すことにより、ｎ型領域５０４〜５０７を形成する。その後、アニールを行い注入した不純物を活性化させる。
なお、ｎ型領域５０３と５０４はＰＤ１となる領域、ｎ型領域５０５はＦＤ８となる領域、ｎ型領域５０６と５０７は、リセットトランジスタ１３や増幅トランジスタ１１のソース領域、ドレイン領域となる領域である。
図４（ｄ）：図４（ｃ）によりｎ型領域５０３〜５０７を形成した中間製品Ｃ１の上面に酸化膜５０８を形成する。
（第５工程〜第８工程）
図５（ａ）：酸化膜５０８の上面に支持基板５０９を貼り付け、基板の表裏を反転して裏面研磨を行う。なお、以下の工程を示す図では支持基板５０９の図示を省略する。
図５（ｂ）：図５（ａ）で得た中間製品Ｃ２Ａに対して、基板裏面側からエッチングを行い、凸部５１０ａを形成する。
図５（ｃ）：図５（ｂ）により形成した中間製品Ｃ２Ｂをさらにエッチングし、凸部５１０と平板部５１１とから成る半導体部５１２を形成する。この半導体部５１２が半導体領域２０２となる。
図５（ｄ）：半導体部５１２の表面に酸化膜５１４を形成する。この酸化膜５１４がゲート酸化膜となる。
（第９工程〜第１２工程）
図６（ａ）：図５（ｄ）の工程で形成したゲート酸化膜５１４の表面に窒化膜５１５を形成する。
図６（ｂ）：図６（ａ）の工程で形成した窒化膜５１５の表面をパターニングしてエッチングを行い、中間製品Ｃ３を作製する。この中間製品Ｃ３では、平板部５１１の表面の酸化膜５１４と窒化膜５１５が除去される。また、凸部５１０の左側面２０２Ｌの酸化膜５１４と窒化膜５１５が除去される。
図６（ｃ）：図６（ｂ）で作製した中間製品Ｃ３の表面に酸化膜５１６を形成した中間製品Ｃ４を作製する。
図６（ｄ）：図６（ｃ）で作製した中間製品Ｃ４の表面の酸化膜５１６をエッチングして、平板部５１１の上面に所定厚さの酸化膜５１７を形成した中間製品Ｃ５を作製する。
（第１３工程〜第１６工程）
図７（ａ）：図６（ｄ）で作製した中間製品Ｃ５の上面にポリシリコン５１８を形成する。
図７（ｂ）：図７（ａ）の工程で形成したポリシリコン５１８の表面をパターニングしてエッチングを行い、増幅トランジスタ１１のゲート電極１１ｇとなるゲート部５１９を形成して中間製品Ｃ６を得る。
図７（ｃ）：図７（ｂ）で作製した中間製品Ｃ６に対して、図６（ｃ）と（ｄ）と同様に酸化膜形成処理、エッチング処理を行い、中間製品Ｃ６のゲート部５１９の底部側側面を酸化膜５２０で覆う。
図７（ｄ）：図７（ｃ）で得た中間製品Ｃ７に対して、アルミやタングステンなどの蒸着処理とパターニング・エッチング処理を行い、中間製品Ｃ７の酸化膜５２０の上面に配線部５２１ａ，５２１ｂを形成する。この配線部５２１ａ，５２１ｂは増幅トランジスタ１１のゲート１１ＨとＧＮＤ配線１１Ｇとなるものである。
（第１７工程〜第２０工程）
図８（ａ）：図７（ｄ）の工程を終えた中間製品Ｃ８に対して、図７（ａ）〜（ｄ）と同様にポリシリコン形成処理と、パターニング・エッチング処理と、酸化膜厚膜化処理と、配線形成処理を繰り返し行い、中間製品Ｃ８の酸化膜５２０内に以下の要素を形成した中間製品Ｃ９を作製する。
これらの要素は、リセットトランジスタ１３のゲート電極１３ｇとなるゲート部５２２、リセットトランジスタ１３のゲート配線１３Ｈとなる配線部５２３、リセットトランジスタ１３のバックゲートに接続されるＶｄｄ配線２０２Ｖとなる配線部５２４、およびリセットトランジスタ１３のＧＮＤ配線１３Ｇとなる配線部５２５である。
図８（ｂ）：図８（ａ）の工程で得た中間製品Ｃ９に対して、酸化膜５１３の表面からＦＤ８となるｎ型領域５０５に向けたビアホール５２６と、増幅ゲート配線１１Ｈの一部の配線部５２１ａに向けたビアホール５２７とを形成する。
図８（ｃ）：図８（ｂ）の工程で得た中間製品Ｃ１０のビアホール５２６と５２７内に配線金属５２８と５２９を形成するとともに、これらの配線金属５２８と５２９を接続する配線金属５３０を酸化膜５２０の上面に形成する。
図８（ｄ）：図８（ｃ）で得た中間製品Ｃ１１に対して、酸化膜形成処理と、パターニング・エッチング処理とを行い、増幅ゲート配線１１Ｈとなる配線金属５２８〜５３０を酸化膜５３１で被膜する。
（第２１工程〜第２４工程）
図９（ａ）：図８（ｄ）の工程で得た中間製品Ｃ１２に対して、図７（ａ）〜（ｄ）と同様にポリシリコン形成処理と、パターニング・エッチング処理と、酸化膜厚膜化処理と、配線形成処理を行い、中間製品Ｃ１２の酸化膜５３１にゲート配線４Ｈとなる配線金属５３２を形成する。その後、酸化膜５３１にさらに酸化膜を堆積させる。符号５３１Ａが厚膜酸化膜である。
図９（ｂ）：図９（ａ）の工程で得た中間製品Ｃ１３に対して、凸領域２０２Ｔとなる半導体部５１２の周囲の酸化膜５３１Ａをエッチングして光路領域４００となる凹部５３３を形成する。
図９（ｃ）：図９（ｂ）の工程で得た中間製品Ｃ１４の上面に、遮光膜４５０、反射膜４５１、遮光膜４５２となる金属膜５３４を成膜する。
図９（ｄ）：図９（ｃ）で得た中間製品Ｃ１５に対して、凸領域２０２Ｔとなる半導体部５１２の周囲に蒸着された金属膜５３４をエッチング処理で除去する。
（第２５工程〜第２６工程）
図１０（ａ）：図９（ｄ）の工程で得た中間製品Ｃ１６の上面に酸化膜を５３５を形成する。
図１０（ｂ）：図１０（ａ）の工程で得た中間製品Ｃ１７の表面から半導体基板基部２０２Ｋのｎ型領域に向けてビアホール形成処理、ビアホール内への配線金属形成処理を行って配線金属５３６を形成する。これが図３で説明した固体撮像素子１００である。
製造方法は一例を示すものであり、図３の固体撮像素子１００を製造する種々の工程を採用してもよい。
《第２実施形態》
図１１は第２実施形態の固体撮像素子１００Ａを説明する図である。第１実施形態の固体撮像素子１００と同様な箇所には同様の符号を付して詳細説明は省略する。
固体撮像素子１００Ａの半導体基板２０２は、基板裏面側が受光面である。半導体基板２０２は、受光面と同様な方向に広がる平面を有する平板状の基部領域２０２Ｋと、この基部領域２０２Ｋから受光面側に凸形状である凸領域２０２ＴＡとを備える。
凸領域２０２ＴＡは、断面形状が矩形である角柱形状であり、基板裏面側の最上部にはＰＤ１が設けられている。ＰＤ１の構成は第１実施形態と同様であり、説明を省略する。
図１１（ａ）において凸領域２０２ＴＡの右側面２０２Ｒは、第１実施形態とは異なり段差の無い一つの平面である。この側面２０２Ｒに沿って、ＰＤ１と、ＦＤ８と、転送トランジスタ４と、増幅トランジスタ１１と、リセットトランジスタ１３とが基板厚み方向に離間して設けられている。各ゲート電極４ｇ、１１ｇ、１３ｇは、側面２０２Ｒの酸化膜面上に基板厚み方向に離間して配置されている。
基板厚み方向は基板深さ方向であるが、ＰＤ１の長手方向、入射光が入射する方向に沿った方向、受光面と直交する方向と呼ぶこともできる。基板厚み方向はマイクロレンズ４６２の光軸方向でもある。
ＦＤ８は、入射光の入射方向に沿ってｐ型領域を挟んでＰＤ１のｎ型領域１ａと離間して配置されている。ＰＤ１とＦＤ８との間のｐ型領域の表面、すなわち凸領域２０２ＴＡの右側面２０２Ｒには、ゲート酸化膜（図１２（ａ）の符号３０２参照）を介して転送ゲート電極４ｇが設けられている。転送ゲート電極４ｇに転送ゲート電圧が供給されると、ＰＤ１に蓄積された電荷がＦＤ８に転送される。
ＦＤ８で変換された電圧は、増幅ゲート配線１１Ｈにより増幅トランジスタ１１のゲート電極１１ｇに印加される。増幅トランジスタ１１のｎ型ドレイン領域とｎ型ソース領域はｐ型バックゲート領域を挟んで入射光の入射方向に所定間隔で設けられている。増幅ゲート電極１１ｇは、ｎ型ドレイン領域とｎ型ソース領域の間のｐ型バックゲート領域に酸化膜を介して設置されている。
リセットトランジスタ１３は、入射光の入射方向にＦＤ８と所定間隔で設けられたｎ型ソース領域を有している。リセットゲート電極１３ｇは、ｎ型ドレイン領域とｎ型ソース領域の間のｐ型バックゲート領域と対向する位置に酸化膜を介して設置されている。
第２実施形態の固体撮像素子１００Ａは次のような作用効果を奏する。
第２実施形態の固体撮像素子は第１実施形態と同様の作用効果を奏する他、以下のような作用効果も奏する。
（１）少なくともＰＤ１と、ＦＤ８と、増幅トランジスタ１１は凸領域２０２ＴＡ内において、側面２０２Ｒに沿う基板厚さ方向に所定間隔で配列されている。ＰＤ１からＦＤ８への電荷転送、増幅トランジスタ１１におけるソース−ドレイン間のゲート電極直下のｐ型領域での電流の方向が基板厚さ方向となる。リセットトランジスタ１３のゲート電極１３ｇも凸領域２０２ＴＡの上記一側面２０２Ｒに設けられており、リセットトランジスタ１３のソース−ドレイン間の電流の方向も側面２０２Ｒに沿う基板厚さ方向となる。
そのため、第２実施形態の固体撮像素子１００Ａは、上記信号のいずれか一つ、あるいは全部を基板平面方向に流すように構成した固体撮像素子に比べて画素を小型化できる。
(２)第１実施形態の凸領域２０２Ｔで必要であった段差を無くし、一つの平面となる側面２０２Ｒを有する凸領域２０２ＴＡを設けた。
そのため、図１１と図３を比較すればわかるようにＦＤ８を小さくできるので、変換ゲインを大きくすることができる。また、凸領域２０２ＴＡの断面積を小さくできるので、図３に示した第１実施形態の固体撮像素子に比べてさらに小型化できる。
（製造プロセス）
以上説明した固体撮像素子１００Ａでは、凸領域２０２ＴＡの一側面２０２Ｒに各種ゲート電極が入射光の入射方向に並べられている。ＦＤ８を増幅トランジスタ１１のゲート電極１１ｇと接続する増幅ゲート配線１１Ｈは、凸領域側面２０２Ｒを覆う酸化膜と窒化膜を貫通してｎ型領域のＦＤ８と接続するように形成する必要がある。図１２〜図１５を参照して、増幅ゲート配線１１ＨとＦＤ８とを接続する箇所について製造方法を説明する。なお、以下の説明では各工程で使用するマスク形状とレジスト塗布などのプロセスについての詳細説明は省略する。
図１２（ａ）は、図１１（ａ）のＦＤ８と増幅ゲート配線１１Ｈの周辺を拡大して示す図である。図１１と同一の箇所には同一の符号を付して説明する。
半導体基板２０２の凸領域２０２ＴＡの一側面２０２Ｒにはゲート酸化膜３０２が設けられ、ゲート酸化膜３０２には、転送ゲート電極４ｇ、リセットゲート電極１３ｇ、増幅ゲート電極１１ｇが形成されている。転送ゲート電極４ｇ、リセットゲート電極１３ｇ、増幅ゲート電極１１ｇの表面は窒化膜３０３，３０４で覆われている。図１２（ａ）では２層の窒化膜３０３，３０４が形成されている。一端が増幅ゲート電極１１ｇに接続された増幅ゲート配線１１Ｈの他端は、窒化膜３０３，３０４と酸化膜３０２を貫通してＦＤ８に接続されている。以下、このゲート配線１１Ｈの製造プロセスを説明する。
図１２（ｂ）に示すように、増幅ゲート配線１１Ｈは、図示しない工程において層間膜３０１に順次に形成される第１および第２配線１１Ｈａ、１１Ｈｂと、酸化膜３０２を縦方向に穿いたビアホールに形成された配線１１Ｈｃとを含んで構成されている。リセットゲート電極１３ｇに接続されるリセットゲート配線１３Ｈは、図示しない工程において層間膜３０１に形成されている。
（第１工程〜第４工程）
以下の図では、増幅ゲート配線１１Ｈを作成するプロセスに関連する要素について詳細に図示して説明する。
図１３（ａ）：層間膜３０１を図１２（ａ）で示す位置までエッチバックする。
図１３（ｂ）： 等方性エッチングで層間膜３０１をさらにエッチングする。
図１３（ｃ）：図１３（ｂ）の工程で得た中間製品Ｃ１の表面に窒化膜３０４を薄く堆積させる。
図１３（ｄ）：図１３（ｃ）の工程で得た中間製品Ｃ２にＳＯＧ（Ｓｐｉｎ ０ｎ Ｇｌａｓｓ：ＳｉＯ系)３０７を薄く塗布する。
（第５工程〜第８工程）
図１４（ａ）：ＳＯＧ３０７をパターニングする。符号ＳＯＧ３０７ａはパターニング後のＳＯＧである。
図１４（ｂ）：図１４（ａ）の工程で得た中間製品Ｃ３にレジストを塗布し、図１４（ｂ）に示す形状にパターニングする。符号３０８は、パターニング後のレジストである。
図１４（ｃ）：図１４（ｂ）の工程で得た中間製品Ｃ４に対してウエットエッチングを施し、パターニング後のＳＯＧ３０７ａを除去する。
図１４（ｄ）：図１４（ｃ）の工程で得た中間製品Ｃ５に対してウエットエッチングを施し、層間膜３０１の上面の窒化膜３０４と、ＦＤ８と対向する酸化膜３０２および窒化膜３０４を除去する。このとき、側面２０２Ｒの２層の窒化膜３０３と酸化膜３０４はレジスト３０８で覆われているので除去されない。ゲート酸化膜３０２のエッチング時に、層間膜３０１の表面も若干エッチングされるが、ゲート酸化膜３０２は薄い（１０ｎｍ程度）のでほとんど影響はない。
（第９工程〜第１２工程）
図１５（ａ）：図１４（ｄ）の工程で得た中間製品Ｃ６のレジスト３０８を除去し、新たなレジストを塗布し、図１５（ａ）に示す形状にパターニングする。符号３０９は、パターニング後のレジストである。レジスト３０９に基板厚さ方向にエッチング用の貫通孔ル３０９ａを形成する。
図１５（ｂ）：図１５（ａ）の工程で得た中間製品Ｃ７に対して、貫通孔３０９ａに流入するエッチング液により層間膜３０１をエッチングし、層間膜３０１に配線金属用の穴３１０を形成する。
図１５（ｃ）：図１５（ｂ）の工程で得た中間製品Ｃ８のレジスト３０９を除去し、配線金属用の穴３１０内に金属材料、たとえばタングステンを蒸着させてゲート配線１１Ｈｃを形成する。
図１５（ｄ）：図１５（ｃ）の工程で得た中間製品Ｃ９に対してゲート配線１１Ｈｂを形成する。図１５（ｄ）は図１２（ａ）で示した中間製品である。この中間製品に対して各種のプロセス処理を施して図１１に示す第２実施形態の固体撮像素子１００Ａを製作する。
製造方法は一例を示すものであり、図１１の固体撮像素子１００Ａを製造する種々の工程を採用してもよい。
本発明は、以上説明した実施形態、変形例に限定されない。本発明を逸脱しない範囲で種々の変形、変更を行った固体撮像素子も本発明の範囲内である。
たとえば、選択トランジスタ１２も凸領域２０２Ｔ，２０２ＴＡに設けてもよい。
ＰＤ１の量子効果、ＦＤ８の容量などを総合的に設計して撮像素子の要求性能が得られるのであれば、光路領域４００を省略してＰＤ１の受光面側の面から光を入射させるようにしてもよい。
また本発明は、図１６に示すように、上述した各実施形態、変形例の撮像素子１００と、撮像素子１００から出力された信号に基づいて画像データを生成する生成部１５００と備える撮像装置１６００としても実施することができる。
次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
日本国特許出願２０１５年第１９５３４８号（２０１５年９月３０日出願）
１…フォトダイオード、１ａ…ｎ型光電変換領域、１ｂ…ｐ型光電変換領域、１ｄ、１ｅ…面、４…転送トランジスタ、４ｇ…転送ゲート電極、４Ｈ…転送配線、８…フローティングディフュージョン、１１…増幅トランジスタ、１１ｇ…増幅ゲート電極、１１Ｈ…増幅ゲート配線、１１Ｈａ、１１Ｈｂ、１１Ｈｃ…増幅ゲート配線を構成する配線要素、１２…選択トランジスタ、１３…リセットトランジスタ、１３ｇ…リセットゲート電極、１３Ｈ…リセットゲート配線、２０…画素、２１…垂直信号線、１００、１００Ａ…固体撮像素子、２００…半導体基板、２０１…酸化領域、２０２…半導体領域、２０３…配線領域、２０２Ｋ…基部領域、２０２Ｔ…凸領域、４００…光路領域、４０１…開口、４５０，４５２…遮光膜、４５１…反射膜

Claims (15)

  1. マイクロレンズを透過して入射した光を光電変換する光電変換部で生成された電荷を蓄積する蓄積部と、
    前記蓄積部の電圧に基づく信号を読み出す読出部と、を備え、
    前記蓄積部と前記読出部とは、前記マイクロレンズの光軸方向に沿って設けられる撮像素子。
  2. 請求項１に記載の撮像素子において、
    前記蓄積部の電圧に基づく信号を前記読出部に出力する出力部を備え、
    前記出力部は、前記マイクロレンズの光軸方向において、前記蓄積部と前記読出部の間に設けられる撮像素子。
  3. マイクロレンズの光軸と交差する第１面と第２面とを有し、前記第１面と前記第２面との間に前記マイクロレンズを透過して入射した光を光電変換する光電変換部で生成された電荷を蓄積する蓄積部と、前記蓄積部の電圧に基づく信号を読み出す読出部と、前記蓄積部の電圧に基づく信号を前記読出部に出力する出力部とを備える撮像素子であって、
    前記マイクロレンズの光軸方向において、前記蓄積部は前記第１面側に設けられ、前記読出部は前記第２面側に設けられ、前記出力部は前記蓄積部と前記読出部との間に設けられる撮像素子。
  4. 請求項３に記載の撮像素子において、
    前記第１面は光が入射する入射面である撮像素子。
  5. 請求項２から４までのいずれか１項に記載の撮像素子であって、
    前記出力部は、前記蓄積部に基づく信号を前記読出部に与える電極を含む撮像素子。
  6. 請求項１から５までのいずれか１項に記載の撮像素子において、
    前記光電変換部と前記蓄積部と前記読出部とは、前記マイクロレンズの光軸方向に沿って設けられる撮像素子。
  7. 請求項１から６までのいずれか１項に記載の撮像素子において、
    前記蓄積部は、前記マイクロレンズの光軸方向において、前記光電変換部と前記読出部との間に設けられる撮像素子。
  8. 請求項１から７のいずれか１項に記載の撮像素子であって、
    前記マイクロレンズを透過して前記蓄積部に入射する光を遮光する遮光部と、を備え、
    前記光電変換部は、前記マイクロレンズと前記遮光部との間で、前記マイクロレンズを透過して入射した光を受光する撮像素子。
  9. 請求項８に記載の撮像素子において、
    前記光電変換部は、前記マイクロレンズと前記遮光部との間で、前記マイクロレンズの光軸と交差する方向から入射した光を受光する受光面を有する撮像素子。
  10. 請求項８または９に記載の撮像素子において、
    前記光電変換部は、前記マイクロレンズと前記遮光部との間で、前記マイクロレンズを透過して入射した光を受光する複数の受光面を有する撮像素子。
  11. 請求項８から１０のいずれか１項に記載の撮像素子において、
    前記光電変換部の少なくとも一部は、前記遮光部よりも入射光が入射してくる側に突出する撮像素子。
  12. 請求項１１に記載の撮像素子において、
    前記遮光部は、開口部を有し、
    前記光電変換部の少なくとも一部は、前記開口部から、前記遮光部よりも入射光が入射してくる側に突出する撮像素子。
  13. 請求項１に記載の撮像素子において、
    前記読出部により読み出された信号を選択する選択部をさらに備え、
    前記蓄積部と前記読出部と前記選択部は、前記マイクロレンズの光軸方向に沿って設けられる撮像素子。
  14. 請求項１３に記載の撮像素子において、
    前記読出部は、前記マイクロレンズの光軸方向に沿って、前記蓄積部と前記選択部との間に設けられる撮像素子。
  15. 請求項１から１４までのいずれか１項に記載の撮像素子と、
    前記撮像素子から出力された信号に基づいて画像データを生成する生成部と、備える撮像装置。
JP2017543476A 2015-09-30 2016-09-28 撮像素子および撮像装置 Active JP6631635B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015195348 2015-09-30
JP2015195348 2015-09-30
PCT/JP2016/078593 WO2017057444A1 (ja) 2015-09-30 2016-09-28 撮像素子および撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019224577A Division JP7006673B2 (ja) 2015-09-30 2019-12-12 撮像素子および撮像装置

Publications (2)

Publication Number Publication Date
JPWO2017057444A1 true JPWO2017057444A1 (ja) 2018-07-19
JP6631635B2 JP6631635B2 (ja) 2020-01-15

Family

ID=58427657

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017543476A Active JP6631635B2 (ja) 2015-09-30 2016-09-28 撮像素子および撮像装置
JP2019224577A Active JP7006673B2 (ja) 2015-09-30 2019-12-12 撮像素子および撮像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019224577A Active JP7006673B2 (ja) 2015-09-30 2019-12-12 撮像素子および撮像装置

Country Status (6)

Country Link
US (3) US10600827B2 (ja)
EP (1) EP3358622A4 (ja)
JP (2) JP6631635B2 (ja)
KR (2) KR20200056490A (ja)
CN (1) CN108140654A (ja)
WO (1) WO2017057444A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200056490A (ko) 2015-09-30 2020-05-22 가부시키가이샤 니콘 촬상 소자 및 촬상 장치
TW202044335A (zh) * 2019-03-15 2020-12-01 日商索尼半導體解決方案公司 攝像元件及半導體元件
EP4099387A3 (en) * 2021-06-01 2023-04-05 Samsung Electronics Co., Ltd. Image sensor including a transistor with a vertical channel and a method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077580A1 (ja) * 2009-12-26 2011-06-30 キヤノン株式会社 固体撮像装置および撮像システム
JP2012015274A (ja) * 2010-06-30 2012-01-19 Canon Inc 固体撮像装置、及び固体撮像装置の製造方法。
WO2014002420A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置
WO2014120447A1 (en) * 2013-01-31 2014-08-07 Apple Inc. Vertically stacked image sensor
US20150035028A1 (en) * 2013-08-05 2015-02-05 Apple Inc. Image Sensor with Buried Light Shield and Vertical Gate
WO2015129810A1 (ja) * 2014-02-27 2015-09-03 株式会社 東芝 Ｃｍｏｓイメージセンサ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3799304A (en) 1972-10-30 1974-03-26 Twin Disc Inc Hydraulic control system for power transmission having a modulated friction clutch
JP2007134562A (ja) 2005-11-11 2007-05-31 Sharp Corp 固体撮像装置およびそれの製造方法
JP2007228460A (ja) 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP2007250652A (ja) 2006-03-14 2007-09-27 Sharp Corp 半導体装置
WO2009034623A1 (ja) 2007-09-12 2009-03-19 Unisantis Electronics (Japan) Ltd. 固体撮像素子
US9543356B2 (en) 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5054182B2 (ja) 2010-03-12 2012-10-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
JP2012156310A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2013098446A (ja) 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
TW201334169A (zh) 2012-02-10 2013-08-16 Sony Corp 攝像元件、製造裝置及方法、及攝像裝置
JP5547260B2 (ja) 2012-10-22 2014-07-09 株式会社東芝 固体撮像装置
JP2015095468A (ja) 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
KR20200056490A (ko) 2015-09-30 2020-05-22 가부시키가이샤 니콘 촬상 소자 및 촬상 장치
KR102465576B1 (ko) * 2016-03-29 2022-11-11 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US9992437B1 (en) * 2017-02-03 2018-06-05 SmartSense Technology(U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077580A1 (ja) * 2009-12-26 2011-06-30 キヤノン株式会社 固体撮像装置および撮像システム
JP2012015274A (ja) * 2010-06-30 2012-01-19 Canon Inc 固体撮像装置、及び固体撮像装置の製造方法。
WO2014002420A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置
WO2014120447A1 (en) * 2013-01-31 2014-08-07 Apple Inc. Vertically stacked image sensor
US20150035028A1 (en) * 2013-08-05 2015-02-05 Apple Inc. Image Sensor with Buried Light Shield and Vertical Gate
WO2015129810A1 (ja) * 2014-02-27 2015-09-03 株式会社 東芝 Ｃｍｏｓイメージセンサ

Also Published As

Publication number Publication date
US20220068989A1 (en) 2022-03-03
EP3358622A4 (en) 2019-12-04
KR20180044963A (ko) 2018-05-03
CN108140654A (zh) 2018-06-08
KR20200056490A (ko) 2020-05-22
US11658192B2 (en) 2023-05-23
EP3358622A1 (en) 2018-08-08
US20200243586A1 (en) 2020-07-30
JP2020061561A (ja) 2020-04-16
US20180288348A1 (en) 2018-10-04
JP6631635B2 (ja) 2020-01-15
WO2017057444A1 (ja) 2017-04-06
JP7006673B2 (ja) 2022-01-24
KR102113836B1 (ko) 2020-05-21
US10600827B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
JP5942275B2 (ja) 固体撮像装置
JP7383597B2 (ja) 撮像素子および撮像装置
WO2013118646A1 (ja) 撮像素子、製造装置および方法、並びに、撮像装置
US11658192B2 (en) Image sensor and image-capturing device
US20200395397A1 (en) Image sensor and image-capturing device
JP2013098446A (ja) 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP4935838B2 (ja) 固体撮像素子及びその製造方法、電子機器
US8440954B2 (en) Solid-state image pickup device with a wiring becoming a light receiving surface, method of manufacturing the same, and electronic apparatus
JP5677238B2 (ja) 固体撮像装置
JP5115567B2 (ja) 固体撮像装置とその製造方法、並びに半導体装置とその製造方法
WO2023188891A1 (ja) 光検出装置及び電子機器
CN118103983A (zh) 光检测装置和电子设备
JP5115566B2 (ja) 固体撮像装置とその製造方法、並びに半導体装置とその製造方法
JP2011249688A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R150 Certificate of patent or registration of utility model

Ref document number: 6631635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250