JP5115566B2 - 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 - Google Patents
固体撮像装置とその製造方法、並びに半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP5115566B2 JP5115566B2 JP2010035280A JP2010035280A JP5115566B2 JP 5115566 B2 JP5115566 B2 JP 5115566B2 JP 2010035280 A JP2010035280 A JP 2010035280A JP 2010035280 A JP2010035280 A JP 2010035280A JP 5115566 B2 JP5115566 B2 JP 5115566B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- detection unit
- end detection
- region
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
先ず、図17Aに示すように、シリコン基板1上にシリコン酸化膜(SiO2 膜)2を介して薄膜のシリコン層3が形成されたSOI基板4を用意する。このSOI基板4のシリコン層3の所要位置にアライメントマーク5を形成する。
次に、図17Bに示すように、シリコン層3にその表面側よりアライメントマーク5を基準にして、撮像領域の画素分離領域(図示せず)、半導体ウェル領域(図示せず)、光電変換素子となるフォトダイオードPD、HAD(Hole Accumulation Diode)構造のフォトダイオードPDと共に画素を構成する複数のMOSトランジスタTr等を形成する。さらにその上に層間絶縁層7を介して多層配線8を形成した多層配線層6を積層する。
次に、図18Dに示すように、SOI基板4を反転して、シリコン酸化膜2をストッパ膜としてシリコン基板1をバックグラインド(機械的な粗削り)及びウェットエッチングにより研磨除去する。さらにシリコン酸化膜2をウェットエッチングで除去する。
次に、図19Fに示すように、裏面上に各画素のフォトダイオードPDに対応した位置にカラーフィルタ16及びオンチップレンズ17を形成して、裏面照射型のCMOS固体撮像素子18を得る。
終端検出部は、光吸収により光電変換させる光電変換素子の厚みに対応した長さに形成することが望ましい。
複数の前記柱状層による終端検出部は、化学機械研磨工程での厚みむらが発生しない間隔をもって形成することが望ましい。
本製造方法は、CMOS固体撮像素子の製造に適用したときには、汎用CMOSプロセス技術をそのまま活用することができる。
終端検出部を素子分離領域と異なる柱状層で形成することにより、所望のポテンシャル深さが得られる光電変換素子を備えた裏面照射型の固体撮像素子を提供できる。
終端検出部の深さ方向の長さを、光電変換素子の厚みに対応した長さにすることにより、光電変換素子の厚みに対応した半導体薄膜基板の形成を可能にする。
柱状層による終端検出部の間隔を、化学機械研磨において厚みむらを発生させない間隔で形成することにより、全面均一な厚みの薄膜化した半導体基板が得られる。
本製造方法は、CMOS集積回路装置の製造に適用したときには、汎用CMOSプロセス技術をそのまま活用することができる。
終端検出部を素子分離領域と異なる柱状層で形成することにより、所望の厚みに薄膜化した半導体基板に構成要素を備えた半導体装置を提供できる。
柱状層による終端検出部の間隔を、化学機械研磨において厚みむらを発生させない間隔で形成することにより、全面均一な厚みの薄膜化した半導体基板が得られる。
本実施の形態においては、先ず図1に示すように、半導体基板(例えばシリコンウェハ)21を用意し、この半導体基板21に終端検出部を兼ねる素子分離領域22を形成する。素子分離領域22は各画素を分離するための画素分離に供される。終端検出部は半導体基板よりも硬度が大きい材料で形成するもので、例えばシリコン酸化膜、シリコン窒化膜等の絶縁体で形成することができる。従って、終端検出部を兼ねる素子分離領域22としては、シリコン酸化膜を埋め込んだトレンチ分離領域あるいはLOCOS(選択酸化)分離領域などにより形成することができる。この場合、最終的に形成する光電変換素子となるフォトダイオードPDの深さ(基板表面からの深さ)と同じレベルの深さd1 の素子分離領域22を形成する。すなわち、素子分離領域22の深さ方向の長さd1 は、フォトダイオードPDの厚みに対応した長さになる。
次に、図4に示すように、多層配線層31上に例えばシリコン基板などによる支持基板33を貼り合わせる。
第1実施の形態の製造方法によれば、SOI基板が必要なく製造プロセスの簡素化が可能になるので、製造コストを大幅に低減することができる。汎用CMOSプロセス技術をそのまま活用することができる。
本実施の形態においては、先ず図10に示すように、半導体基板(例えばシリコンウェハ)21を用意し、この半導体基板21に各画素を分離するための素子分離領域62を形成する。さらに、この半導体基板21に基板表面から所要深さにわたって柱状層からなる終端検出部63を形成する。素子分離領域62は、前述と同様にシリコン酸化膜を埋め込んだトレンチ分離領域あるいはLOCOS(選択酸化)分離領域などにより形成することができる。終端検出部63は、素子分離領域62より深く形成し、前述した同様に半導体基板21よりも硬度が大きい材料で形成する。終端検出部62は、例えばシリコン酸化膜、シリコン窒化膜で形成することができる。終端検出部63は、最終的に形成する光電変換素子となるフォトダイオードPDの深さ(基板表面からの深さ)と同じ深さd1 に形成する。すなわち、終端検出部63の深さ方向の長さd1 は、フォトダイオードPDの厚みに対応した長さになる。
Claims (14)
- 半導体基板に、
光電変換素子と複数のMOSトランジスタとからなる画素が配列された撮像領域と、
周辺回路と、
前記半導体基板の表面から厚み方向に設けられ、前記半導体基板より硬度の大きい材料膜を前記厚み方向の底面に有する柱状の終端検出部とを備え、
前記終端検出部の領域は、該終端検出部の集密度が小さい疎な領域が均一に形成された状態で、部分的に前記集密度が大きい密な領域を有し、
前記半導体基板が裏面からの化学機械研磨により前記終端検出部が露出する位置まで薄膜化され、
前記半導体基板の表面に前記MOSトランジスタが形成され、前記半導体基板の裏面から入射光を取り込むようにして成る
固体撮像素子。 - 前記終端検出部が、素子分離領域と兼用して形成されて成る
請求項1記載の固体撮像素子。 - 前記終端検出部が、素子分離領域と異なる柱状層で形成されて成る
請求項1記載の固体撮像素子。 - 前記終端検出部の深さ方向の長さが、光吸収により光電変換させる光電変換素子の厚みに対応した長さである
請求項1〜3の何れか記載の固体撮像素子。 - 半導体基板に、光電変換素子と半導体基板の表面に存する複数のMOSトランジスタと
からなる画素が配列された撮像領域と、周辺回路と、前記半導体基板の表面から厚み方向に、前記半導体基板より硬度の大きい材料膜を前記厚み方向の底面に有する柱状の終端検出部とを形成する工程と、
前記半導体基板の表面側に支持基板を貼り合わせる工程と、
前記半導体基板を裏面から前記終端検出部が露出する位置まで化学機械研磨して該半導体基板を薄膜化する工程と
を有し、
前記終端検出部の領域を、該終端検出部の集密度が小さい疎な領域が均一に形成された状態で、部分的に前記集密度が大きい密な領域を有するように形成し、
前記半導体基板の裏面を入射光を取り込む面とする
固体撮像素子の製造方法。 - 前記終端検出部を素子分離領域と兼用して形成する
請求項5記載の固体撮像素子の製造方法。 - 前記終端検出部を素子分離領域と異なる柱状層で形成する
請求項5記載の固体撮像素子の製造方法。 - 前記終端検出部を、光吸収により光電変換させる光電変換素子の厚みに対応した長さに形成する
請求項5〜7の何れか記載の固体撮像素子の製造方法。 - 半導体基板と、
前記半導体基板の表面から厚み方向に設けられ、前記半導体基板より硬度の大きい材料膜を前記厚み方向の底面に有する柱状の終端検出部と、
裏面からの化学機械研磨により前記終端検出部が露出する位置まで薄膜化された前記半導体基板の表面及び裏面に形成された半導体装置の構成要素とを有し、
前記終端検出部の領域は、該終端検出部の集密度が小さい疎な領域が均一に形成された状態で、部分的に前記集密度が大きい密な領域を有する
半導体装置。 - 前記終端検出部が、素子分離領域と兼用して形成されて成る
請求項9記載の半導体装置。 - 前記終端検出部が、素子分離領域と異なる柱状層で形成されて成る
請求項9記載の半導体装置。 - 半導体基板に、前記半導体基板の表面から厚み方向に、前記半導体基板より硬度の大きい材料膜を前記厚み方向の底面に有する柱状の終端検出部を形成し、前記終端検出部の領域を、該終端検出部の集密度が小さい疎な領域が均一に形成された状態で、部分的に前記集密度が大きい密な領域を有するように形成する工程と、
前記半導体基板の表面側に半導体装置の構成要素の一部を形成する工程と、
前記半導体基板の表面側に支持基板を貼り合わせる工程と、
前記半導体基板の裏面から前記終端検出部が露出する位置まで化学機械研磨して前記半導体基板の薄膜化を行う工程と、
前記半導体基板の裏面側に半導体装置の構成要素の他部を形成する工程と
を有する半導体装置の製造方法。 - 前記終端検出部を素子分離領域と兼用して形成する
請求項12記載の半導体装置の製造方法。 - 前記終端検出部を素子分離領域と異なる柱状層で形成する
請求項12記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035280A JP5115566B2 (ja) | 2010-02-19 | 2010-02-19 | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035280A JP5115566B2 (ja) | 2010-02-19 | 2010-02-19 | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004314340A Division JP4501633B2 (ja) | 2004-10-28 | 2004-10-28 | 固体撮像素子とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153896A JP2010153896A (ja) | 2010-07-08 |
JP5115566B2 true JP5115566B2 (ja) | 2013-01-09 |
Family
ID=42572540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010035280A Expired - Fee Related JP5115566B2 (ja) | 2010-02-19 | 2010-02-19 | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115566B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691237B2 (ja) * | 1986-09-10 | 1994-11-14 | 日本電気株式会社 | 固体撮像素子 |
JPH0437020A (ja) * | 1990-05-31 | 1992-02-07 | Kyushu Electron Metal Co Ltd | 熱圧着ウエーハの製造方法 |
JP2002057310A (ja) * | 2000-08-08 | 2002-02-22 | Sony Corp | Soi基板の作製方法 |
JP4235787B2 (ja) * | 2001-10-03 | 2009-03-11 | ソニー株式会社 | 固体撮像素子の製造方法 |
-
2010
- 2010-02-19 JP JP2010035280A patent/JP5115566B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010153896A (ja) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4501633B2 (ja) | 固体撮像素子とその製造方法 | |
JP4816768B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP4046067B2 (ja) | 固体撮像素子の製造方法 | |
US8519460B2 (en) | X-Y address type solid state image pickup device and method of producing the same | |
JP4792821B2 (ja) | 固体撮像装置およびその製造方法 | |
JP4935838B2 (ja) | 固体撮像素子及びその製造方法、電子機器 | |
JP2010258157A (ja) | 固体撮像装置およびその製造方法 | |
JP2008182142A (ja) | 固体撮像装置およびその製造方法、および撮像装置 | |
TW201222802A (en) | Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus | |
US11658192B2 (en) | Image sensor and image-capturing device | |
JP5353965B2 (ja) | 固体撮像装置の製造方法 | |
JP2005353996A (ja) | 固体撮像素子とその製造方法、並びに半導体装置とその製造方法 | |
JP4816603B2 (ja) | 固体撮像素子の製造方法 | |
JP5115567B2 (ja) | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 | |
JP6163511B2 (ja) | 固体撮像装置、及び電子機器 | |
JP4858367B2 (ja) | 固体撮像素子の製造方法 | |
JP5087888B2 (ja) | 固体撮像装置及びその製造方法 | |
JP5229354B2 (ja) | 固体撮像装置 | |
JP4987749B2 (ja) | 固体撮像素子の製造方法 | |
JP5115566B2 (ja) | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 | |
JP5943025B2 (ja) | 固体撮像装置、及び電子機器 | |
JP5519827B2 (ja) | 固体撮像装置及び電子機器 | |
JP5534081B2 (ja) | 固体撮像素子の製造方法 | |
JP4987748B2 (ja) | X−yアドレス型固体撮像素子 | |
JP4816602B2 (ja) | 固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |