KR20180044963A - 촬상 소자 및 촬상 장치 - Google Patents

촬상 소자 및 촬상 장치 Download PDF

Info

Publication number
KR20180044963A
KR20180044963A KR1020187008397A KR20187008397A KR20180044963A KR 20180044963 A KR20180044963 A KR 20180044963A KR 1020187008397 A KR1020187008397 A KR 1020187008397A KR 20187008397 A KR20187008397 A KR 20187008397A KR 20180044963 A KR20180044963 A KR 20180044963A
Authority
KR
South Korea
Prior art keywords
light
section
microlens
region
reading
Prior art date
Application number
KR1020187008397A
Other languages
English (en)
Other versions
KR102113836B1 (ko
Inventor
오사무 사루와타리
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20180044963A publication Critical patent/KR20180044963A/ko
Application granted granted Critical
Publication of KR102113836B1 publication Critical patent/KR102113836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/369—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

촬상 소자는, 마이크로 렌즈를 투과하여 입사한 광을 광전 변환하는 광전 변환부에서 생성된 전하를 축적하는 축적부와, 축적부의 전압에 기초하는 신호를 판독하는 판독부를 구비하고, 축적부와 판독부는, 마이크로 렌즈의 광축 방향을 따라 형성된다.

Description

촬상 소자 및 촬상 장치
본 발명은, 촬상 소자 및 촬상 장치에 관한 것이다.
특허문헌 1 의 공보에는, 다음과 같은 고체 촬상 소자가 개시되어 있다.
반도체 기판에는, 광전 변환부 및 신호 주사 회로부를 포함하고 단위 화소 행렬을 배치하여 이루어지는 촬상 영역이 형성되어 있다. 촬상 영역은, 인접하는 단위 화소와의 경계 부분에 대응하여 각 단위 화소를 둘러싸도록 형성되는 소자 분리 절연막과, 반도체 기판의 표면 상 또한 소자 분리 절연막의 하방 영역에 형성되는 MOSFET 와, 반도체 기판 내의 소자 분리 절연막의 근방 영역에 형성된 제 1 도전형의 제 1 확산층을 구비한다. 소자 분리 절연막은, 신호 주사 회로부가 형성되는 반도체 기판의 표면으로부터 반도체 기판 중에 오프셋되어 형성되고 또한 반도체 기판의 이면에 도달하여 형성되어 있다. MOSFET 는, 게이트 전극과, 반도체 기판 내 또한 게이트 전극의 상방에 형성되는 제 1 도전형의 제 2 확산층을 구비하고 있다. 제 1 확산층과, 제 2 확산층이 접하고, 반도체 기판의 수직 방향에 있어서, 수직 방향에 직교하는 제 1 방향을 따른 제 1 확산층의 폭의 중심은, 제 1 방향을 따른 제 2 확산층의 폭의 중심 근방에 위치한다.
일본특허 제5547260호
최근, 다화소화의 고체 촬상 소자가 요구되고 있다. 그러나, 종래의 고체 촬상 소자는, 제 1 확산층과 제 2 확산층이 반도체 기판의 표면을 따라 배치되어 있기 때문에, 다화소화되면 수광 면적이 작아진다. 수광 면적이 작아지면, 광전 변환에 의해 발생하는 전하량이 적어지고, 감도의 열화가 우려된다.
본 발명의 제 1 양태에 의한 고체 촬상 소자는, 마이크로 렌즈를 투과하여 입사한 광을 광전 변환하는 광전 변환부에서 생성된 전하를 축적하는 축적부와, 상기 축적부의 전압에 기초하는 신호를 판독하는 판독부를 구비한다. 상기 축적부와 상기 판독부는, 상기 마이크로 렌즈의 광축 방향을 따라 형성된다.
본 발명의 제 2 양태에 의한 고체 촬상 소자는, 마이크로 렌즈의 광축과 교차하는 제 1 면과 제 2 면을 갖고, 상기 제 1 면과 상기 제 2 면 사이에 상기 마이크로 렌즈를 투과하여 입사한 광을 광전 변환하는 광전 변환부에서 생성된 전하를 축적하는 축적부와, 상기 축적부의 전압에 기초하는 신호를 판독하는 판독부와, 상기 축적부의 전압에 기초하는 신호를 상기 판독부에 출력하는 출력부를 구비하는 촬상 소자로서, 상기 마이크로 렌즈의 광축 방향에 있어서, 상기 축적부는 상기 제 1 면측에 형성되고, 상기 판독부는 상기 제 2 면측에 형성되고, 상기 출력부는 상기 축적부와 상기 판독부 사이에 형성된다.
본 발명의 제 3 양태에 의한 촬상 장치는, 촬상 소자와, 촬상 소자로부터 출력된 신호에 기초하여 화상 데이터를 생성하는 생성부를 구비한다. 촬상 소자는, 마이크로 렌즈를 투과하여 입사한 광을 광전 변환하는 광전 변환부에서 생성된 전하를 축적하는 축적부와, 상기 축적부의 전압에 기초하는 신호를 판독하는 판독부를 구비한다. 상기 축적부와 상기 판독부는, 상기 마이크로 렌즈의 광축 방향을 따라 형성된다.
도 1 은 제 1 실시형태에 의한 고체 촬상 소자 (100) 의 개략 구성을 나타내는 도면
도 2 는 제 1 실시형태의 화소 (20) 의 등가 회로를 나타내는 도면
도 3(a) 는 제 1 실시형태의 화소 (20) 의 단면도, (b) 는 볼록 영역의 사시도
도 4 는 제 1 실시형태의 공정을 설명하는 도면
도 5 는 도 4 에 계속되는 제 1 실시형태의 공정을 설명하는 도면
도 6 은 도 5 에 계속되는 제 1 실시형태의 공정을 설명하는 도면
도 7 은 도 6 에 계속되는 제 1 실시형태의 공정을 설명하는 도면
도 8 은 도 7 에 계속되는 제 1 실시형태의 공정을 설명하는 도면
도 9 는 도 8 에 계속되는 제 1 실시형태의 공정을 설명하는 도면
도 10 은 도 9 에 계속되는 제 1 실시형태의 공정을 설명하는 도면
도 11(a) 는 제 2 실시형태의 화소 (20) 의 단면도, (b) 는 볼록 영역의 사시도
도 12(a) 는 제 2 실시형태의 FD 와 게이트 배선 (11H) 의 접속부를 설명하는 종단면도, (b) 는 게이트 배선 (11H) 의 상세를 설명하는 종단면도
도 13 은 제 2 실시형태에 있어서의 FD 와 게이트 배선 (11H) 의 접속부의 공정을 설명하는 도면
도 14 는 도 13 에 계속되는 제 2 실시형태의 공정을 설명하는 도면
도 15 는 도 14 에 계속되는 제 2 실시형태의 공정을 설명하는 도면
도 16 은 본 발명의 촬상 장치를 설명하는 블록도
《제 1 실시형태》
(소자 개략 구성)
도 1 은, 본 실시형태의 고체 촬상 소자 (100) 의 개략 구성을 나타내는 도면이다.
고체 촬상 소자 (100) 는, 수광면에 화소 (20) 를 화소 배열한 촬상부 (30) 를 구비한다. 이들 화소 (20) 에는, 수직 제어선 (32) 을 통하여, 수직 주사 회로 (31) 로부터 구동 신호가 공급된다. 또, 화소 (20) 는, 열 단위로 수직 신호선 (21) 에 접속된다. 이 수직 신호선 (21) 은 화소 전류원 (22) 에 각각 접속된다.
한편, 화소 (20) 로부터 수직 신호선 (21) 에 대해 시분할로 출력되는 노이즈 출력과 신호 출력은, 열 앰프 (23) 를 통하여, CDS 회로 (24) (상관 이중 샘플링 회로) 에 순차로 입력된다. 이 CDS 회로 (24) 는, 양 출력의 차분을 취하여 진정한 신호 출력을 생성한다. 이 진정한 신호 출력은, 수평 주사 회로 (33) 로부터의 구동 신호에 의해 수평 주사되고, 수평 신호선 (25) 에 순차 출력된다. 이 수평 신호선 (25) 의 신호 출력은, 출력 앰프 (26) 를 통하여 출력 단자 (27) 에 출력한다.
(화소 (20) 의 등가 회로)
도 2 는, 상기 서술한 화소 (20) 의 등가 회로를 나타내는 도면이다.
화소 (20) 에는, 포토다이오드 (PD) (1) 가 형성된다. PD (1) 는, 전송 구동 신호 (전송 게이트 전압) 로 게이트 제어되는 전송 트랜지스터 (TG : 이하에서 전송 게이트라고도 부른다) (4) 를 개재하여 플로팅 디퓨전 (FD) (8) 에 접속된다. FD (8) 는, 증폭 트랜지스터 (AMP) (11) 의 게이트 전극에 접속된다. 또, FD (8) 는, 리셋 구동 신호 (리셋 게이트 전압) 로 게이트 제어되는 리셋 트랜지스터 (RST : 이하에서 리셋 게이트라고도 부른다) (13) 를 통하여 소정 전위 (예를 들어 기준 전위 (Vdd)) 에 접속된다. 증폭 트랜지스터 (11) 는, 드레인이 전위 (Vdd) 에 접속되고, 소스가 선택 구동 신호 (선택 게이트 전압) 로 게이트 제어되는 선택 트랜지스터 (SEL : 이하에서 선택 게이트라고도 부른다) (12) 를 통하여 수직 신호선 (21) 에 접속된다.
전송 트랜지스터 (4) 의 전송 게이트 전압은 전송 배선 (4H) 을 통하여 공급된다. 리셋 트랜지스터 (13) 의 리셋 게이트 전압은 리셋 배선 (13H) 을 통하여 공급된다. 선택 트랜지스터 (12) 의 선택 게이트 전압은 선택 배선 (12H) 을 통하여 공급된다.
그 밖의 구성은 도 1 과 동일하므로, 여기서의 중복 설명을 생략한다.
(화소 (20) 의 소자 구조)
도 3(a) 는, 화소 (20) 의 소자 구조의 일부를 나타내는 단면도이다. 입사광은, 도 3 의 상방으로부터 입사한다.
고체 촬상 소자 (100) 는 반도체 기판 (200) 에 형성된다. 반도체 기판 (200) 은 모놀리식 반도체 기판이다. 반도체 기판 (200) 은, 반도체 영역 (202) 과, 반도체 기판 (202) 의 수광면측 (광의 입사측) 에 형성되고 산화층에서 서로 절연되는 각종 배선이 형성되어 있는 배선 영역 (201) 과, 반도체 영역 (202) 의 수광면의 반대측에 형성되는 산화막 (203) 을 포함하여 구성되어 있다.
나중에 상세하게 설명하지만, 고체 촬상 소자 (100) 의 수광면에는 차광막 (450) 이 형성되어 있다. 차광막 (450) 은, 화소마다, 입사광을 광전 변환부 (PD) 에 안내하는 광로 영역 (400) 을 형성하는 오목부를 갖고, 오목부 입구가 입사광의 개구 (401) 가 된다. 차광막 (450) 은, 신호 판독 회로 (300) 등에 광이 입사하는 것을 방지하기 위해 형성된다.
(반도체 영역 (202))
반도체 영역 (202) 은, 평판 형상의 기부 (基部) 영역 (202K) 과, 기부 영역 (202K) 으로부터 수광면측으로 연장되는 볼록 영역 (202T) 을 갖는다. 바꾸어 말하면, 반도체 영역 (202) 의 적어도 일부는, 광이 입사하는 방향을 따라 연장되는 볼록 영역 (202T) 을 갖고 있다. 반도체 영역 (202) 의 적어도 일부는, 후술하는 차광막 (452) 이 갖는 개구부보다 광이 입사하는 방향을 향하여 연장되어 있고, 차광막 (452) 보다 수광면측에 있다. 도 3(a) 에서는, 반도체 영역 (202) 은 역 T 자 형상이고, 볼록 영역 (202T) 은, 하부의 대면적부와 상부의 소면적부가 단부 (段部) (202D) 로 접속된 단차식의 각기둥 형상이다. 볼록 영역 (202T) 의 주위는 산화층으로 덮여 있다. 또한, 반도체 영역 (202) 의 적어도 일부는, 차광막 (450) 또는 개구 (401) 보다 광이 입사하는 방향을 향하여 연장되어 있어도 된다. 또, 볼록 영역 (202T) 의 형상은, 각기둥 형상으로 한정되지 않는다. 볼록 영역 (202T) 의 형상은, 예를 들어 원기둥, 타원기둥, 각뿔, 원뿔, 타원뿔, 구체 (球體), 타원체, 다면체 등이어도 된다.
볼록 영역 (202T) 에는, PD (1) 와 신호 판독 회로 (300) 가 형성되어 있다. 기부 영역 (202K) 에는, 볼록 영역 (202T) 의 신호 판독 회로 (300) 로부터 출력되는 신호를 외부의 회로, 예를 들어 도시되지 않은 선택 회로 등에 출력하는 n 형의 신호 경로 영역 (202S) 이 형성되어 있다. PD (1), 신호 판독 회로 (300) 나 신호 경로 영역 (202S) 은, p 형 영역의 소정 지점에 p 형 불순물이나 n 형 불순물을 적당한 농도로 선택적으로 주입함으로써 형성된다.
즉 반도체 영역 (202) 에는, 입사한 광을 광전 변환에 의해 전하로 변환하는 PD (1) 와, PD (1) 에서 광전 변환된 전하를 화소 신호로서 증폭 트랜지스터 (11) 를 통하여 출력하기 위한 신호 판독 회로 (300) 가 형성된다.
신호 판독 회로 (300) 는, PD (1) 의 전하를 FD (8) 에 전송하는 전송 트랜지스터 (4) 와, 전송된 전하를 축적하여 전압으로 변환하는 FD (8) 와, FD (8) 의 출력 전압을 증폭하는 증폭 트랜지스터 (11) 와, FD (8) 를 리셋하는 리셋 트랜지스터 (13) 를 포함하여 구성된다.
전송 트랜지스터 (4) 는, 게이트 전극 (4g) 에 게이트 전압이 인가되면 PD (1) 에서 발생한 전하를 FD (8) 에 전송한다.
FD (8) 는, 전송 트랜지스터 (4) 로부터 전송되는 전하를 축적하여 전압으로 변환하는 커패시터이고, PD (1) 의 하방의 단차부 (202D) 에 형성되어 있다. 광전 변환에 의해 발생한 전하는 FD (8) 의 커패시터에 의해 전압으로 변환되고, 이 전압이 증폭 트랜지스터 (11) 의 게이트 전압이 된다. PD (1) 에서 발생한 전하 (Q) 를 FD (8) 의 용량 (C) 으로 나눈 값이 화소 (20) 의 화소 신호의 기초이기 때문에, FD (8) 의 용량을 작게 하는 것이 촬상 소자의 감도 향상에 기여한다.
증폭 트랜지스터 (11) 는, 게이트 전극 (11g) 에 인가되는 FD (8) 의 전압을 증폭한다. 증폭 트랜지스터 (11) 에서 증폭된 전압이, 도시되지 않은 적층되는 다른 반도체 기판의 선택 회로에 출력된다. 또한, 선택 회로는 동일한 반도체 기판에 배치되어도 된다.
또한, 도시되지 않은 반도체 기판에 형성되는 선택 회로는, 증폭 트랜지스터 (11) 로부터 출력되는 화소 신호를 수직 신호선 (21) 에 출력하는 선택 트랜지스터 (12) 를 포함한다.
리셋 트랜지스터 (13) 는, 게이트 전극 (13g) 에 게이트 전압이 인가되면, FD (8) 에 축적된 전하를 배출하여 기준 전위 (Vdd) 로 리셋한다.
(게이트 전극)
도 3(b) 도 참조하여 설명한다. 도 3(b) 는, 각종 트랜지스터 (4, 11, 13) 의 게이트 전극을 나타내는 볼록 영역 (202T) 의 사시도이다.
전송 게이트 전극 (4g) 은, PD (1) 와 FD (8) 사이의 p 형 영역에 대향하는 볼록 영역 (202T) 의 측면 (202R) 에 있어서, 산화 절연막을 개재하여 폴리실리콘으로 형성되어 있다. 전송 게이트 전극 (4g) 에 게이트 전압을 공급하는 전송 게이트 배선 (4H) 은, 배선 영역 (201) 에 있어서 기판 평면 방향 (광의 입사 방향과 교차하는 방향) 으로 연장되어 형성되어 있다. 또한, 산화 절연막은 질화막으로 덮여 있다.
증폭 게이트 전극 (11g) 은, 볼록 영역 (202T) 의 측면 (202R) 에 절연막 (202) 을 개재하여 폴리실리콘으로 형성되어 있다. 게이트 전극 (11g) 은 증폭 트랜지스터 (11) 의 탑 게이트 전극이다. 게이트 전극 (11g) 에 게이트 전압을 공급하는 게이트 배선 (11H) 은, 배선 영역 (201) 에 있어서 FD (8) 에, 직접 접속되도록 형성되어 있다. 즉, 게이트 배선 (11H) 은, 볼록 영역 (202T) 의 측면 (202R) 에 형성되어 있는 산화막과 질화막을 관통하여 배선된다.
증폭 트랜지스터 (11) 의 백 게이트는 p 형 영역과 GND 배선 (11G) 을 개재하여 GND 전위에 접속되어 있다. GND 배선 (11G) 은, 배선 영역 (201) 에 있어서 기판 평면 방향으로 연장되어 형성되어 있다.
도 3(b) 에 나타내는 바와 같이, 증폭 트랜지스터 (11) 의 게이트 전극 (11g) 은, 기판 평면에서 본 형상이 コ 자 형상이고, 각기둥으로 형성된 볼록 영역 (202T) 의 3 개의 측면의 주위에 형성되어, 면적을 크게 하고 있다. 전극 면적을 크게 함으로써, FD (8) 의 전압을 증폭할 때의 노이즈 저감을 도모하고 있다.
리셋 게이트 전극 (13g) 은, 볼록 영역 (202T) 의 측면 (202R) 에 절연막 (202) 을 개재하여 폴리실리콘으로 형성되어 있다. 게이트 전극 (13g) 은 리셋 트랜지스터 (13) 의 탑 게이트 전극이다. 게이트 전극 (13g) 에 게이트 전압을 공급하는 게이트 배선 (13H) 은, 배선 영역 (201) 에 있어서 기판 평면 방향으로 연장되어 형성되어 있다. 리셋 트랜지스터 (13) 의 백 게이트는 p 형 영역과 GND 배선 (13G) 을 개재하여 GND 전위에 접속되어 있다. GND 배선 (13G) 은, 배선 영역 (201) 에 있어서 기판 평면 방향으로 연장되어 형성되어 있다.
반도체 영역 (202) 의 n 형 영역은, Vdd 배선 (202V) 에 의해 소정 전위 (예를 들어 기준 전위 (Vdd)) 에 접속된다. Vdd 배선 (202V) 은, 배선 영역 (201) 에 있어서 기판 평면 방향으로 연장되어 형성되어 있다.
이상과 같이, 배선 영역 (201) 에는, 전송 트랜지스터 (4) 의 게이트 배선 (4H) 과, 증폭 트랜지스터 (11) 의 게이트 배선 (11H) 과, 리셋 트랜지스터 (13) 의 게이트 배선 (13H) 과, 기판을 GND 전위에 접속하는 GND 배선 (11G, 13G) 과, 기판을 기준 전위 (Vdd) 에 접속하는 Vdd 배선 (202V) 이 형성되어 있다. 이들 배선은 알루미늄이나 텅스텐 등의 금속 재료에 의해 형성된다. 또, 이들 배선은, 이른바 글로벌 배선이며, 도시되지 않은 스루홀 배선에 의해 기판 표면측이나 적층 기판에 도통시킬 수 있다.
(광로 영역 (400))
반도체 기판 (200) 의 수광면측의 산화층에는 볼록 영역 (202T) 이 돌출되어 있다. 볼록 영역 (202T) 에 형성되어 있는 PD (1) 의 외주에는, 수광면에 입사한 광을 PD (1) 에 안내하는 광로 영역 (400) 이 형성되어 있다. 광로 영역 (400) 내부에는 산화층이 퇴적되어 있다. 광로 영역 (400) 은, 수광면에 형성되는 차광막 (450) 에 의해 구획된다.
고체 촬상 소자 (100) 의 수광면에 형성되어 있는 차광막 (450) 은, 화소마다, 입사광을 광전 변환부 (PD) 에 안내하는 광로 영역 (400) 을 형성하는 오목부를 갖는다. 오목부 입구가 입사광의 개구 (401) 가 된다. 광로 영역 (400) 의 단면 형상은 개구 (401) 와 동일한 크기의 사각형 형상이다.
상기 서술한 바와 같이, PD (1) 는 입사광의 입사 방향으로 연장되는 입체 형상을 갖고 있다. 예를 들어, 그 단면 형상은 광로 영역 (400) 의 단면이나 개구 (401) 의 형상과 동일한 사각형이어도 된다. 차광막 (450) 에 형성되는 개구 (401) 는, 입사 방향을 따라 수광면측을 향하여 연장되는 PD (1) 에 대향하여 형성된다. 환언하면, 기판 평면에서 보아, 개구 (401) 와 PD (1) 는 중복된 위치에 배치 형성되어 있다.
광로 영역 (400) 의 단면 및 개구 (401) 의 형상은 사각형으로 한정되지 않는다. 예를 들어, 광로 영역 (400) 의 단면 형상 및 개구 (401) 의 단면 형상은, 원, 타원, 다각형, 원환이어도 된다.
가시광 성분의 투과율이 소정 이상이면, 광로 영역 (400) 내부의 재질은 산화층으로 한정되지 않는다. 광로 영역 (400) 내부를 공동 (空洞) 으로 해도 된다.
광로 영역 (400) 의 내주면에는 반사막 (451) 이 형성되고, 광로 영역 (400) 의 바닥부 (배선 영역측의 바닥면) 에는 차광막 (452) 이 형성되어 있다. 반사막 (451) 및 차광막 (452) 은, 예를 들어 반사율이 높은 알루미늄 등을 PVD 로 형성할 수 있다. 반사막 (451) 은 반사율이 높은 재료, 차광막 (452) 은 광 투과율이 낮은 재료로 형성되면 되고, 동일한 재료여도, 상이한 재료여도 된다.
광로 영역 (400) 의 개구 (401) 에는 컬러 필터와 마이크로 렌즈가 형성되어 있다. 후술하는 바와 같이, 컬러 필터와 마이크로 렌즈를 생략할 수도 있다.
(PD (1) 와 FD (8) 의 상세)
도 3 을 참조하여 PD (1) 를 상세하게 설명한다.
PD (1) 는, 기부 영역 (202K) 으로부터 수광면측으로 돌출하는 볼록 영역 (202T) 에, 입사광이 입사하는 방향을 따라 기판 두께 방향으로 길게 형성되어 있다. PD (1) 의 형상은, 볼록 영역 (202T) 의 단면 형상에 맞추어 각기둥 형상으로 해도 되는데, 광이 입사하는 방향을 따라 연장된 입체이면 된다. 예를 들어, 원기둥, 타원기둥, 각뿔, 원뿔, 타원뿔, 구체, 타원체, 다면체여도 된다.
또한, 기판 두께 방향은 기판 깊이 방향인데, 입사광이 입사하는 방향을 따른 방향, 수광면과 직교하는 방향이라고 부를 수도 있다. PD (1) 의 길이 방향도 이들의 방향으로 정의할 수 있다. 혹은, 기판 두께 방향을 마이크로 렌즈 (462) 의 광축 방향으로 정의해도 된다.
PD (1) 는, n 형 불순물을 p 형 반도체 영역 (202) 의 소정 영역에 선택적으로 주입하여 형성한 p-n 접합의 광전 변환부이다. 볼록 영역 (202T) 의 내측에는 n 형 광전 변환 영역 (1a) 이 형성되고, n 형 광전 변환 영역 (1a) 의 주위에는 p 형 광전 변환 영역 (1b) 이 형성되어 있다. n 형 광전 변환 영역 (1a) 과 p 형 광전 변환 영역 (1b) 에 의해 p-n 접합의 광전 변환부를 형성하고 있다.
도시는 생략하지만, PD (1) 의 표면 영역에 p＋ 영역을 형성함으로써, 광전 변환 영역 (1a) 의 공핍층이 표면에 도달하는 것을 방지한다. 공핍층이 표면에 도달하는 것이 방지되므로, 반도체 계면에서 발생하는 암전류가 광전 변환 영역 (1a) 에 흘러드는 것을 방지한다. 즉, 제 1 실시형태의 PD (1) 는, 매립형 포토다이오드이다.
p 형 광전 변환 영역 (1b) 을 사이에 두고 n 형 영역 (1a) 과 이간되는 위치, 구체적으로는 볼록 영역 (202T) 의 단부 (202D) 에 n 형 전하 축적 영역 (8) 이 형성되어 있다. 편의상, 이 n 형 전하 축적 영역을 FD (8) 로서 설명한다. 전송 트랜지스터 (4) 의 게이트 전극 (4g) 에 게이트 전압이 인가되면, PD (1) 에 축적된 전하에 의한 전류가 흘러 FD (8) 에 전하가 축적된다.
이상 설명한 고체 촬상 소자 (100) 에 의한 광전 변환 동작을 설명한다.
고체 촬상 소자 (100) 의 수광면에는 매트릭스상으로 화소가 배열되어 있다. 촬상 소자 (100) 에 입사한 광은, 화소마다 형성되어 있는 마이크로 렌즈에서 집광된다. 집광된 광은 컬러 필터로 파장 선택되어 개구 (401) 로부터 광로 영역 (400) 에 입사한다. 입사광의 일부는 PD (1) 의 면 (1e) 으로부터 내부로 입사된다. 광로 영역 (400) 에 입사한 광 중 면 (1e) 으로부터 PD (1) 에 입사한 광 이외의 광, 즉 PD (1) 의 측면 (1d) 과 반사막 (451) 사이의 광로 영역 (400) 에 입사한 광은, 반사막 (451) 에서 반사되어 PD (1) 에 측면 (1d) 으로부터 입사한다. PD (1) 는, 면 (1e) 과 측면 (1d) 으로부터 입사하는 광을 전하로 광전 변환한다. 이로써, PD (1) 는 입사한 광으로부터 효율적으로 전하를 발생시킨다.
광로 영역 (400) 의 바닥부에 입사하는 광은 차광막 (452) 에서 차광된다. 차광막 (450 과 452) 은, 입사광이 신호 판독 회로 (300) 가 형성되어 있는 반도체 영역 (202) 에 입사하는 것을 방지한다. 이로써, 판독 회로 (300) 에 대한 누설광에 의한 노이즈를 저감시킬 수 있다. 차광막 (452) 은, 상기 서술한 바와 같이 반도체 영역 (202) 은 볼록 형상이기 때문에, 반도체 영역 (202) 이 광이 입사하는 방향을 향하여 연장되는 부분에 개구부를 갖는다.
전송 트랜지스터 (4) 와 리셋 트랜지스터 (13) 에서 PD (1) 와 FD (8) 를 리셋하고 나서 소정의 축적 시간이 경과한 시점에서 전송 트랜지스터 (4) 를 온하면, PD (1) 에 축적된 전하에 의한 검출 전류에 의해 FD (8) 에 전하가 축적된다. FD (8) 에 축적된 전하는 전압으로 변환되어 증폭 트랜지스터 (11) 의 게이트 전극 (11g) 에 인가되어 증폭된다. 증폭된 화소 신호는 도시되지 않은 기판에 형성된 선택 트랜지스터 (12) 로부터 화소 신호로서 선택되어 수직 신호선 (21) 에 출력된다.
PD (1) 로부터 FD (8) 로의 검출 전류는, 반도체 기판의 두께 방향으로 흐른다. 즉, 수직 전송된다. 또, 증폭 트랜지스터 (11) 의 n 형 소스 영역과 n 형 드레인 영역은 볼록 영역 (202T) 의 길이 방향으로, 즉 볼록 영역 측면 (202R) 을 따라 이간되어 배치된다. 또한, 리셋 트랜지스터 (13) 의 n 형 소스 영역과 n 형 드레인 영역은 볼록 영역 (202T) 의 길이 방향으로, 즉 볼록 영역 측면 (202R) 을 따라 이간되어 배치된다. 제 1 실시형태에서는, 리셋 게이트 전극 (13g) 은, 볼록 영역 (202T) 의 길이 방향에 있어서, 전송 게이트 전극 (4g) 과 증폭 게이트 전극 (11g) 사이에 배치된다. 또한, 볼록 영역 측면 (202R) 은 입사광이 입사하는 방향과 평행한 방향이다.
따라서, 제 1 실시형태의 고체 촬상 소자 (1) 에서는, PD (1) 로부터 FD (8) 까지의 신호 경로, 증폭 트랜지스터 (11) 에서 증폭된 화소 신호의 경로, 리셋 트랜지스터 (13) 에 의한 FD (8) 의 리셋 신호의 경로가 기판 두께 방향, 즉 입사광의 입사 방향이 된다. 이와 같은 소자 요소의 배치에 의해, 화소의 소형화를 도모할 수 있다.
특허문헌 1 의 고체 촬상 소자에 있어서, 전하를 화소 신호로서 취출하는 신호 판독 회로 (300) 는, 전송 회로와 증폭 회로와 선택 회로의 사이에서 신호를 반도체 기판 표면을 따라 전송하므로, 화소가 커져 고밀도 실장에는 한계가 있다.
이상 설명한 제 1 실시형태에 의한 고체 촬상 소자의 작용 효과는 이하와 같다.
(1) 고체 촬상 소자 (100) 는, 입사광을 광전 변환하여 전하를 생성하는 광전 변환부 (PD) (1) 와, PD (1) 에서 생성된 전하를 전압으로 변환하는 전하 전압 변환부 (FD : 축적부) (8) 와, FD (8) 에서 변환된 전압을 증폭하는 증폭 트랜지스터 (판독부) (11) 가, 반도체 기판 (200) 의 깊이 방향, 즉 두께 방향을 따라 배치되어 있다. 제 1 실시형태의 고체 촬상 소자 (100) 에서는, 반도체 기판 두께 방향은 입사광이 입사하는 방향이다. 반도체 기판 두께 방향은 마이크로 렌즈 (462) 의 광축 방향이기도 하다.
이와 같은 구성에 의해 화소를 소형으로 형성할 수 있다.
(2) 제 1 실시형태의 고체 촬상 소자 (100) 에서는, 적어도 PD (1) 와 FD (8) 와 증폭 트랜지스터 (11) 가, 반도체 기판 (200) 의 수광면으로부터 깊이 방향을 따라 배치되고, 특히, FD (8) 는 기판 깊이 방향을 따라 PD (1) 와 증폭 트랜지스터 (11) 사이에 배치되어 있다. 반도체 기판 (200) 의 수광면으로부터의 깊이 방향은 마이크로 렌즈 (462) 의 광축 방향이기도 하다.
PD (1) 의 전하 신호는 반도체 기판 두께 방향으로 흘러 FD (8) 에 전송되어 축적되고, 전압으로 변환된다. 이 전압은 증폭 트랜지스터 (11) 에서 증폭된다. 증폭된 신호는 반도체 기판 두께 방향으로 흐른다.
따라서, PD 의 전하 신호를 FD 에 기판 평면 방향으로 전송하거나, FD 의 전압을 증폭한 신호를 기판 평면 방향으로 흘리는 고체 촬상 소자에 비하면, 화소를 소형화할 수 있다.
(3) 제 1 실시형태의 고체 촬상 소자 (100) 는 반도체 기판 (200) 에 형성된다. 반도체 기판 (200) 은, 입사광이 입사하는 방향과 교차하는 제 1 면과 제 2 면을 갖는다. 반도체 기판 (200) 에는, 제 1 면과 제 2 면 사이에, 입사광을 광전 변환하여 전하를 생성하는 PD (1) 와, PD (1) 에서 생성된 전하를 전압으로 변환하는 FD (8) 와, FD (8) 에서 변환된 전압을 증폭하는 증폭 트랜지스터 (11) 가 배치되어 있다. PD (1) 는, 입사광이 입사하는 방향에 있어서 제 1 면측에 배치되고, 증폭 트랜지스터 (11) 는 PD (1) 보다 제 2 면측에 배치되고, FD (8) 는, PD (1) 와 증폭 트랜지스터 (11) 사이에 배치되어 있다.
PD (1) 의 전하 신호는 반도체 기판 두께 방향으로 흘러 FD (8) 에 전송되어 축적되고, 전압으로 변환된다. 이 전압은 증폭 트랜지스터 (11) 에서 증폭된다. 증폭된 신호는 반도체 기판 두께 방향으로 흐른다.
따라서, PD 의 전하 신호를 FD 에 기판 평면 방향으로 전송하거나, FD 의 전압을 증폭한 신호를 기판 평면 방향으로 흘리는 고체 촬상 소자에 비하면, 화소를 소형화할 수 있다.
(4) 제 1 실시형태의 고체 촬상 소자 (100) 에서는, FD (8) 는, 입사광이 입사하는 방향에 있어서, PD (1) 보다 제 2 면측에 배치되고, 증폭 트랜지스터 (11) 는, 입사광이 입사하는 방향에 있어서, FD (8) 보다 제 2 면측에 배치되어 있다.
(5) 제 1 실시형태의 고체 촬상 소자 (100) 에서는, 제 1 면은 입사광이 입사하는 면이다.
(6) 제 1 실시형태의 고체 촬상 소자 (100) 는 반도체 기판 (200) 에 형성된다. 반도체 기판 (200) 에는, 입사광을 광전 변환하여 전하를 생성하는 PD (1) 와, PD (1) 에서 생성된 전하를 전압으로 변환하는 FD (8) 와, FD (8) 에서 변환된 전압을 증폭하는 증폭 트랜지스터 (11) 가 배치되어 있다. 반도체 기판의 적어도 일부를 차광하는 차광부 (450) 에 의해 형성되는 광로 영역 (400) 에 PD (1) 가 적어도 형성되어 있다.
이와 같은 구성에 의해, PD (1) 의 복수의 면으로부터 입사광을 도입하여 광전 변환 효율을 향상시킨 고체 촬상 소자에 있어서도, 화소를 소형으로 형성할 수 있다.
(7) 제 1 실시형태의 고체 촬상 소자 (100) 의 반도체 기판 (202) 은, 수광면과 동일한 방향으로 넓어지는 평면을 갖는 기부 영역 (202K) 과, 이 기부 영역 (202K) 으로부터 수광면측에 볼록 형상인 볼록 영역 (202T) 을 구비한다. PD (1) 와, FD (8) 와, 증폭 트랜지스터 (11) 와, 리셋 트랜지스터 (13) 는 볼록 영역 (202T) 에 형성되어 있다. 전송 게이트 전극 (4g), 리셋 게이트 전극 (13g), 증폭 게이트 전극 (11g) 은 볼록 영역 (202T) 의 측면 (202R) 을 따른 기판 두께 방향으로 소정 간격으로 배열된다. PD (1) 로부터 FD (8) 로의 전하 전송, 리셋 트랜지스터 (13) 에 있어서의 소스-드레인 사이, 증폭 트랜지스터 (11) 에 있어서의 소스-드레인 사이의 게이트 전극 직하의 p 형 영역에서의 전류의 방향이 볼록 영역 (202T) 의 측면 (202R) 을 따른 기판 두께 방향이 된다. 그 때문에, 이들 신호 중 어느 하나, 혹은 전부를 기판 표면 방향으로 흘리는 고체 촬상 소자에 비해 화소를 소형화할 수 있다.
또한, 기판 평면에서 보아, 개구 (401), PD (1), 판독 회로 (300) 를 구성하는 전송 트랜지스터 (4), 증폭 트랜지스터 (11), 리셋 트랜지스터 (13) 는 서로 겹치도록 배치되어 있다. 제 1 실시형태에서는, 개구 (401) 의 평면에서 본 영역 내에 이들 트랜지스터 (4, 11, 13) 가 포함되어 있다. 이것이, 볼록형 PD (1) 의 형상과 함께 화소의 소형화에 공헌하고 있다.
(8) 제 1 실시형태의 고체 촬상 소자 (100) 는, 입사한 광을 광전 변환하여 전하를 생성하는 PD (광전 변환 영역) (1) 과, PD (1) 로부터 전하가 전송되는 FD (전하 전송 영역) (8) 를 포함하는 판독 회로 (300) 를 볼록 영역 (202T) 에 형성한 반도체 영역 (202) 을 구비한다. 볼록 영역 (202T) 은, 수광면측에 형성한 광로 영역 (400) 에 돌출되어 형성되어 있다.
이와 같은 구성에 의해, 입사광이 PD (1) 의 면 (1e) 과 면 (1d) 의 쌍방으로부터 입사되므로, 양자 효과가 향상되고, 화소의 미소화에 수반되는 S/N 비의 열화를 방지할 수 있다. 따라서, 예를 들어 1000 ∼ 10000 프레임/초와 같은 고속 판독되는 고체 촬상 소자여도 노이즈가 적은 고화질의 화상을 얻을 수 있다.
(9) PD (1) 는 광로 영역 (400) 의 바닥부를 관통하여 수광면측까지 연장되어 있다. PD (1) 의 주위에 있어서 광로 영역 (400) 에 입사하는 광의 일부가 광로 영역 (400) 을 하방으로 진행하고, 판독 회로 (300) 에 누설광이 입사하지 않도록, 광로 영역 (400) 의 바닥부에는 차광막 (452) 이 형성되어 있다.
그 때문에, PD (1) 의 주위로부터의 광의 입사를 가능하게 한 구성을 채용해도, 판독 회로 (300) 에 대한 누설광에 의한 노이즈의 발생을 저감시킬 수 있다.
또한, 증폭 트랜지스터 (AMP) (11) 에 의해 판독된 신호를 선택하는 선택 트랜지스터 (SEL) (14) 를 볼록 영역 (202T) 에 배치해도 된다. 이 경우, FD (8) 와 AMP11 과 SEL14 를 마이크로 렌즈의 광축 방향을 따라 형성하면 된다. 또 이 경우, AMP11 은, 마이크로 렌즈의 광축 방향을 따라, FD (8) 와 SEL14 사이에 형성된다.
AMP11 에 의해 판독된 신호는 기판 두께 방향인 마이크로 렌즈 광축을 따른 방향으로 흘러 SEL14 에 입력된다. 또한, SEL14 에서 선택된 신호를 기판 두께 방향인 마이크로 렌즈 광축을 따른 방향으로 흐르도록 하면 된다.
제 1 실시형태에 의한 고체 촬상 소자 (100) 는 다음과 같이 설명할 수도 있다.
(1) 제 1 실시형태에 의한 고체 촬상 소자 (100) 는, 마이크로 렌즈 (462) 를 투과하여 입사한 광을 광전 변환하는 광전 변환부 (PD) (1) 에서 생성된 전하를 축적하는 축적부 (FD) (8) 와, 축적부 (FD) (8) 의 전압에 기초하는 신호를 판독하는 판독부 (AMP) (11) 를 구비하고, 축적부 (FD) (8) 와 판독부 (AMP) (10) 는, 마이크로 렌즈 (462) 의 광축 방향을 따라 형성된다.
(2) 제 1 실시형태에 의한 고체 촬상 소자 (100) 는, 축적부 (FD) (8) 의 전압에 기초하는 신호를 판독부 (AMP) (11) 에 출력하는 출력부 (게이트 전극, 게이트 배선) (11G, 11H) 를 구비하고, 출력부 (게이트 전극, 게이트 배선) (11G, 11H) 는, 마이크로 렌즈 (462) 의 광축 방향에 있어서, 축적부 (FD) (8) 와 판독부 (AMP) (11) 의 사이에 형성된다.
(3) 제 1 실시형태에 의한 고체 촬상 소자 (100) 는, 마이크로 렌즈의 광축과 교차하는 제 1 면 (입사면인 기판 이면 또는 기판 표면) 과 제 2 면 (입사면인 기판 이면 또는 그 반대측의 기판 표면) 을 갖고, 제 1 면과 제 2 면 사이에 마이크로 렌즈 (462) 를 투과하여 입사한 광을 광전 변환하는 광전 변환부 (PD) (1) 에서 생성된 전하를 축적하는 축적부 (FD) (8) 와, 축적부 (FD) (8) 의 전압에 기초하는 신호를 판독하는 판독부 (AMP) (11) 와, 축적부 (FD) (8) 의 전압에 기초하는 신호를 판독부 (AMP) (11) 에 출력하는 출력부 (게이트 전극, 게이트 배선) (11G, 11H) 를 구비하는 촬상 소자이다. 이 촬상 소자 (100) 는, 마이크로 렌즈 (462) 의 광축 방향에 있어서, 축적부 (FD) (8) 는 제 1 면측에 형성되고, 판독부 (AMP) (11) 는 제 2 면측에 형성되고, 출력부 (게이트 전극, 게이트 배선) (11G, 11H) 는 축적부 (FD) (8) 와 판독부 (AMP) (11) 사이에 형성된다.
(4) 상기 (3) 의 고체 촬상 소자 (100) 의 제 1 면은 광이 입사하는 입사면이다.
(5) 상기 (2) ∼ (4) 의 고체 촬상 소자 (100) 의 출력부는, 축적부 (FD) (8) 에 기초하는 신호를 판독부 (AMP) (11) 에 출력하는 게이트 전극 (11G), 게이트 배선 (11H) 이다.
(6) 상기 (1) ∼ (4) 의 고체 촬상 소자 (100) 의 광전 변환부 (PD) (1) 와 축적부 (FD) (8) 와 판독부 (AMP) (11) 는, 마이크로 렌즈 (462) 의 광축 방향을 따라 형성된다.
(7) 상기 (1) ∼ (4) 의 고체 촬상 소자 (100) 의 축적부 (FD) (8) 는, 마이크로 렌즈의 광축 방향에 있어서, 광전 변환부 (PD) (1) 와 판독부 (AMP) (11) 사이에 형성된다.
(8) 상기 (1) ∼ (4) 의 고체 촬상 소자 (100) 는 추가로, 마이크로 렌즈 (462) 를 투과하여 축적부 (FD) (8) 에 입사하는 광을 차광하는 차광막 (차광부) (452) 을 구비한다. 광전 변환부 (PD) (1) 는, 마이크로 렌즈 (462) 와 차광막 (차광부) (452) 사이에서, 마이크로 렌즈 (462) 를 투과하여 입사한 광을 수광한다.
(9) 상기 (3) 의 고체 촬상 소자 (100) 의 광전 변환부 (PD) (1) 는, 마이크로 렌즈 (462) 와 차광막 (차광부) (452) 사이에서, 마이크로 렌즈 (462) 의 광축과 교차하는 방향으로부터 입사한 광을 수광하는 수광면 (1d) 을 갖는다.
(10) 상기 (8) ∼ (9) 의 고체 촬상 소자 (100) 의 광전 변환부 (PD) (1) 는, 마이크로 렌즈 (462) 와 차광부 (452) 사이에서, 마이크로 렌즈 (462) 를 투과하여 입사한 광을 수광하는 복수의 수광면 (1e, 1d) 을 갖는다.
(11) 상기 (8) ∼ (10) 의 고체 촬상 소자 (100) 의 광전 변환부 (PD) (1) 의 적어도 일부는, 차광부 (452) 보다 입사광이 입사해 오는 측으로 돌출한다.
(12) 상기 (11) 의 고체 촬상 소자 (100) 의 차광부 (452) 는, 개구부 (452A) 를 갖고, 광전 변환부 (PD) (1) 의 적어도 일부는, 개구부 (452A) 로부터, 차광부 (452) 보다 입사광이 입사해 오는 측으로 돌출한다.
(13) 상기 (1) 의 고체 촬상 소자는, 판독부 (AMP) (11) 에 의해 판독된 신호를 선택하는 선택부 (SEL) (14) 를 추가로 구비하고, 축적부 (FD) (8) 와 판독부 (AMP) (11) 와 선택부 (SEL) (14) 는, 마이크로 렌즈의 광축 방향을 따라 형성된다.
(14) 상기 (13) 의 고체 촬상 소자의 판독부 (AMP) (11) 는, 마이크로 렌즈의 광축 방향을 따라, 축적부 (FD) (8) 와 선택부 (SEL) (14) 사이에 형성된다.
(제조 프로세스)
이상 설명한 고체 촬상 소자 (100) 의 제조 방법을 설명한다. 또한, 이하의 설명에서는 각 공정에서 사용하는 마스크 형상과 레지스트 도포 등의 프로세스에 대한 상세 설명은 생략한다.
(제 1 공정 ∼ 제 4 공정)
도 4(a) : 고체 촬상 소자 (100) 를 제조하기 위해서 n 형 반도체 기판에 p 형 에피텍셜층 (501) 을 형성한다.
도 4(b) : p 형 에피텍셜층 (501) 의 상면에 레지스트 (502) 를 도포, 패터닝한 후에 n 형 불순물을 도프하여 가장 깊은 위치에 n 형 영역 (503) 을 형성한다.
도 4(c) : 도 4(b) 의 프로세스를 복수 회 반복함으로써, n 형 영역 (504 ∼ 507) 을 형성한다. 그 후, 어닐을 실시하고 주입한 불순물을 활성화시킨다.
또한, n 형 영역 (503 과 504) 은 PD (1) 가 되는 영역, n 형 영역 (505) 은 FD (8) 가 되는 영역, n 형 영역 (506 과 507) 은, 리셋 트랜지스터 (13) 나 증폭 트랜지스터 (11) 의 소스 영역, 드레인 영역이 되는 영역이다.
도 4(d) : 도 4(c) 에 의해 n 형 영역 (503 ∼ 507) 을 형성한 중간 제품 (C1) 의 상면에 산화막 (508) 을 형성한다.
(제 5 공정 ∼ 제 8 공정)
도 5(a) : 산화막 (508) 의 상면에 지지 기판 (509) 을 첩부하고, 기판의 표리를 반전하여 이면 연마를 실시한다. 또한, 이하의 공정을 나타내는 도면에서는 지지 기판 (509) 의 도시를 생략한다.
도 5(b) : 도 5(a) 에서 얻은 중간 제품 (C2A) 에 대해, 기판 이면측으로부터 에칭을 실시하고, 볼록부 (510a) 를 형성한다.
도 5(c) : 도 5(b) 에 의해 형성한 중간 제품 (C2B) 을 추가로 에칭하고, 볼록부 (510) 와 평판부 (511) 로 이루어지는 반도체부 (512) 를 형성한다. 이 반도체부 (512) 가 반도체 영역 (202) 이 된다.
도 5(d) : 반도체부 (512) 의 표면에 산화막 (514) 을 형성한다. 이 산화막 (514) 이 게이트 산화막이 된다.
(제 9 공정∼ 제 12 공정)
도 6(a) : 도 5(d) 의 공정에서 형성한 게이트 산화막 (514) 의 표면에 질화막 (515) 을 형성한다.
도 6(b) : 도 6(a) 의 공정에서 형성한 질화막 (515) 의 표면을 패터닝하여 에칭을 실시하고, 중간 제품 (C3) 을 제조한다. 이 중간 제품 (C3) 에서는, 평판부 (511) 의 표면의 산화막 (514) 과 질화막 (515) 이 제거된다. 또, 볼록부 (510) 의 좌측면 (202L) 의 산화막 (514) 과 질화막 (515) 이 제거된다.
도 6(c) : 도 6(b) 에서 제조한 중간 제품 (C3) 의 표면에 산화막 (516) 을 형성한 중간 제품 (C4) 을 제조한다.
도 6(d) : 도 6(c) 에서 제조한 중간 제품 (C4) 의 표면의 산화막 (516) 을 에칭하여, 평판부 (511) 의 상면에 소정 두께의 산화막 (517) 을 형성한 중간 제품 (C5) 을 제조한다.
(제 13 공정 ∼ 제 16 공정)
도 7(a) : 도 6(d) 에서 제조한 중간 제품 (C5) 의 상면에 폴리실리콘 (518) 을 형성한다.
도 7(b) : 도 7(a) 의 공정에서 형성한 폴리실리콘 (518) 의 표면을 패터닝하여 에칭을 실시하고, 증폭 트랜지스터 (11) 의 게이트 전극 (11g) 이 되는 게이트부 (519) 를 형성하여 중간 제품 (C6) 을 얻는다.
도 7(c) : 도 7(b) 에서 제조한 중간 제품 (C6) 에 대해, 도 6(c), 6(d) 와 동일하게 산화막 형성 처리, 에칭 처리를 실시하고, 중간 제품 (C6) 의 게이트부 (519) 의 바닥부측 측면을 산화막 (520) 으로 덮는다.
도 7(d) : 도 7(c) 에서 얻은 중간 제품 (C7) 에 대해, 알루미늄이나 텅스텐 등의 증착 처리와 패터닝·에칭 처리를 실시하고, 중간 제품 (C7) 의 산화막 (520) 의 상면에 배선부 (521a, 521b) 를 형성한다. 이 배선부 (521a, 521b) 는 증폭 트랜지스터 (11) 의 게이트 (11H) 와 GND 배선 (11G) 이 되는 것이다.
(제 17 공정 ∼ 제 20 공정)
도 8(a) : 도 7(d) 의 공정을 끝낸 중간 제품 (C8) 에 대해, 도 7(a) ∼ (d) 와 동일하게 폴리실리콘 형성 처리와, 패터닝·에칭 처리와, 산화막 후막화 처리와, 배선 형성 처리를 반복하여 실시하고, 중간 제품 (C8) 의 산화막 (520) 내에 이하의 요소를 형성한 중간 제품 (C9) 을 제조한다.
이들 요소는, 리셋 트랜지스터 (13) 의 게이트 전극 (13g) 이 되는 게이트부 (522), 리셋 트랜지스터 (13) 의 게이트 배선 (13H) 이 되는 배선부 (523), 리셋 트랜지스터 (13) 의 백 게이트에 접속되는 Vdd 배선 (202V) 이 되는 배선부 (524), 및 리셋 트랜지스터 (13) 의 GND 배선 (13G) 이 되는 배선부 (525) 이다.
도 8(b) : 도 8(a) 의 공정에서 얻은 중간 제품 (C9) 에 대해, 산화막 (513) 의 표면으로부터 FD (8) 가 되는 n 형 영역 (505) 을 향한 비아홀 (526) 과, 증폭 게이트 배선 (11H) 의 일부의 배선부 (521a) 를 향한 비아홀 (527) 을 형성한다.
도 8(c) : 도 8(b) 의 공정에서 얻은 중간 제품 (C10) 의 비아홀 (526 과 527) 내에 배선 금속 (528 과 529) 을 형성함과 함께, 이들 배선 금속 (528 과 529) 을 접속하는 배선 금속 (530) 을 산화막 (520) 의 상면에 형성한다.
도 8(d) : 도 8(c) 에서 얻은 중간 제품 (C11) 에 대해, 산화막 형성 처리와, 패터닝·에칭 처리를 실시하고, 증폭 게이트 배선 (11H) 이 되는 배선 금속 (528 ∼ 530) 을 산화막 (531) 으로 피막한다.
(제 21 공정 ∼ 제 24 공정)
도 9(a) : 도 8(d) 의 공정에서 얻은 중간 제품 (C12) 에 대해, 도 7(a) ∼ (d) 와 동일하게 폴리실리콘 형성 처리와, 패터닝·에칭 처리와, 산화막 후막화 처리와, 배선 형성 처리를 실시하고, 중간 제품 (C12) 의 산화막 (531) 에 게이트 배선 (4H) 이 되는 배선 금속 (532) 을 형성한다. 그 후, 산화막 (531) 에 추가로 산화막을 퇴적시킨다. 부호 531A 가 후막 산화막이다.
도 9(b) : 도 9(a) 의 공정에서 얻은 중간 제품 (C13) 에 대해, 볼록 영역 (202T) 이 되는 반도체부 (512) 의 주위의 산화막 (531A) 을 에칭하여 광로 영역 (400) 이 되는 오목부 (533) 를 형성한다.
도 9(c) : 도 9(b) 의 공정에서 얻은 중간 제품 (C14) 의 상면에, 차광막 (450), 반사막 (451), 차광막 (452) 이 되는 금속막 (534) 을 성막한다.
도 9(d) : 도 9(c) 에서 얻은 중간 제품 (C15) 에 대해, 볼록 영역 (202T) 이 되는 반도체부 (512) 의 주위에 증착된 금속막 (534) 을 에칭 처리로 제거한다.
(제 25 공정 ∼ 제 26 공정)
도 10(a) : 도 9(d) 의 공정에서 얻은 중간 제품 (C16) 의 상면에 산화막 (535) 을 형성한다.
도 10(b) : 도 10(a) 의 공정에서 얻은 중간 제품 (C17) 의 표면으로부터 반도체 기판 기부 (202K) 의 n 형 영역을 향하여 비아홀 형성 처리, 비아홀 내에 대한 배선 금속 형성 처리를 실시하여 배선 금속 (536) 을 형성한다. 이것이 도 3 에서 설명한 고체 촬상 소자 (100) 이다.
제조 방법은 일례를 나타내는 것이며, 도 3 의 고체 촬상 소자 (100) 를 제조하는 여러 가지 공정을 채용해도 된다.
《제 2 실시형태》
도 11 은 제 2 실시형태의 고체 촬상 소자 (100A) 를 설명하는 도면이다. 제 1 실시형태의 고체 촬상 소자 (100) 와 동일한 지점에는 동일한 부호를 붙여 상세 설명은 생략한다.
고체 촬상 소자 (100A) 의 반도체 기판 (202) 은, 기판 이면측이 수광면이다. 반도체 기판 (202) 은, 수광면과 동일한 방향으로 넓어지는 평면을 갖는 평판상의 기부 영역 (202K) 과, 이 기부 영역 (202K) 으로부터 수광면측으로 볼록 형상인 볼록 영역 (202TA) 을 구비한다.
볼록 영역 (202TA) 은, 단면 형상이 사각형인 각기둥 형상이며, 기판 이면측의 최상부에는 PD (1) 가 형성되어 있다. PD (1) 의 구성은 제 1 실시형태와 동일하고, 설명을 생략한다.
도 11(a) 에 있어서 볼록 영역 (202TA) 의 우측면 (202R) 은, 제 1 실시형태와는 달리 단차가 없는 하나의 평면이다. 이 측면 (202R) 을 따라, PD (1) 와, FD (8) 와, 전송 트랜지스터 (4) 와, 증폭 트랜지스터 (11) 와, 리셋 트랜지스터 (13) 가 기판 두께 방향으로 이간되어 형성되어 있다. 각 게이트 전극 (4g, 11g, 13g) 은, 측면 (202R) 의 산화막면 상에 기판 두께 방향으로 이간되어 배치되어 있다.
기판 두께 방향은 기판 깊이 방향이지만, PD (1) 의 길이 방향, 입사광이 입사하는 방향을 따른 방향, 수광면과 직교하는 방향이라고 부를 수도 있다. 기판 두께 방향은 마이크로 렌즈 (462) 의 광축 방향이기도 하다.
FD (8) 는, 입사광의 입사 방향을 따라 p 형 영역을 사이에 두고 PD (1) 의 n 형 영역 (1a) 과 이간되어 배치되어 있다. PD (1) 와 FD (8) 사이의 p 형 영역의 표면, 즉 볼록 영역 (202TA) 의 우측면 (202R) 에는, 게이트 산화막 (도 12(a) 의 부호 302 참조) 을 개재하여 전송 게이트 전극 (4g) 이 형성되어 있다. 전송 게이트 전극 (4g) 에 전송 게이트 전압이 공급되면, PD (1) 에 축적된 전하가 FD (8) 에 전송된다.
FD (8) 에서 변환된 전압은, 증폭 게이트 배선 (11H) 에 의해 증폭 트랜지스터 (11) 의 게이트 전극 (11g) 에 인가된다. 증폭 트랜지스터 (11) 의 n 형 드레인 영역과 n 형 소스 영역은 p 형 백 게이트 영역을 사이에 두고 입사광의 입사 방향으로 소정 간격으로 형성되어 있다. 증폭 게이트 전극 (11g) 은, n 형 드레인 영역과 n 형 소스 영역 사이의 p 형 백 게이트 영역에 산화막을 개재하여 설치되어 있다.
리셋 트랜지스터 (13) 는, 입사광의 입사 방향으로 FD (8) 와 소정 간격으로 형성된 n 형 소스 영역을 갖고 있다. 리셋 게이트 전극 (13g) 은, n 형 드레인 영역과 n 형 소스 영역 사이의 p 형 백 게이트 영역과 대향하는 위치에 산화막을 개재하여 설치되어 있다.
제 2 실시형태의 고체 촬상 소자 (100A) 는 다음과 같은 작용 효과를 발휘한다.
제 2 실시형태의 고체 촬상 소자는 제 1 실시형태와 동일한 작용 효과를 발휘하는 것 외에, 이하와 같은 작용 효과도 발휘한다.
(1) 적어도 PD (1) 와, FD (8) 와, 증폭 트랜지스터 (11) 는 볼록 영역 (202TA) 내에 있어서, 측면 (202R) 을 따른 기판 두께 방향으로 소정 간격으로 배열되어 있다. PD (1) 로부터 FD (8) 로의 전하 전송, 증폭 트랜지스터 (11) 에 있어서의 소스-드레인 사이의 게이트 전극 직하의 p 형 영역에서의 전류의 방향이 기판 두께 방향이 된다. 리셋 트랜지스터 (13) 의 게이트 전극 (13g) 도 볼록 영역 (202TA) 의 상기 일측면 (202R) 에 형성되어 있고, 리셋 트랜지스터 (13) 의 소스-드레인 사이의 전류의 방향도 측면 (202R) 을 따른 기판 두께 방향이 된다.
그 때문에, 제 2 실시형태의 고체 촬상 소자 (100A) 는, 상기 신호 중 어느 하나, 혹은 전부를 기판 평면 방향으로 흘리도록 구성한 고체 촬상 소자에 비해 화소를 소형화할 수 있다.
(2) 제 1 실시형태의 볼록 영역 (202T) 에서 필요했던 단차를 없애고, 하나의 평면이 되는 측면 (202R) 을 갖는 볼록 영역 (202TA) 을 형성하였다.
그 때문에, 도 11 과 도 3 을 비교하면 알 수 있는 바와 같이 FD (8) 를 작게 할 수 있으므로, 변환 게인을 크게 할 수 있다. 또, 볼록 영역 (202TA) 의 단면적을 작게 할 수 있으므로, 도 3 에 나타낸 제 1 실시형태의 고체 촬상 소자에 비해 더욱 소형화할 수 있다.
(제조 프로세스)
이상 설명한 고체 촬상 소자 (100A) 에서는, 볼록 영역 (202TA) 의 일측면 (202R) 에 각종 게이트 전극이 입사광의 입사 방향으로 나열되어 있다. FD (8) 를 증폭 트랜지스터 (11) 의 게이트 전극 (11g) 과 접속하는 증폭 게이트 배선 (11H) 은, 볼록 영역 측면 (202R) 을 덮는 산화막과 질화막을 관통하여 n 형 영역의 FD (8) 와 접속하도록 형성할 필요가 있다. 도 12 ∼ 도 15 를 참조하여, 증폭 게이트 배선 (11H) 와 FD (8) 를 접속하는 지점에 대해 제조 방법을 설명한다. 또한, 이하의 설명에서는 각 공정에서 사용하는 마스크 형상과 레지스트 도포 등의 프로세스에 대한 상세 설명은 생략한다.
도 12(a) 는, 도 11(a) 의 FD (8) 와 증폭 게이트 배선 (11H) 의 주변을 확대하여 나타내는 도면이다. 도 11 과 동일한 지점에는 동일한 부호를 붙여 설명한다.
반도체 기판 (202) 의 볼록 영역 (202TA) 의 일측면 (202R) 에는 게이트 산화막 (302) 이 형성되고, 게이트 산화막 (302) 에는, 전송 게이트 전극 (4g), 리셋 게이트 전극 (13g), 증폭 게이트 전극 (11g) 이 형성되어 있다. 전송 게이트 전극 (4g), 리셋 게이트 전극 (13g), 증폭 게이트 전극 (11g) 의 표면은 질화막 (303, 304) 으로 덮여 있다. 도 12(a) 에서는 2 층의 질화막 (303, 304) 이 형성되어 있다. 일단이 증폭 게이트 전극 (11g) 에 접속된 증폭 게이트 배선 (11H) 의 타단은, 질화막 (303, 304) 과 산화막 (302) 을 관통하여 FD (8) 에 접속되어 있다. 이하, 이 게이트 배선 (11H) 의 제조 프로세스를 설명한다.
도 12(b) 에 나타내는 바와 같이, 증폭 게이트 배선 (11H) 은, 도시되지 않은 공정에 있어서 층간막 (301) 에 순차로 형성되는 제 1 및 제 2 배선 (11Ha, 11Hb) 과, 산화막 (302) 을 세로 방향으로 뚫은 비아홀에 형성된 배선 (11Hc) 을 포함하여 구성되어 있다. 리셋 게이트 전극 (13g) 에 접속되는 리셋 게이트 배선 (13H) 은, 도시되지 않은 공정에 있어서 층간막 (301) 에 형성되어 있다.
(제 1 공정 ∼ 제 4 공정)
이하의 도면에서는, 증폭 게이트 배선 (11H) 을 제조하는 프로세스에 관련된 요소에 대해 상세하게 도시하여 설명한다.
도 13(a) : 층간막 (301) 을 도 12(a) 에서 나타내는 위치까지 에치백한다.
도 13(b) : 등방성 에칭으로 층간막 (301) 을 추가로 에칭한다.
도 13(c) : 도 13(b) 의 공정에서 얻은 중간 제품 (C1) 의 표면에 질화막 (304) 을 얇게 퇴적시킨다.
도 13(d) : 도 13(c) 의 공정에서 얻은 중간 제품 (C2) 에 SOG (Spin 0n Glass : SiO 계) (307) 를 얇게 도포한다.
(제 5 공정 ∼ 제 8 공정)
도 14(a) : SOG (307) 를 패터닝한다. 부호 SOG307a 는 패터닝 후의 SOG 이다.
도 14(b) : 도 14(a) 의 공정에서 얻은 중간 제품 (C3) 에 레지스트를 도포하고, 도 14(b) 에 나타내는 형상으로 패터닝한다. 부호 308 은, 패터닝 후의 레지스트이다.
도 14(c) : 도 14(b) 의 공정에서 얻은 중간 제품 (C4) 에 대해 웨트 에칭을 실시하고, 패터닝 후의 SOG (307a) 를 제거한다.
도 14(d) : 도 14(c) 의 공정에서 얻은 중간 제품 (C5) 에 대해 웨트 에칭을 실시하고, 층간막 (301) 의 상면의 질화막 (304) 과, FD (8) 와 대향하는 산화막 (302) 및 질화막 (304) 을 제거한다. 이 때, 측면 (202R) 의 2 층의 질화막 (303) 과 산화막 (304) 은 레지스트 (308) 로 덮여 있으므로 제거되지 않는다. 게이트 산화막 (302) 의 에칭시에, 층간막 (301) 의 표면도 약간 에칭되지만, 게이트 산화막 (302) 은 얇으므로 (10 ㎚ 정도) 거의 영향은 없다.
(제 9 공정 ∼ 제 12 공정)
도 15(a) : 도 14(d) 의 공정에서 얻은 중간 제품 (C6) 의 레지스트 (308) 를 제거하고, 새로운 레지스트를 도포하고, 도 15(a) 에 나타내는 형상으로 패터닝한다. 부호 309 는, 패터닝 후의 레지스트이다. 레지스트 (309) 에 기판 두께 방향으로 에칭용 관통공 (309a) 을 형성한다.
도 15(b) : 도 15(a) 의 공정에서 얻은 중간 제품 (C7) 에 대해, 관통공 (309a) 에 유입하는 에칭액에 의해 층간막 (301) 을 에칭하고, 층간막 (301) 에 배선 금속용 구멍 (310) 을 형성한다.
도 15(c) : 도 15(b) 의 공정에서 얻은 중간 제품 (C8) 의 레지스트 (309) 를 제거하고, 배선 금속용 구멍 (310) 내에 금속 재료, 예를 들어 텅스텐을 증착시켜 게이트 배선 (11Hc) 을 형성한다.
도 15(d) : 도 15(c) 의 공정에서 얻은 중간 제품 (C9) 에 대해 게이트 배선 (11Hb) 을 형성한다. 도 15(d) 는 도 12(a) 에서 나타낸 중간 제품이다. 이 중간 제품에 대해 각종 프로세스 처리를 실시하여 도 11 에 나타내는 제 2 실시형태의 고체 촬상 소자 (100A) 를 제조한다.
제조 방법은 일례를 나타내는 것이며, 도 11 의 고체 촬상 소자 (100A) 를 제조하는 여러 가지 공정을 채용해도 된다.
본 발명은, 이상 설명한 실시형태, 변형예로 한정되지 않는다. 본 발명을 일탈하지 않는 범위에서 여러 가지 변형, 변경을 실시한 고체 촬상 소자도 본 발명의 범위 내이다.
예를 들어, 선택 트랜지스터 (12) 도 볼록 영역 (202T, 202TA) 에 형성해도 된다.
PD (1) 의 양자 효과, FD (8) 의 용량 등을 종합적으로 설계하여 촬상 소자의 요구 성능이 얻어지는 것이면, 광로 영역 (400) 을 생략하여 PD (1) 의 수광면측의 면으로부터 광을 입사시키도록 해도 된다.
또 본 발명은, 도 16 에 나타내는 바와 같이, 상기 서술한 각 실시형태, 변형예의 촬상 소자 (100) 와, 촬상 소자 (100) 로부터 출력된 신호에 기초하여 화상 데이터를 생성하는 생성부 (1500) 를 구비하는 촬상 장치 (1600) 로도 실시할 수 있다.
다음의 우선권 기초 출원의 개시 내용은 인용문으로서 여기에 포함된다.
일본국 특허출원 2015년 제195348호 (2015년 9월 30일 출원)
1 : 포토다이오드,
1a : n 형 광전 변환 영역,
1b : p 형 광전 변환 영역,
1d, 1e : 면,
4 : 전송 트랜지스터,
4g : 전송 게이트 전극,
4H : 전송 배선,
8 : 플로팅 디퓨전,
11 : 증폭 트랜지스터,
11g : 증폭 게이트 전극,
11H : 증폭 게이트 배선,
11Ha, 11Hb, 11Hc : 증폭 게이트 배선을 구성하는 배선 요소,
12 : 선택 트랜지스터,
13 : 리셋 트랜지스터,
13g : 리셋 게이트 전극,
13H : 리셋 게이트 배선,
20 : 화소,
21 : 수직 신호선,
100, 100A : 고체 촬상 소자,
200 : 반도체 기판,
201 : 산화 영역,
202 : 반도체 영역,
203 : 배선 영역,
202K : 기부 영역,
202T : 볼록 영역,
400 : 광로 영역,
401 : 개구,
450, 452 : 차광막,
451 : 반사막

Claims (15)

  1. 마이크로 렌즈를 투과하여 입사한 광을 광전 변환하는 광전 변환부에서 생성된 전하를 축적하는 축적부와,
    상기 축적부의 전압에 기초하는 신호를 판독하는 판독부를 구비하고,
    상기 축적부와 상기 판독부는, 상기 마이크로 렌즈의 광축 방향을 따라 형성되는, 촬상 소자.
  2. 제 1 항에 있어서,
    상기 축적부의 전압에 기초하는 신호를 상기 판독부에 출력하는 출력부를 구비하고,
    상기 출력부는, 상기 마이크로 렌즈의 광축 방향에 있어서, 상기 축적부와 상기 판독부 사이에 형성되는, 촬상 소자.
  3. 마이크로 렌즈의 광축과 교차하는 제 1 면과 제 2 면을 갖고, 상기 제 1 면과 상기 제 2 면 사이에 상기 마이크로 렌즈를 투과하여 입사한 광을 광전 변환하는 광전 변환부에서 생성된 전하를 축적하는 축적부와, 상기 축적부의 전압에 기초하는 신호를 판독하는 판독부와, 상기 축적부의 전압에 기초하는 신호를 상기 판독부에 출력하는 출력부를 구비하는 촬상 소자로서,
    상기 마이크로 렌즈의 광축 방향에 있어서, 상기 축적부는 상기 제 1 면측에 형성되고, 상기 판독부는 상기 제 2 면측에 형성되고, 상기 출력부는 상기 축적부와 상기 판독부 사이에 형성되는, 촬상 소자.
  4. 제 3 항에 있어서,
    상기 제 1 면은 광이 입사하는 입사면인, 촬상 소자.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 출력부는, 상기 축적부에 기초하는 신호를 상기 판독부에 제공하는 전극을 포함하는, 촬상 소자.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 광전 변환부와 상기 축적부와 상기 판독부는, 상기 마이크로 렌즈의 광축 방향을 따라 형성되는, 촬상 소자.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 축적부는, 상기 마이크로 렌즈의 광축 방향에 있어서, 상기 광전 변환부와 상기 판독부 사이에 형성되는, 촬상 소자.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 마이크로 렌즈를 투과하여 상기 축적부에 입사하는 광을 차광하는 차광부를 구비하고,
    상기 광전 변환부는, 상기 마이크로 렌즈와 상기 차광부 사이에서, 상기 마이크로 렌즈를 투과하여 입사한 광을 수광하는, 촬상 소자.
  9. 제 8 항에 있어서,
    상기 광전 변환부는, 상기 마이크로 렌즈와 상기 차광부 사이에서, 상기 마이크로 렌즈의 광축과 교차하는 방향으로부터 입사한 광을 수광하는 수광면을 갖는, 촬상 소자.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 광전 변환부는, 상기 마이크로 렌즈와 상기 차광부 사이에서, 상기 마이크로 렌즈를 투과하여 입사한 광을 수광하는 복수의 수광면을 갖는, 촬상 소자.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 광전 변환부의 적어도 일부는, 상기 차광부보다 입사광이 입사해 오는 측으로 돌출하는, 촬상 소자.
  12. 제 11 항에 있어서,
    상기 차광부는 개구부를 갖고,
    상기 광전 변환부의 적어도 일부는, 상기 개구부로부터, 상기 차광부보다 입사광이 입사해 오는 측으로 돌출하는, 촬상 소자.
  13. 제 1 항에 있어서,
    상기 판독부에 의해 판독된 신호를 선택하는 선택부를 추가로 구비하고,
    상기 축적부와 상기 판독부와 상기 선택부는, 상기 마이크로 렌즈의 광축 방향을 따라 형성되는, 촬상 소자.
  14. 제 13 항에 있어서,
    상기 판독부는, 상기 마이크로 렌즈의 광축 방향을 따라, 상기 축적부와 상기 선택부 사이에 형성되는, 촬상 소자.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 촬상 소자와,
    상기 촬상 소자로부터 출력된 신호에 기초하여 화상 데이터를 생성하는 생성부를 구비하는, 촬상 장치.
KR1020187008397A 2015-09-30 2016-09-28 촬상 소자 및 촬상 장치 KR102113836B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015195348 2015-09-30
JPJP-P-2015-195348 2015-09-30
PCT/JP2016/078593 WO2017057444A1 (ja) 2015-09-30 2016-09-28 撮像素子および撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207014084A Division KR20200056490A (ko) 2015-09-30 2016-09-28 촬상 소자 및 촬상 장치

Publications (2)

Publication Number Publication Date
KR20180044963A true KR20180044963A (ko) 2018-05-03
KR102113836B1 KR102113836B1 (ko) 2020-05-21

Family

ID=58427657

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187008397A KR102113836B1 (ko) 2015-09-30 2016-09-28 촬상 소자 및 촬상 장치
KR1020207014084A KR20200056490A (ko) 2015-09-30 2016-09-28 촬상 소자 및 촬상 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207014084A KR20200056490A (ko) 2015-09-30 2016-09-28 촬상 소자 및 촬상 장치

Country Status (6)

Country Link
US (3) US10600827B2 (ko)
EP (1) EP3358622A4 (ko)
JP (2) JP6631635B2 (ko)
KR (2) KR102113836B1 (ko)
CN (1) CN108140654A (ko)
WO (1) WO2017057444A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113836B1 (ko) 2015-09-30 2020-05-21 가부시키가이샤 니콘 촬상 소자 및 촬상 장치
TW202044335A (zh) * 2019-03-15 2020-12-01 日商索尼半導體解決方案公司 攝像元件及半導體元件
EP4099387A3 (en) * 2021-06-01 2023-04-05 Samsung Electronics Co., Ltd. Image sensor including a transistor with a vertical channel and a method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547260B2 (ko) 1972-10-30 1980-11-28
WO2014002420A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置
WO2014120447A1 (en) * 2013-01-31 2014-08-07 Apple Inc. Vertically stacked image sensor
US20150035028A1 (en) * 2013-08-05 2015-02-05 Apple Inc. Image Sensor with Buried Light Shield and Vertical Gate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134562A (ja) 2005-11-11 2007-05-31 Sharp Corp 固体撮像装置およびそれの製造方法
JP2007228460A (ja) 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP2007250652A (ja) 2006-03-14 2007-09-27 Sharp Corp 半導体装置
TW200913244A (en) 2007-09-12 2009-03-16 Unisantis Electronics Jp Ltd A solid state imaging device
US9543356B2 (en) 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
EP3514831B1 (en) 2009-12-26 2021-10-13 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system
JP5054182B2 (ja) 2010-03-12 2012-10-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP2012015274A (ja) * 2010-06-30 2012-01-19 Canon Inc 固体撮像装置、及び固体撮像装置の製造方法。
JP2012156310A (ja) 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2013098446A (ja) 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
TW201334169A (zh) 2012-02-10 2013-08-16 Sony Corp 攝像元件、製造裝置及方法、及攝像裝置
JP5547260B2 (ja) 2012-10-22 2014-07-09 株式会社東芝 固体撮像装置
JP2015095468A (ja) 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2015162604A (ja) * 2014-02-27 2015-09-07 株式会社東芝 Ｃｍｏｓイメージセンサ
KR102113836B1 (ko) 2015-09-30 2020-05-21 가부시키가이샤 니콘 촬상 소자 및 촬상 장치
KR102465576B1 (ko) * 2016-03-29 2022-11-11 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US9992437B1 (en) * 2017-02-03 2018-06-05 SmartSense Technology(U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547260B2 (ko) 1972-10-30 1980-11-28
WO2014002420A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置
WO2014120447A1 (en) * 2013-01-31 2014-08-07 Apple Inc. Vertically stacked image sensor
US20150035028A1 (en) * 2013-08-05 2015-02-05 Apple Inc. Image Sensor with Buried Light Shield and Vertical Gate

Also Published As

Publication number Publication date
EP3358622A1 (en) 2018-08-08
KR20200056490A (ko) 2020-05-22
US10600827B2 (en) 2020-03-24
JP7006673B2 (ja) 2022-01-24
EP3358622A4 (en) 2019-12-04
JPWO2017057444A1 (ja) 2018-07-19
JP2020061561A (ja) 2020-04-16
KR102113836B1 (ko) 2020-05-21
US11658192B2 (en) 2023-05-23
CN108140654A (zh) 2018-06-08
US20200243586A1 (en) 2020-07-30
US20220068989A1 (en) 2022-03-03
JP6631635B2 (ja) 2020-01-15
WO2017057444A1 (ja) 2017-04-06
US20180288348A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
JP7383597B2 (ja) 撮像素子および撮像装置
KR102398125B1 (ko) 촬상 소자 및 촬상 장치
US8981439B2 (en) Solid-state imaging device and image capturing system
US11658192B2 (en) Image sensor and image-capturing device
JP5677238B2 (ja) 固体撮像装置
US20080169491A1 (en) Solid-state imaging device, electronic module and electronic apparatus
JP2010045083A (ja) 固体撮像素子
WO2024029383A1 (ja) 光検出装置及び電子機器
JP2023144526A (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right