JPWO2017017987A1

JPWO2017017987A1 - 回路基板、これを用いたフィルタ回路およびキャパシタンス素子

Info

Publication number: JPWO2017017987A1
Application number: JP2017531032A
Authority: JP
Inventors: 淳東條
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-07-28
Filing date: 2016-03-14
Publication date: 2017-12-14
Anticipated expiration: 2036-03-14
Also published as: DE112016003408T5; US20180040427A1; US10382000B2; CN107408931A; DE112016003408B4; WO2017017987A1; JP6500989B2; CN107408931B

Abstract

コンデンサを実装する回路基板（２）である。回路基板（２）は、コンデンサ（Ｃ１）の一方の端子を接続するための電極（Ｔ１）と、電極（Ｔ１）と接続する一端からコンデンサ（Ｃ１）を実装する領域を横切り他端へと延びる配線パターンを有するインダクタ（Ｌ１）と、電極（Ｔ１）と接続する一端からコンデンサ（Ｃ１）を実装する領域をインダクタ（Ｌ１）とは反対側から横切り他端へと延びる配線パターンを有するインダクタ（Ｌ２）とを備えている。平面視においてインダクタ（Ｌ１）の配線パターンとインダクタ（Ｌ２）の配線パターンとが交差し、インダクタ（Ｌ１）の配線パターンとインダクタ（Ｌ２）の配線パターンとの成す角が直角以外の角度である。

Description

本発明は、回路基板、これを用いたフィルタ回路およびキャパシタンス素子に関し、特に、キャパシタンス素子を実装する回路基板、これを用いたフィルタ回路および回路部を備えるキャパシタンス素子に関する。

電子機器のノイズの対策に、フィルタ回路がよく用いられる。このフィルタ回路には、例えばＥＭＩ（Electro-Magnetic Interference）除去フィルタがある。また、フィルタ回路は、導体を流れる電流のうち、必要な成分を通し、不要な成分を除去する回路であり、回路構成にキャパシタンス素子であるコンデンサが使用される場合がある。コンデンサを使用したフィルタ回路では、当該コンデンサの寄生インダクタンスである等価直列インダクタンス（ESL：Equivalent Series Inductance）によりノイズ抑制効果が低下することが知られている。

一方、アンテナ装置において、インピーダンス変換回路の擬似的な負のインダクタンス成分を用いて、アンテナ素子の実効的なインダクタンス成分を抑制する構成が知られている（例えば、特許文献１）。

特開２０１２−８５２５１号公報

しかし、特許文献１で示したインピーダンス変換回路を用いて、コンデンサの寄生インダクタンスを打ち消す場合に、当該インピーダンス変換回路を単純にフィルタ回路に用いてもコンデンサの寄生インダクタンスを十分に打ち消すことができない場合があった。特に、コンデンサの寄生インダクタンスを打ち消す回路基板を製造する場合に、当該回路基板の製造バラツキを考慮する必要があった。

そこで、本発明の目的は、キャパシタンス素子の寄生インダクタンスを打ち消す場合に、製造バラツキを考慮した回路基板、これを用いたフィルタ回路および回路部を備えるキャパシタンス素子を提供する。

本発明の一形態に係る回路基板は、キャパシタンス素子を実装する回路基板であって、キャパシタンス素子の一方の端子を接続するための電極と、電極と接続する一端からキャパシタンス素子を実装する領域を横切り他端へと延びる第１配線を有する第１インダクタンス素子と、電極と接続する一端からキャパシタンス素子を実装する領域を第１配線とは反対側から横切り他端へと延びる第２配線を有する第２インダクタンス素子とを備え、平面視において第１インダクタンス素子の第１配線と第２インダクタンス素子の第２配線とが交差し、第１配線と第２配線との成す角がいずれも直角以外の角度である。

本発明の一形態に係るフィルタ回路は、上記の回路基板と、キャパシタンス素子として、回路基板に実装するコンデンサとを備える。

本発明の一形態に係るキャパシタンス素子は、表面または内部に回路部を備えるキャパシタンス素子であって、回路部は、キャパシタンス素子の一方の端子と接続する一端からキャパシタンス素子を横切り他端へと延びる第１配線を有する第１インダクタンス素子と、キャパシタンス素子の一方の端子と接続する一端からキャパシタンス素子を第１配線とは反対側から横切り他端へと延びる第２配線を有する第２インダクタンス素子とを備え、平面視において第１インダクタンス素子の第１配線と、第２インダクタンス素子の第２配線とが交差し、第１配線と第２配線との成す角がいずれも直角以外の角度である。

本発明の一形態に係る別のキャパシタンス素子は、積層された複数のセラミック層からなり、互いに対向する１対の主面と主面間を結ぶ側面とを有する、セラミック素体と、セラミック素体の内部に配置された複数の内部電極と、セラミック素体の側面に配置され、複数の内部電極にそれぞれ電気的に接続された、複数の外部電極とを備え、セラミック素体は、互いに対向する１対の主面間を結ぶ高さ方向に沿って第１の機能部と、第２の機能部とが配置されており、第１の機能部は、セラミック素体の第１の側面から第１の側面と対向しないセラミック素体の第２の側面へと延びる線形状の第１の内部電極と、第１の側面から第２の側面と対向するセラミック素体の第３の側面へと延びる線形状の第２の内部電極とを含み、第１の内部電極と第２の内部電極とがセラミック層を介して配置され、それぞれインダクタンス素子を構成し、平面視において交差する第１の内部電極と第２の内部電極との成す角がいずれも直角以外の角度となり、第２の機能部は、第１の側面から延びる面形状の第３の内部電極と、第１の側面と対向するセラミック素体の第４の側面から延びる面形状の第４の内部電極とを含み、セラミック層を介して高さ方向に対向する第３の内部電極と第４の内部電極との組み合わせが複数設けられている。

本発明によれば、平面視において第１インダクタンス素子の第１配線と、第２インダクタンス素子の第２配線とが交差し、第１配線と第２配線との成す角がいずれも直角以外の角度となるので、製造バラツキにより回路基板に積みズレが生じてもキャパシタンス素子の寄生インダクタンスを打ち消すための負のインダクタンス成分への影響が小さい。また、上記の回路基板にキャパシタンス素子を実装することで、高周波帯のノイズ抑制効果に対して製造バラツキの影響が小さいフィルタ回路を作成することができる。さらに、寄生インダクタンスを打ち消すために表面または内部に回路部を備えるキャパシタンス素子は、平面視において第１インダクタンス素子の第１配線と、第２インダクタンス素子の第２配線とが交差し、第１配線と第２配線との成す角がいずれも直角以外の角度とすることで、製造バラツキによる負のインダクタンス成分への影響を小さくすることができる。

本発明の実施の形態１に係るフィルタ回路の平面図である。本発明の実施の形態１に係るフィルタ回路の回路図である。本発明の実施の形態１に係るインダクタの配線パターンを示す平面図および等価回路を示す回路図である。本発明の実施の形態１に係るフィルタ回路においてインダクタの配線パターンのズレを説明するための平面図である。本発明の実施の形態１に係るフィルタ回路の周波数に対する伝送特性を示すグラフである。比較対象のフィルタ回路においてインダクタの配線パターンのズレを説明するための平面図である。比較対象のフィルタ回路の周波数に対する伝送特性を示すグラフである。本発明の実施の形態１の変形例に係るインダクタの配線パターンを示す平面図である。本発明の実施の形態１の別の変形例に係るインダクタの配線パターンを示す平面図および等価回路を示す回路図である。本発明の実施の形態２に係るコンデンサの斜視図である。本発明の実施の形態２に係るコンデンサの要部構成を示す分解斜視図である。本発明の実施の形態２の変形例に係るコンデンサの斜視図である。本発明の実施の形態２の変形例に係るインダクタの回路部構成を示す分解平面図である。

以下に、本発明の実施の形態に係る回路基板、これを用いたフィルタ回路およびキャパシタ素子について説明する。

（実施の形態１）
以下に、本発明の実施の形態１に係る回路基板およびこれを用いたフィルタ回路について図面を参照しながら説明する。図１は、本発明の実施の形態１に係るフィルタ回路の平面図である。図２は、本発明の実施の形態１に係るフィルタ回路１の回路図である。

フィルタ回路１は、例えば、ＥＭＩ除去フィルタであり、５次のＴ型ＬＣフィルタ回路である。なお、本実施の形態１では、フィルタ回路の構成として５次のＴ型ＬＣフィルタ回路を用いて説明するが、３次のＴ型ＬＣフィルタ回路や、より高次のＴ型ＬＣフィルタ回路に対しても同様に適用することができる。まず、フィルタ回路１は、図２に示すように、コンデンサＣ１、コンデンサＣ２、電極Ｔ１、インダクタＬ１、インダクタＬ２、インダクタＬ３、電極Ｔ２、およびインダクタＬ６を備えている。

コンデンサＣ１は、一方の端子を電極Ｔ１に接続し、他方の端子を接地電極ＧＮＤ３に接続している。コンデンサＣ１は、寄生インダクタンス（等価直列インダクタンス（ESL））としてインダクタＬ４、および寄生抵抗（等価直列抵抗（ESR））として抵抗Ｒ１とを有しており、インダクタＬ４および抵抗Ｒ１がキャパシタＣ１ａに直列に接続された回路構成と等価である。電極Ｔ１には、コンデンサＣ１の他にインダクタＬ１およびインダクタＬ２が接続されている。インダクタＬ１とインダクタＬ２とは密結合しており、擬似的に負のインダクタンス成分が生じている。この負のインダクタンス成分は、コンデンサＣ１の寄生インダクタンス（インダクタＬ４）を打ち消すことができ、コンデンサＣ１のインダクタンス成分を見かけ上小さくすることができる。コンデンサＣ１、インダクタＬ１およびインダクタＬ２で構成される回路を３次のＴ型ＬＣフィルタ回路と考えた場合、当該フィルタ回路は、インダクタＬ１とインダクタＬ２との負のインダクタンス成分により寄生インダクタンス（インダクタＬ４）を打ち消すことで、高周波帯のノイズ抑制効果を向上させる。

コンデンサＣ２は、一方の端子を電極Ｔ２に接続し、他方の端子を接地電極ＧＮＤ４に接続している。コンデンサＣ２は、寄生インダクタンスとしてインダクタＬ５、および寄生抵抗として抵抗Ｒ２とを有しており、インダクタＬ５および抵抗Ｒ２がキャパシタＣ２ａに直列に接続された回路構成と等価である。電極Ｔ２には、コンデンサＣ２の他にインダクタＬ３およびインダクタＬ６が接続されている。インダクタＬ３とインダクタＬ６とは密結合しており、擬似的に負のインダクタンス成分が生じている。この負のインダクタンス成分は、コンデンサＣ２の寄生インダクタンス（インダクタＬ５）を打ち消すことができ、コンデンサＣ２のインダクタンス成分を見かけ上小さくすることができる。コンデンサＣ２、インダクタＬ３およびインダクタＬ６で構成される回路を３次のＴ型ＬＣフィルタ回路と考えた場合、当該フィルタ回路は、インダクタＬ３とインダクタＬ６との負のインダクタンス成分により寄生インダクタンス（インダクタＬ５）を打ち消すことで、高周波帯のノイズ抑制効果を向上させる。

フィルタ回路１は、図１に示すように、回路基板２に対してコンデンサＣ１およびコンデンサＣ２が並列に実装されている。コンデンサＣ１およびコンデンサＣ２を実装する回路基板２に面に電極Ｔ１および電極Ｔ２が形成されている。

回路基板２は、ガラスエポキシ基板の多層基板であり、複数の層を有している。コンデンサＣ１およびコンデンサＣ２を実装する面である第１層目には、電極Ｔ１および電極Ｔ２が形成されている。その他、第１層目には、コンデンサＣ１およびコンデンサＣ２を実装する電極Ｔ１および電極Ｔ２とは別の電極が形成されている。第１層目の下層に位置する第２層目には、インダクタＬ１およびインダクタＬ６のコイル形状の配線パターンが形成されており、インダクタＬ１およびインダクタＬ６の一方の端子が接続する電極Ｔ３および電極Ｔ４が形成されている。さらに下層の第３層目には、インダクタＬ２およびインダクタＬ３のコイル形状の配線パターンが形成されている。

インダクタＬ１のコイル形状の配線パターンは、図１に示すように電極Ｔ１と接続し、コンデンサＣ１の長辺方向に沿って延びる直線部分の配線パターンと、コンデンサＣ１を横切り電極Ｔ３に至る斜線部分の配線パターンとを含む。インダクタＬ２のコイル形状の配線パターンは、図１に示すように電極Ｔ１と接続し、コンデンサＣ１の長辺方向に沿って延びる直線部分の配線パターンと、コンデンサＣ１をインダクタＬ１の配線パターンとは反対側から横切りコンデンサＣ２の方向に至る斜線部分の配線パターンとを含む。インダクタＬ１のコイル形状の配線パターンと、インダクタＬ２のコイル形状の配線パターンとは同じ形状であり、電極Ｔ１を挟んで線対称である。また、インダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとは、平面視においてコンデンサＣ１を実装する位置で交差し、インダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとの成す角がいずれも直角以外の角度である。つまり、インダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとは、直交しない。ここで、平面視とは、コンデンサＣ１，Ｃ２を実装する回路基板２の面の法線方向から見た視野のことである。

同様に、インダクタＬ６のコイル形状の配線パターンは、図１に示すように電極Ｔ２と接続し、コンデンサＣ２の長辺方向に沿って延びる直線部分の配線パターンと、コンデンサＣ２を横切り電極Ｔ４に至る斜線部分の配線パターンとを含む。インダクタＬ３のコイル形状の配線パターンは、図１に示すように電極Ｔ２と接続し、コンデンサＣ２の長辺方向に沿って延びる直線部分の配線パターンと、コンデンサＣ２をインダクタＬ６の配線パターンとは反対側から横切りコンデンサＣ１の方向に至る斜線部分の配線パターンとを含む。インダクタＬ６のコイル形状の配線パターンと、インダクタＬ３コイル形状の配線パターンとは同じ形状であり、電極Ｔ２を挟んで線対称である。また、インダクタＬ６の斜線部分の配線パターンとインダクタＬ３の斜線部分の配線パターンとは、平面視においてコンデンサＣ２を実装する位置で交差し、インダクタＬ６の斜線部分の配線パターンとインダクタＬ３の斜線部分の配線パターンとの成す角がいずれも直角以外の角度である。つまり、インダクタＬ６の斜線部分の配線パターンとインダクタＬ３の斜線部分の配線パターンとは、直交しない。

インダクタＬ２およびインダクタＬ３のコイル形状の配線パターンは、図１に示すように、連続して形成されており、１つのインダクタンス素子と考えることができる。つまり、１つのインダクタンス素子の図面の左側半分がインダクタＬ２として機能し、１つのインダクタンス素子の図面の右側半分がインダクタＬ３として機能している。これにより、インダクタＬ２およびインダクタＬ３の製造コストを低減することができる。もちろん、インダクタＬ２およびインダクタＬ３を別々に形成してもよい。

インダクタＬ１の配線パターンは、巻き方向を一方の電極Ｔ３から電極Ｔ１へ反時計回りにしたコイル形状であり、インダクタＬ２の配線パターンは、巻き方向を電極Ｔ１からインダクタＬ３側へ反時計回りにしたコイル形状である。そのため、インダクタＬ１とインダクタＬ２とのコイルの巻き方向は、同じ反時計回りである。一方、インダクタＬ６の配線パターンは、巻き方向を電極Ｔ２から他方の電極Ｔ４へ時計回りにしたコイル形状であり、インダクタＬ３の配線パターンは、巻き方向をインダクタＬ２側から電極Ｔ２へ時計回りにしたコイル形状である。そのため、インダクタＬ３とインダクタＬ６とのコイルの巻き方向は、同じ時計回りである。そして、インダクタＬ１およびインダクタＬ２の巻き方向と、インダクタＬ３およびインダクタＬ６の巻き方向とは異なる方向となっている。

インダクタＬ１とインダクタＬ２とは、電極Ｔ１に設けた共通のビアによって電気的に接続されている。同様に、インダクタＬ３とインダクタＬ６とは、電極Ｔ２に設けた共通のビアによって電気的に接続されている。

次に、インダクタＬ１およびインダクタＬ２のコイル形状の配線パターンについて詳しく説明する。なお、インダクタＬ６およびインダクタＬ３のコイル形状の配線パターンは、Ｌ１およびインダクタＬ２のコイル形状の配線パターンと同じであるため詳しい説明を省略する。図３は、本発明の実施の形態１に係るインダクタの配線パターンを示す平面図および等価回路を示す回路図である。図３（ａ）に示す平面図では、インダクタＬ１およびインダクタＬ２のコイル形状の配線パターンが図示してある。インダクタＬ１の配線パターンおよびインダクタＬ２の配線パターンは、共通のビア３を介して電極Ｔ１に接続される。インダクタＬ１の配線パターンは、直線部分の配線パターン（インダクタＬ１ａに相当）と斜線部分の配線パターン（インダクタＬ１ｂに相当）を有している。インダクタＬ２の配線パターンは、直線部分の配線パターン（インダクタＬ２ａに相当）と斜線部分の配線パターン（インダクタＬ２ｂに相当）を有している。

また、平面視においてインダクタＬ１ｂとインダクタＬ２ｂとは交差し、交差部１２を有している。交差部１２においてインダクタＬ１ｂとインダクタＬ２ｂとの成す角は、インダクタＬ１ｂからインダクタＬ２ｂへ時計回りに成す角αと、インダクタＬ２ｂからインダクタＬ１ｂへ時計回りに成す角βとを含む。成す角αおよび成す角βはいずれも直角ではなく、成す角αより成す角βの方が大きくなっている。例えば、成す角α＝２２°とする。

図２に示す回路図では、インダクタＬ１およびインダクタＬ２をそれぞれ単純に１つコイルとして図示している。しかし、図３（ａ）に示すようにインダクタＬ１およびインダクタＬ２のコイル形状の配線パターンは、図３（ｂ）に示すような等価回路として表すことができる。インダクタＬ１は、直線部分の配線パターンに対応するインダクタＬ１ａと、斜線部分の配線パターンに対応するインダクタＬ１ｂとに分けられる。同様に、インダクタＬ２は、直線部分の配線パターンに対応するインダクタＬ２ａと、斜線部分の配線パターンに対応するインダクタＬ２ｂとに分けられる。インダクタＬ１ｂとインダクタＬ２ｂとは、交差部１２を有するため、等価回路において近接した位置に配置されている。インダクタＬ１ｂとインダクタＬ２ｂとの結合係数は、図３（ａ）に示す成す角αがより小さいほど大きくなる。なお、インダクタＬ１ｂとインダクタＬ２ｂとが交差するのではなく、インダクタＬ１ｂとインダクタＬ２ｂとが平行の状態になる場合に結合係数が最も大きくなる。

しかし、製造バラツキによりインダクタＬ１を形成した第２層目とインダクタＬ２を形成した第３層目との間に積みズレが生じた場合、インダクタＬ１ｂとインダクタＬ２ｂとが平行の状態であれば、インダクタＬ１ｂとインダクタＬ２ｂとの距離が変化して結合係数が大きく変化することがある。つまり、インダクタＬ１ｂとインダクタＬ２ｂとが平行の状態に配置されている場合、製造バラツキによる結合係数への影響が大きい。

前述で説明したように、フィルタ回路は、インダクタＬ１とインダクタＬ２との負のインダクタンス成分により寄生インダクタンス（インダクタＬ４）を打ち消すことで、高周波帯のノイズ抑制効果を向上させる。この寄生インダクタンスを完全に打ち消すためには寄生インダクタンスと同じ大きさの負のインダクタンス成分を生じさせる必要がある。寄生インダクタンスと同じ大きさの負のインダクタンス成分を生じさせる条件は１点のみであるが、当該条件を中心としてある程度の範囲において、高周波帯のノイズ抑制効果を向上させる程度にコンデンサＣ１，Ｃ２の寄生インダクタンスを打ち消すことができる。例えば、寄生インダクタンスが１ｎＨの場合に、寄生インダクタンスを完全に打ち消すためにインダクタＬ１とインダクタＬ２との負のインダクタンス成分が−１ｎＨとなる条件は１点のみである。しかし、高周波帯のノイズ抑制効果を向上させる程度にコンデンサＣ１，Ｃ２の寄生インダクタンスを打ち消すのであれば、インダクタＬ１とインダクタＬ２との負のインダクタンス成分が−１．２ｎＨから−０．８ｎＨまでの範囲であってもよい。そのため、ある程度の製造バラツキが生じても高周波帯のノイズ抑制効果を向上させることができるフィルタ回路を形成することができる。

しかし、製造バラツキが大きくなり、結合係数への影響が大きくなると、インダクタＬ１とインダクタＬ２との負のインダクタンス成分にバラツキが生じる。フィルタ回路は、負のインダクタンス成分にバラツキが生じると、寄生インダクタンスを完全に打ち消すための条件から大きく離れ、高周波帯のノイズ抑制効果を向上させることができない場合があった。

そこで、インダクタＬ１を形成した第２層目とインダクタＬ２を形成した第３層目との間に積みズレによる製造バラツキを回避する方法として、同一層内に２つのインダクタを形成する方法が考えられる。しかし、形成することができる配線パターンの精度から２つのインダクタを同一層内に形成すると、２つのインダクタを近づけることができる距離には限界があり、回路基板が大型化する問題がある。例えば、回路基板に形成する配線パターンの精度が１００μｍ程度必要な場合、同一層内に２つのインダクタを形成するとすれば、２つのインダクタの中心線間の距離は２００μｍ以上必要となり回路基板が大型化する。

そのため、本実施の形態に係るフィルタ回路１では、２つのインダクタを異なる層に形成するが、インダクタＬ１ｂとインダクタＬ２ｂとを平行の状態とはせず、インダクタＬ１ｂとインダクタＬ２ｂとが交差部１２を有する構成（成す角α＝０（ゼロ）°や１８０°以外の角度）にしている。なお、インダクタＬ１ｂとインダクタＬ２ｂとが直交する場合（成す角α＝９０°）は、インダクタＬ１ｂとインダクタＬ２ｂとの結合係数が０（ゼロ）となるので、本実施の形態に係るフィルタ回路１の構成から除かれる。インダクタＬ１ｂとインダクタＬ２ｂとの結合係数は、インダクタＬ１ｂとインダクタＬ２ｂとが平行の状態となる構成に比べて、インダクタＬ１ｂとインダクタＬ２ｂとが交差部１２を有する構成の方が小さくなる。

しかし、本実施の形態に係るフィルタ回路１では、製造バラツキによりインダクタＬ１を形成した第２層目とインダクタＬ２を形成した第３層目との間に積みズレが生じた場合でも、交差部１２の位置がずれるだけで、インダクタＬ１ｂとインダクタＬ２ｂとの距離の変化が小さく、結合係数の変化も小さい。そのため、本実施の形態に係るフィルタ回路１では、製造バラツキにより第２層目と第３層目との間に積みズレが生じた場合でも、高周波帯のノイズ抑制効果を向上させることができる。もちろん、第２層目と第３層目とで角度ズレが発生すれば、結合係数の大きさに影響を与える。しかし、多層基板の回路基板２を積層工法で製造する場合、大量生産のため複数の大きな基板を重ねて作製した集合基板から切り出して製造するので、基板の端でズレが発生したとしても、それによる角度ズレはかなり小さくなりほとんど無視することができる。例えば、２００ｍｍ×２００ｍｍの基板の端面が５０μｍずれた場合であっても、角度ズレは０．０１５°度程度にしか発生しない。なお、インダクタＬ６の斜線部分の配線パターンとインダクタＬ３の斜線部分の配線パターンとも、同様に交差部を有する構成（成す角α＝０（ゼロ）°や１８０°以外の角度）である。

具体的に、製造バラツキによりインダクタＬ１を形成した第２層目とインダクタＬ２を形成した第３層目との間に積みズレが生じた場合の高周波帯のノイズ抑制効果への影響について説明する。図４は、本発明の実施の形態１に係るフィルタ回路においてインダクタの配線パターンのズレを説明するための平面図である。なお、本実施の形態１に係るフィルタ回路１では、インダクタＬ１ｂとインダクタＬ２ｂとが交差部１２を有し、成す角α＝２２°としている。図４（ａ）では、インダクタＬ１を形成した第２層目とインダクタＬ２を形成した第３層目とが図面の上下方向（コンデンサＣ１の長手方向）に対して積みズレが生じた場合のフィルタ回路１ａを示している。具体的に、インダクタＬ２を形成した第３層目が、インダクタＬ１を形成した第２層目に対して図面の下方向に５０μｍずれている。一方、図４（ｂ）では、インダクタＬ１を形成した第２層目とインダクタＬ２を形成した第３層目とが図面の左右方向（コンデンサＣ１の短手方向）に対して積みズレが生じた場合のフィルタ回路１ｂを示している。具体的に、インダクタＬ２を形成した第３層目が、インダクタＬ１を形成した第２層目に対して図面の右方向に５０μｍずれている。

図５は、本発明の実施の形態１に係るフィルタ回路の周波数に対する伝送特性を示すグラフである。図５に示すグラフは、図１に示すフィルタ回路１（回路基板あり（Ａ））、図４（ａ）に示すフィルタ回路１ａ（上下ズレあり（Ｂ））、図４（ｂ）に示すフィルタ回路１ｂ（左右ズレあり（Ｃ））および回路基板２を備えていないフィルタ回路（回路基板なし（Ｄ））に対して回路シミュレーションを行い、周波数に対する伝送特性を示した結果である。図５に示すグラフは、横軸を周波数Ｆｒｅｑ（ＧＨｚ）とし、縦軸を伝送特性Ｓ（ｄＢ）としている。

回路基板２を備えているフィルタ回路１は、図５に示すように、回路基板２を備えていないフィルタ回路に対して０．０１０ＧＨｚ以上の周波数Ｆｒｅｑにおいて伝送特性Ｓが低下し、高周波帯のノイズ抑制効果を向上させることができる。また、フィルタ回路１ａは、図面の上下方向に対して積みズレが生じた場合ではあるが、回路基板２を備えていないフィルタ回路に対して０．０１０ＧＨｚ以上の周波数Ｆｒｅｑにおいて伝送特性Ｓが十分に低下し、高周波帯のノイズ抑制効果を向上させることができる。さらに、フィルタ回路１ａは、フィルタ回路１に対しても１．０００ＧＨｚの周波数Ｆｒｅｑにおいて伝送特性Ｓが１５ｄＢ程度しか変化しておらず、製造バラツキによる影響が小さい。フィルタ回路１ｂは、図面の左右方向に対して積みズレが生じた場合ではあるが、回路基板２を備えていないフィルタ回路に対して０．０１０ＧＨｚ以上の周波数Ｆｒｅｑにおいて伝送特性Ｓが十分に低下し、高周波帯のノイズ抑制効果を向上させることができる。さらに、フィルタ回路１ｂは、フィルタ回路１に対しても１．０００ＧＨｚの周波数Ｆｒｅｑにおいて伝送特性Ｓが１０ｄＢ程度しか変化しておらず、製造バラツキによる影響が小さい。

一方、インダクタＬ１ｂとインダクタＬ２ｂとが平行の状態となる構成のフィルタ回路（比較対象のフィルタ回路）について、製造バラツキによりインダクタＬ１を形成した第２層目とインダクタＬ２を形成した第３層目との間に積みズレが生じた場合の高周波帯のノイズ抑制効果への影響について説明する。図６は、比較対象のフィルタ回路においてインダクタの配線パターンのズレを説明するための平面図である。図６（ａ）では、インダクタＬ１を形成した第２層目とインダクタＬ２を形成した第３層目とが図面の上下方向（コンデンサＣ１の長手方向）に対して積みズレが生じた場合のフィルタ回路１Ａを示している。具体的に、インダクタＬ２を形成した第３層目が、インダクタＬ１を形成した第２層目に対して図面の下方向に５０μｍずれている。一方、図６（ｂ）では、インダクタＬ１を形成した第２層目とインダクタＬ２を形成した第３層目とが図面の左右方向（コンデンサＣ１の短手方向）に対して積みズレが生じた場合のフィルタ回路１Ｂを示している。具体的に、インダクタＬ２を形成した第３層目が、インダクタＬ１を形成した第２層目に対して図面の右方向に５０μｍずれている。

図７は、比較対象のフィルタ回路の周波数に対する伝送特性を示すグラフである。図７に示すグラフは、比較対象のフィルタ回路（回路基板あり（Ａ））、図６（ａ）に示すフィルタ回路１Ａ（上下ズレあり（Ｂ））、図６（ｂ）に示すフィルタ回路１Ｂ（左右ズレあり（Ｃ））および回路基板２を備えていないフィルタ回路（回路基板なし（Ｄ））に対して回路シミュレーションを行い、周波数に対する伝送特性を示した結果である。図７に示すグラフは、横軸を周波数Ｆｒｅｑ（ＧＨｚ）とし、縦軸を伝送特性Ｓ（ｄＢ）としている。

比較対象のフィルタ回路は、図６に示す回路基板２を備えるフィルタ回路であるが、図６のように積みズレは生じていない。そのため、比較対象のフィルタ回路は、図７に示すように、回路基板２を備えていないフィルタ回路に対して０．０１０ＧＨｚ以上の周波数Ｆｒｅｑにおいて伝送特性Ｓが低下し、高周波帯のノイズ抑制効果を向上させることができる。フィルタ回路１Ａは、図面の上下方向に対して積みズレが生じた場合ではあるが、回路基板２を備えていないフィルタ回路に対して０．０１０ＧＨｚ以上の周波数Ｆｒｅｑにおいて伝送特性Ｓが低下している。しかし、フィルタ回路１Ａは、積みズレが生じていないフィルタ回路に対して１．０００ＧＨｚの周波数Ｆｒｅｑにおいて伝送特性Ｓが３０ｄＢ程度も変化しており、製造バラツキによる影響が大きい。フィルタ回路１Ｂは、図面の左右方向に対して積みズレが生じた場合ではあるが、回路基板２を備えていないフィルタ回路に対して０．０１０ＧＨｚ以上の周波数Ｆｒｅｑにおいて伝送特性Ｓが十分に低下し、高周波帯のノイズ抑制効果を向上させることができる。さらに、フィルタ回路１Ｂは、図面の左右方向に対して積みズレが生じているだけであるため、インダクタ間の距離が変化しておらず結合係数が同じである。つまり、フィルタ回路１Ｂの伝送特性Ｓは、積みズレが生じていないフィルタ回路の伝送特性Ｓとほぼ同じである。

以上のように、本発明の実施の形態に係るフィルタ回路１では、平面視においてインダクタＬ１の斜線部分の配線パターン（インダクタＬ１ｂ）とインダクタＬ２の斜線部分の配線パターン（インダクタＬ２ｂ）とが交差し、インダクタＬ１ｂとインダクタＬ２ｂとの成す角がいずれも直角以外の角度であるので、製造バラツキにより回路基板に積みズレが生じても結合係数の変化が小さく、高周波帯のノイズ抑制効果への影響が小さい。

なお、本発明の実施の形態に係る回路基板２では、図１に示すようにコンデンサＣ１を実装することができる電極（電極Ｔ１を含む）を形成し、コンデンサＣ１の寄生インダクタンスによるノイズ抑制効果への影響を抑えるためのインダクタＬ１，Ｌ２を形成してある。また、回路基板２は、インダクタＬ１ｂとインダクタＬ２ｂとの成す角がいずれも直角以外の角度であるので、製造バラツキにより回路基板に積みズレが生じてもコンデンサＣ１，Ｃ２の寄生インダクタンスを打ち消すための負のインダクタンス成分への影響が小さい。そのため、回路基板２にコンデンサＣ１を実装することで、高周波帯のノイズ抑制効果に対して製造バラツキの影響が小さいフィルタ回路を作成することができる。

コンデンサＣ１，Ｃ２は、積層セラミックコンデンサであると説明したが、BaTiO3(チタン酸バリウム)を主成分とした積層セラミックコンデンサだけでなく、他の材料を主成分とした積層セラミックコンデンサでもよい。さらに、コンデンサＣ１，Ｃ２は、積層セラミックコンデンサに限定されるものではなく、例えばアルミ電解コンデンサなどの他の種類のコンデンサでもよい。

図１に示すように、コンデンサＣ１，Ｃ２のそれぞれに設けるインダクタＬ１，Ｌ２の大きさは同じである場合を説明したが、これに限定されるものではない。例えば、コンデンサＣ１，Ｃ２のそれぞれに対して打ち消す寄生インダクタンスが異なる場合、インダクタＬ１，Ｌ２を大きさや配線パターンの形状をそれぞれ異ならせてもよい。また、多層基板の第２層目にインダクタＬ１を形成し、第３層目にインダクタＬ２を形成すると記載したが、これに限定されるものではなく、例えば第２層目にインダクタＬ２を形成し、第３層目にインダクタＬ１を形成してもよい。さらに、回路基板２は、ガラスエポキシ基板の多層基板であると説明したが、これに限定されるものではない。例えば、回路基板２は、単層基板であってもよく、電極Ｔ１および電極Ｔ２と、インダクタＬ１およびインダクタＬ６のコイル形状の配線パターンと、インダクタＬ２およびインダクタＬ３のコイル形状の配線パターンとが同じ平面上に形成されてもよい。なお、インダクタＬ１とインダクタＬ２との交差部１２やインダクタＬ６とインダクタＬ３との交差部には、互いの配線パターンが電気的に接触しないように絶縁膜が形成してある。さらに、インダクタＬ１およびインダクタＬ２は、図３（ａ）に示す直線部分の配線パターンに対応するインダクタＬ１ａおよびインダクタＬ２ａを有していない構成でもよい。

（変形例１）
なお、実施の形態１では、インダクタＬ１ｂとインダクタＬ２ｂとの成す角α＝２２°の場合について説明したが、これに限定されるものではない。図８は、本発明の実施の形態１の変形例に係るインダクタの配線パターンを示す平面図である。

図８（ａ）には、変形例のインダクタＬ１およびインダクタＬ２のコイル形状の配線パターンが図示してある。インダクタＬ１の斜線部分の配線パターン（インダクタＬ１ｂ）とインダクタＬ２の斜線部分の配線パターン（インダクタＬ２ｂ）との成す角αは、成す角βに比べて小さい（α＜β）。例えば、成す角αは、実施の形態１で示した２２°に比べて小さい１２°とする。なお、インダクタＬ１とインダクタＬ２との結合係数は、成す角αが小さくなるに連れて大きくなるが、回路基板の積みズレに対する影響も大きくなる。そのため、回路基板に積みズレが生じてもインダクタＬ１ｂとインダクタＬ２ｂとの交差部１２が、インダクタＬ１やインダクタＬ２の直線部分の配線パターンに重ならないようにインダクタのサイズを大きくする必要がある。

図８（ｂ）には、別の変形例のインダクタＬ１およびインダクタＬ２のコイル形状の配線パターンが図示してある。インダクタＬ１の斜線部分の配線パターン（インダクタＬ１ｂ）とインダクタＬ２の斜線部分の配線パターン（インダクタＬ２ｂ）との成す角αは、成す角βに比べて大きい（α＞β）。例えば、成す角αは、１２０°とする。なお、インダクタＬ１とインダクタＬ２との結合係数は、成す角αが大きくなるに連れて小さくなるが、回路基板の積みズレに対する影響も小さくなる。そのため、回路基板に積みズレが生じてもインダクタＬ１ｂとインダクタＬ２ｂとの交差部１２が、インダクタＬ１やインダクタＬ２の直線部分の配線パターンに重ならないため、インダクタのサイズを小さくすることができる。但し、インダクタＬ１およびインダクタＬ２は、成す角αが大きくなるに連れて図面の上下方向に大きくなる。

（変形例２）
さらに、実施の形態１では、インダクタＬ１のコイル形状の配線パターンと、インダクタＬ２のコイル形状の配線パターンとは同じ形状であり、電極Ｔ１を挟んで線対称である場合について説明したが、これに限定されるものではない。図９は、本発明の実施の形態１の別の変形例に係るインダクタの配線パターンを示す平面図および等価回路を示す回路図である。図９（ａ）に示す平面図では、インダクタＬ１およびインダクタＬ２のコイル形状の配線パターンが図示してある。インダクタＬ１の配線パターンおよびインダクタＬ２の配線パターンは、共通のビア３を介して電極Ｔ１に接続される。インダクタＬ１の配線パターンは、斜線部分の配線パターンを有している。インダクタＬ２の配線パターンは、Ｌ字形状の配線パターン（インダクタＬ２ｃに相当）と斜線部分の配線パターン（インダクタＬ２ｂに相当）を有している。

また、平面視においてインダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターン（インダクタＬ２ｂ）とは交差し、交差部１２を有している。交差部１２においてインダクタＬ１とインダクタＬ２ｂとの成す角は、インダクタＬ１からインダクタＬ２ｂへ時計回りに成す角αと、インダクタＬ２ｂからインダクタＬ１へ時計回りに成す角βとを含む。成す角αおよび成す角βはいずれも直角ではなく、成す角αより成す角βの方が大きくなっている。例えば、成す角α＝２２°とする。

図９（ｂ）に示す等価回路は、図９（ａ）に示すインダクタＬ１およびインダクタＬ２の等価回路である。インダクタＬ２は、Ｌ字形状の部分の配線パターンに対応するインダクタＬ２ｃと、斜線部分の配線パターンに対応するインダクタＬ２ｂとに分けられる。インダクタＬ１とインダクタＬ２ｂとは、交差部１２を有するため、等価回路において近接した位置に配置されている。インダクタＬ１とインダクタＬ２ｂとの結合係数は、図９（ａ）に示す成す角αがより小さいほど大きくなる。なお、インダクタＬ１とインダクタＬ２ｂとが交差するのではなく、インダクタＬ１とインダクタＬ２ｂとが平行の状態になる場合に結合係数が最も大きくなる。

（実施の形態２）
本発明の実施の形態１では、図１に示すように回路基板２にインダクタＬ１〜Ｌ３，Ｌ６を形成する場合について説明した。しかし、回路基板２にインダクタを形成するのではく、キャパシタンス素子の内部にインダクタを形成してもよい。そこで、本発明の実施の形態２では、インダクタを含む回路部をキャパシタンス素子の内部に形成する構成について説明する。図１０は、本発明の実施の形態２に係るコンデンサの斜視図である。

図１０に示すコンデンサＣ１Ａは、積層セラミックコンデンサであり、静電容量を取得するための複数の内部電極と、誘電体セラミック層が交互に積層されている。積層する内部電極は、コンデンサＣ１Ａの一方の端部と他方の端部とで交互に引き出されている。それぞれの端部に引き出された内部電極は、コンデンサＣ１Ａのそれぞれの端部に設けられた外部電極４ａ，４ｂに接続されている。さらに、コンデンサＣ１Ａは、寄生インダクタンスを打ち消すための回路部としてインダクタＬ１，Ｌ２を内部に形成している。インダクタＬ１は、最上層の内部電極の上に積層されたセラミックグリーンシートに形成され、インダクタＬ２は、インダクタＬ１を形成したセラミックグリーンシートの上に積層したセラミックグリーンシートに形成されている。インダクタＬ１は、外部電極４ａ（図１に示す回路基板２の電極Ｔ１と接続する電極）と接続し、コンデンサＣ１Ａの長辺方向に沿って延びる直線部分の配線パターンと、コンデンサＣ１Ａを横切り側面電極４ｃに至る斜線部分の配線パターンとを含む。インダクタＬ２は、インダクタＬ１と同じ外部電極４ａと接続し、コンデンサＣ１Ａの長辺方向に沿って延びる直線部分の配線パターンと、コンデンサＣ１ＡをインダクタＬ１の配線パターンとは反対側から横切り側面電極４ｄに至る斜線部分の配線パターンとを含む。側面電極４ｄは、インダクタＬ１と接続したコンデンサＣ１Ａの側面電極４ｃと反対面に形成してある。

コンデンサＣ１Ａにおいても同様に、インダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとは、平面視においてコンデンサＣ１Ａ上の位置で交差し、インダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとの成す角がいずれも直角以外の角度である。つまり、インダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとは、直交しない。例えば、インダクタＬ１の斜線部分の配線パターンからインダクタＬ２の斜線部分の配線パターンへ時計回りに成す角を２２°とする。ここで、平面視とは、コンデンサＣ１ＡのインダクタＬ１，Ｌ２を形成する面の法線方向から見た視野のことである。

コンデンサＣ１Ａの要部構成についてさらに詳しく説明する。図１１は、本発明の実施の形態２に係るコンデンサの要部構成を示す分解斜視図である。図１１に示すように、チタン酸バリウム系のセラミックグリーンシート（例えば、焼成後の厚みが３μmとなるようなセラミックグリーンシート）３ａに、導電性ペースト（Ｎｉペースト）をスクリーン印刷法により印刷して内部電極パターン２ａを形成する。内部電極パターン２ａが印刷されたセラミックグリーンシート３ａを複数層（例えば３５０層）積層するとともに、その上下両面側に内部電極パターンが印刷されていないセラミックグリーンシート（ダミー層）３ｂを複数層（例えば２５層）ずつ積層する。なお、セラミックグリーンシート３ｂの一部に、スクリーン印刷法により印刷してインダクタＬ１，Ｌ２のコイル形状の配線パターンを形成する。複数のセラミックグリーンシート３ａと、複数のセラミックグリーンシート３ｂとを圧着することにより、未焼成の積層体を形成する。形成した積層体から、ダイシングなどの方法により多数個のコンデンサＣ１Ａを分割する。分割した積層体を焼成し、焼成した積層体の両端部に、所定の内部電極パターン２ａと導通するように銅電極を焼き付けて外部電極４ａ，４ｂを形成し、側面部にインダクタＬ１，Ｌ２と導通するように銅電極を焼き付けて側面電極４ｃ，４ｄを形成する。

このように、本発明の実施の形態２に係るコンデンサＣ１Ａでは、図１０に示すように、コンデンサＣ１Ａの寄生インダクタンスを打ち消すためにインダクタＬ１，Ｌ２を内部に形成してある。また、コンデンサＣ１Ａは、平面視においてインダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとの成す角がいずれも直角以外の角度であるので、製造バラツキによりセラミックグリーンシート３ａ，３ｂの積みズレが生じてもコンデンサＣ１Ａの寄生インダクタンスを打ち消す負のインダクタンス成分への影響が小さい。そのため、製造バラツキの影響が小さいコンデンサＣ１Ａを用いてフィルタ回路を作成することで、高周波帯のノイズ抑制効果を向上させることができる。

なお、コンデンサＣ１Ａは、コイル間の静電容量を小さくするため、コンデンサ層をチタン酸バリウム等の高誘電率材料、コイル層をジルコン酸カルシウム等の低誘電率材料とすることが望ましい。また、図１１で示したインダクタＬ１はインダクタＬ２の下層に形成しているが、図１で示したインダクタＬ１のようにインダクタＬ２の上層に形成してもよい。

（変形例）
本発明の実施の形態２では、図１０に示すようにキャパシタンス素子の内部にインダクタＬ１，Ｌ２を形成する場合について説明した。しかし、キャパシタンス素子の内部にインダクタＬ１，Ｌ２を形成するのではく、キャパシタンス素子の表面にインダクタＬ１，Ｌ２を形成してもよい。そこで、本変形例では、回路部としてインダクタＬ１，Ｌ２をキャパシタンス素子の表面に形成する構成について説明する。図１２は、本発明の実施の形態２の変形例に係るコンデンサの斜視図である。図１３は、本発明の実施の形態２の変形例に係るインダクタの回路部構成を示す分解平面図である。

図１２に示すコンデンサＣ１Ｂは、積層セラミックコンデンサであり、静電容量を取得するための複数の内部電極と、誘電体セラミック層が交互に積層されている。さらに、コンデンサＣ１Ｂは、寄生インダクタンスを打ち消すための回路部としてインダクタＬ１，Ｌ２を表面に形成している。なお、インダクタＬ１とインダクタＬ２との交差部には、絶縁層Ｐ１が形成され、さらにインダクタＬ１およびインダクタＬ２を覆う絶縁層Ｐ２が形成されている。インダクタＬ１は、外部電極４ａ（図１に示す回路基板２の電極Ｔ１と接続する電極）と接続し、コンデンサＣ１Ｂの長辺方向に沿って延びる直線部分の配線パターンと、コンデンサＣ１Ｂを横切り側面電極４ｃに至る斜線部分の配線パターンとを含む。インダクタＬ２は、インダクタＬ１と同じ外部電極４ａと接続し、コンデンサＣ１Ｂの長辺方向に沿って延びる直線部分の配線パターンと、コンデンサＣ１ＢをインダクタＬ１の配線パターンとは反対側から横切り側面電極４ｄに至る斜線部分の配線パターンとを含む。側面電極４ｄは、インダクタＬ１と接続したコンデンサＣ１Ｂの側面電極４ｃと反対面に形成してある。

コンデンサＣ１Ｂにおいても同様に、平面視においてインダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとが交差し、インダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとの成す角がいずれも直角以外の角度である。つまり、インダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとは、直交しない。例えば、インダクタＬ１の斜線部分の配線パターンからインダクタＬ２の斜線部分の配線パターンへ時計回りに成す角を２２°とする。ここで、平面視とは、コンデンサＣ１ＢのインダクタＬ１，Ｌ２を形成する面の法線方向から見た視野のことである。

コンデンサＣ１Ｂの回路部構成についてさらに詳しく説明する。図１３は、本発明の実施の形態２の変形例に係るインダクタの回路部構成を示す分解平面図である。図１３（ａ）に示すように、コンデンサＣ１Ｂの表面にスクリーン印刷法により印刷してインダクタＬ１のコイル形状の配線パターンを形成する。次に、インダクタＬ１とインダクタＬ２との交差部に誘電率の低い絶縁層Ｐ１、例えばポリイミド層を形成し（図１３（ｂ））、さらにスクリーン印刷法により印刷してインダクタＬ２のコイル形状の配線パターンを形成する（図１３（ｃ））。最後に、コイルを保護する目的で、インダクタＬ１およびインダクタＬ２を覆う絶縁層Ｐ２、例えばポリイミド層を形成する（図１３（ｄ））。

このように、本変形例に係るコンデンサＣ１Ｂでは、図１２に示すように、コンデンサＣ１Ｂの寄生インダクタンスを打ち消すためにインダクタＬ１，Ｌ２を表面に形成してある。また、コンデンサＣ１Ｂは、平面視においてインダクタＬ１の斜線部分の配線パターンとインダクタＬ２の斜線部分の配線パターンとの成す角がいずれも直角以外の角度であるので、製造バラツキによりインダクタＬ１，Ｌ２のコイル形状の配線パターンの印刷ズレが生じてもコンデンサＣ１Ｂの寄生インダクタンスを打ち消す負のインダクタンス成分への影響が小さい。そのため、製造バラツキの影響が小さいコンデンサＣ１Ｂを用いてフィルタ回路を作成することで、高周波帯のノイズ抑制効果を向上させることができる。なお、図１３で示したインダクタＬ１はインダクタＬ２の下層に形成しているが、図１で示したインダクタＬ１のようにインダクタＬ２の上層に形成してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１フィルタ回路、２回路基板、Ｃ１，Ｃ２コンデンサ、Ｌ１〜Ｌ６インダクタ、Ｒ１，Ｒ２抵抗。

Claims

キャパシタンス素子を実装する回路基板であって、
前記キャパシタンス素子の一方の端子を接続するための電極と、
前記電極と接続する一端から前記キャパシタンス素子を実装する領域を横切り他端へと延びる第１配線を有する第１インダクタンス素子と、
前記電極と接続する一端から前記キャパシタンス素子を実装する領域を前記第１配線とは反対側から横切り他端へと延びる第２配線を有する第２インダクタンス素子とを備え、
平面視において前記第１インダクタンス素子の前記第１配線と前記第２インダクタンス素子の前記第２配線とが交差し、前記第１配線と前記第２配線との成す角がいずれも直角以外の角度である、回路基板。
前記第１インダクタンス素子の形状と前記第２インダクタンス素子の形状とは同じ形状であり、前記電極を挟んで線対称の形状である、請求項１に記載の回路基板。
平面視において前記第１配線と前記第２配線との成す角は、前記第１配線から前記第２配線へ反時計回りに９０度未満の角度である、請求項１または請求項２に記載の回路基板。
前記回路基板は多層基板であり、
前記第２インダクタンス素子が形成される層は、前記第１インダクタンス素子が形成される層と異なる、請求項１〜請求項３のいずれか１項に記載の回路基板。
前記電極が形成される層は、前記第２インダクタンス素子が形成される層と異なり、前記第１インダクタンス素子が形成される層とも異なる、請求項４に記載の回路基板。
請求項１〜請求項５のいずれか１項に記載の前記回路基板と、
前記キャパシタンス素子として、前記回路基板に実装するコンデンサとを備える、フィルタ回路。
表面または内部に回路部を備えるキャパシタンス素子であって、
前記回路部は、
前記キャパシタンス素子の一方の端子と接続する一端から前記キャパシタンス素子を横切り他端へと延びる第１配線を有する第１インダクタンス素子と、
前記キャパシタンス素子の一方の端子と接続する一端から前記キャパシタンス素子を前記第１配線とは反対側から横切り他端へと延びる第２配線を有する第２インダクタンス素子とを備え、
平面視において前記第１インダクタンス素子の前記第１配線と、前記第２インダクタンス素子の前記第２配線とが交差し、前記第１配線と前記第２配線との成す角がいずれも直角以外の角度となる、キャパシタンス素子。
積層された複数のセラミック層からなり、互いに対向する１対の主面と前記主面間を結ぶ側面とを有する、セラミック素体と、
前記セラミック素体の内部に配置された複数の内部電極と、
前記セラミック素体の前記側面に配置され、前記複数の内部電極にそれぞれ電気的に接続された、複数の外部電極とを備え、
前記セラミック素体は、互いに対向する１対の前記主面間を結ぶ高さ方向に沿って第１の機能部と、第２の機能部とが配置されており、
前記第１の機能部は、
前記セラミック素体の第１の側面から前記第１の側面と対向しない前記セラミック素体の第２の側面へと延びる線形状の第１の内部電極と、
前記第１の側面から前記第２の側面と対向する前記セラミック素体の第３の側面へと延びる線形状の第２の内部電極とを含み、
前記第１の内部電極と前記第２の内部電極とが前記セラミック層を介して配置され、それぞれインダクタンス素子を構成し、
平面視において交差する前記第１の内部電極と前記第２の内部電極との成す角がいずれも直角以外の角度となり、
前記第２の機能部は、
前記第１の側面から延びる面形状の第３の内部電極と、
前記第１の側面と対向する前記セラミック素体の第４の側面から延びる面形状の第４の内部電極とを含み、
前記セラミック層を介して前記高さ方向に対向する前記第３の内部電極と前記第４の内部電極との組み合わせが複数設けられている、キャパシタンス素子。