JPWO2016152321A1 - 表示装置および照明装置ならびに発光素子および半導体デバイス - Google Patents

表示装置および照明装置ならびに発光素子および半導体デバイス Download PDF

Info

Publication number
JPWO2016152321A1
JPWO2016152321A1 JP2017507597A JP2017507597A JPWO2016152321A1 JP WO2016152321 A1 JPWO2016152321 A1 JP WO2016152321A1 JP 2017507597 A JP2017507597 A JP 2017507597A JP 2017507597 A JP2017507597 A JP 2017507597A JP WO2016152321 A1 JPWO2016152321 A1 JP WO2016152321A1
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
electrode
pixel
emitting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017507597A
Other languages
English (en)
Inventor
暁 大前
暁 大前
祐亮 片岡
祐亮 片岡
達男 大橋
達男 大橋
逸平 西中
逸平 西中
琵琶 剛志
剛志 琵琶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2016152321A1 publication Critical patent/JPWO2016152321A1/ja
Priority to JP2020120257A priority Critical patent/JP6970790B2/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V19/00Fastening of light sources or lamp holders
    • F21V19/001Fastening of light sources or lamp holders the light sources being semiconductors devices, e.g. LEDs
    • F21V19/0015Fastening arrangements intended to retain light sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00Planar light sources
    • F21Y2105/10Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F21Y2105/14Planar light sources comprising a two-dimensional array of point-like light-generating elements characterised by the overall shape of the two-dimensional array
    • F21Y2105/18Planar light sources comprising a two-dimensional array of point-like light-generating elements characterised by the overall shape of the two-dimensional array annular; polygonal other than square or rectangular, e.g. for spotlights or for generating an axially symmetrical light beam
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2113/00Combination of light sources
    • F21Y2113/10Combination of light sources of different colours
    • F21Y2113/13Combination of light sources of different colours comprising an assembly of point-like light sources
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/10Light-emitting diodes [LED]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Planar Illumination Modules (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本開示の一実施形態の表示装置は、各々が少なくとも第1原色の発光素子を含むと共に2次元配置された複数の画素を備え、1画素または隣接する2以上の画素からなる画素群は、第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含む。

Description

本開示は、原色の発光素子を用いた表示装置および照明装置ならびに半導体の積層方向に光を射出する発光素子およびこれを備えた半導体デバイスに関する。
近年、発光ダイオード(LED:light emitting diode)を複数個集めて構成した照明装置や表示装置が普及してきている。その中でも、LEDを表示画素に用いたLEDディスプレイは軽量で薄型のディスプレイとして注目を集めており、発光効率の向上などの様々な改良がなされてきている。
例えばR(赤),G(緑),B(青)などの3原色を用いた表示装置(LEDディスプレイ)は、高輝度かつ高色純度であり、屋外や屋内の大型ディスプレイとして多く利用されている(例えば、特許文献1参照)。これらの多くは、いくつかの独立したモジュールが組合せて並べられることにより(いわゆるタイリングにより)、目地のない大型のディスプレイを実現できる。
ところが、LEDのような発光素子では、その製造プロセスにおいて、ウエハ毎あるいはロット毎に波長が設計値からずれ、ウエハ間あるいはロット間でばらつきを生じ易い。
また、一般に、ディスプレイに用いられる発光ユニットは、樹脂やガラスなどを含んだ筐体の中に複数色の発光素子(例えば、LED)が配列されているか、液晶などの方式によって構成されている。発光ユニット内のLEDで発生した光は、発光ユニットの上面から外部に射出されるだけでなく、筐体内も伝播する。筐体内を伝播する光が他の色のLEDに入射すると、素子の劣化や発光などが誘発され、表示映像にクロストークが生じたり、色度が変化したり、色再現範囲が減少する。
これに対して、例えば、上記特許文献1では、発光素子の側面および底面を絶縁層および金属層からなる積層体で覆うことによって発光ユニット内を伝播する光による悪影響を低減した発光素子(LED)が開示されている。
特開2012−182276号公報
しかしながら、特許文献1に記載の発光素子では、その構造上、視野角特性、特に、遠視野像(Far Field Pattern;FFP)に偏りが生じる。この偏りは、発光光の色によって異なるため、LEDを発光素子として用いた表示装置では、ディスプレイを正面から見た場合と斜めから見た場合との間でRGB比率が異なる不均一な映像が表示されるという問題が生じる。
更に、このような発光素子が各画素に配置されると、所望の色味や明るさが表現されず、品位が低下する。発光素子を用いた表示装置あるいは照明装置において、品位向上を図ることが可能な手法の実現が望まれている。
従って、品位向上を実現することが可能な表示装置および照明装置を提供することが望ましい。また、視野角特性の偏りを低減することの可能な発光素子および半導体デバイスを提供することが望ましい。
本開示の一実施形態の表示装置は、各々が少なくとも第1原色の発光素子を含むと共に2次元配置された複数の画素を備え、1画素または隣接する2以上の画素からなる画素群は、第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含むものである。
本開示の一実施形態の表示装置では、1画素または隣接する2以上の画素からなる画素群が、第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含む。これにより、画素または画素群における第1原色の波長として、第1および第2の発光素子の各波長の合成波長を用いた映像表示が可能となる。
本開示の一実施形態の照明装置は、各々が少なくとも第1原色の発光素子を含むと共に2次元配置された複数のユニットを備え、1ユニットまたは隣接する2以上のユニットからなるユニット群は、第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含むものである。
本開示の一実施形態の照明装置では、1ユニットまたは隣接する2以上のユニットからなるユニット群が、第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含む。これにより、ユニットまたはユニット群における第1原色の波長として、第1および第2の発光素子の各波長の合成波長を用いた発光が可能となる。
本開示の第1の一実施形態の発光素子は、第1面および第2面を有すると共に、第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、第1導電型層と電気的に接続されると共に、第1面に設けられた第1電極と、第2導電型層と電気的に接続されると共に、第1面に設けられ、第1電極よりも厚い第2電極とを備えたものである。
本開示の第2の一実施形態の発光素子は、第1面および第2面を有すると共に、第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、第1導電型層と電気的に接続され、第1面に設けられると共に、面内方向に厚みが異なる第1電極と、第2導電型層と電気的に接続されると共に、第2面の面内において非対称に設けられた第2電極とを備えたものである。
本開示の第1の一実施形態の半導体デバイスは、上記第1の一実施形態の発光素子を複数備えたものである。
本開示の第2の一実施形態の半導体デバイスは、上記第2の一実施形態の発光素子を複数備えたものである。
本開示の第1の一実施形態の発光素子および一実施形態の半導体デバイスでは、第1面および第2面を有すると共に、第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層の、第1導電型層と電気的に接続される第1電極と、第2導電型層を電気的に接続される第2電極とを、それぞれ第1面に設け、このうち、第2電極を第1電極よりも膜厚を厚く設けるようにした。これにより、活性層から射出される光の偏りが補正される。
本開示の第2の一実施形態の発光素子および一実施形態の半導体デバイスでは、第1面および第2面を有すると共に、第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層の第2面に、第2導電型層に電気的に接続されると共に、第2面の面内において非対称に設けられた第2電極とは半導体層を間に反対側の第1面に設けられた第1電極を、その面内方向に厚みが異なるようにした。これにより、活性層から射出される光の偏りが補正される。
本開示の一実施形態の表示装置によれば、1画素または隣接する2以上の画素からなる画素群が、第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含む。これにより、製造プロセスなどに起因して、第1原色の発光素子の波長が画面内でばらついた場合にも、波長ばらつきによる表示への影響を軽減することができ、所望の色味や明るさを表現可能となる。よって、品位(画品位)向上を実現することが可能となる。
本開示の一実施形態の照明装置によれば、1ユニットまたは隣接する2以上のユニットからなるユニット群が、第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含む。これにより、製造プロセスなどに起因して、第1原色の発光素子の波長が、発光面内でばらついた場合にも、波長ばらつきによる照明光への影響を軽減することができ、所望の色味や明るさを表現可能となる。よって、品位(照明品位)向上を実現することが可能となる。
本開示の第1および第2の一実施形態の発光素子および一実施形態の半導体デバイスによれば、第1の発光素子では第2電極を第1電極よりも膜厚を厚く、第2の発光素子では第1電極を面内方向に厚みが異なるようにした。これにより、活性層から射出される光の偏りが補正され、視野角特性の偏りを低減することが可能となる。
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の第1の実施形態に係る表示装置の全体構成を表すブロック図である。 図1に示した画素の構成例を表す平面模式図である。 図2に示した青色発光素子間の距離を説明するための特性図である。 図2に示した青色発光素子間の距離を説明するための特性図である。 インチサイズと画素ピッチと関係を表す特性図である。 推奨視聴距離と画素ピッチとインチサイズとの関係を表す特性図である。 比較例に係る画素の波長ばらつきについて説明するための模式図である。 比較例に係る画素のR,G,Bの各色度を表す特性図である。 図2に示した画素の波長ばらつきについて説明するための模式図である。 図9に示した第1の画素における青色の2波長と、これらの2波長の合成波長の一例を表す特性図である。 図9に示した第2の画素における青色の2波長と、これらの2波長の合成波長の一例を表す特性図である。 図9に示した第3の画素における青色の2波長と、これらの2波長の合成波長の一例を表す特性図である。 図9に示した各画素のR,G,Bの各色度を表す特性図である。 適用例に係る表示ユニットの構成を表す斜視図である。 適用例に係るタイリングデバイスの構成を表す斜視図である。 変形例1−1に係る画素の構成例を表す平面模式図である。 変形例1−2に係る画素の構成例を表す平面模式図である。 変形例2−1に係る画素の構成例を表す平面模式図である。 変形例2−2に係る画素の構成例を表す平面模式図である。 変形例2−3に係る画素の構成例を表す平面模式図である。 変形例3−1に係る画素の構成例を表す平面模式図である。 変形例3−2に係る画素の構成例を表す平面模式図である。 変形例3−3に係る画素の構成例を表す平面模式図である。 変形例4−1に係る画素の構成例を表す平面模式図である。 変形例4−2に係る画素の構成例を表す平面模式図である。 変形例5−1に係る画素の構成例を表す平面模式図である。 変形例5−2に係る画素の構成例を表す平面模式図である。 変形例6−1に係る画素の構成例を表す平面模式図である。 変形例6−2に係る画素の構成例を表す平面模式図である。 変形例7−1に係る画素の構成例を表す平面模式図である。 変形例7−2に係る画素の構成例を表す平面模式図である。 変形例7−3に係る画素の構成例を表す平面模式図である。 変形例8に係るG波長の補正について説明するための特性図である。 変形例8に係るR波長の補正について説明するための特性図である。 変形例9に係るQD(量子ドット)フィルタの吸収スペクトルの一例を表す特性図である。 図23に示したQDフィルタの発光スペクトルの一例を表す特性図である。 変形例9に係るQDフィルタの波長変換機能を説明するための特性図である。 本開示の第2の実施形態に係る照明装置の要部構成を表す模式図である。 図26に示したユニットの構成例を表す平面模式図である。 本開示の第3の実施形態に係る発光素子の構成の一例を表す断面図である。 図28Aに示した発光素子の構成を表す平面図である。 図28Aに示した発光素子を複数備えた発光ユニットの構成の一例を表す斜視図である。 図29Aに示した発光ユニットの構成の一例を表す断面図である。 比較例としての発光素子の発光の偏りを表す極座標である。 比較例としての発光素子の発光の偏りを表す直交座標である。 比較例としての発光素子の構成を表す平面図である。 図32Aに示した発光素子のII−II線における断面図である。 図32Aに示した発光素子のIII―III線における断面図である。 図32A〜32Cに示した発光素子を基板に実装した際の光の傾きを表す断面模式図である。 図28Aに示した発光素子の直交座標である。 図28Aおよび図32Aに示した発光素子を備えたパネルの視野角特性図である。 本開示の第3の実施形態に係る発光素子の構成の他の例を表す断面図である。 本開示の第3の実施形態に係る発光素子の構成の他の例を表す断面図である。 本開示の第4の実施形態に係る発光素子の構成の一例を表す断面図である。 図38Aに示した発光素子の構成を一例を表す平面図である。 図38Aおよび図38Bに示した発光素子を複数備えた発光ユニットの構成の一例を表す斜視図である。 図39Aに示した発光ユニットの構成の一例を表す断面図である。 比較例としての発光素子を基板に実装した際の光の傾きを表す断面模式図である。 図40に示した発光素子の中心位置に対する配光特性を表す図である。 図38Aおよび図38Bに示した発光素子の中心位置に対する配光特性を表す図である。 本開示の第4の実施形態に係る発光素子の構成の他の例を表す断面図である。 図38Aおよび図38Bに示した発光素子の構成の他の例を表す平面図である。 図38Aおよび図38Bに示した発光素子の構成の他の例を表す平面図である。 適用例としての表示ユニットの構成の一例を表す斜視図である。 図46に示した表示ユニットのレイアウトの一例を表した模式図である。 適用例としての照明装置の一例を表す平面図である。 図48Aに示した照明装置の斜視図である。 適用例としての照明装置の他の例を表す平面図である。 図49Aに示した照明装置の斜視図である。 適用例としての照明装置の他の例を表す平面図である。 図50Aに示した照明装置の斜視図である。
以下、本開示の一実施形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
1.第1の実施の形態(画素内に配置した2種の青色発光素子を用いて表示を行う表示装置の例)
1−1.構成
1−2.作用・効果
2.変形例1〜4(画素内に2種以上の青色発光素子を配置のバリエーション例)
3.変形例5〜7(画素群内に2種以上の青色発光素子を配置する場合の例)
4.変形例8(緑色発光素子および赤色発光素子についても2種以上配置する場合の例)
5.変形例9(QDフィルタを用いる場合の例)
6.第2の実施の形態(ユニット内に配置した2種の青色発光素子を用いて発光を行う照明装置の例)
7.第3の実施の形態(半導体層の下面に電極を有する発光素子の例)
7−1.発光素子の構成
7−2.発光ユニットの構成
7−3.作用・効果
8.第4の実施の形態(半導体層の上面および下面に電極を有する発光素子の例)
8−1.発光素子の構成
8−2.発光ユニットの構成
8−3.作用・効果
9.適用例
<第1の実施の形態>
(1−1.構成)
図1は、本開示の第1の実施の形態に係る表示装置(表示装置1)の全体構成を表すものである。表示装置1は、例えば、画素アレイ部100と、駆動部200と、補正処理部300と、制御部400とを備えたものである。画素アレイ部100は、例えば複数の画素Pを含んで構成されている。
画素アレイ部100は、例えば2次元配置された複数の画素Pを有する。1つの画素P内には、2以上の原色(ここではR,G,Bの3原色)の光を発する発光素子が配置されている。発光素子としては、例えば、赤(R),緑(G),青(B)の色光を発する発光ダイオード(LED)が挙げられる。赤色LED(赤色発光素子)は、例えばAlGaInP系の材料、緑色LED(緑色発光素子)および青色LED(青色発光素子)は、例えばAlGaInN系の材料から構成されている。画素アレイ部100では、外部から入力される映像信号に基づいて各画素Pがパルス駆動されることにより、各LEDの輝度が調整されて映像が表示される。
駆動部200は、画素アレイ部100の各画素Pを表示駆動するものであり、例えば定電流ドライバを含んで構成されている。この駆動部200は、補正処理部300から供給される補正後の駆動信号を用いて、例えばパルス幅変調(PWM)により各画素Pを駆動するように構成されている。
補正処理部300は、例えば予め保持された補正係数(後述の2種の波長の合成比率(出力比率)に関するデータ)に基づいて、画素P内に配置された発光素子の駆動信号を補正する信号処理部である。この補正係数は、画素P毎に設定され、図示しないデータメモリに格納されている。
制御部400は、例えばマイクロプロセッサユニット(MPU:Micro-processing unit)を含んで構成されている。この制御部400は、補正処理部300および駆動部200を制御するものである。
(画素Pの詳細構成)
図2は、画素Pの構成例を表したものである。上記のように、画素アレイ部100では、1画素P内に、R,G,Bの3原色の発光素子がそれぞれ配置される。本実施の形態では、R,G,Bの3原色のうち、青色(第1原色)の発光素子として、2種の発光素子(青色発光素子10B1,10B2)を含んでいる。この例では、青色以外の原色(緑色および赤色)の発光素子(緑色発光素子10G,赤色発光素子10R)は、それぞれ1つずつ配置されている。また、画素P内において、赤色発光素子10Rと、緑色発光素子10Gと、青色発光素子10B1,10B2とが、全体として2行2列で(2×2の配列を成して)配置されている。青色発光素子10B1,10B2は、行方向(図の左右方向)に沿って並んで配置されている。青色発光素子10B1,10B2が、本開示における「第1の発光素子」「第2の発光素子」の一具体例に相当する。
赤色発光素子10Rは、例えば波長625nm以上740nm以下の赤色光を発する発光素子である。この赤色発光素子10Rは、例えば上述したように赤色LEDによって構成され、その赤色LEDにおいて使用される波長帯に発光ピーク波長(発光強度が最大値となる波長)を有している。緑色発光素子10Gは、例えば波長500nm以上565nm以下の緑色光を発する発光素子である。この緑色発光素子10Gは、例えば上述したように緑色LEDによって構成され、その緑色LEDにおいて使用される波長帯に発光ピーク波長を有している。
青色発光素子10B1,10B2はそれぞれ、例えば波長450nm以上485nm以下の青色光を発する発光素子である。この青色発光素子10Bは、例えば上述したように青色LEDによって構成され、その青色LEDにおいて使用される波長帯に発光ピーク波長を有している。本実施の形態では、これらの青色発光素子10B1,10B2は、互いに異なる波長帯に発光ピーク波長を有している。例えば、青色発光素子10B1は、上記青色の波長範囲(波長450nm以上485nm以下)のうちの一部の波長帯Wb1に発光ピーク波長を有している。青色発光素子10B2は、上記青色の波長範囲の中で、波長帯Wb1とは異なる波長帯Wb2に発光ピーク波長を有している。但し、波長帯Wb1と波長帯Wb2とは、各一部がオーバーラップしていてもよい。尚、本明細書において、発光素子における「波長」「設計波長」とは、発光強度がピークとなる波長(発光ピーク波長)を示すものとする。
波長帯Wb1は、青色発光素子10B1の設計波長を含む波長範囲であり、例えば青色発光素子10B1の設計波長と、この設計波長に対して製造誤差の範囲(例えば−5nm〜+5nm程度)の波長を含むものである。波長帯Wb2は、青色発光素子10B2の設計波長を含む波長範囲であり、例えば青色発光素子10B2の設計波長と、この設計波長に対して製造誤差の範囲(例えば−5nm〜+5nm程度)の波長を含むものである。
青色発光素子10B1,10B2の各設計波長の差は、例えば製造誤差(−5nm〜+5nm程度)を考慮して10nm程度に設定することができる。また、青色発光素子10B1,10B2の各設計波長の差が大きくなり過ぎると、合成波長においてピークが分離する(ピークが2つになる)ため、ピークが分離しない程度の波長差に設定されることが望ましい。画素P内に配置された青色発光素子10B1,10B2の各波長の差は、画素P毎にばらつくが、例えば5nm以上30nm以下となっている。
このような青色発光素子10B1,10B2の各波長は、映像表示の際には、画素P毎に合成波長として扱われる。青色発光素子10B1,10B2の各波長の合成比率(出力比率)は、予め画素P毎に設定されており、補正係数として補正処理部300に記憶されている。例えば、製造工程において、画素P毎に青色発光素子10B1,10B2の各波長が測定される。測定された2波長の合成波長が画面全体において略一定となるように、画素P毎に適切な合成比率(出力比率)が設定される。この青色発光素子10B1,10B2の出力比率に関するデータが、補正係数として補正処理部300に記憶される。
青色発光素子10B1と青色発光素子10B2との間の距離dは、所定の距離以下となるように近接していることが望ましい。これは、青色発光素子10B1,10B2の各波長を組み合わせて(合成波長により)、1つの画素Pの青色を疑似的に表現するためである。青色発光素子10B1,10B2の境界が見えにくく、より自然な表示とするために、距離dが人間の眼によって判別不可能な程度の大きさに(視聴距離に応じて変化する眼の分解能距離以下となるように)設定されることが望ましい。
なお、青色発光素子10B1,10B2、緑色発光素子10Gおよび赤色発光素子10Rの具体的な構成については後述する。
ここで、図3および図4に、視聴距離(視聴対象から眼までの距離)と、人間の眼の分解可能距離との関係について示す。尚、図3は、視力を1とした場合の特性である。このように、人間の眼には判別可能な距離に限度があり、視聴距離が大きくなるほど、分解可能距離も大きくなる。例えば、図4に示したように、視聴距離OP1の位置における分解可能範囲A1および分解不可能範囲A2と、視聴距離OP2(>OP1)の位置における分解可能範囲A1および分解不可能範囲A2とは異なる。また、図3において、各視聴距離に対する分解可能距離以上となる範囲(分解能ラインc1よりも上側の範囲)が分解可能範囲A1となり、分解可能距離以下となる範囲(分解能ラインc1よりも下側の範囲:斜線部分)が人間の眼によって判別が不可能な分解不可能範囲A2となる。
一方で、図5に示したように、画素ピッチ(画素幅)は、画素アレイ部100の画面サイズ(インチサイズ)に応じた値に設定される。また、ディスプレイの分野では、インチサイズに応じて最適な視聴距離(推奨視聴距離)が定められている。
図6に、画素ピッチおよびインチサイズと推奨視聴距離との関係について示す。一例として、解像度が約2000×1000ピクセル程度のディスプレイ(サンプル1)と、解像度が約4000×2000ピクセル程度のディスプレイ(サンプル2)との推奨視聴距離について示す。サンプル2での推奨視聴距離では、画素ピッチが分解能距離以下となることから、青色発光素子10B1,10B2の境界が見えにくく、より自然な表示を実現できる。一方、サンプル1の推奨視聴距離では、分解能距離よりも若干画素ピッチが大きくなるものの、おおよそ同レベルであり、視認性を大きく低下させることはない。このように、既存の解像度のディスプレイに本実施の形態の画素Pを採用することで、後述するような合成波長による効果(見かけの波長均一化)を得ることができる。
(1−2.作用,効果)
本実施の形態の表示装置1では、外部から入力された映像信号に基づき、駆動部200が画素アレイ部100の各画素へ駆動電流を供給する(駆動信号を出力する)。各画素Pでは、供給された駆動電流に基づいて、R,G,Bの3原色のLED(赤色発光素子10R,緑色発光素子10Gおよび青色発光素子10B1,10B2)がそれぞれ所定の輝度で発光する。画素P毎の3原色の加法混色により、画素アレイ部100に映像が表示される。
ところが、このようなLEDを用いた表示装置1では、製造プロセスなどに起因して、発光素子の発光波長にばらつきを生じ易い。この波長ばらつきにより、表示映像において所望の色味や明るさが表現されず、画品位が低下する。
図7は、本実施の形態の比較例に係る画素の構成と、各画素における青色の波長の一例を表したものである。このように、例えば隣接する画素P101,P102,P103のそれぞれに、赤色発光素子101R,緑色発光素子101Gおよび青色発光素子101Bが配置されている場合、画素毎に発光素子の波長が設計値からずれ、画素P101,P102,P103間においてばらつきを生じる。具体的には、画素P101の青色発光素子101Bの波長は475nm、画素P102の青色発光素子101Bの波長は477nm、画素P103の青色発光素子101Bの波長は470nm、となる。
比較例では、上記のような波長ばらつきによって、例えば図8に示したように、青色の色度点102b1,102b2,102b3がばらつく。これらの波長ばらつきを均一化する補正は困難である。尚、図8では、赤色の色度点102rおよび緑色の色度点102gは、ばらつきのないものとして図示している。また、色度点r0,g0,b0は、赤色発光素子101R,緑色発光素子101Gおよび青色発光素子101Bのそれぞれの設計波長に対応する色度点である。
これに対し、本実施の形態では、各画素P内に、青色の発光素子として、2種の青色発光素子10B1,10B2が配置されている。これにより、上述したように、製造段階において、青色発光素子10B1,10B2の合成比率を求めておき、この合成比率に基づいて、駆動信号を補正することで、波長ばらつきによる表示への影響を軽減することができる。換言すると、見かけの上での各画素Pの青色の波長(合成波長)を略一定にする(均一化する)ことが可能である。
図9に、隣接する3つの画素P1,P2,P3における青色発光素子10B1,10B2の各波長の一例について示す。製造工程では、これらの画素P1〜P3のそれぞれにおいて、青色発光素子10B1,10B2の波長が測定される。一例を挙げると、画素P1では、青色発光素子10B1の波長b1aが465nmであり、青色発光素子10B2の波長b2aが465nmである。画素P2では、青色発光素子10B1の波長b1bが470nmであり、青色発光素子10B2の波長b2bが460nmである。画素P3では、青色発光素子10B1の波長b1cが468nmであり、青色発光素子10B2の波長b2cが463nmである。尚、波長b1a(465nm),波長b1b(470nm),波長b1c(468nm)が、上述の波長帯Wb1に属する波長の一例である。波長b2a(465nm),波長b2b(460nm),波長b2c(463nm)が、上述の波長帯Wb2に属する波長の一例である。
製造工程では、測定された各波長に基づいて、所望の合成波長を得るための合成比率が画素P毎に算出される。例えば、ターゲット波長が465nmである(全画素Pの青色の波長を465nmに合わせる)場合、次のように合成比率を設定することができる。即ち、画素P1では、図10Aに示したように、例えば波長b1a,b2aをそれぞれ50%ずつ(b1a:b2a=0.5:0.5の比率で)足し合わせることにより、波長465nm付近に強度ピークをもつ合成波長b12aを得ることができる。また、画素P2では、図10Bに示したように、例えば波長b1bを55%、波長b2bを45%の比率で(b1b:b2b=0.55:0.45の比率で)足し合わせることにより、波長465nm付近に強度ピークをもつ合成波長b12bを得ることができる。また、画素P3では、図10Cに示したように、例えば波長b1cを80%、波長b2cを20%の比率で(b1c:b2c=0.8:0.2の比率で)足し合わせることにより、波長465nm付近に強度ピークをもつ波長b12cを得ることができる。
算出された画素P毎の合成比率(出力比率)は、補正係数として補正処理部300に保持される。補正処理部300は、この補正係数を用いて、制御部400から送られてきた駆動信号を、画素P毎に補正する。具体的には、補正処理部300は、青色の駆動信号において、青色発光素子10B1,10B2のそれぞれへの出力(駆動電流)を、上記補正係数に応じて設定する。このようにして補正された駆動信号が駆動部200によって各画素Pへ供給され、各画素Pにおいて各色のLEDが発光する。R,G,Bの加法混色により映像が表示される。
これにより、図11に示したように、各画素Pにおける青色の色度点は、青色発光素子10B1,10B2の各波長に対応する色度点b1,b2ではなく、それらの合成波長に対応する色度点b12として扱うことができる。即ち、各画素Pにおける加法混色には、赤色発光素子10Rの色度点r1および緑色発光素子10Gの色度点g1と、青色の合成波長に対応する色度点b12とが寄与する。
したがって、1つの画素P内に、青色の発光素子として、異なる波長帯Wb1,Wb2に発光ピーク波長を有する2種の青色発光素子10B1,10B2を配置することで、青色の波長ばらつきを疑似的に均一化(見かけの上で均一化)することができる。この結果、青色の波長ばらつきによる表示への影響を軽減できる。
以上説明したように、本実施の形態では、画素Pが、原色の1つである青色の発光素子として、異なる波長帯Wb1,Wb2に発光ピーク波長をもつ青色発光素子10B1,10B2を含む。これにより、画素Pにおける青色の波長として、青色発光素子10B1,10B2の各波長の合成波長を用いた映像表示が可能となる。製造プロセスなどに起因して、青色の波長が画面内でばらついた場合にも、見かけ上の波長均一性を高めることができ、その波長ばらつきによる表示への影響を軽減して、所望の色味や明るさを表現可能となる。よって、品位(画品位)向上を実現することが可能となる。
尚、上記第1の実施の形態では、青色の波長ばらつきにのみ着目し、画素P内に2種の青色発光素子10B1,10B2を配置したが、この手法は、赤色および緑色の波長ばらつきに対しても適用することができ、青色の場合と同などの効果を得ることができる。赤色および緑色の発光素子を2種以上配置する場合のレイアウトについては後述する。
<適用例>
図12および図13は、上記第1の実施の形態の表示装置1の適用例に係る電子機器の一例を表したものである。表示装置1は、図12に示した表示ユニット310として、図13に示したようなタイリングデバイス4を構成することができる。表示ユニット310は、上述の画素アレイ部100を有する素子基板330と実装基板320とが組み合わせられたものである。タイリングデバイス4は、いわゆるLEDディスプレイと呼ばれるものであり、表示画素としてLEDが用いられたものである。タイリングデバイス4は、複数の表示ユニット310が2次元配置されたものであり、屋内外に設置される大型のディスプレイとして好適に使用される。タイリングデバイス4は、詳細は後述するが、例えば、図46に示した表示ユニット310と、表示ユニット310を駆動する駆動回路(図示せず)とを備えている。
以下、上記第1の実施形態の変形例および他の実施の形態について説明する。尚、上記第1の実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
<変形例1−1,1−2>
図14Aは、変形例1−1に係る画素の構成例を表す平面模式図である。図14Bは、変形例1−2に係る画素の構成例を表す平面模式図である。上記第1の実施の形態では、画素Pにおいて、2つの青色発光素子10B1,10B2が行方向に沿って並んで配置された構成を例示したが、画素P内における青色発光素子10B1,10B2の配置はこれに限定されるものではない。例えば、図14Aに示した変形例1−1のように、2×2の画素配列において、斜め方向に沿って青色発光素子10B1,10B2が配置されていてもよい。また、図示は省略するが、青色発光素子10B1,10B2が列方向に沿って配置されていても構わない。
また、上記第1の実施の形態では、画素Pにおいて、赤色発光素子10R,緑色発光素子10Gおよび青色発光素子10B1,10B2が、2×2の配列を成して配置された構成を例示したが、画素P内での各素子の配列はこれに限定されるものではない。例えば図14Bに示した変形例1−2のように、1行に(1×4の配列を成して)赤色発光素子10R,緑色発光素子10Gおよび青色発光素子10B1,10B2が配置されていてもよい。また、図示は省略するが、赤色発光素子10R,緑色発光素子10Gおよび青色発光素子10B1,10B2が、1列に(4×1の配列を成して)配置されていても構わない。
<変形例2−1〜2−3>
図15Aは、変形例2−1に係る画素の構成例を表す平面模式図である。図15Bは、変形例2−2に係る画素の構成例を表す平面模式図である。図15Cは、変形例2−3に係る画素の構成例を表す平面模式図である。上記第1の実施の形態では、画素P内に、計2つの青色発光素子10B1,10B2が配置された構成を例示したが、画素Pに配置される青色発光素子の個数(種類)は、これに限定されるものではない。
例えば、図15Aに示した変形例2−1のように、画素P内に、3つの青色発光素子10B1〜10B3が配置されていてもよい。この場合、青色発光素子10B3は、青色発光素子10B1,10B2の波長帯Wb1,Wb2とは異なる波長帯に発光ピーク波長を有している。また、1つの赤色発光素子10Rと1つの緑色発光素子10Gとが1行に並んで配置され、3つの青色発光素子10B1〜10B3が、赤色発光素子10Rおよび緑色発光素子10Gとは異なる行に沿って並んで配置されている。
また、図15Bに示した変形例2−2のように、3つの青色発光素子10B1〜10B3に対して、赤色発光素子10Rおよび緑色発光素子10Gの位置をシフトさせ、対称性をもつレイアウトとしてもよい。
更に、図15Cに示した変形例2−3のように、画素P内の2行にわたって3つの青色発光素子10B1〜10B3が配置されていてもよい。即ち、画素P内の各行に、赤色発光素子10R、緑色発光素子10Gおよび青色発光素子10B1〜10B3が入り混じって配置されていても構わない。
<変形例3−1〜3−3>
図16Aは、変形例3−1に係る画素の構成例を表す平面模式図である。図16Bは、変形例3−2に係る画素の構成例を表す平面模式図である。図16Cは、変形例3−3に係る画素の構成例を表す平面模式図である。これらの変形例3−1〜3−3のように、画素P内に、4つの青色発光素子10B1〜10B4が配置されていてもよい。この場合、青色発光素子10B4は、青色発光素子10B1〜10B3の各波長帯とは異なる波長帯に発光ピーク波長を有している。
図16Aに示した変形例3−1では、1つの赤色発光素子10Rと1つの緑色発光素子10Gとが1行に並んで配置され、4つの青色発光素子10B1〜10B3が、赤色発光素子10Rおよび緑色発光素子10Gとは異なる行に沿って並んで配置されている。
図16Bに示した変形例3−2では、4つの青色発光素子10B1〜10B4のうちの1つ(ここでは、青色発光素子10B4)の位置を、赤色発光素子10Rおよび緑色発光素子10Gの配置された行にシフトさせている。赤色発光素子10R、緑色発光素子10Gおよび青色発光素子10B1〜10B4が、全体として2行3列で(2×3の配列を成
して)配置されている。
図16Cに示した変形例3−3では、赤色発光素子10R、緑色発光素子10Gおよび青色発光素子10B1〜10B4が、全体として2行3列で配置された構成において、赤色発光素子10Rおよび緑色発光素子10Gが中央の列を成している。これらの赤色発光素子10Rおよび緑色発光素子10Gの両側に、青色発光素子10B1〜10B4が配置されている。
<変形例4−1,4−2>
図17Aは、変形例4−1に係る画素の構成例を表す平面模式図である。図17Bは、変形例4−2に係る画素の構成例を表す平面模式図である。上記第1の実施の形態では、画素P内に、赤色発光素子10Rおよび緑色発光素子10Gが1つずつ配置された構成を例示したが、画素Pに配置される赤色発光素子および緑色発光素子の個数(種類)は、これに限定されるものではない。
例えば、図17Aに示した変形例4−1のように、画素P内に、赤色の発光素子として、異なる波長帯に発光ピーク波長をもつ2つの赤色発光素子10R1,10R2が配置されていてもよい。また、画素P内に、緑色の発光素子として、異なる波長帯に発光ピーク波長をもつ2つの緑色発光素子10G1,10G2が配置されていてもよい。これにより、青色だけでなく、赤色および緑色についても、上記と同様の手法により波長ばらつきによる表示への影響を軽減することができる。
また、R,G,Bの3原色のうちの赤色または緑色においてのみ、2種以上の発光素子を配置することにより、青色ではなく、赤色または緑色の波長のばらつきを均一化するような構成としても構わない。更には、R,G,Bの3原色のうちの2つ以上(2つまたは3つ)の原色において、2種以上の発光素子を配置して、2つ以上の原色において波長ばらつきを均一化するような構成とすることもできる。このように、補正対象とする原色は任意に選択することができ、また2以上の原色を選択する場合、その波長の組み合わせも特に限定されない。但し、3原色のうち青色が人間の眼により視認され易いことから、特に青色において上述したような波長ばらつきを考慮した補正を行うことでより大きな効果を得ることができる。
加えて、図17Bに示したように、画素P内に、赤色、緑色、青色の発光素子として、それぞれ計3種の発光素子が配置されていても構わない。この例では、赤色発光素子10R1〜10R3、緑色発光素子10G1〜10G3、および青色発光素子10B1〜10B3がそれぞれ列方向に沿って並んで配置されている。
<変形例5−1,5−2>
図18Aは、変形例5−1に係る画素の構成例を表す平面模式図である。図18Bは、変形例5−2に係る画素の構成例を表す平面模式図である。上記第1の実施の形態および変形例1〜4では、1つの画素P内に、青色の発光素子(あるいは赤色および緑色の発光素子)として、異なる波長帯に発光ピーク波長をもつ2以上の発光素子が配置された構成について説明した。しかしながら、青色の発光素子は、画素P内ではなく、複数の画素Pからなる画素群内に(複数の画素Pに跨って)配置されていてもよい。この場合、青色の発光素子の出力比率についての補正係数は、画素群毎に設定される。
例えば、図18Aに示した変形例5−1のように、行方向に沿って隣接する2つの画素P11,P21(または画素P12,P22)からなる画素群H1において、上述したような青色発光素子10B1,10B2が配置されていてもよい。この例では、画素P11に青色発光素子10B1が、画素P21に青色発光素子10B2がそれぞれ配置されている。また、画素P12に青色発光素子10B2が、画素P22に青色発光素子10B1がそれぞれ配置されている。
また、図18Bに示した変形例5−2のように、列方向に沿って隣接する2つの画素P11,P12(または画素P21,P22)からなる画素群H2において、上述したような青色発光素子10B1,10B2が配置されていてもよい。この例では、画素P11に青色発光素子10B1が、画素P12に青色発光素子10B2がそれぞれ配置されている。また、画素P21に青色発光素子10B1が、画素P22に青色発光素子10B2がそれぞれ配置されている。
<変形例6−1,6−2>
図19Aは、変形例6−1に係る画素の構成例を表す平面模式図である。図19Bは、変形例6−2に係る画素の構成例を表す平面模式図である。上記変形例5−1,5−2では、1つの画素群に、計2つの青色発光素子10B1,10B2が配置された構成を例示したが、画素群に配置される青色発光素子の個数(種類)は、これに限定されるものではない。
例えば、図19Aに示した変形例6−1のように、行方向に沿って隣接する3つの画素P11,P21,P31(または、画素P12,P22,P32、画素P13,P23,P33)からなる画素群H3において、上述したような青色発光素子10B1〜10B3が配置されていてもよい。この例では、画素P11に青色発光素子10B1が、画素P21に青色発光素子10B2が、画素P31に青色発光素子10B3が、それぞれ配置されている。また、画素P12に青色発光素子10B3が、画素P22に青色発光素子10B1が、画素P32に青色発光素子10B2が、それぞれ配置されている。画素P13に青色発光素子10B2が、画素P23に青色発光素子10B3が、画素P33に青色発光素子10B1が、それぞれ配置されている。尚、青色発光素子10B1〜10B3の配列は、画素群H3毎に異なっていてもよいし、同じであってもよい。
また、図19Bに示した変形例6−2のように、列方向に沿って隣接する3つの画素P11,P12,P13(または、画素P21,P22,P23、画素P31,P32,P33)からなる画素群H4において、上述したような青色発光素子10B1〜10B3が配置されていてもよい。この例では、画素P11に青色発光素子10B1が、画素P12に青色発光素子10B2が、画素P13に青色発光素子10B3が、それぞれ配置されている。また、画素P21に青色発光素子10B1が、画素P22に青色発光素子10B2が、画素P23に青色発光素子10B3が、それぞれ配置されている。画素P31に青色発光素子10B1が、画素P32に青色発光素子10B2が、画素P33に青色発光素子10B3が、それぞれ配置されている。尚、青色発光素子10B1〜10B3の配列は、画素群H4毎に異なっていてもよいし、同じであってもよい。
<変形例7−1〜7−3>
図20Aは、変形例7−1に係る画素の構成例を表す平面模式図である。図20Bは、変形例7−2に係る画素の構成例を表す平面模式図である。図20Cは、変形例7−3に係る画素の構成例を表す平面模式図である。上記変形例5−1,5−2では、1つの画素群に、計2つの青色発光素子10B1,10B2が配置された構成を例示したが、画素群に配置される青色発光素子の個数(種類)は、これに限定されるものではない。
例えば、図20Aに示した変形例7−1のように、行方向に沿って隣接する4つの画素Pからなる画素群H5において、上述したような青色発光素子10B1〜10B4が配置されていてもよい。尚、青色発光素子10B1〜10B4の配列は、画素群H5毎に異なっていてもよいし、同じであってもよい。
また、図20Bに示した変形例7−2のように、列方向に沿って隣接する4つの画素Pからなる画素群H6において、上述したような青色発光素子10B1〜10B4が配置されていてもよい。尚、青色発光素子10B1〜10B4の配列は、画素群H6毎に異なっていてもよいし、同じであってもよい。
更に、図20Cに示した変形例7−3のように、2行2列で(2×2の配列を成して)隣接する4つの画素Pからなる画素群H7において、上述したような青色発光素子10B1〜10B4が配置されていてもよい。尚、青色発光素子10B1〜10B4の配列は、画素群H7毎に異なっていてもよいし、同じであってもよい。
<変形例8>
図21は、変形例8に係るG波長の補正について説明するための特性図である。図22は、変形例8に係るR波長の補正について説明するための特性図である。画素Pにおいて、上記変形例4−1,4−2において説明した構成とすることで、赤色および緑色の波長ばらつきに起因する表示への影響を軽減することができ、より画品位の向上に有利となる。
R,G,Bの3原色のうちの緑色を補正対象とする場合には、図21に示したように、画素Pの緑色の色度点は、各緑色発光素子の波長に対応する色度点g1,g2ではなく、それらの合成波長に対応する色度点g12として加法混色を行うことができる。また、赤色を補正対象とする場合には、図22に示したように、画素Pの赤色の色度点は、各緑色発光素子の波長に対応する色度点r1,r2ではなく、それらの合成波長に対応する色度点r12として加法混色を行うことができる。尚、上述したように、R,G,Bの3原色のうちの2つ以上の原色を補正対象としてもよい。
<変形例9>
図23は、変形例9に係るQD(量子ドット)フィルタの一例を説明するための特性図である。上記実施の形態などでは、原色の波長ばらつきに対して、画素Pあるいは画素群内に2種以上の発光素子を配置することで、波長ばらつきによる色むらなどを軽減したが、本変形例のように、所定の波長変換フィルタを用いて波長ばらつきを軽減してもよい。即ち、本変形例では、例えばQDフィルタなどの波長変換フィルタを画素アレイ部100に配置することで、QDフィルタのもつ吸収特性および発光特性に応じた波長での出力が可能となり、面内の波長ばらつきを軽減することができる。
例えば図23に示したような吸収スペクトルと、図24に示したような460nm付近に強度ピークをもつ発光スペクトルとを有するQDフィルタを用いることができる。このような特性を発揮する材料としては、例えばCdSおよびZnSを用いた蛍光体が挙げられる。これにより、図25に示したように、例えば青色のうちの短波長(E1)の発光の一部が吸収され、長波長(E2)の発光に変換される。波長ばらつきが大きい場合にも、このような波長変換フィルタを使用することで、面内での波長ばらつきを軽減し、波長を均一化することが可能である。
<第2の実施の形態>
図26は、本開示の第2の実施の形態に係る照明装置(照明装置5)の要部構成を表すものである。照明装置5は、例えば2次元配置された複数のユニットUを含んで構成された素子アレイ部500を備えたものである。1つのユニットU内には、2以上の原色(ここではR,G,Bの3原色)の光を発する発光素子が配置されている。発光素子としては、例えば、赤(R),緑(G),青(B)の色光を発する発光ダイオード(LED)が挙げられる。赤色LED(赤色発光素子)は、例えばAlGaInP系の材料、緑色LED(緑色発光素子)および青色LED(青色発光素子)は、例えばAlGaInN系の材料から構成されている。この素子アレイ部500では、例えば図示しない駆動部によりユニットUが駆動されて各ユニットU内のLEDの輝度が調整されることで、例えば白色の照明光が得られる。
図27は、ユニットUの構成例を表したものである。このように、1つのユニットU内に、上記実施の形態などの画素Pと同様、緑色発光素子40Gと、赤色発光素子40Rと、2種の青色発光素子40B1,40B2とが配置されている。また、ユニットU内において、赤色発光素子40Rと、緑色発光素子40Gと、青色発光素子40B1,40B2とが、全体として2行2列で(2×2の配列を成して)配置されている。青色発光素子40B1,40B2は、行方向(図の左右方向)に沿って並んで配置されている。これらの青色発光素子40B1,40B2は、互いに異なる波長帯に発光ピーク波長を有している。青色発光素子40B1,40B2が、本開示における「第1の発光素子」「第2の発光素子」の一具体例に相当する。
このように、照明装置5では、1ユニットU内に、原色の1つである青色の発光素子として、異なる波長帯に発光ピーク波長をもつ青色発光素子40B1,40B2を含む。これにより、発光の際には、上述したような補正により、ユニットUにおける青色の波長として、青色発光素子40B1,40B2の各波長の合成波長を用いることができる。製造プロセスなどに起因して、青色の波長が画面内でばらついた場合にも、見かけ上の波長均一性を高めることができ、その波長ばらつきによる照明光への影響を軽減して、所望の色味や明るさを表現可能となる。よって、品位(照明品位)向上を実現することが可能となる。
尚、このような青色発光素子40B1,40B2は、上記のように1つのユニットU内に配置されていてもよいし、隣接する2以上のユニットUからなるユニット群に配置されていても構わない。
<7.第3の実施の形態>
図28Aは、例えば、本開示の表示装置(例えば、表示装置1)および照明装置(照明装置5)に用いられる青色発光素子10B1,10B2,緑色発光素子10G,赤色発光素子10Rおよび青色発光素子40B1,40B2,緑色発光素子40G,赤色発光素子40Rの一例としての発光素子(発光素子10)の断面構成を表したものである。図28Bは、図28Aに示した発光素子10の平面構成を表したものである。なお、図28Aは、図28Bに示した発光素子10のI−I線における断面を表したものである。この発光素子10は、Flip-Chip構造のLEDチップであり、例えば、上記表示装置1の表示画素(画素P)に配置されている青色発光素子10B,緑色発光素子10Gおよび赤色発光素子10Rとして用いられるものである。
発光素子10は、第1導電型層11,活性層12および第2導電型層13からなる半導体層において、第2導電型層13の一部,第1導電型層11および活性層12を含む部分が柱状のメサ部Mとなった構造を有する。メサ部Mの上面(第1導電型層11の表面)には第1電極14が設けられている。第2導電型層13の上面(半導体のうちメサ部Mとは反対側の面)は、光取り出し面Sとなっている。半導体層のうち、第1導電型層11には第1電極14が設けられると共に、メサ部Mの裾野には、第2導電型層13が露出する平坦面有し、この平坦面の一部に第2電極15が設けられている。本実施の形態では、第2電極15は第1電極14よりも厚く形成され、発光素子10の実装用の基板に対して、発光素子10の光取り出し面Sが、例えば、略平行になるように調整された構成を有する。なお、図28Aおよび図28Bは発光素子10の構成を模式的に表したものであり、実際の寸法、形状とは異なる場合がある。
(7−1.発光素子の構成)
発光素子10は、所定の波長体の光を上面(光取り出し面S)から発する固体発光素子であり、具体的にはLED(Light Emitting Diode)チップである。LEDチップとは、結晶成長に用いたウエハから切り出した状態のものを指しており、成形した樹脂などで覆われたパッケージタイプのものではないことを指している。LEDチップは、例えば5μm以上100mm以下のサイズとなっており、いわゆるマイクロLEDと呼ばれるものである。LEDチップの平面形状は、例えば、略正方形となっている。LEDチップは薄片状となっており、LEDチップのアスペクト比(高さ/幅)は、例えば、0.1以上1未満となっている。
発光素子10は、上記のように、第1導電型層11、活性層12および第2導電型層13を順に積層してなると共に、第2導電型層13が光取り出し面S(第2面)となる半導体層を有する。この半導体層は、第1導電型層11および活性層12を含む柱状のメサ部Mが設けられており、光取り出し面Sと対向する面に、第1導電型層11が露出する凸部と、第2導電型層13が露出する凹部とからなる段差を有する。本実施の形態では、この凸部および凹部を含む、光取り出し面Sに対向する面を下面S(第1面)とする。第1導電型層11および第2導電型層13に電気的に接続される第1電極14および第2電極15は、それぞれ、下面Sに設けられている。具体的には、第1電極14は第1面の凸部である第1導電型層11上に設けられ、第2電極15は第2面の凹部である第2導電型層13上に設けられている。
発光素子10(具体的には、半導体層)の側面Sは、例えば、図28Aに示したように、メサ部Mと同様に、積層方向と交差する傾斜面となっている。このように、メサ部Mおよび側面Sがテーパ状となっていることにより、光取り出し面Sからの光取り出し効率を向上させることができる。また、本実施の形態の発光素子10は、図28Aおよび図28Bに示したように、第1絶縁層16,金属層17および第2絶縁層18からなる積層体を有している。この積層体は半導体層の側面Sから光取り出し面Sとは対向すると共に、発光素子10を基板に実装する際の実装面(下面S)にかけて形成された層である。下面Sに形成された積層体(具体的には、第1絶縁層16)は、第1電極14および第2電極15の表面の外縁に渡って形成されている。即ち、第1電極14および第2電極15は、それぞれ、積層体に覆われていない露出面14A,15Aを有している。この露出面14A,15Aには、それぞれ、引き出し電極としてパッド電極19,20が設けられている。本実施の形態では、第2電極15の引き出し電極であるパッド電極20の膜厚をパッド電極19よりも厚く形成することにより、発光素子10の形状による傾きを調整している。
以下に、発光素子10を構成する各部材について説明する。
半導体層を構成する第1導電型層11,活性層12および第2導電型層13は、所望の波長帯の光によって適宜材料を選択する。具体的には、緑色帯の光あるいは青色帯の光を得る場合には、例えば、InGaN系の半導体材料を用いることが好ましい。赤色帯の光を得る場合には、例えば、AlGaInP系の半導体材料を用いることが好ましい。
第1電極14は、第1導電型層11に接すると共に、第1導電型層11に電気的に接続されている。即ち、第1電極14は第1導電型層11とオーミック接触している。第1電極14は、金属電極であり、例えば、チタン(Ti)/白金(Pt)/金(Au)あるいは金とゲルマニウムの合金(AuGe)/Ni(ニッケル)/Auなどの多層体として構成されている。この他、銀(Ag)やアルミニウム(Al)などの高反射性の金属材料を含んで構成されていてもよい。
第2電極15は、第2導電型層13に接すると共に、第2導電型層13に電気的に接続されている。即ち、第2電極15は第2導電型層13とオーミック接触している。第2電極15は、金属電極であり、第1電極と同様に例えば、Ti/Pt/AuあるいはAuGe/Ni/Auなどの多層体として構成されており、さらに、AgやAlなどの高反射性の金属材料を含んで構成されていてもよい。第1電極14および第2電極15は、それぞれ単一の電極によって構成されていてもよいし、複数の電極によって構成されていてもよい。
積層体は、半導体層の側面Sから下面Sにかけて形成された層であり、半導体層に対して、第1絶縁層16,金属層17および第2絶縁層18の順に積層された構成を有する。積層体は、少なくとも側面S全体を覆っており、側面Sとの対向領域から、第1電極14との対向領域の一部に渡って形成されている。なお、第1絶縁層16、金属層17および第2絶縁層18は、それぞれ、薄い層であり、例えば、CVD、蒸着、スパッタなどの薄膜形成プロセスによって形成されたものである。つまり、この積層体のうち、少なくとも第1絶縁層16、金属層17および第2絶縁層18は、スピンコートなどの厚膜形成プロセスや樹脂モールド、ポッティングなどによって形成されたものではない。
第1絶縁層16は、金属層17と半導体層との電気的な絶縁をとるためのものである。第1絶縁層16は、側面Sのうち、メサ部Mの裾野側の端部から、第1電極14の表面の外縁に渡って形成されている。即ち、第1絶縁層16は、側面S全体に接して形成されており、さらに、第1電極14の表面の外縁に接して形成されている。第1絶縁層16の材料としては、活性層12から発せられる光に対して透明な材料、例えば、SiO,SiN,Al,TiO,TiNなどが挙げられる。第1絶縁層16の厚みは、例えば、0.1μm〜1μm程度であり、ほぼ均一な厚さとなっている。なお、第1絶縁層16は、製造誤差に起因する厚さの不均一性を有していてもよい。
金属層17は、活性層12から発せられた光を遮蔽もしくは反射するためのものである。金属層17は、第1絶縁層16の表面に接して形成されている。金属層17は、第1絶縁層16の表面において、光取り出し面S側の端部から、第1電極14側の端部よりも少し後退した箇所まで形成されている。即ち、第1絶縁層16は、第1電極14と対向する部分に、金属層17に覆われていない露出面16Aを有している。
金属層17の光取り出し面S側の端部は、第1絶縁層16の光取り出し面S側の端部と同一面(光取り出し面Sと同一面)に形成されている。一方、金属層17の第1電極14側の端部は、第1電極14と対向する領域に形成されており、第1絶縁層16を間にして金属層17の一部と互いに重なり合っている。即ち、金属層17は、半導体層、第1電極14および第2電極15とは第1絶縁層16によって絶縁分離(電気的に分離)されている。
金属層17の第1電極14側の端部と、金属層17との間には、第1絶縁層16の厚さの分だけ間隙が存在する。但し、金属層17の第1電極14側の端部と、第1電極14とは第1絶縁層16を介して互いに重なり合っているので、上記の間隙は、積層方向(つまり厚さ方向)からは視認できない。更に、第1絶縁層16の厚みは、厚くても数μm程度であるため、活性層12から発せられた光は、上記の間隙を介して直接に、外に漏れ出ることはほとんどない。
金属層17の材料としては、活性層12から発せられる光を遮蔽もしくは反射する材料、例えば、Ti,Al,銅(Cu),Au,Ni,またはそれらの合金からなる。金属層17の厚みは、例えば、0.1μm〜1μm程度であり、ほぼ均一な厚さとなっている。なお、金属層17は、製造誤差に起因する厚さの不均一性を有していてもよい。
第2絶縁層18は、発光素子10を実装用の基板(図示せず)に実装する際に、パッド電極19と実装用の基板とを互いに接合する導電性材料(例えば、半田、めっき、スパッタ金属)と、金属層17とが互いにショートするのを防止するためのものである。第2絶縁層18は、金属層17の表面と、第1絶縁層16の表面(上記の露出面16A)に接して形成されている。第2絶縁層18は、金属層17の表面全体に形成されるとともに、第1絶縁層16の露出面16Aの全体または一部に形成されている。即ち、第2絶縁層18は、第1絶縁層16の露出面16Aから金属層17の表面に渡って形成されており、金属層17は、第1絶縁層16および第2絶縁層18によって覆われている。第2絶縁層18の材料としては、例えば、SiO,SiN,Al,TiO,TiNなどが挙げられる。また、第2絶縁層18は、上記材料のうち複数の材料から形成されていてもよい。第2絶縁層18の厚みは、例えば、0.1μm〜1μm程度であり、ほぼ均一な厚さとなっている。なお、第2絶縁層18は、製造誤差に起因する厚さの不均一性を有していてもよい。
パッド電極19は、第1電極14から引き出された電極である。パッド電極19は、第1電極14の露出面14Aから、第1絶縁層16の表面および第2絶縁層18の表面に渡って形成されている。パッド電極19は、第1電極14と電気的に接続されており、パッド電極19の一部が、第2絶縁層18を介して金属層17の一部と重なり合っている。即ち、パッド電極19は、金属層17とは第2絶縁層18によって絶縁分離(電気的に分離)されている。パッド電極19は、活性層12から発せられる光を高反射率で反射する材料、例えば、Ti,Al,Cu,Au,Ni,またはそれらの合金からなる。また、パッド電極19は、上記材料のうち複数の材料から形成されていてもよい。
パッド電極20は、第2電極15から引き出された電極ある。パッド電極20は、第2電極15の露出面15Aから、第1絶縁層16の表面および第2絶縁層18の表面にわたって形成されている。パッド電極20は、第2電極15と電気的に接続されており、パッド電極20の一部が、第2絶縁層18を介して金属層17の一部と重なり合っている。即ち、パッド電極20は、金属層17とは第2絶縁層18によって絶縁分離(電気的に分離)されている。パッド電極20の材料は、パッド電極19と同様の材料を用いることができ、例えば、Ti,Al,Cu,Au,Ni,またはそれらの合金、あるいは、これらのうち複数の材料から形成されていてもよい。
パッド電極19(およびパッド電極20)の端部と、金属層17との間には、第2絶縁層18の厚さの分だけ間隙が存在する。しかし、パッド電極19(およびパッド電極20)の端部と、金属層17の第1電極14側の端部とは互いに重なり合っているので、上記の間隙は、積層方向(つまり厚さ方向)からは視認できない。更に、第2絶縁層18の厚さは、厚くても数μm程度である。加えて、第1電極14(および第2電極15)と、金属層17の第1電極14側(および第2電極15)の端部と、パッド電極19(およびパッド電極20)の端部とが、互いに重なり合っており、第1絶縁層16および第2絶縁層18を介して活性層12から外部に通じる通路は、S字状に曲がりくねっている。つまり、活性層12から発せられた光が透過し得る通路がS字状に曲がりくねっている。以上のことから、金属層17の絶縁として用いられる第1絶縁層16および第2絶縁層18が、活性層12から外部に通じる通路になり得るものの、その通路は、極めて狭く、しかもS字状となっており、活性層12から発せられた光が外部に漏れ出ることのほとんどない構造となっている。
また、第1電極14とパッド電極19との間には、反射層21が設けられている。この反射層21は、活性層12において第1電極側に出射された光を光取り出し面S側に反射するものである。反射層21は、高反射性を有する材料により構成されている。高反射性の材料としては、例えば、AgやAlなどの金属材料が挙げられる。
本実施の形態では、パッド電極20は、上記のように、パッド電極19よりも厚く形成されている。パッド電極19およびパッド電極20の厚みは、発光素子10の形状によるが、発光素子10を実装用の基板に実装する際に、発光素子10の形状によって生じる傾き(図33参照)を緩和する、具体的には、この傾きによって活性層12から射出される光の配向形状(光強度分布)の非対称性を緩和するように調整されている。
(7−2.発光ユニットの構成)
図29Aは、発光ユニット2の概略構成の一例を斜視的に表したものである。図29Bは、図29Aの発光ユニット2のII−II線における断面構成の一例を表したものである。発光ユニット2は、例えば、上記画素Pとして適用可能なものであり、複数の発光素子10を薄い肉厚の樹脂で被った微小パッケージである。
発光ユニット2内には、上記発光素子10(例えば赤色発光素子10R)が他の発光素子10(例えば青色発光素子10Bあるいは緑色発光素子10G)と所定の間隙を介して一列に配置されている。本実施の形態の発光ユニット2は、例えば、図14Bに示したように、複数の発光素子10を行方向に沿って並んで配置された構成としてもよい。また、例えば、図14Aや図16に示したように複数の発光素子10を2×2や2×3の配置としてもよく、あるいは、図15Bに示したように複数の発光素子10を互い違いに配置するようにしてもよい。ここでは、簡略化して赤色発光素子10R、青色発光素子10Bおよび緑色発光素子10Gを一列に配置した例を挙げて説明する。
発光ユニット2は、上記のように、例えば、発光素子10の配設方向に延在する細長い形状となっている。互いに隣り合う2つの発光素子10の隙間は、例えば、各発光素子10のサイズと同じか、それよりも大きくなっている。なお、上記の隙間は、場合によっては各発光素子10のサイズより狭くなっていてもよい。
各発光素子10は、互いに異なる波長帯の光を発するようになっている。例えば、図29Aに示したように、3つの発光素子10は、緑色帯の光を発する緑色発光素子10Gと、赤色帯の光を発する赤色発光素子10Rと、青色帯の光を発する青色発光素子10Bとにより構成されている。例えば、発光ユニット2が発光素子10の配列方向に延在する細長い形状となっている場合には、緑色発光素子10Gは、例えば、発光ユニット2の短辺近傍に配置され、青色発光素子10Bは、例えば、発光ユニット2の短辺のうち緑色発光素子10Gの近接する短辺とは異なる短辺の近傍に配置されている。赤色発光素子10Rは、例えば、緑色発光素子10Gと青色発光素子10Bとの間に配置されている。なお、赤色発光素子10R,緑色発光素子10G,青色発光素子10Bのそれぞれの位置は、上記に限定されるものではないが、以下では、赤色発光素子10R,緑色発光素子10G,青色発光素子10Bが上で例示した箇所に配置されているものとして、他の構成要素の位置関係を説明する場合がある。
発光ユニット2は、さらに、図29A,図29Bに示したように、各発光素子10を覆うチップ状の絶縁体30と、各発光素子10に電気的に接続された端子電極31,32とを備えている。端子電極31,32は、絶縁体30の底面側に配置されている。
絶縁体30は、各発光素子10を、少なくとも各発光素子10の側面側から囲むとともに保持するものである。絶縁体30は、例えば、シリコーン,アクリル、エポキシなどの樹脂材料によって構成されている。絶縁体30は、一部にポリイミドなどの別材料を含んでいてもよい。絶縁体30は、各発光素子10の側面と、各発光素子10の上面に接して形成されている。絶縁体30は、各発光素子10の配列方向に延在する細長い形状(例えば、直方体形状)となっている。絶縁体30の高さは、各発光素子10の高さよりも高くなっており、絶縁体30の横幅(短辺方向の幅)は、各発光素子10の幅よりも広くなっている。絶縁体30自体のサイズは、例えば、1mm以下となっている。絶縁体30は、薄片状となっている。絶縁体30のアスペクト比(最大高さ/最大横幅)は、発光ユニット2を転写する際に発光ユニット2が横にならない程度に小さくなっており、例えば、1/5以下となっている。
絶縁体30は、例えば、図29A,29B示したように、各発光素子10の直下に対応する箇所に開口30Aを有している。各開口30Aの底面には、少なくともパッド電極19(図29A,29Bでは図示せず)が露出している。パッド電極19は、所定の導電性部材(例えば、半田、めっき金属)を介して端子電極31に接続されている。一方、パッド電極20は、所定の導電性部材(例えば、半田、めっき金属)を介して端子電極32に接続されている。端子電極31,32は、例えば、主にCuを含んで構成されている。端子電極31,32の表面の一部が、例えば、Auなどの酸化されにくい材料で被覆されていてもよい。
(7−3.作用・効果)
次に、本実施の形態の発光素子10の作用・効果について説明する。
一般に、大規模集積回路(LSI)の回路面を基板側に向けたFlip-Chip構造のLED(発光素子)は実装面積が小さくすることができると共に、光取り出し面に電極などの遮蔽構造がないことから活性層から射出される光を効率よく取り出すことができるという利点がある。しかしながら、一般的な発光素子(例えば、図32A〜32Cに示した発光素子110)は、その非対称な構造上、面内に活性層の偏りを有する。このため、活性層から射出される光の強度分布には偏りが生じていた。
図30は、一般的な発光素子110の光強度分布を極座標系のFFPで表わしたものである。図30の下に示したように、発光素子110の第2電極115を右側にして計測した場合、計測結果は、特性図内の点線で示した完全に均一な光強度分布に比べてやや右側に寄った円になっている。これは、例えば、発光素子110の真上方向を0°とした「点光源からの角度」が50°の方向では、完全に均一な場合の光強度分布に比べて、光強度が5%から10%ほど高い値となっている。また、−50°の方向では、完全に均一な場合に比べて光強度が5%から10%ほど低い値となっている。
図31は、発光素子110の光強度分布を直交座標系のFFPで表わしたものである。この特性図で見ても、発光素子110の第2電極115を右側にして計測した場合には、発光素子110の高い光強度分布が右側に寄っていることがわかる。
図32A〜図32Cは、発光素子110の平面構成(図32A)および図32AにおけるII−II線(図32B),III−III線(図32C)における発光素子110の断面構成を表したものである。図32Bからわかるように、第2導電型層113の下面S側に電気的に接続された第2電極115が設けられた部分は、第1導電型層111および活性層112が取り除かれている分、下面Sにおいて窪んだ形状となっている。また、第2電極115が設けられていない部分でも、図32Cに示したように、発光素子110の約半分の領域に形成された反射層121の厚みの分、第1電極114側が厚くなっている。
このように、面内方向に厚みに偏りのある発光素子110を実装用の基板に戴置した場合、その非対称な形状から、図33に示したように第2電極115側に傾いた状態となる。このため、その光強度分布は、図30や図31に示したものよりもさらに大きな偏りとなってしまう。よって、このような発光素子110をLEDディスプレイの発光素子として用いた場合には、ディスプレイを正面から見た場合と斜めから見た場合との間でRGB比率が異なる不均一な映像が表示されるという問題があった。
これに対して、本実施の形態では、発光素子10のメサ部Mの裾野、換言すると、下面Sにおける凹部に設けられた第2電極15を、下面Sの凸部に設けられた第1電極14よりも厚く設けるようにした。具体的には、第2電極15の外縁を含む半導体層の側面Sおよび下面Sを覆う積層体から第2電極15を引き出す引き出し電極であるパッド電極20を、第1電極14のパッド電極19よりも厚く設け、発光素子10を実装用の基板などに戴置した際の傾きを緩和し、発光素子10の光取り出し面Sと、発光素子10を実装する実装用の基板、即ち、戴置面とが略平行となるようにした。ここで、「略平行」とは、必ずしも光取り出し面Sと戴置面とが完全に平行である場合のみを指すものではなく、発光素子10の構造上の光強度分布の偏りが相殺された状態のことをいう。即ち、発光素子10の光強度分布の偏りがなく、例えば、図31の極座標系のFFPで示した特性図において点線で示した均一な強度分布、あるいは図34に示したよう、直交座標系のFFPにおいて、角度0°を対称軸として左右対称な光強度分布となるように、発光素子10の光取り出し面Sが戴置面に対して、例えば、0°から20°程度メサ部M側に傾いた状態を含むものである。
これにより、本実施の形態の発光素子10を、例えば、上述した表示装置1の表示画素(画素P)として用いた場合、図35に示したように、視野角によって輝度が変化した一般的な発光素子110とは異なり、いずれの視野角において均一な輝度を有するLEDディスプレイを提供することが可能となる。
以上のように、本実施の形態における発光素子10では、第1導電型層11,活性層12および第2導電型層13の順に積層された半導体層の下面Sに設けられ、それぞれ第1導電型層11および第2導電型層13に電気的に接続される第1電極14(パッド電極19)および第2電極15(パッド電極20)のうち、凹部に設けられた第2電極15(パッド電極20)の厚みを第1電極14(パッド電極19)よりも厚くするようにした。これにより、発光素子10の非対称な構造による光強度分布の偏りが補正され、視野角特性の偏りを低減することが可能となる。
なお、発光素子10は、光取り出し面Sに対して、光の特性を向上させるために特殊加工が施されていてもよい。例えば、図36に示した発光素子10Aのように、光取り出し面Sに凹凸を形成してもよい。第2導電型層13の表面に複数の凹部13Aを形成することにより、活性層12から射出される光の方向をさまざまな方向に取り出すことが可能となり、発光素子10Aの光強度分布をさらに均一にすることが可能となる。
また、本実施の形態の発光素子10は、図28Aに示したように、光取り出し面Sを、第2導電型層13が露出した構造物が設けられていない構造としたが、例えば、光を透過する導電層や絶縁層が設けられていてもよい。
更に、発光素子10の側面、具体的には、半導体層の側面Sは、図37に示した青色発光素子10Bのように、半導体層の積層方向と直交する垂直面となっていてもよい。あるいは、図28Aなどに示した発光素子10の側面Sの傾斜とは逆の下面S側に広くなる逆テーパ状の側面となっていてもよい。
更にまた、本実施の形態では、半導体層の側面Sおよび下面Sに積層体を設けたが、必ずしも設ける必要はなく、半導体層の側面Sおよび下面Sに第1絶縁層16のみを形成するようにしてもよい。
<第4の実施の形態>
図38Aは、本開示の第4の実施の形態に係る発光素子(発光素子50)の断面構成を表したものであり、図38Bは、図38Aに示した発光素子50の平面構成を表したものである。なお、図38Aは、図38Bに示した発光素子50のIV−IV線における断面を表したものである。この発光素子50は、上下電極構造のLEDチップであり、上記第3の実施の形態で説明した発光素子10と同様に、例えば、上記表示装置1の表示画素(画素P)に配置されている青色発光素子10B,緑色発光素子10Gおよび赤色発光素子10Rとして用いられるものである。
発光素子50は、第1導電型層51,活性層52および第2導電型層53からなる半導体層の半導体層の下面(下面S)に第1電極54が、上面(光取り出し面S)に第2電極55が、それぞれ電気的に接続されており、この第2電極55は、光取り出し面Sの面内において非対称に設けられている。本実施の形態の発光素子50は、半導体層の下面Sに設けられた第1電極54が面内方向に厚みが異なるように、具体的には、光取り出し面Sの面内における第2電極55の形成領域が広い方が薄く、狭い方が厚くなるように形成された構成を有する。なお、図38Aおよび図38Bは発光素子50の構成を模式的に表したものであり、実際の寸法、形状とは異なる場合がある。
(8−1.発光素子の構成)
発光素子50は、所定の波長体の光を上面(光取り出し面S)から発する固体発光素子であり、具体的にはLEDチップである。LEDチップとは、結晶成長に用いたウエハから切り出した状態のものを指しており、成形した樹脂などで覆われたパッケージタイプのものではないことを指している。LEDチップは、例えば5μm以上100mm以下のサイズとなっており、いわゆるマイクロLEDと呼ばれるものである。LEDチップの平面形状は、例えば、略正方形となっている。LEDチップは薄片状となっており、LEDチップのアスペクト比(高さ/幅)は、例えば、0.1以上1未満となっている。
発光素子50は、上記のように、第1導電型層51、活性層52および第2導電型層53を順に積層してなると共に、第2導電型層53が光取り出し面S(第2面)となる半導体層を有する。この半導体層は、側面Sが、例えば、図38Aに示したように、積層方向と交差する傾斜面となっており、具体的には、発光素子50の断面が逆台形状となるような傾斜面となっている。このように、側面Sがテーパ状となっていることにより、光取り出し面Sからの光取り出し効率を向上させることができる。
また、本実施の形態の発光素子50は、図38Aに示したように、第1絶縁層56,金属層57および第2絶縁層58からなる積層体を有している。この積層体は半導体層の側面Sから光取り出し面Sと対向する面(下面S)にかけて形成された層である。下面Sに形成された積層体(具体的には、第1絶縁層56)は、第1電極54の表面の外縁に渡って形成されている。即ち、第1電極54は、積層体に覆われていない露出面54Aを有している。この露出面54Aには、引き出し電極としてパッド電極59が設けられている。本実施の形態では、第1電極54のパッド電極59の膜厚が、光取り出し面Sに設けられた第2電極55の延在方向と反対側の方向に向かって徐々に厚くなるように加工され、これによって、第2電極55の形成領域が広い方に発光素子50の光取り出し面Sが傾くように調整されている。
以下に、発光素子50を構成する各部材について説明する。
半導体層を構成する第1導電型層51,活性層52および第2導電型層53は、所望の波長帯の光によって適宜材料を選択する。具体的には、緑色帯の光あるいは青色帯の光を得る場合には、例えば、InGaN系の半導体材料を用いることが好ましい。赤色帯の光を得る場合には、例えば、AlGaInP系の半導体材料を用いることが好ましい。
第1電極54は、第1導電型層51に接すると共に、第1導電型層51に電気的に接続されている。即ち、第1電極54は第1導電型層51とオーミック接触している。第1電極54は、金属電極であり、例えば、チタン(Ti)/白金(Pt)/金(Au)あるいは金とゲルマニウムの合金(AuGe)/Ni(ニッケル)/Auなどの多層体として構成されている。この他、銀(Ag)やアルミニウム(Al)などの高反射性の金属材料を含んで構成されていてもよい。
第2電極55は、第2導電型層53に接すると共に、第2導電型層53に電気的に接続されている。即ち、第2電極55は第2導電型層53とオーミック接触している。第2電極55は、第2導電型層53の光取り出し面S上に、面内において非対称、具体的には、例えば、光取り出し面Sの中心付近からX軸方向に延在し、光取り出し面の一部を遮蔽している。第2電極55は、金属電極であり、第1電極と同様に例えば、Ti/Pt/AuあるいはAuGe/Ni/Auなどの多層体として構成されており、さらに、AgやAlなどの高反射性の金属材料を含んで構成されていてもよい。第1電極54および第2電極55は、それぞれ単一の電極によって構成されていてもよいし、複数の電極によって構成されていてもよい。
積層体は、半導体層の側面Sから下面Sにかけて形成された層であり、半導体層に対して、第1絶縁層56,金属層57および第2絶縁層58の順に積層された構成を有する。積層体は、少なくとも側面S全体を覆っており、側面Sとの対向領域から、第1電極54との対向領域の一部に渡って形成されている。なお、第1絶縁層56、金属層57および第2絶縁層58は、それぞれ、薄い層であり、例えば、CVD、蒸着、スパッタなどの薄膜形成プロセスによって形成されたものである。つまり、この積層体のうち、少なくとも第1絶縁層56、金属層57および第2絶縁層58は、スピンコートなどの厚膜形成プロセスや樹脂モールド、ポッティングなどによって形成されたものではない。
第1絶縁層56は、金属層57と半導体層との電気的な絶縁をとるためのものである。第1絶縁層56は、側面Sのうち、メサ部Mの裾野側の端部から、第1電極54の表面の外縁に渡って形成されている。即ち、第1絶縁層56は、側面S全体に接して形成されており、さらに、第1電極54の表面の外縁に接して形成されている。第1絶縁層56の材料としては、活性層52から発せられる光に対して透明な材料、例えば、SiO,SiN,Al,TiO,TiNなどが挙げられる。第1絶縁層56の厚みは、例えば、0.1μm〜1μm程度であり、ほぼ均一な厚さとなっている。なお、第1絶縁層56は、製造誤差に起因する厚さの不均一性を有していてもよい。
金属層57は、活性層52から発せられた光を遮蔽もしくは反射するためのものである。金属層57は、第1絶縁層56の表面に接して形成されている。金属層57は、第1絶縁層56の表面において、光取り出し面S側の端部から、第1電極54側の端部よりも少し後退した箇所まで形成されている。即ち、第1絶縁層56は、第1電極54と対向する部分に、金属層57に覆われていない露出面56Aを有している。
金属層57の光取り出し面S側の端部は、第1絶縁層56の光取り出し面S側の端部と同一面(光取り出し面Sと同一面)に形成されている。一方、金属層57の第1電極54側の端部は、第1電極54と対向する領域に形成されており、第1絶縁層56を間にして金属層57の一部と互いに重なり合っている。即ち、金属層57は、半導体層および第1電極54とは第1絶縁層56によって絶縁分離(電気的に分離)されている。
金属層57の第1電極54側の端部と、金属層57との間には、第1絶縁層56の厚さの分だけ間隙が存在する。但し、金属層57の第1電極54側の端部と、第1電極54とは第1絶縁層56を介して互いに重なり合っているので、上記の間隙は、積層方向(つまり厚さ方向)からは視認できない。更に、第1絶縁層56の厚みは、厚くても数μm程度であるため、活性層52から発せられた光は、上記の間隙を介して直接に、外に漏れ出ることはほとんどない。
金属層57の材料としては、活性層52から発せられる光を遮蔽もしくは反射する材料、例えば、Ti,Al,銅(Cu),Au,Ni,またはそれらの合金からなる。金属層57の厚みは、例えば、0.1μm〜1μm程度であり、ほぼ均一な厚さとなっている。
なお、金属層57は、製造誤差に起因する厚さの不均一性を有していてもよい。
第2絶縁層58は、発光素子50を実装用の基板(図示せず)に実装する際に、パッド電極19と実装用の基板とを互いに接合する導電性材料(例えば、半田、めっき、スパッタ金属)と、金属層57とが互いにショートするのを防止するためのものである。第2絶縁層58は、金属層57の表面と、第1絶縁層56の表面(上記の露出面54A)に接して形成されている。第2絶縁層58は、金属層57の表面全体に形成されるとともに、第1絶縁層56の露出面16Aの全体または一部に形成されている。即ち、第2絶縁層58は、第1絶縁層56の露出面16Aから金属層57の表面に渡って形成されており、金属層57は、第1絶縁層56および第2絶縁層58によって覆われている。第2絶縁層58の材料としては、例えば、SiO,SiN,Al,TiO,TiNなどが挙げられる。また、第2絶縁層58は、上記材料のうち複数の材料から形成されていてもよい。第2絶縁層58の厚みは、例えば、0.1μm〜1μm程度であり、ほぼ均一な厚さとなっている。なお、第2絶縁層58は、製造誤差に起因する厚さの不均一性を有していてもよい。
パッド電極59は、第1電極54から引き出された電極である。パッド電極59は、第1電極54の露出面54Aから、第1絶縁層56の表面および第2絶縁層58の表面に渡って形成されている。パッド電極59は、第1電極54と電気的に接続されており、パッド電極59の一部が、第2絶縁層58を介して金属層57の一部と重なり合っている。即ち、パッド電極59は、金属層57とは第2絶縁層58によって絶縁分離(電気的に分離)されている。パッド電極59は、活性層52から発せられる光を高反射率で反射する材料、例えば、Ti,Al,Cu,Au,Ni,またはそれらの合金からなる。また、パッド電極59は、上記材料のうち複数の材料から形成されていてもよい。
パッド電極59の端部と、金属層57との間には、第2絶縁層58の厚さの分だけ間隙が存在する。しかし、パッド電極59の端部と、金属層57の第1電極54側の端部とは互いに重なり合っているので、上記の間隙は、積層方向(つまり厚さ方向)からは視認できない。更に、第2絶縁層58の厚さは、厚くても数μm程度である。加えて、第1電極54と、金属層57の第1電極54側の端部と、パッド電極59の端部とが、互いに重なり合っており、第1絶縁層56および第2絶縁層58を介して活性層52から外部に通じる通路は、S字状に曲がりくねっている。つまり、活性層52から発せられた光が透過し得る通路がS字状に曲がりくねっている。以上のことから、金属層57の絶縁として用いられる第1絶縁層56および第2絶縁層58が、活性層52から外部に通じる通路になり得るものの、その通路は、極めて狭く、しかもS字状となっており、活性層52から発せられた光が外部に漏れ出ることのほとんどない構造となっている。
本実施の形態では、パッド電極59は、上記のように、第2電極55の延在方向とは反対方向に電極の膜厚が厚くなるように設けられている。具体的には、図38Aおよび図38Bに示したように、光取り出し面Sの中心付近から右方向(X軸方向)に延在する第2電極55に対して、延在方向とは反対側の左方向に膜厚が厚くなるように加工されている。これにより、第2電極55の形成領域が広い方向、換言すると、第2電極55による遮蔽面積の大きな方向に傾いた発光素子50が形成される。
なお、パッド電極59の膜厚は、第2電極55の延在方向のパッド電極59の膜厚よりも厚ければよい。即ち、第2電極55の延在方向とは反対側に連続して徐々に厚くしてもよいし、階段状に厚みを変化させてもよい。また、単純に、第2電極55の延在方向のパッド電極59の厚みよりも厚い一定の膜厚としてもよい。
(8−2.発光ユニットの構成)
図39Aは、発光ユニット3の概略構成の一例を斜視的に表したものである。図39Bは、図39Aの発光ユニット3のV−V線における断面構成の一例を表したものである。発光ユニット3は、上記画素Pとして適用可能なものであり、複数の発光素子を薄い肉厚の樹脂で被った微小パッケージである。ここでは、上記第3の実施の形態と同様に、簡略化して赤色発光素子50R、青色発光素子50Bおよび緑色発光素子50Gを一列に配置した例を挙げて説明する。
発光ユニット3内には、上記発光素子50が他の発光素子50と所定の間隙を介して一列に配置されている。この発光ユニット3は、例えば、発光素子50の配設方向に延在する細長い形状となっている。互いに隣り合う2つの発光素子50の隙間は、例えば、各発光素子50のサイズと同などか、それよりも大きくなっている。なお、上記の隙間は、場合によっては各発光素子50のサイズより狭くなっていてもよい。
各発光素子50は、互いに異なる波長帯の光を発するようになっている。例えば、図39Aに示したように、3つの発光素子50は、緑色帯の光を発する緑色発光素子50Gと、赤色帯の光を発する赤色発光素子50Rと、青色帯の光を発する青色発光素子50Bとにより構成されている。例えば、発光ユニット2が発光素子50の配列方向に延在する細長い形状となっている場合に、緑色発光素子50Gは、例えば、発光ユニット2の短辺近傍に配置され、青色発光素子50Bは、例えば、発光ユニット3の短辺のうち緑色発光素子50Gの近接する短辺とは異なる短辺の近傍に配置されている。赤色発光素子50Rは、例えば、緑色発光素子50Gと青色発光素子50Bとの間に配置されている。なお、赤色発光素子50R,緑色発光素子50G,青色発光素子50Bのそれぞれの位置は、上記に限定されるものではないが、以下では、赤色発光素子50R,緑色発光素子50G,青色発光素子50Bが上で例示した箇所に配置されているものとして、他の構成要素の位置関係を説明する場合がある。
発光ユニット3は、さらに、図39A,39Bに示したように、各発光素子50を覆うチップ状の絶縁体70と、各発光素子50に電気的に接続された端子電極71とを備えている。端子電極71は、絶縁体70の底面側に配置されている。
絶縁体70は、各発光素子50を、少なくとも各発光素子50の側面側から囲むとともに保持するものである。絶縁体70は、例えば、シリコーン,アクリル、エポキシなどの樹脂材料によって構成されている。絶縁体70は、一部にポリイミドなどの別材料を含んでいてもよい。絶縁体70は、各発光素子50の側面と、各発光素子50の上面に接して形成されている。絶縁体70は、各発光素子50の配列方向に延在する細長い形状(例えば、直方体形状)となっている。絶縁体70の高さは、各発光素子50の高さよりも高くなっており、絶縁体70の横幅(短辺方向の幅)は、各発光素子50の幅よりも広くなっている。絶縁体70自体のサイズは、例えば、1mm以下となっている。絶縁体70は、薄片状となっている。絶縁体70のアスペクト比(最大高さ/最大横幅)は、発光ユニット2を転写する際に発光ユニット2が横にならない程度に小さくなっており、例えば、1/5以下となっている。
絶縁体70は、例えば、図39A,39B示したように、各発光素子50の直上および直下に対応する箇所に、それぞれ開口70Aおよび開口70Bを有している。各開口70Bの底面には、少なくともパッド電極59(図39A,39Bでは図示せず)が露出している。パッド電極59は、所定の導電性部材(例えば、半田、めっき金属)を介して端子電極71に接続されている。端子電極71は、例えば、主にCuを含んで構成されている。端子電極71の表面の一部が、例えば、Auなどの酸化されにくい材料で被覆されていてもよい。一方、発光素子50の第2電極55は、図39Aに示したバンプ73および接続部74を介して端子電極72に接続されている。バンプ73は絶縁体70に埋め込まれた柱状の導電性部材であり、接続部74は絶縁体70の上面に形成された帯状の導電性部材である。
(2−3.作用・効果)
次に、本実施の形態の発光素子50の作用・効果について説明する。
一般的に、電極を上下から取り出す上下電極構造のLED(発光素子)では、上面および下面に設けられた電極は、図40に示した発光素子150のように、それぞれ、ほぼ均一な厚みを有し、光取り出し面S105は実装用の基板1110に対してほぼ平行に戴置される。しかしながら、光取り出し面に設けられた電極155が面内方向に非対称な形状、例えば、本実施の形態の発光素子50のように、第2電極55が取り出し面Sの中心付近からある一方向(ここでは、X軸方向)に延在する場合、光取り出し面Sから射出される光は、第2電極55によって遮蔽される。即ち、図41に示したように、発光素子150の光強度は、中心部分からX軸の左方向にシフトした分布を示す。
これに対して、本実施の形態では、発光素子50の第1電極54を、光取り出し面S上に設けられた第2電極55の延在方向とは反対側に膜厚が厚くなるようにした。具体的には、第1電極54に電気的に接続されると共に、発光素子50の下面Sに設けられたパッド電極59の、第2電極55による遮蔽面積の大きな方向に光取り出し面Sが傾くように、第2電極55の形成領域とは反対側の領域の膜厚が厚くなるようにした。これにより、発光素子50は、光取り出し面Sが、第2電極55の形成領域が広い方向に傾くこととなり、その光強度分布は、図42に示したように、発光素子50の中心と発光強度の中心が一致したものとなる。
これにより、本実施の形態の発光素子50を、例えば、上述した表示装置1の表示画素(画素P)として用いた場合、いずれの視野角において均一な輝度を有するLEDディスプレイを提供することが可能となる。
以上のように、本実施の形態における発光素子50では、第1導電型層11,活性層12および第2導電型層13の順に積層された半導体層の下面Sに設けられた第1電極54の膜厚を、半導体層の光取り出し面Sに設けられた第2電極55の延在方向とは反対側に厚くなるようにした。これにより、第2電極55の面内方向の非対称な形状による光強度分布の偏りが補正され、視野角特性の偏りを低減することが可能となる。
なお、発光素子50の側面、具体的には、半導体層の側面Sは、図43に示した発光素子50Aのように、半導体層の積層方向と直交する垂直面となっていてもよい。あるいは、図38Aなどに示した発光素子10の側面Sの傾斜とは逆の下面S側に広くなる逆テーパ状の側面となっていてもよい。
また、本実施の形態では、半導体層の側面Sおよび下面Sに積層体を設けたが、必ずしも設ける必要はなく、半導体層の側面Sおよび下面Sに第1絶縁層56のみを形成するようにしてもよい。
更に、本実施の形態の効果は、半導体層の光取り出し面Sに設けられる第2電極の面内方向における形状が非対称な発光素子全てに適用される。即ち、本実施の形態では、第2電極55を発光素子50の中心付近からX軸方向に延在する形状としたが、例えば、図44に示したように、例えば、略矩形状の光取り出し面Sのある一辺に第2電極が形成された青色発光素子50Bや、図45に示したように、略矩形状の光取り出し面Sの3辺に連続して設けられた発光素子50Cにも適用することができる。具体的には、図44に示した青色発光素子50Bでは、第2電極55が設けられた一辺とは対向する辺方向に第1電極54の膜厚を厚くするようにすればよい。図45に示した発光素子50Cでは、第2電極55の未形成領域方向、即ち、第2電極55が形成されていない辺方向に第1電極54の膜厚を厚くするようにすればよい。
<9.適用例>
以下に、上記第3の実施の形態および第4の実施の形態において説明した発光素子10,50の適用例について説明する。上記第3、第4の実施の形態の発光素子10,50は、これらをそれぞれ用いた発光ユニット2または発光ユニット3を表示画素(画素P)として備えた表示装置(例えば、表示装置1)、あるいは、発光素子10,50を個別にあるいは、発光ユニット2または発光ユニット3として備えた照明装置(例えば、照明装置600A,600B,600C)に適用することができる。以下にその一例を示す。
(適用例1)
図46は、例えば図13に示した表示装置(タイリングデバイス4)を構成する表示ユニット310の概略構成の一例を斜視的に表したものである。
表示ユニット310は、実装基板320と、素子基板330とを互いに重ね合わせたものである。素子基板330の表面が映像表示面となっており、中央部分に表示領域310Aを有し、その周囲に、非表示領域であるフレーム領域310Bを有している。
図47は、実装基板320の素子基板330側の表面のうち表示領域310Aに対応する領域のレイアウトの一例を表したものである。実装基板320の表面のうち表示領域310Aに対応する領域には、例えば、図47に示したように、複数のデータ配線321が所定の方向に延在して形成されており、かつ所定のピッチで並列配置されている。実装基板320の表面のうち表示領域310Aに対応する領域には、さらに、例えば、複数のスキャン配線322がデータ配線321と交差(例えば、直交)する方向に延在して形成されており、かつ所定のピッチで並列配置されている。データ配線321およびスキャン配線322は、例えば、Cu(銅)などの導電性材料からなる。
スキャン配線322は、例えば、最表層に形成されており、例えば、基材表面に形成された絶縁層(図示せず)上に形成されている。なお、実装基板320の基材は、例えば、ガラス基板、または樹脂基板などからなり、基材上の絶縁層は、例えば、SiN、SiO、またはAlからなる。一方、データ配線321は、スキャン配線322を含む最表層とは異なる層(例えば、最表層よりも下の層)内に形成されており、例えば、基材上の絶縁層内に形成されている。絶縁層の表面上には、スキャン配線322の他に、例えば、必要に応じて、ブラックが設けられている。ブラックは、コントラストを高めるためのものであり、光吸収性の材料によって構成されている。ブラックは、例えば、絶縁層の表面のうち少なくとも後述のパッド電極321B,322Bの非形成領域に形成されている。なお、ブラックは、必要に応じて省略することも可能である。
データ配線321とスキャン配線322との交差部分の近傍が表示画素323となっており、複数の表示画素323が表示領域310A内においてマトリクス状に配置されている。各表示画素323には、複数の発光素子10を含む発光ユニット2または複数の発光素子50を含む発光ユニット3が実装されている。なお、図47には、3つの赤色発光素子10R,緑色発光素子10G,青色発光素子10Bまたは3つの赤色発光素子50R,緑色発光素子50G,青色発光素子50Bで一つの表示画素323が構成されており、赤色発光素子10Rまたは赤色発光素子50Rから赤色の光を、緑色発光素子10Gまたは緑色発光素子50Gから緑色の光を、青色発光素子10Bまたは青色発光素子50Bから青色の光をそれぞれ出力することができるようになっている場合が例示されている。
発光ユニット2,3には、発光素子10(10R,10G,10B)または発光素子50(50R,50G,50B)ごとに一対の端子電極31,32または一対の端子電極61,62が設けられている。そして、一方の端子電極31または端子電極61がデータ配線321に電気的に接続されており、他方の端子電極32または端子電極62がスキャン配線322に電気的に接続されている。例えば、端子電極31または端子電極61は、データ配線321に設けられた分枝321Aの先端のパッド電極321Bに電気的に接続されている。また、例えば、端子電極32または端子電極62は、スキャン配線322に設けられた分枝322Aの先端のパッド電極322Bに電気的に接続されている。
各パッド電極321B,322Bは、例えば、最表層に形成されており、例えば、図47に示したように、各発光ユニット2,3が実装される部位に設けられている。ここで、パッド電極321B,322Bは、例えば、Au(金)などの導電性材料からなる。
実装基板320には、さらに、例えば、実装基板320と素子基板330との間の間隔を規制する複数の支柱(図示せず)が設けられている。支柱は、表示領域310Aとの対向領域内に設けられていてもよいし、フレーム領域310Bとの対向領域内に設けられていてもよい。
素子基板330は、例えば、ガラス基板、または樹脂基板などからなる。素子基板330において、発光ユニット2,3側の表面は平坦となっていてもよいが、粗面となっていることが好ましい。粗面は、表示領域310Aとの対向領域全体に渡って設けられていてもよいし、表示画素323との対向領域にだけ設けられていてもよい。粗面は、発光素子10(10R,10G,10B)または発光素子50(50R,50G,50B)から発せられた光が当該粗面に入射したときに入射光を散乱させる程度に細かな凹凸を有している。粗面の凹凸は、例えば、サンドブラストや、ドライエッチングなどによって作製可能である。
駆動回路は、映像信号に基づいて各表示画素323(各発光ユニット2,3)を駆動するものである。駆動回路は、例えば、表示画素323に接続されたデータ配線321を駆動するデータドライバと、表示画素323に接続されたスキャン配線322を駆動するスキャンドライバとにより構成されている。駆動回路は、例えば、実装基板320上に実装されていてもよいし、表示ユニット310とは別体で設けられ、かつ配線(図示せず)を介して実装基板320と接続されていてもよい。
(適用例2)
図48Aおよび図48Bは、発光素子10または発光素子50を用いた照明装置の一例である照明装置600Aの平面構成(図48A)および斜視方向(図48B)の構成を表したものである。図48Aおよび図48Bに示したように、発光素子10または発光素子50は、円盤状の実装用ステージ(実装基板)上に、例えば4つの発光素子10が、例えば、点対称に配置されている。勿論、発光素子10の配置方法は、点対称以外の方法で配置されていてもよい。
図49Aおよび図49Bは、発光素子10または発光素子50を用いた照明装置の他の例である照明装置600Bの平面構成(図49A)および斜視方向(図49B)の構成を表したものである。図49Aおよび図49Bに示したように、発光素子10または発光素子50は、円環状の実装用ステージ(実装基板)上に、例えば8つの発光素子10が配置されている。
図50Aおよび図50Bは、発光素子10または発光素子50を用いた照明装置の他の例である照明装置600Cの平面構成(図50A)および斜視方向(図50B)の構成を表したものである。図50Aおよび図50Bに示したように、例えば、長方形状の実装用ステージに9個の発光素子10が配置されている。この照明装置600Cは、シーリングライト用カバーを備えていてもよい。
以上、第1〜第4実施の形態および変形例1〜9を挙げて本開示を説明したが、本開示はこれらの実施の形態などに限定されず、種々の変形が可能である。例えば、上記実施の形態などでは、本開示の発光素子としてR,G,Bの3原色のLEDが配置された場合を例示して説明したが、更に他の色のLEDが配置されていてもよく、即ち4原色以上のLEDディスプレイにも本開示は適用可能である。また、R,G,BのLEDのいずれかに代えて他の色のLEDを含んでいても構わない。
また、上記実施の形態などでは、1画素または1ユニットに3原色の発光素子が配置された場合を例示したが、用途に応じて、2原色または1原色の発光素子のみが配置された構成であってもよい。例えばデジタルサイネージなどの表示装置、あるいは照明装置では、必ずしも3原色が必要とされず、2色表示あるいは単色表示とされる場合もある。このような場合にも、本開示は適用可能である。
また、上記実施の形態などでは、本開示の発光素子としてLEDを例示したが、本開示は、他の発光素子、例えば有機電界発光素子あるいは量子ドットを活性層として用いた自発光型のディスプレイにも広く適用することができる。
尚、本開示内容は以下のような構成であってもよい。
(1)
各々が少なくとも第1原色の発光素子を含むと共に2次元配置された複数の画素を備え、
1画素または隣接する2以上の画素からなる画素群は、前記第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含む
表示装置。
(2)
前記第1および第2の発光素子は、各画素内において、行方向、列方向または斜め方向において隣り合って配置されている
上記(1)に記載の表示装置。
(3)
前記画素は、前記第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ3以上の発光素子を含む
上記(2)に記載の表示装置。
(4)
前記第1および第2の発光素子は、各画素群において、行方向、列方向または斜め方向において隣り合う2以上の画素に配置されている
上記(1)に記載の表示装置。
(5)
前記画素群は、前記第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ3以上の発光素子を有する
上記(4)に記載の表示装置。
(6)
前記第1原色は青色である
上記(1)ないし(5)のいずれか1つに記載の表示装置。
(7)
前記画素は、更に、赤色および緑色の発光素子をそれぞれ1つずつ含む
上記(6)に記載の表示装置。
(8)
前記画素は、更に、赤色および緑色の発光素子を含み、
前記画素または前記画素群は、前記赤色および緑色の発光素子としてそれぞれ、互いに異なる波長帯に発光ピーク波長をもつ2以上の発光素子を含む
上記(6)に記載の表示装置。
(9)
前記第1原色は緑色または赤色である
上記(1)ないし(5)のいずれか1つに記載の表示装置。
(10)
前記第1の発光素子と前記第2の発光素子との間の距離は、視聴距離に応じて変化する眼の分解能距離以下となる範囲内の大きさに設定されている
上記(1)ないし(9)のいずれか1つに記載の表示装置。
(11)
前記第1および第2の発光素子の各発光ピーク波長の差は、5nm以上30nm以下である
上記(1)ないし(10)のいずれか1つに記載の表示装置。
(12)
前記第1および第2の発光素子の駆動信号を補正する補正処理部と、
補正された駆動信号に基づいて前記複数の画素を発光駆動する駆動部とを備え、
前記補正処理部は、前記第1および第2の発光素子の各発光ピーク波長に基づいて予め設定された補正係数に基づいて、前記駆動信号を補正する
上記(1)ないし(11)のいずれか1つに記載の表示装置。
(13)
前記補正係数は、前記画素毎または前記画素群毎に設定されている
上記(12)に記載の表示装置。
(14)
前記発光素子は、発光ダイオード(LED:light emitting diode)である
上記(1)ないし(13)のいずれか1つに記載の表示装置。
(15)
各々が前記複数の画素を有すると共に2次元配置された複数の発光ユニットから構成されている
上記(1)ないし(14)のいずれか1つに記載の表示装置。
(16)
各々が少なくとも第1原色の発光素子を含むと共に2次元配置された複数のユニットを備え、
1ユニットまたは隣接する2以上のユニットからなるユニット群は、前記第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含む
照明装置。
(17)第1面および第2面を有すると共に、前記第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、前記第1導電型層と電気的に接続されると共に、前記第1面に設けられた第1電極と、前記第2導電型層と電気的に接続されると共に、前記第1面に設けられ、前記第1電極よりも厚い第2電極と
を備えた発光素子。
(18)前記第1面は段差を有し、前記第1電極は前記第1面の凸部に、前記第2電極は前記第1面の凹部に設けられている、前記(17)に記載の発光素子。
(19)前記第2面内において光の特性に偏りを有する、前記(17)または(18)に記載の発光素子。
(20)前記半導体層の表面のうち少なくとも実装面に、絶縁層および金属層がこの順に設けられた積層構造を有する、前記(17)乃至(19)のうちのいずれか1つに記載の発光素子。
(21)前記積層構造は、少なくとも前記半導体層の側面全体を被覆している、前記(20)に記載の発光素子。
(22)第1面および第2面を有すると共に、前記第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、前記第1導電型層と電気的に接続され、前記第1面に設けられると共に、面内方向に厚みが異なる第1電極と、前記第2導電型層と電気的に接続されると共に、前記第2面の面内において非対称に設けられた第2電極とを備えた発光素子。
(23)前記第1電極の厚みは、前記第2電極の形成領域が広い方が薄く、狭い方が厚い、前記(22)に記載の発光素子。
(24)前記第2面は、実装用の基板に対して傾きを有する、前記(22)または(23)に記載の発光素子。
(25)複数の発光素子を有し、前記複数の発光素子は、第1面および第2面を有すると共に、前記第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、前記第1導電型層と電気的に接続されると共に、前記第1面に設けられた第1電極と、前記第2導電型層と電気的に接続されると共に、前記第1面に設けられ、前記第1電極よりも厚い第2電極とを備えた半導体デバイス。
(26)複数の発光素子を有し、前記複数の発光素子は、第1面および第2面を有すると共に、前記第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、前記第1導電型層と電気的に接続され、前記第1面に設けられると共に、面内方向に厚みが異なる第1電極と、前記第2導電型層と電気的に接続されると共に、前記第2面の面内において非対称に設けられた第2電極とを備えた半導体デバイス。
本出願は、日本国特許庁において2015年3月20日に出願された日本特許出願番号2015−058649号および2015年3月25日に出願された日本特許出願番号2015−062394号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (26)

  1. 各々が少なくとも第1原色の発光素子を含むと共に2次元配置された複数の画素を備え、
    1画素または隣接する2以上の画素からなる画素群は、前記第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含む
    表示装置。
  2. 前記第1および第2の発光素子は、各画素内において、行方向、列方向または斜め方向において隣り合って配置されている
    請求項1に記載の表示装置。
  3. 前記画素は、前記第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ3以上の発光素子を含む
    請求項2に記載の表示装置。
  4. 前記第1および第2の発光素子は、各画素群において、行方向、列方向または斜め方向において隣り合う2以上の画素に配置されている
    請求項1に記載の表示装置。
  5. 前記画素群は、前記第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ3以上の発光素子を有する
    請求項4に記載の表示装置。
  6. 前記第1原色は青色である
    請求項1に記載の表示装置。
  7. 前記画素は、更に、赤色および緑色の発光素子をそれぞれ1つずつ含む
    請求項6に記載の表示装置。
  8. 前記画素は、更に、赤色および緑色の発光素子を含み、
    前記画素または前記画素群は、前記赤色および緑色の発光素子としてそれぞれ、互いに異なる波長帯に発光ピーク波長をもつ2以上の発光素子を含む
    請求項6に記載の表示装置。
  9. 前記第1原色は緑色または赤色である
    請求項1に記載の表示装置。
  10. 前記第1の発光素子と前記第2の発光素子との間の距離は、視聴距離に応じて変化する眼の分解能距離以下となる範囲内の大きさに設定されている
    請求項1に記載の表示装置。
  11. 前記第1および第2の発光素子の各発光ピーク波長の差は、5nm以上30nm以下である
    請求項1に記載の表示装置。
  12. 前記第1および第2の発光素子の駆動信号を補正する補正処理部と、
    補正された駆動信号に基づいて前記複数の画素を発光駆動する駆動部とを備え、
    前記補正処理部は、前記第1および第2の発光素子の各発光ピーク波長に基づいて予め設定された補正係数に基づいて、前記駆動信号を補正する
    請求項1に記載の表示装置。
  13. 前記補正係数は、前記画素毎または前記画素群毎に設定されている
    請求項12に記載の表示装置。
  14. 前記発光素子は、発光ダイオード(LED:light emitting diode)である
    請求項1に記載の表示装置。
  15. 各々が前記複数の画素を有すると共に2次元配置された複数の発光ユニットから構成されている
    請求項1に記載の表示装置。
  16. 各々が少なくとも第1原色の発光素子を含むと共に2次元配置された複数のユニットを備え、
    1ユニットまたは隣接する2以上のユニットからなるユニット群は、前記第1原色の発光素子として、互いに異なる波長帯に発光ピーク波長をもつ第1および第2の発光素子を含む
    照明装置。
  17. 第1面および第2面を有すると共に、前記第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、
    前記第1導電型層と電気的に接続されると共に、前記第1面に設けられた第1電極と、
    前記第2導電型層と電気的に接続されると共に、前記第1面に設けられ、前記第1電極よりも厚い第2電極と
    を備えた発光素子。
  18. 前記第1面は段差を有し、前記第1電極は前記第1面の凸部に、前記第2電極は前記第1面の凹部に設けられている、請求項17に記載の発光素子。
  19. 前記第2面内において光の特性に偏りを有する、請求項17に記載の発光素子。
  20. 前記半導体層の表面のうち少なくとも実装面に、絶縁層および金属層がこの順に設けられた積層構造を有する、請求項17に記載の発光素子。
  21. 前記積層構造は、少なくとも前記半導体層の側面全体を被覆している、請求項20に記載の発光素子。
  22. 第1面および第2面を有すると共に、前記第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、
    前記第1導電型層と電気的に接続され、前記第1面に設けられると共に、面内方向に厚みが異なる第1電極と、
    前記第2導電型層と電気的に接続されると共に、前記第2面の面内において非対称に設けられた第2電極と
    を備えた発光素子。
  23. 前記第1電極の厚みは、前記第2電極の形成領域が広い方が薄く、狭い方が厚い、請求項22に記載の発光素子。
  24. 前記第2面は、実装用の基板に対して傾きを有する、請求項22に記載の発光素子。
  25. 複数の発光素子を有し、
    前記複数の発光素子は、
    第1面および第2面を有すると共に、前記第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、
    前記第1導電型層と電気的に接続されると共に、前記第1面に設けられた第1電極と、
    前記第2導電型層と電気的に接続されると共に、前記第1面に設けられ、前記第1電極よりも厚い第2電極と
    を備えた半導体デバイス。
  26. 複数の発光素子を有し、
    前記複数の発光素子は、
    第1面および第2面を有すると共に、前記第1面側から順に、第1導電型層、活性層および第2導電型層を積層してなる半導体層と、
    前記第1導電型層と電気的に接続され、前記第1面に設けられると共に、面内方向に厚みが異なる第1電極と、
    前記第2導電型層と電気的に接続されると共に、前記第2面の面内において非対称に設
    けられた第2電極と
    を備えた半導体デバイス。
JP2017507597A 2015-03-20 2016-02-16 表示装置および照明装置ならびに発光素子および半導体デバイス Pending JPWO2016152321A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020120257A JP6970790B2 (ja) 2015-03-20 2020-07-13 発光素子および半導体デバイス

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015058649 2015-03-20
JP2015058649 2015-03-20
JP2015062394 2015-03-25
JP2015062394 2015-03-25
PCT/JP2016/054408 WO2016152321A1 (ja) 2015-03-20 2016-02-16 表示装置および照明装置ならびに発光素子および半導体デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020120257A Division JP6970790B2 (ja) 2015-03-20 2020-07-13 発光素子および半導体デバイス

Publications (1)

Publication Number Publication Date
JPWO2016152321A1 true JPWO2016152321A1 (ja) 2018-01-11

Family

ID=56977222

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017507597A Pending JPWO2016152321A1 (ja) 2015-03-20 2016-02-16 表示装置および照明装置ならびに発光素子および半導体デバイス
JP2020120257A Active JP6970790B2 (ja) 2015-03-20 2020-07-13 発光素子および半導体デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020120257A Active JP6970790B2 (ja) 2015-03-20 2020-07-13 発光素子および半導体デバイス

Country Status (4)

Country Link
US (1) US20180040665A1 (ja)
JP (2) JPWO2016152321A1 (ja)
CN (1) CN107408364B (ja)
WO (1) WO2016152321A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
KR102602245B1 (ko) * 2016-02-12 2023-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치
US10529701B2 (en) * 2016-09-26 2020-01-07 Prilit Optronics, Inc. MicroLED display panel
US10356858B2 (en) * 2016-09-26 2019-07-16 Prilit Optronics, Inc. MicroLED display panel
TWI718343B (zh) * 2016-10-24 2021-02-11 瑞典商Glo公司 發光二極體、顯示裝置及直視顯示裝置
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
JP2018205525A (ja) * 2017-06-05 2018-12-27 ソニー株式会社 表示装置および電子機器
CN107256871B (zh) * 2017-06-27 2019-09-27 上海天马微电子有限公司 微发光二极管显示面板和显示装置
US10256218B2 (en) * 2017-07-11 2019-04-09 Samsung Electronics Co., Ltd. Light emitting device package
KR102289716B1 (ko) * 2017-08-01 2021-08-17 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10439101B2 (en) * 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display
TWI660495B (zh) * 2017-09-22 2019-05-21 宏齊科技股份有限公司 Display module
KR102650950B1 (ko) 2017-09-29 2024-03-26 서울반도체 주식회사 발광 소자 및 그것을 갖는 표시 장치
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
KR102521582B1 (ko) * 2018-04-03 2023-04-12 삼성전자주식회사 발광 다이오드 디스플레이 장치
US10725334B2 (en) * 2018-04-17 2020-07-28 Innolux Corporation Display device and manufacturing method thereof
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
CN110676280A (zh) * 2018-05-30 2020-01-10 鸿富锦精密工业(深圳)有限公司 显示面板及显示面板制作方法
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
JP7380584B2 (ja) 2018-10-24 2023-11-15 ソニーグループ株式会社 表示装置および照明装置
JP7149164B2 (ja) * 2018-11-02 2022-10-06 株式会社ジャパンディスプレイ 表示装置
US11961938B2 (en) * 2019-03-13 2024-04-16 Epistar Corporation Method of processing light-emitting elements, system and device using the same
CN111725360B (zh) * 2019-03-22 2023-04-07 安徽三安光电有限公司 一种复合衬底及其制备方法和利用其制备发光元件的方法
WO2021256323A1 (ja) * 2020-06-19 2021-12-23 ソニーグループ株式会社 発光装置および画像表示装置
CN112490226B (zh) * 2020-11-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
US20240079387A1 (en) * 2021-10-26 2024-03-07 Lg Electronics Inc. Display device using semiconductor light-emitting element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156925A (ja) * 2003-11-26 2005-06-16 Hitachi Displays Ltd 表示装置
JP2012504852A (ja) * 2008-10-01 2012-02-23 ユニバーサル・ディスプレイ・コーポレーション 新規のoledディスプレイ構造
US20120223875A1 (en) * 2009-12-09 2012-09-06 Nano And Advanced Materials Institute Limited Monolithic full-color led micro-display on an active matrix panel manufactured using flip-chip technology
JP2014115666A (ja) * 2005-09-30 2014-06-26 Semiconductor Energy Lab Co Ltd 表示装置、発光モジュール及び電子機器
WO2014103918A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法
JP2015018247A (ja) * 2013-07-11 2015-01-29 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited 画素配置方法及び表示パネル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299690A (ja) * 1992-04-16 1993-11-12 Nippon Sheet Glass Co Ltd 半導体発光素子
JP2007324582A (ja) * 2006-05-01 2007-12-13 Mitsubishi Chemicals Corp 集積型半導体発光装置およびその製造方法
US7906357B2 (en) * 2006-05-15 2011-03-15 Koninklijke Philips Electronics N.V. P-type layer for a III-nitride light emitting device
WO2011033625A1 (ja) * 2009-09-16 2011-03-24 株式会社 東芝 半導体発光素子
JP2012028676A (ja) * 2010-07-27 2012-02-09 Kyocera Corp 発光素子
JP2012124429A (ja) * 2010-12-10 2012-06-28 Rohm Co Ltd 発光素子、発光素子ユニット、発光素子パッケージおよび発光素子の製造方法
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
JP6062429B2 (ja) * 2011-07-15 2017-01-18 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスを支持基板に接合する方法
JP6355445B2 (ja) * 2014-06-12 2018-07-11 三菱電機株式会社 映像表示装置、大型表示装置及び映像表示装置の製造方法
KR102602245B1 (ko) * 2016-02-12 2023-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156925A (ja) * 2003-11-26 2005-06-16 Hitachi Displays Ltd 表示装置
JP2014115666A (ja) * 2005-09-30 2014-06-26 Semiconductor Energy Lab Co Ltd 表示装置、発光モジュール及び電子機器
JP2012504852A (ja) * 2008-10-01 2012-02-23 ユニバーサル・ディスプレイ・コーポレーション 新規のoledディスプレイ構造
US20120223875A1 (en) * 2009-12-09 2012-09-06 Nano And Advanced Materials Institute Limited Monolithic full-color led micro-display on an active matrix panel manufactured using flip-chip technology
WO2014103918A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法
JP2015018247A (ja) * 2013-07-11 2015-01-29 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited 画素配置方法及び表示パネル

Also Published As

Publication number Publication date
JP2020191455A (ja) 2020-11-26
WO2016152321A1 (ja) 2016-09-29
US20180040665A1 (en) 2018-02-08
CN107408364A (zh) 2017-11-28
JP6970790B2 (ja) 2021-11-24
CN107408364B (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
JP6970790B2 (ja) 発光素子および半導体デバイス
US11527514B2 (en) LED unit for display and display apparatus having the same
US10490533B2 (en) Light emitting apparatus, illumination apparatus and display apparatus
KR102527428B1 (ko) 디스플레이 장치
EP3228157B1 (en) Display device using semiconductor light emitting device and method for manufacturing thereof
JP5754173B2 (ja) 発光ユニットおよび表示装置
US10256218B2 (en) Light emitting device package
JP2015092529A (ja) 発光装置、発光ユニット、表示装置、電子機器、および発光素子
CN108922899B (zh) 像素阵列基板及其驱动方法
US11355686B2 (en) Unit pixel having light emitting device, pixel module and displaying apparatus
US20190288163A1 (en) Display device using semiconductor light emitting element
US8872415B2 (en) Substrate, display panel, and display apparatus
JP2017147059A (ja) 電気光学装置及び電子機器
US11876069B2 (en) Light emitting device having cantilever electrode, LED display panel and LED display apparatus having the same
KR102585406B1 (ko) 발광소자 패키지
JP2006100430A (ja) 有機el表示装置
US10276632B2 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
US11538784B2 (en) Light emitting device having cantilever electrode, LED display panel and LED display apparatus having the same
KR20170112776A (ko) 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치
US20230086071A1 (en) Semiconductor device
JP2023179115A (ja) 表示装置
JP2023542100A (ja) 発光素子を有するユニットピクセル及びディスプレイ装置
JP2023542538A (ja) 高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200414