JPWO2016143674A1 - 液晶表示装置 - Google Patents

Abstract

本発明の一態様による液晶表示装置は、素子基板と対向基板との間に挟持された液晶層と、複数のスペーサーと、対向基板の素子基板側の面に設けられ、列方向に配列された複数のサブ画素を分離すべく行方向に延在する第１部分と、行方向へ配置された複数のサブ画素を分離すべく列方向に延在する第２部分と、を有するブラックマトリクスと、を備え、第１部分は、第１領域と、第１領域よりも面積の狭い第２領域と、が、行方向へ配列された２つのサブ画素毎にそれぞれ交互に配置されてなり、複数の前記第１領域のうちのいずれかに前記スペーサーが配置され、前記第１領域内に前記スペーサーが配置され、奇数行に配列された前記スペーサーと偶数行に配列された前記スペーサーとが、列方向では互いに隣り合わない配置となっている。

Description

本発明は、液晶表示装置に関するものである。
本願は、２０１５年３月６日に、日本に出願された特願２０１５−０４５１８２号に基づき優先権を主張し、その内容をここに援用する。

従来、液晶表示装置においては、一対の基板を所定の間隔（ギャップ）だけ離間するスペーサーが基板の液晶層側の面に設けられている。スペーサーは、例えば感光性樹脂等を用いて基板上に直接形成されるものである。基板のそれぞれの対向面上にスペーサーが形成された基板には、配向膜が形成され、ラビング処理が施される。このようなスペーサーを備えた液晶表示装置の構成が特許文献１に記載されている。

特許文献１に記載のスペーサーは、ラビング処理前に形成されるため、ラビング処理時にスペーサーのラビング方向下流側にラビング不良が生じることがある。そのため、スペーサーの密度を小さくし、このようなラビング不良に起因する配向不良の発生を抑制している。特許文献１では、異なる色のサブ画素が並ぶ方向において、１画素に１個以下の割合でスペーサーが配置され、少なくとも３画素あるいは４画素に１個は配置されている。
しかしながら、最大でも３画素あるいは４画素以上に連続してスペーサーは配置されていない。

特開２００７−２３２８２０号公報

複数の画素ごとに一つのスペーサーを配置する構成において、セル厚の保持強度を確保するために、例えば、異なる色のサブ画素に亘ってスペーサーを延在させることがある。
この場合、スペーサーの延在方向の寸法（横幅）が長くなることで、スペーサーを形成した後に行われる基板表面の洗浄工程の際に、ダストなどの異物がスペーサーに引っかかって除去することが困難になってしまう。基板上に異物が存在していると、液晶の配向乱れが生じて微小輝点が発生するという問題が生じる。

本発明の一つの態様は、上記従来技術の問題点に鑑み成されたものであって、洗浄時に異物が残留しにくく、液晶セル厚の保持強度を十分に確保することのできる液晶表示装置を提供することを目的とする。

本発明の一態様における液晶表示装置は、素子基板と、前記素子基板に対向する対向基板と、前記素子基板と前記対向基板との間に挟持された液晶層と、前記素子基板と前記対向基板との間に配置された複数のスペーサーと、前記対向基板の前記素子基板側の面に設けられ、列方向に配列された複数のサブ画素を分離すべく行方向に延在する第１部分と、行方向へ配置された複数のサブ画素を分離すべく列方向に延在する第２部分と、を有するブラックマトリクスと、を備え、前記第１部分は、第１領域と、前記第１領域よりも面積の狭い第２領域と、が、前記行方向へ配列された２つのサブ画素毎にそれぞれ交互に配置されてなり、複数の前記第１領域のうちのいずれかに前記スペーサーが配置され、奇数行に配列された前記スペーサーと、偶数行に配列された前記スペーサーと、が、列方向では互いに隣り合わない配置となっている。

本発明の一態様における液晶表示装置において、前記複数のスペーサーは、前記素子基板及び前記対向基板の双方に接するメインスペーサーと、前記素子基板と前記対向基板とのいずれか一方に接するサブスペーサーと、を含む構成としてもよい。

本発明の一態様における液晶表示装置において、前記サブスペーサーは、前記メインスペーサーよりも高さが低く、前記素子基板との間に前記液晶層が存在するように前記対向基板の前記素子基板側の面に設けられている構成としてもよい。

本発明の一態様における液晶表示装置において、前記メインスペーサーは、視認性の低い青色のサブ画素と赤色のサブ画素との画素間に配置されている構成としてもよい。

本発明の一態様における液晶表示装置において、前記第１部分は、前記第１領域よりも広い面積とされた第３領域をさらに有し、前記第１領域に前記サブスペーサーが配置され、前記第３領域に前記メインスペーサーが配置されている構成としてもよい。

本発明の一態様における液晶表示装置において、前記スペーサーの前記行方向の寸法は、前記行方向に配列された２つの前記サブ画素に相当する寸法と、前記列方向に延在する前記第２部分の前記行方向の寸法と、を併せた寸法以下とする構成としてもよい。

本発明の一態様における液晶表示装置において、前記スペーサーの前記列方向の寸法は、前記第２部分の前記列方向の寸法以下とする構成としてもよい。

本発明の一態様における液晶表示装置において、前記ブラックマトリクスの前記第１領域の中央に前記スペーサーが設けられ、前記スペーサーの周囲に前記第１領域が存在している構成としてもよい。

本発明の一態様における液晶表示装置において、前記対向基板の法線方向から見た前記スペーサーの平面形状が、楕円形状、台形状、多角形状、半円形状のうちのいずれかである構成としてもよい。

本発明の一態様における液晶表示装置において、前記スペーサーは、中央部位の高さと、周縁部位の高さと、が略等しい形状とされている構成としてもよい。

本発明の一態様によれば、洗浄時に異物が残留しにくく、液晶セル厚の保持強度を十分に確保することのできる液晶表示装置を提供することができる。

一実施形態に係る液晶表示装置の概略構成を示す分解斜視図。 対向基板側から見た、ＴＦＴアレイ基板の表示領域の一部を示す平面図。 一実施形態における液晶表示装置のサブスペーサー及びその周囲の概略構成を示す断面図。 一実施形態における液晶表示装置のメインスペーサー及びその周囲の概略構成を示す断面図。 一実施形態における対向基板のメインスペーサーの位置を示す平面図。 一実施形態における対向基板の概略構成を示す平面図。 比較例１の構成におけるサブスペーサーの配置を示す平面図。 サブスペーサー及びブラックマトリクスの形状を示す平面図。 長さを有するサブスペーサー又はメインスペーサーの形状を示す側面図。 一実施形態におけるサブスペーサーとスルーホールとの位置関係を示す平面図。 比較例２の構成におけるサブスペーサーとスルーホールとの位置関係を示す平面図。 比較例１の構成におけるサブスペーサーとスルーホールとの位置関係を示す平面図。 本発明の一態様による液晶表示装置の製造時の工程を示す図。 一実施形態の液晶表示装置の製造時における洗浄の様子を説明するための図。 比較例１の液晶表示装置の製造時における洗浄の様子を説明するための図。 比較例１の構成のうちサブスペーサーの長さを短くした図。 一実施形態の構成を示す図。 サブスペーサーの形状例を示す第１の図。 サブスペーサーの形状例を示す第２の図。 マルチドメイン化した液晶表示装置に適用した例を示す図。 １サブ画素／１スペーサーの配置例を示す図。 ３サブ画素／１スペーサーの配置例を示す図。 ６サブ画素／１スペーサーの配置例を示す図。 ６サブ画素／１スペーサーの配置例を示す断面図。

[一実施形態]
以下、本発明の一実施形態の液晶表示装置について説明する。
本実施形態の液晶表示装置は、液晶層を挟持する一対の基板のうち、一方の基板上に一対の電極を備え、これら一対の電極間に印加する電界で液晶を駆動する横電界方式の液晶表示装置である。本実施形態では、一例として、ＦＦＳ方式を用いたアクティブマトリクス方式の液晶表示装置を挙げて説明する。

図１は、一実施形態に係る液晶表示装置１の概略構成を示す分解斜視図である。
なお、以下の各図面においては、各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。

本実施形態の液晶表示装置１は、図１に示すように、観察者から見て奥側から、バックライト２と、偏光板３と、液晶セル４と、偏光板５と、を備えている。本実施形態の液晶表示装置１は、透過型の液晶表示装置であって、バックライト２から射出される光の透過率を液晶セル４によって制御して表示を行う。

液晶セル４は、対向配置された薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）アレイ基板６と対向基板７とを有し、ＴＦＴアレイ基板（素子基板）６と対向基板７との間に液晶層８が挟持されている。液晶層８にはポジ型の液晶材料を用いるのが一般的であるが、ネガ型の液晶材料を用いても良い。ＴＦＴアレイ基板６は、基板９上にマトリクス状に配列された複数のサブ画素１０を有し、これら複数のサブ画素１０によって表示領域（画面）が構成されている。対向基板７には、基板１１上にカラーフィルター１２が備えられている。

図１では図示は省略するが、表示領域は、互いに平行に配置された複数のソースバスライン（信号線）と、互いに平行に配置された複数のゲートバスライン（走査線）と、を有している。複数のソースバスラインと複数のゲートバスラインとは交差して配置されている。表示領域は、複数のソースバスラインと複数のゲートバスラインとによって格子状に区画され、区画された略矩形状の各領域がサブ画素１０となる。

一つのサブ画素１０に、カラーフィルター１２の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一つの着色パターンが対応する。本明細書の「着色パターン」とは、一つのサブ画素１０に対応するカラーフィルター１２の特定の色の最小単位領域のことである。

図２は、対向基板７側から見た、ＴＦＴアレイ基板６の表示領域の一部を示す平面図である。なお、図２においては、便宜上、対向基板７を構成するサブスペーサー（スペーサー）ＳＰ１及びブラックマトリクスＢＭを図示し、サブ画素１０との位置関係を示している。

図２に示すように、ＴＦＴアレイ基板６には、互いに平行に隣接して配置された複数のソースバスライン(ＳＬ１〜ＳＬｍ)と、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と交差するように互いに平行に隣接して配置された複数のゲートバスライン(ＧＬ１〜ＧＬｎ)と、複数の画素電極２０と、が設けられている。

以下の説明においては、ソースバスラインを総称してソースバスラインＳＬと記載することがある。ゲートバスラインを総称してゲートバスラインＧＬと記載することがある。

ソースバスラインＳＬのうちゲートバスラインＧＬと平面視で重なる部分は、ゲートバスラインＧＬの延在方向に対して直交した直線状となっている。
ソースバスラインＳＬとゲートバスラインＧＬとが交差する交差部の近傍にはＴＦＴ２１が設けられている。

ＴＦＴ２１は、ゲートバスラインＧＬと電気的に接続されたゲート電極（不図示）と、ベースコート１３と、ベースコート１３の上に配置された半導体層（図示略）と、ソースバスラインＳＬと電気的に接続されたソース電極１６と、画素電極２０と電気的に接続されたドレイン電極と、を備えている。半導体層は、例えば、非結晶シリコン、多結晶シリコン、酸化物半導体（ＩｎＧａＺｎＯｘなど）で構成されている。

ここで、画素電極２０とＴＦＴ２１のドレイン電極とは、スルーホールＴＨを介して接続されている。半導体層とソース電極１６とはスルーホールＡＣを介して接続されている。

複数のゲートバスライン(ＧＬ１〜ＧＬｎ)には、図示略のゲートドライバーから、ＧＬ１、ＧＬ２、ＧＬ３、・・・ＧＬｎの順に、スキャン信号が順次的に供給される。このスキャン信号に応答して、ＴＦＴが水平ライン単位で駆動される。
複数のソースバスライン(ＳＬ１〜ＳＬｍ)には、図示略のソースドライバーから、ゲートバスラインＧＬにスキャン信号が供給される１水平期間ごとに、１水平ライン分の画像信号が供給される。

ＴＦＴアレイ基板６には、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)とが互いに交差して配置されている。隣り合う２本のソースバスラインＳＬと隣り合う２本のゲートバスラインとによって囲まれた領域が一つのサブ画素１０となる。

本実施形態では、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)とに平面視重なる領域に、ブラックマトリクスＢＭが形成されている。
本実施形態では、ブラックマトリクスＢＭの開口部ＢＭｈの開口面積が、サブ画素１０の面積よりも小さくなるように規定されている。ＴＦＴアレイ基板６には、表示の最小単位であるサブ画素１０がマトリクス状に配置されている。

また、ソースバスラインＳＬの幅及びゲートバスラインＧＬの幅は、それぞれブラックマトリクスＢＭの幅よりも細くなっている。

サブ画素１０のサイズは、例えば、横幅Ｗ１が２０μｍ程度、縦幅Ｗ２が６０μｍ程度となっている。ここで、横幅Ｗ１は、サブ画素１０の行方向Ｖ１における長さである。縦幅Ｗ２は、サブ画素１０の列方向Ｖ２における長さである。

本実施形態において、「行方向Ｖ１」とは、ゲートバスラインＧＬの延在方向に沿う方向であり、「列方向Ｖ２」とは、ソースバスラインＳＬの延在方向に沿う方向である。

次に、液晶表示装置１の断面構成について、図３及び図４を参照しながら説明する。
図３は、一実施形態における液晶表示装置のサブスペーサーおよびその周囲の概略構成を示す断面図である。図４は、一実施形態における液晶表示装置のメインスペーサーおよびその周囲の概略構成を示す断面図である。なお、図３及び図４において、便宜上、図１で示したバックライト２、偏光板３及び偏光板５等の図示を省略している。

（ＴＦＴアレイ基板）
先ず、ＴＦＴアレイ基板６の構成について説明する。
図３に示すように、ＴＦＴアレイ基板６は、ガラス基板等の透明基板からなる基板９を備えている。基板９上には、ベースコート１３が形成されている。ベースコート１３としては、例えば窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはこれらの積層膜等の無機絶縁性材料を用いることができる。

ゲート絶縁膜１４上には、不図示のゲート電極が形成されている。ゲート電極の形成材料としては、例えばＷ（タングステン）／ＴａＮ（窒化タンタル）の積層膜、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ａｌ（アルミニウム）等を用いることができる。なお、ゲート電極は、ゲートバスラインＧＬの一部によって構成されている。

ゲート電極上には、ゲート絶縁膜１４が形成されている。ゲート絶縁膜１４の形成材料としては、上述のベースコート１３と同様の無機絶縁性材料を用いることができる。

ゲート絶縁膜１４上には、層間絶縁膜１５が形成されている。層間絶縁膜１５の形成材料としては、上述のベースコート１３と同様の無機絶縁性材料を用いることができる。

層間絶縁膜１５上には、ソース電極１６が形成されている。ソース電極１６の形成材料としては、上述のゲート電極と同様の導電性材料を用いることができる。

層間絶縁膜１５上には、ソース電極１６を覆うように有機絶縁膜１７が形成されている。有機絶縁膜１７の形成材料としては、例えばポリイミド、ポリアミド、アクリル、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁性材料を用いることができる。

有機絶縁膜１７上には、共通電極１８が形成されている。共通電極１８の形成材料としては、例えばＩＴＯ（Indium Tin Oxide、インジウム錫酸化物）、ＩＺＯ（Indium ZincOxide、インジウム亜鉛酸化物）等の透明導電性材料を用いることができる。

共通電極１８上には、保護膜２５が形成されている。保護膜２５の形成材料としては、上述のベースコート１３と同様の無機絶縁性材料を用いることができる。保護膜２５は共通電極１８を覆うように形成され、共通電極１８と画素電極２０とを絶縁している。

尚、保護膜２５上には、画素電極２０が形成されている。画素電極２０の形成材料としては、上述の共通電極１８と同様の透明導電性材料を用いることができる。ＴＦＴアレイ基板６の最表面（液晶層８側）には図示しない配向膜が形成されている。配向膜は、液晶層８を構成する液晶分子を水平配向させる配向規制力を有している。

次に、対向基板７の構成について説明する。
基板１１としては、ガラス基板等の透明基板を用いることができる。対向基板７は、基板１１にカラーフィルター１２とブラックマトリクスＢＭとが形成された、カラーフィルター基板である。基板１１上には、ブラックマトリクスＢＭ及びカラーフィルター１２がこの順で形成されている。カラーフィルター１２の液晶層８側には、オーバーコート２２が形成されている。

図３に示すように、本実施形態では、オーバーコート２２の液晶層８側に、複数のサブスペーサー（スペーサー）ＳＰ１が形成されている。サブスペーサーＳＰ１は所定の高さを有して対向基板７側に形成され、ＴＦＴアレイ基板６には接触しない構成とされている。液晶表示装置１を対向基板７側から押したときに、サブスペーサーＳＰ１がＴＦＴアレイ基板６に接する。サブスペーサーＳＰ１は、液晶表示装置１を対向基板７の側から押したときの押し圧に対する強度を向上させるためのスペーサーである。対向基板７の最表面（液晶層８側）には図示しない配向膜が形成されている。

また、図４に示すように、ＴＦＴアレイ基板６と対向基板７との間には、ＴＦＴアレイ基板６及び対向基板７に接する複数のメインスペーサー（スペーサー）ＳＰ２が配置されている。メインスペーサーＳＰ２は、液晶セル４のセル厚を均一に保持する柱状スペーサーである。

図５は、一実施形態における対向基板のメインスペーサーの位置を示す平面図である。
図５に示すように、本実施形態では、Ｒ（赤）色光を射出する赤色サブ画素１０Ｒと、Ｇ（緑）色光を出力する緑色サブ画素１０Ｇと、Ｂ（青）色光を出力する青色サブ画素１０Ｂと、の３個のサブ画素で、１個の画素Ｐを構成している。赤色サブ画素１０Ｒ、緑色サブ画素１０Ｇ及び青色サブ画素１０Ｂは、行方向Ｖ１に沿ってこの順に配置されている。

対向基板７側には、複数のサブスペーサーＳＰ１と、複数のメインスペーサーＳＰ２が設けられている。サブスペーサーＳＰ１は、メインスペーサーＳＰ２よりも高さが低く、ＴＦＴアレイ基板６との間に液晶層８が存在するように、対向基板７のＴＦＴアレイ基板６側の面に設けられている。

メインスペーサーＳＰ２は、セル厚を表示領域内で均一に保持できるよう所定の位置に設けられ、設置する数も任意である。本実施形態では、緑の視認性が高いというような色の視認性の問題から、視認性の低い色である青色のサブ画素１０Ｂと赤色のサブ画素１０Ｒとの画素間にメインスペーサーＳＰ２を配置している。

本実施形態におけるサブスペーサーＳＰ１の平面形状は楕円状とされ、メインスペーサーＳＰ２の平面形状は円形とされている。サブスペーサーＳＰ１は、列方向Ｖ２よりも行方向Ｖ１に寸法を有した楕円形状である。サブスペーサーＳＰ１及びメインスペーサーＳＰ２の平面形状は上記した形状に限られない。例えば、サブスペーサーＳＰ１の平面形状を、台形状、多角形状あるいは半円形状としてもよい。また、メインスペーサーＳＰ２がサブスペーサーＳＰ１と同じ形状であってもよい。

図６Ａは、一実施形態における対向基板の概略構成を示す平面図である。
サブスペーサーＳＰ１は、図６Ａ中の破線で囲む領域で示すように４つのサブ画素１０ごとに一つの割合で設けられ、画素配列の列方向（列方向Ｖ２）及び行方向（行方向Ｖ１）にそれぞれ２つのサブ画素１０おきに配置されている。つまり、奇数行に配列されたサブスペーサーＳＰ１１と、偶数行に配列されたサブスペーサーＳＰ１２と、が、列方向では互いに隣り合わない配置となっている。

なお、以下の説明において、サブスペーサーＳＰ１１，ＳＰ１２を区別しない場合には、単にサブスペーサーＳＰ１と称する。

複数のサブ画素１０は、対向基板７側に設けられたブラックマトリクスＢＭによって区画されている。ブラックマトリクスＢＭは、複数の第１部分ＢＭ１と、複数の第２部分ＢＭ２と、を有する。各第１部分ＢＭ１は、行方向（行方向）Ｖ１に沿って延在するとともに列方向（列方向）Ｖ２で隣り合う同色のサブ画素１０間に存在する。各第２部分ＢＭ２は、列方向Ｖ２に沿って延在するとともに行方向Ｖ１で隣り合う異なる色のサブ画素１０間に存在する。

第１部分ＢＭ１は、拡大部（第１領域）２３と縮小部（第２領域）２４とを有しており、延在方向にこれらが交互に存在する。対向基板７の法線方向において、拡大部２３と平面視で重なる位置にサブスペーサーＳＰ１が配置されている。また、複数の第１部分ＢＭ１のうちのいずれかには、サブスペーサーＳＰ１が配置される拡大部２３と、縮小部２４と、の他に、メインスペーサーＳＰ２が配置される拡大部（第３領域）３３が一つあるいは複数設けられている。拡大部３３は、拡大部２３よりも広い面積を有する。
第２部分ＢＭ２は、サブ画素１０Ｒ，１０Ｇ，１０Ｂどうしの混色を防止するもので、縮小部２４よりも狭い形状とされている。

なお、本実施形態では、拡大部２３にサブスペーサーＳＰ１が配置され、拡大部３３にメインスペーサーＳＰ２が配置されているが、全ての拡大部２３，３３のそれぞれに、サブスペーサーＳＰ１あるいはメインスペーサーＳＰ２が配置されていなくてもよい。サブスペーサーＳＰ１あるいはメインスペーサーＳＰ２が配置されていない拡大部２３，３３が存在していてもよい。

図６Ｂは、比較例１の構成におけるサブスペーサーの配置を示す平面図である。
比較例１の構成においては、図６Ｂに示すように、サブスペーサーＳＰ１が６つのサブ画素１０ごとに一つの割合で設けられていたため、１画素Ｐを構成する３つのサブ画素１０の形状が同じレイアウトとなっていた。

本実施形態の構成では、図６Ａに示すように、１画素Ｐを構成する３つのサブ画素１０のうち、２つのサブ画素１０の形状が同じレイアウトとされている。つまり、残りの１つのサブ画素１０は隣り合う他の画素における１つのサブ画素１０と同じレイアウトとされている。よって、行方向Ｖ１に配列された画素配列のうち、２つのサブ画素１０ずつ同じレイアウトとなっている。

なお、図６Ａに示す本実施形態のブラックマトリクスＢＭの開口率は、図６Ｂに示す従来構成のブラックマトリクスＢＭの開口率と略同等に維持されている。

図７は、サブスペーサー及びブラックマトリクスの形状を示す平面図である。なお、以下の説明において、図５も適宜参照する。
図５及び図７を用いて、ブラックマトリクスＢＭ及びサブスペーサーＳＰ１の構成について詳述する。

（ブラックマトリクスＢＭの寸法）
図５及び図７に示すように、ブラックマトリクスＢＭのうち列方向Ｖ２に延在する第２部分ＢＭ２の幅Ｗ１は、およそ４〜６μｍである。第２部分ＢＭ２の幅Ｗ１は、異なる色のサブ画素１０どうしの間隔に相当する。

また、行方向Ｖ１に延在する第１部分ＢＭ１の縮小部２４の幅Ｗ２は、およそ１２〜１６μｍである。縮小部２４の幅Ｗ２は、サブスペーサーＳＰ１が配置されていない同色のサブ画素１０どうしの間隔に相当する。第１部分ＢＭ１の拡大部２３の幅Ｗ３は、およそ１５〜２１μｍである。拡大部２３の幅Ｗ３は、サブスペーサーＳＰ１が配置されている同色のサブ画素１０どうしの間隔に相当する。

（サブスペーサーＳＰ１の寸法）
図７に示すように、サブスペーサーＳＰ１は、平面視楕円形状を呈し、列方向Ｖ２の寸法よりも行方向Ｖ１の寸法の方が長い。より具体的には、列方向Ｖ２の両側の側面が平面であり、行方向Ｖ１の両側の側面が半円状となっている。サブスペーサーＳＰ１の行方向Ｖ１における長さ（横幅）Ｌ１は、行方向Ｖ１に配列された２つのサブ画素１０に相当する寸法Ｍと、ブラックマトリクスＢＭの第２部分ＢＭ２の幅寸法Ｗ１と、を併せた長さ以下の寸法とする。
なお、メインスペーサーＳＰ２をサブスペーサーＳＰ１と同じ寸法で形成してもよい。
サブスペーサーＳＰ１の列方向Ｖ２における縦幅Ｌ２は、ブラックマトリクスＢＭの拡大部２３の行方向Ｖ１の寸法以下とし、本実施形態では、およそ８〜１２μｍである。

サブスペーサーＳＰ１は、ブラックマトリクスＢＭの拡大部２３の中央に設けられ、その周囲には拡大部２３が存在（露出）している。これにより、サブスペーサーＳＰ１によって液晶の配向乱れが生じても、その領域を拡大部２３によって遮光することができる。

一方、図５に示したメインスペーサーＳＰ２は、サブスペーサーＳＰ１よりも高さを有しているため、その周囲で液晶の配向乱れが生じやすい。そのため、メインスペーサーＳＰ２と平面視で重なるブラックマトリクスＢＭの拡大部３３の面積を、サブスペーサーＳＰ１と平面視で重なる拡大部２３の面積よりも大きくしている。これにより、メインスペーサーＳＰ２によって液晶の配向乱れが生じても、その領域を拡大部３３によって遮光することができる。

図８は、サブスペーサー又はメインスペーサーの形状を示す側面図である。
本実施形態のサブスペーサーＳＰ１は、断面における中央部位の高さと、周縁部位の高さとが略等しい形状とされている（図３参照）。
これに対して、図８に示すように、サブスペーサーＳＰ１の行方向Ｖ１における延在長さＬ１が長い場合には、サブスペーサーＳＰ１の製造時において、感光性樹脂が周辺に盛り上がってしまい、中央部分が凹んでしまう。そのため、サブスペーサーＳＰ１の長さＬ１は短い方が中央部分の凹みを抑制することができる。

また、メインスペーサーＳＰ２においても、断面における中央部位の高さと、周縁部位の高さとが略等しい形状とされている（図４参照）。メインスペーサーＳＰ２の形状をサブスペーサーＳＰ１と同じ形状とした場合にも、図８に示すように、メインスペーサーＳＰ２の行方向Ｖ１における延在長さＬ１を長くしてしまうと、メインスペーサーＳＰ２の製造時において感光性樹脂が周辺に盛り上がってしまい、中央部分が凹んでしまう。そのため、メインスペーサーＳＰ２の長さＬ１は短い方が中央部分の凹みを抑制することができる。

ここで、サブスペーサーＳＰ１及びメインスペーサーＳＰ２の長さＬ１を短くし過ぎると、押圧強度が弱くなる。なお、用いる感光性樹脂の材料によっても凹み具合（図中の矢印で示す範囲）が異なるため、材料に応じてサブスペーサーＳＰ１及びメインスペーサーＳＰ２の長さＬ１を設定することが好ましい。

図９は、サブスペーサーとスルーホールとの位置関係を示す平面図である。
本実施形態では、図９に示すように４つのサブ画素１０ごと一つのサブスペーサーＳＰ１を配置している。各サブスペーサーＳＰ１は、ＴＦＴアレイ基板６側に設けられたＴＦＴ２１のスルーホールＴＨと平面視で重なっている。本実施形態のサブスペーサーＳＰ１は、行方向Ｖ１で隣り合う２つのサブ画素１０に亘って形成される。そのため、一つのサブスペーサーＳＰ１は、２つのサブ画素１０のスルーホールＴＨと重なっており、双方のスルーホールＴＨの間にサブスペーサーＳＰ１の中央部分が位置している。

なお、メインスペーサーＳＰ２をサブスペーサーＳＰ１と同じ形状とし、図中に示す複数のサブスペーサーＳＰ１のうちのいずれかをメインスペーサーＳＰ２とした場合、上述したサブスペーサーＳＰ１と同様に、一つのメインスペーサーＳＰ２が２つのサブ画素１０のスルーホールＴＨと重なることになる。

図１０Ａに示すように、２つのサブ画素１０に対して一つのサブスペーサーＳＰを設ける比較例２の構成の場合、１つのサブスペーサーＳＰが一つのサブ画素１０におけるスルーホールＴＨと重なることになる。平面視におけるサブスペーサーＳＰの形状が円形に近くなり、本実施形態の構成に比べてスルーホールＴＨと重なる面積が大きい。図３に示したように、スルーホールＴＨの断面形状は凹状となっている。サブスペーサーＳＰとスルーホールＴＨとの重なり面積が増えると、対向基板７側から押圧された際にセル厚を保つ力が弱くなってしまう。セル厚の保持強度（押し圧強度）を確保するためには、サブスペーサーＳＰの平面視における大きさを大きくして、サブスペーサーＳＰとスルーホールＴＨとの重なり面積を小さくする必要がある。

一方、図１０Ｂに示す６つのサブ画素１０に対して一つのサブスペーサーＳＰを設けた比較例１の構成のように、行方向Ｖ１における寸法を長くしてサブスペーサーＳＰの平面形状を大きくすると、サブスペーサーＳＰとスルーホールＴＨとの重なり面積が小さくなってセル厚の保持強度を向上させることができる。しかしながら、サブスペーサーＳＰの延在長さ（行方向Ｖ１における横幅）が長くなるため、基板表面の洗浄工程において、サブスペーサーＳＰの延在方向に交差する列方向Ｖ２から洗浄液を流す際に、サブスペーサーＳＰにダストが引っ掛かりやすい。

図１１は、本発明の一態様による液晶表示装置の製造時の工程を示す図である。
図１１に示すように、本発明の一態様による液晶表示装置は、大判のマザーガラスから複数個のパネルを一括して作製することによって得られる。図中では、マザーガラス上に設定された複数の液晶パネル４４を簡略化して示しており、液晶パネル４４の外形とサブスペーサーＳＰ１を図示している。また、図中における矢印Ｅは、洗浄工程においてマザーガラスを洗浄する方向を示している。

図１１に示すように、大判のマザーガラス７０の洗浄工程の際に洗浄液が流れる方向に対して、各液晶パネル４４に設けられるサブスペーサーＳＰ１の延在方向が交差している。このような設定とするのは、マザーガラス７０からの液晶パネル４４の取り数をできるだけ多くするためである。サブスペーサーＳＰ１の延在方向がマザーガラス７０の洗浄方向に沿うように形成した場合、１つのマザーガラス７０から作製できる液晶パネル４４の数が減ってしまう。

図１２Ａは、本実施形態の液晶表示装置の製造時における洗浄の様子を説明するための図である。図１２Ｂは、比較例１の液晶表示装置の製造時における洗浄の様子を説明するための図である。
ここでは、マザーガラス基板に形成した液晶パネル４４の一部（対向基板側）を拡大して示している。

図１２Ｂに示す比較例１の構成の場合、サブスペーサーＳＰが３つのサブ画素１０に亘って延在するほどの長さを有しているため、洗浄時に異物Ｇが引っかかりやすい。一方、図１２Ａに示す本実施形態の構成の場合は、サブスペーサーＳＰ１の延在長さが２つのサブ画素１０に亘って延在する程度と短いため、比較例１の構成に比べて洗浄時に異物Ｇが引っかかりにくい。

ここで、図１２Ａでは、洗浄方向で最も近いサブスペーサーＳＰ１どうしにおける、行方向Ｖ１の一端＋Ｖ１側の端部ｐを結んだ角度をθ２とする。また、図１２Ｂでは、洗浄方向で最も近いサブスペーサーＳＰ１どうしにおける、行方向Ｖ１の一端＋Ｖ１側の端部ｑを結んだ角度をθ１とする。すると、比較例１の構成における洗浄方向に対するサブスペーサーＳＰ１どうしの配置の角度θ１と、本実施形態の構成におけるサブスペーサーＳＰ１どうしの配置の角度θ２との関係が、θ２＞θ１となる。

つまり、本実施形態の構成の方が洗浄方向に対するサブスペーサーＳＰ１の配置の角度θが大きいため、サブスペーサーＳＰ１間を流れる洗浄液の流れ方が矢印Ｅで示す洗浄方向に近づいている。このため、比較例１の構成よりもサブスペーサーＳＰ１に異物Ｇが引っかかりにくくなり、洗浄液と一緒に流れやすくなっている。よって、洗浄時に基板上に異物が残留しにくく、液晶表示装置の性能を高めることができる。

図１３Ａは、比較例１の構成のうち柱状スペーサーの横幅を短くした図であって、図１３Ｂは、本実施形態の構成を示す図である。
洗浄工程時に異物を流れやすくするために、図１３Ａに示すようにサブスペーサーＳＰの横幅（行方向Ｖ１への延在長さ）を短くした。ここでは、本実施形態のサブスペーサーＳＰ１と同じ長さ（形状）とした。そのため、洗浄時に異物がサブスペーサーＳＰに引っかかりにくくなった。

しかしながら、行方向Ｖ１に並ぶ３つのサブ画素１０に対して一つのサブスペーサーＳＰを配置した比較例１の構成において、単純にサブスペーサーＳＰの長さを短くしただけで、サブスペーサーＳＰの数は増えていない。そのため、洗浄効率は向上しても、セル厚の保持強度が低下してしまう。

さらに、ブラックマトリクスＢＭの形状は比較例１の構成のままである。比較例１のブラックマトリクスＢＭは、行方向Ｖ１に並ぶ３つのサブ画素１０に亘って拡大部５３が存在し、同方向に隣接する３つのサブ画素１０に亘って縮小部５４が存在するような構成とされている。そのため、拡大部５３のうち、サブスペーサーＳＰが存在しない領域にもブラックマトリクスＢＭが存在し、サブスペーサーＳＰによって液晶の配向乱れが生じない領域まで遮光することになり、非効率的な開口率になっている。

これに対して図１３Ｂに示す本実施形態の構成では、行方向Ｖ１に並ぶ２つのサブ画素１０に対して一つのサブスペーサーＳＰ１が配置されているため、図１３Ａに示した比較例１の構成よりも設けるサブスペーサーＳＰ１の数が多い。そのため、サブスペーサーＳＰ１の横幅（行方向Ｖ１への延在長さ）が短くてもセル厚の保持強度は確保されている。

また、本実施形態におけるブラックマトリクスＢＭの拡大部２３は、サブスペーサーＳＰ１と同じように２つのサブ画素１０に対応した大きさを有している。このため、サブスペーサーＳＰ１によって液晶の配向乱れが生じる領域のみを効率よく遮光している。よって、本実施形態によれば、洗浄時に異物が引っかかりにくいだけでなく、ブラックマトリクスＢＭを効率良くサブスペーサーＳＰ１の遮光に用いることができる。

これまで、高精細でない液晶表示装置の場合には、図１６Ａに示す構成のように、サブ画素５０間に１個のサブスペーサーＳＰが設けられていた。ところが、高精細な液晶表示装置になると、隣り合うサブスペーサーＳＰどうしの距離が近くなるため、サブ画素５０間に１個のサブスペーサーＳＰを形成することができない。そのため、図１６Ｂに示す構成のように、２つのサブ画素５０に対応する２つのサブスペーサーＳＰを併合したような横長形状のサブスペーサーＳＰが設けられた。高精細になる程、サブスペーサーＳＰがＴＦＴアレイ基板６側のＴＦＴ素子に重なって配置されることになる。

図１７に示すように、ＴＦＴアレイ基板６側において、ＴＦＴ２１と画素電極２０とのコンタクト部分（以下、スルーホールＴＨという）は、凹状に凹んだ表面形状となっている。高精細な機種になる程、サブ画素５０間に配置されるサブスペーサーＳＰがスルーホールＴＨに重なって形成される部分の面積の割合が多くなる。上述したように、スルーホールＴＨが凹んだ形状となっているため、サブスペーサーＳＰによる液晶セル厚を保つ力が弱くなってしまう。これを回避するためには、サブスペーサーＳＰの形成面積を大きくしなければならない。

図１６Ｃに示すように６個のサブ画素５０に１つのサブスペーサーＳＰを配置した場合、サブスペーサーＳＰが、１画素Ｐを構成する３つのサブ画素５０Ｒ，５０Ｇ，５０Ｂに亘って延在する横幅を有した形状となっている。サブスペーサーＳＰの横幅が長くなると、サブスペーサーＳＰを形成した後に行われる洗浄工程の際に、ダストなどの異物がサブスペーサーＳＰに引っかかってしまい、除去することが困難になってしまう。基板上に異物が存在していると、液晶の配向乱れが生じて微小輝点が発生するおそれがある。

これに対して、本実施形態の構成によれば、４画素に一つの割合でサブスペーサーＳＰを配置することで、洗浄時に異物が残留しにくく、液晶セル厚の保持強度（押し圧強度）を十分に確保することのできる液晶表示装置を提供することができる。本実施形態では、高精細であってもサブスペーサーＳＰとスルーホールＴＨとの重なり面積を小さくすることが可能である。

また、サブスペーサーＳＰの形状（行方向Ｖ１における長さ）を上述した寸法に設定することによって、洗浄工程において洗浄液を流す際に異物が効率よく除去されるようになり、基板上に異物が残留するのを防ぐことができる。これにより、製造した液晶表示装置において、異物による液晶の配向乱れが抑制され、微小輝点の発生を抑えることができる。

以上、添付図面を参照しながら本発明一態様によるに係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

先の実施形態では、平面視楕円状のサブスペーサーＳＰ１を設けた構成としたが、サブスペーサーＳＰ１の平面視における形状は上述した形状に限らない。
例えば、対向基板７の法線方向から見たサブスペーサーＳＰ１の平面形状が、洗浄液が流れる方向の下流側の側面よりも上流側の側面の方が短い寸法形状とされていてもよい。

具体的には、図１４Ａに示すように、平面視台形状のサブスペーサーＳＰ１３を用いてもよい。サブスペーサーＳＰ１３は、図中の矢印Ｅで示す洗浄液が流れる方向（列方向Ｖ２）の下流側の側面１３ｂよりも上流側の側面１３ａの方が短い寸法形状とされている。そのため、サブスペーサーの延在方向両側には、これら側面１３ａ及び側面１３ｂを繋ぐ傾斜面１３ｃ、１３ｃが設けられている。

あるいは、図１４Ｂに示すように、平面視多角形状のサブスペーサーＳＰ１４を用いてもよい。サブスペーサーＳＰ１４は、その延在方向両側に、図中の矢印Ｅで示す洗浄液が流れる方向（列方向Ｖ２）に対して所定の角度で傾斜する傾斜面１４ｃ、１４ｄを有している。

このような形状とすることで、各サブスペーサーＳＰ１３，ＳＰ１４における洗浄方向上流側の側面１３ａ，１４ａを短くすることができる。このため、サブスペーサーＳＰ１３，１４に異物が引っかかりにくくなり異物が下流に流れやすくなるため、洗浄時における異物の除去効率を向上させることが可能である。なお、傾斜面に代えて湾曲面を有していてもよい。この場合、洗浄方向の上流側に向かって突出した湾曲凸状とすることが好ましい。

また、本実施形態のような横電界方式の液晶表示装置では、液晶層８を挟持する一対の基板のうち、一方の基板（本実施形態ではＴＦＴアレイ基板６）上に共通電極１８と画素電極２０とを設け、液晶層８に対して概ね横方向（概ね基板に平行な方向）の電界を印加する。この場合、液晶分子のダイレクタが基板に対して垂直方向に立ち上がらないため、視野角が広くなるという利点が得られる。

横電界方式の液晶表示装置には、電極構成の違いによって、ＩＰＳ（In-Plane Switching）方式の液晶表示装置と、ＦＦＳ（Fringe Field Switching）方式の液晶表示装置と、がある。横電界方式の液晶表示装置では、サブ画素内に複数の帯状電極からなる画素電極が形成され、複数の帯状電極の並び方向に液晶層の配向が制御される。

本実施形態の構成は、図１５に示すような、視野角を改善するために画素内をマルチドメイン化した液晶表示装置にも適用することができる。マルチドメイン化した液晶表示装置は、列方向Ｖ２において互いに隣接するサブ画素４０同士で、画素電極２０Ａの傾斜の向きと画素電極２０Ｂの傾斜の向きとを互いに異ならせた構成となっている。このようなマルチドメイン化した液晶表示装置に本実施形態の構成を採用することによって、セル厚の保持強度を確保しつつ、洗浄時における異物除去効率を向上させることが可能である。

なお、メインスペーサーをサブスペーサーと同じ形状とし、図６Ａ〜図１５に示した複数のサブスペーサーのうちのいずれかをメインスペーサーとした場合、上述したサブスペーサーの説明と同じこととなる。

本発明の一態様は、洗浄時に異物が残留しにくく、液晶セル厚の保持強度を十分に確保することのできる液晶表示装置などに適用することができる。

１…液晶表示装置、６…ＴＦＴアレイ基板（素子基板）、７…対向基板、８…液晶層、９，１１…基板、Ｇ…異物、Ｐ…画素、１０（１０Ｒ，１０Ｇ，１０Ｂ）…サブ画素、１３ａ，１３ｂ…側面、１３ｃ，１４ｃ…傾斜面、２３…拡大部（第１領域）、２４…縮小部（第２領域）、ＢＭ…ブラックマトリクス、Ｌ１，Ｌ２…長さ、ＳＰ１（ＳＰ１１，ＳＰ１２，ＳＰ１３，ＳＰ１４）…サブスペーサー、ＳＰ２…メインスペーサー、Ｖ１…行方向、Ｖ２…列方向、Ｗ１…横幅、Ｗ２…縦幅

Claims (10)

1. 素子基板と、
   前記素子基板に対向する対向基板と、
   前記素子基板と前記対向基板との間に挟持された液晶層と、
   前記素子基板と前記対向基板との間に配置された複数のスペーサーと、
   前記対向基板の前記素子基板側の面に設けられ、列方向に配列された複数のサブ画素を分離すべく行方向に延在する第１部分と、行方向へ配置された複数のサブ画素を分離すべく列方向に延在する第２部分と、を有するブラックマトリクスと、を備え、
   前記第１部分は、第１領域と、前記第１領域よりも面積の狭い第２領域と、が、前記行方向へ配列された２つのサブ画素毎にそれぞれ交互に配置されてなり、
   複数の前記第１領域のうちのいずれかに前記スペーサーが配置され、
   奇数行に配列された前記スペーサーと、偶数行に配列された前記スペーサーと、が、
   列方向では互いに隣り合わない配置となっている液晶表示装置。
2. 前記複数のスペーサーは、前記素子基板及び前記対向基板の双方に接するメインスペーサーと、前記素子基板と前記対向基板とのいずれか一方に接するサブスペーサーと、を含む
   請求項１に記載の液晶表示装置。
3. 前記サブスペーサーは、前記メインスペーサーよりも高さが低く、前記素子基板との間に前記液晶層が存在するように前記対向基板の前記素子基板側の面に設けられている
   請求項２に記載の液晶表示装置。
4. 前記メインスペーサーは、視認性の低い青色のサブ画素と赤色のサブ画素との画素間に配置されている請求項２または３に記載の液晶表示装置。
5. 前記第１部分は、前記第１領域よりも広い面積とされた第３領域をさらに有し、
   前記第１領域に前記サブスペーサーが配置され、
   前記第３領域に前記メインスペーサーが配置されている
   請求項２から４のいずれか一項に記載の液晶表示装置。
6. 前記スペーサーの前記行方向の寸法は、前記行方向に配列された２つの前記サブ画素に相当する寸法と、前記列方向に延在する前記第２部分の前記行方向の寸法と、を併せた寸法以下とする
   請求項１から５のいずれか一項に記載の液晶表示装置。
7. 前記スペーサーの前記列方向の寸法は、前記第２部分の前記列方向の寸法以下とする
   請求項１から６のいずれか一項に記載の液晶表示装置。
8. 前記ブラックマトリクスの前記第１領域の中央に前記スペーサーが設けられ、前記スペーサーの周囲に前記第１領域が存在している
   請求項１から７のいずれか一項に記載の液晶表示装置。
9. 前記対向基板の法線方向から見た前記スペーサーの平面形状が、楕円形状、台形状、多角形状、半円形状のうちのいずれかである
   請求項１から８のいずれか一項に記載の液晶表示装置。
10. 前記スペーサーは、中央部位の高さと、周縁部位の高さと、が略等しい形状とされている
    請求項１から９のいずれか一項に記載の液晶表示装置。

Images